TW202409344A - 基板液處理方法及基板液處理裝置 - Google Patents

基板液處理方法及基板液處理裝置 Download PDF

Info

Publication number
TW202409344A
TW202409344A TW112123426A TW112123426A TW202409344A TW 202409344 A TW202409344 A TW 202409344A TW 112123426 A TW112123426 A TW 112123426A TW 112123426 A TW112123426 A TW 112123426A TW 202409344 A TW202409344 A TW 202409344A
Authority
TW
Taiwan
Prior art keywords
wiring
plating
mentioned
wafer
metal
Prior art date
Application number
TW112123426A
Other languages
English (en)
Inventor
藤田啓一
岩下光秋
菊地裕樹
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW202409344A publication Critical patent/TW202409344A/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemically Coating (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

[課題]提供有利於在基板上析出鍍敷金屬的技術。 [解決手段]基板液處理方法包含:準備具備配線,和被設置在配線上且包含絕緣膜的疊層體之基板的工程,該工程係疊層體具有貫通至配線而使配線露出之凹部;藉由逆濺鍍處理使配線之中之在凹部露出的部分飛散,而以鍍敷種子體附著在包含區劃凹部之區劃面的疊層體之表面的工程;在區劃面附著鍍敷種子體之狀態,利用藉由無電解鍍敷處理被析出的鍍敷金屬而覆蓋區劃面的工程;及在區劃面藉由鍍敷金屬被覆蓋之狀態,藉由無電解鍍敷處理及電鍍處理之中之任一者,在凹部埋入鍍敷金屬的工程。

Description

基板液處理方法及基板液處理裝置
本揭示係關於基板液處理方法及基板液處理裝置。
為了在半導體晶圓(也稱為「晶圓」)形成微細配線,可以利用無電解電鍍。在專利文獻1揭示利用無電解電鍍,以金屬配線掩埋晶圓中之導孔(凹部)的裝置。 [先前技術文獻] [專利文獻]
[專利文獻1]國際公開第2019/163531號
[發明所欲解決之課題]
本揭示係提供有利於在基板上析出鍍敷金屬的技術。 [用以解決課題之手段]
本揭示之一態樣係關於一種基板液處理方法,包含:準備具備配線,和被配置在配線上並且包含絕緣膜的疊層體之基板的工程,該工程係疊層體具有貫通至配線而使配線露出的凹部;藉由逆濺鍍處理使配線之中之在凹部露出的部分飛散,而以鍍敷種子體附著在包含區劃凹部之區劃面的疊層體之表面的工程;在區劃面附著鍍敷種子體之狀態,利用藉由無電解鍍敷處理被析出的鍍敷金屬而覆蓋區劃面的工程;及在區劃面藉由鍍敷金屬被覆蓋之狀態,藉由無電解鍍敷處理及電鍍處理之中之任一者,在凹部埋入鍍敷金屬的工程。 [發明之效果]
若藉由本揭示時,有利於在基板上析出鍍敷金屬。
參照附件圖面說明本揭示之具體的實施型態。以下的實施型態只不過係將本揭示之技術思想具現化的基板液處理方法及基板液處理裝置的例,不限定本揭示的技術思想。簡略表示被顯示於各圖面的各要素。在各圖面中之各要素之尺寸或形狀及要素間尺寸比不一定要與現實的裝置之對應要素一致,再者在圖面間也不一定要一致。
圖1為表示多層配線形成系統1之概略構成例的圖。在圖1中,X軸、Y軸及Z軸彼此正交,X軸及Y軸在水平延伸,Z軸之正方向為垂直向上的方向。
圖1所示的多層配線形成系統(基板液處理系統)1具備搬入搬出站2、處理站3及控制裝置4。
搬入搬出站2包含載體載置部11及第1搬運部12。在載體載置部11,複數載置載體C,各載體C係以水平狀態支持一個或複數晶圓(基板)W。第1搬運部12係與載體載置部11相鄰而被設置,包含第1基板搬運裝置13及收授部14。
第1基板搬運裝置13係在各載體C和收授部14之間搬運晶圓W。本例之第1基板搬運裝置13係能夠邊保持晶圓W,邊使該晶圓W在水平方向及垂直方向移動,或以垂直軸線為中心使該晶圓W旋轉(繞轉)。收授部14係暫時性地支持從第1基板搬運裝置13接取到的晶圓W,或暫時性地支持被收授至第1基板搬運裝置13之預定的晶圓W。從收授部14被收授至第1基板搬運裝置13的晶圓W從第1基板搬運裝置13被返回至對應的載體C。
處理站3相對於搬入搬出站2(尤其係第1搬運部12)係在X方向被相鄰設置,包含第2搬運部15及複數處理單元16。
第2搬運部15具備能夠在搬運路徑移動的第2基板搬運裝置20。第2基板搬運裝置20係能夠使晶圓W朝水平方向及垂直方向移動,或以垂直軸為中心使晶圓W旋轉(繞轉)。第2搬運部15係將從收授部14接取到的晶圓W搬運至期望的處理單元16,或在處理單元16間搬運晶圓W,或將晶圓W從處理單元16搬運至收授部14。
處理站3所含的複數處理單元16在第2基板搬運裝置20之搬運路徑(在圖1所示的例中於X方向延伸的搬運路徑)之兩側排列。該些處理單元16之配置型態及數量不限定於圖1所示的例,任意的數量的處理單元16能夠以任意的型態配置。
對各晶圓W進行液處理及其他處理的基板液處理裝置包含一個或複數處理單元16。雖然不限定在各處理單元16進行的具體性處理,但是在本實施型態中,至少設置鍍敷處理單元17、逆濺鍍處理單元18及作為熱處理單元19動作的處理單元16。本實施型態之鍍敷處理單元17係作為對晶圓W進行無電解鍍敷處理的無電解鍍敷處理單元而被構成。逆濺鍍處理單元18係對晶圓W進行逆濺鍍處理。熱處理單元19係對晶圓W進行熱處理。在鍍敷處理單元17、逆濺鍍處理單元18及熱處理單元19之各者中被進行的無電解鍍敷處理、逆濺鍍處理及熱處理的詳細於後述。
作為一例,即使被設置在處理站3的複數處理單元16除了鍍敷處理單元17、逆濺鍍處理單元18及熱處理單元19外,又包含CMP處理單元及洗淨處理單元亦可。CMP(Chemical Mechanical Polishing:化學機械研磨)處理單元係對晶圓W進行CMP處理。洗淨處理單元包含對晶圓W進行洗淨處理,例如旋轉洗淨方式的洗淨裝置。
控制裝置4為例如電腦,具備控制部21和記憶部22。控制部21包含具有CPU(Central Processing Unit)、ROM(Read Only Memory)、RAM(Random Access Memory)及輸入輸出埠等的微電腦或各種電路。微電腦之CPU係藉由讀出被記憶於ROM的程式予以實行,進行第1搬運部12、第2搬運部15及各處理單元16之控制。
被記憶於控制裝置4之記憶部22的程式,係被記錄於藉由電腦能夠讀取的記憶媒體者,即使為從其記憶媒體被安裝於記憶部22者亦可。作為藉由電腦可讀取之記憶媒體,例如有硬碟(HD)、軟碟(FD)、光碟(CD)、磁光碟(MO)、記憶卡等。記憶部22能夠藉由例如RAM、快閃記憶體(Flash Memory)等之半導體記憶體元件、硬碟及光碟等之記憶裝置而實現。
[鍍敷處理單元] 圖2為表示鍍敷處理單元17之構成例的圖。在圖2透視性地表示框體30之內側的構成。
圖2所示的鍍敷處理單元17係被構成一片一片地處理晶圓W的逐片式的處理單元16,具備框體30,和至少一部分被配置在框體30之內側的基板旋轉保持機構31、處理液供給機構32及杯體33。
框體30具有無圖示的開關式的搬出搬入部。藉由第2基板搬運裝置20(參照圖1)而被搬運的晶圓W,係通過開啟狀態的搬出搬入部而被搬入至框體30之內側,再者通過開啟狀態的搬出搬入部而從框體30之內側被搬出。另一方面,在框體30之內側,晶圓W接受各種處理(包含無電解鍍敷處理)之期間及在框體30之內側不進行任何處理之期間,搬出搬入部被放置於關閉狀態,限制外氣朝框體30之內側的流入。
基板旋轉保持機構31係被設置成保持晶圓W,能與該晶圓W一起旋轉。基板旋轉保持機構31具有中空圓筒形狀之旋轉軸31a、旋轉台31b、晶圓夾具31c及第1旋轉驅動部(省略圖示)。旋轉軸31a係藉由在控制裝置4(參照圖1)之控制下被驅動的第2升降機構(省略圖示),在框體30之內側中之上下方向長度改變。旋轉台31b係被安裝在旋轉軸31a之上端部。晶圓夾具31c係被設置在旋轉台31b之上面外周部,支持晶圓W。藉由旋轉軸31a之上下方向長度改變,旋轉台31b及晶圓夾具31c之高度位置(上下方向位置)一體性地改變。 第1旋轉驅動部係將來自馬達等的驅動源之旋轉驅動力傳至旋轉軸31a,使旋轉軸31a、旋轉台31b及晶圓夾具31c一體性地旋轉。
基板旋轉保持機構31係在控制裝置4(參照圖1)之控制下被驅動,藉由從第1旋轉驅動部被傳達的旋轉動力,旋轉軸31a、旋轉軸31b及晶圓夾具31c被旋轉,進而晶圓夾具31c支持的晶圓W被旋轉。
處理液供給機構32係在控制裝置4(參照圖1)之控制下被驅動,對藉由基板旋轉保持機構31被保持的晶圓W之表面供給處理液(例如無電解鍍敷液)。本例的處理液供給機構32具有處理液供給部32a、吐出頭32b、吐出噴嘴32c、臂部32d、支持軸32e及處理液供給路32f。
處理液供給部32a係經由處理液供給路32f而對吐出頭32b供給處理液。被供給至吐出頭32b之處理液係從被安裝於吐出頭32b之吐出噴嘴32c被吐出,而被賦予在例如晶圓W之處理面(上面)。吐出頭32b及吐出噴嘴32c係被安裝於臂部32d之前端部,與臂部32d一體性地移動。臂部32d係以能夠上下移動之方式,藉由支持軸32e被支持,被設置成能在框體30之內側朝上下方向移動。再者,臂部32d係被設置成與支持軸32e一體性地旋轉(繞轉),而能朝水平方向移動。支持軸32e係藉由無圖示的第2旋轉驅動部,使在於上下方向延伸的中心軸線之周圍旋轉。
具有上述構成的處理液供給機構32係可以朝向晶圓W之處理面(上面)之任意處,使處理液從被定位在期望的高度位置的吐出噴嘴32c吐出。
杯體33具有被配置在於上下方向不同的位置的兩個排出口33a、33b,接受從晶圓W飛散的處理液。杯體33係被設置成能藉由在控制裝置4(參照圖1)之控制下被驅動的第2升降機構(省略圖示)在上下方向移動,兩個排出口33a、33b之高度位置可變動。兩個排出口33a、33b分別被連接於液排出機構34、35。
液排出機構34、35係將被收集在兩個排出口33a、33b之處理液排出至框體30之外部。
液排出機構34具有經由流路切換器34a而被連接於排出口33a之回收流路34b及廢棄流路34c。流路切換器34a係在回收流路34b和廢棄流路34c之間切換來自其中一方的排出口33a的處理液能夠流入的流路。回收流路34b係用以再利用從其中一方之排出口33a被回收的處理液的流路,設置用以冷卻處理液的冷卻緩衝器34d。廢棄流路34c係用以廢棄從其中一方之排出口33a被回收的處理液的流路。
液排出機構35具有被連接於另一方之排出口33b之廢棄流路35a。廢棄流路35a係用以廢棄從另一方之排出口33b被回收的處理液的流路。
處理液供給部32a係被設置為能夠將無電解鍍敷液及其他處理液(例如,洗淨液或沖洗液)當作處理液供給至吐出頭32b及吐出噴嘴32c。依此,處理液供給機構32係於對晶圓W賦予無電解鍍敷液之前後,能夠對晶圓W施予使用洗淨液的洗淨處理、使用沖洗液的沖洗處理或其他液處理。
另外,在圖2,簡略性表示處理液供給機構32,逐個地表示處理液供給部32a、處理液供給路32f、吐出頭32b及吐出噴嘴32c。但是,處理液供給部32a、處理液供給路32f、吐出頭32b及吐出噴嘴32c之數量或構成不被限定。
例如,即使設置複數處理液供給部32a、處理液供給路32f、吐出頭32b及/或吐出噴嘴32c亦可。在此情況,例如關於從處理液供給機構32被供給至晶圓W之複數種類的處理液之各者,即使設置專用的處理液供給部32a、處理液供給路32f、吐出頭32b及/或吐出噴嘴32c亦可。或是,即使僅關於特定的一種類以上的處理液,設置專用的處理液供給部32a、處理液供給路32f、吐出頭32b及/或吐出噴嘴32c亦可。在此情況,關於其他種類的處理液,共用處理液供給部32a、處理液供給路32f、吐出頭32b及/或吐出噴嘴32c。
[熱處理單元] 圖3為表示熱處理單元19之構成例的圖。在圖3透視性地表示框體19a之內側的構成。
圖3所示的熱處理單元19係被構成一片一片地處理晶圓W之逐片式的處理單元16,具備框體19a,和被配置在框體19a之內部的熱板19b。
框體19a具有無圖示的開關式的搬出搬入部。藉由第2基板搬運裝置20(參照圖1)而被搬運的晶圓W,係通過開啟狀態的搬出搬入部而被搬入至框體19a之內側,再者通過開啟狀態的搬出搬入部而從框體19a之內側被搬出。另一方面,在框體19a之內側,晶圓W接受熱處理之期間及在框體19a之內側不進行任何處理之期間,搬出搬入部被放置於關閉狀態,限制外氣朝框體19a之內側的流入。
在框體19a,設置對框體19a內供給還原性氣體的氣體供給路19c,和從框體19a內排出氛圍氣體的氣體排出路19d。
被供給至框體19a內的還原性氣體的具體性組成不被限定,例如含有氮氣及氫氣的氫氮混合氣體作為還原性氣體被使用。氫氮混合氣體中之氫氣濃度通常為3~4%程度。藉由在氫氮混合氣體氛圍中,將晶圓W加熱至例如400℃左右的高溫,可以有效果地還原晶圓W,可以抑制晶圓W之氧化的影響。
晶圓W係經由搬出搬入部而被搬入至框體19a內而被載置於熱板19b。而且,還原性氣體從氣體供給源(省略圖示)經由氣體供給路19c而供給至框體19a內,在框體19a內藉由還原性氣體被充滿的狀態,晶圓W藉由熱板19b被加熱而被熱處理(還原退火處理)。框體19a內之氛圍氣體係經由氣體排出路19d被排出而被回收至氣體回收部(省略圖示)。在進行晶圓W之熱處理之期間,即使從氣體供給路19c對框體19a內供給還原性氣體,和經由氣體排出路19d排出框體19a內之氛圍氣體,繼續性地進行亦可,被停止亦可。
於晶圓W之熱處理結束之後,晶圓W經由搬出搬入部而被搬出至框體19a外。
[基板液處理方法] 圖4A~圖4F為用以說明基板液處理方法之一例的圖,表示晶圓W(尤其,一個凹部43之附近的部位)之放大剖面。以下說明的基板液處理方法係藉由在控制裝置4之控制下適當地驅動多層配線形成系統1之各種裝置,而被實行。
首先,準備具備配線41,和被設置在配線41上且包含絕緣膜的疊層體42的晶圓W,該晶圓W係被配置在逆濺鍍處理單元18(處理單元16(參照圖1))內(參照圖4A)。 疊層體42具有多數的凹部43,各凹部43係貫通至配線41而使配線41露出。
之後,晶圓W係在逆濺鍍處理單元18中接受逆濺鍍處理。即是,逆濺鍍處理單元18係將晶圓W當作靶材使用,藉由對該晶圓W施加高電壓而使輝光放電產生,使充滿在晶圓W之周圍的逆濺鍍氣體G離子化,使衝突至在凹部43露出的配線41(參照圖4B)。
其結果,在凹部43露出的配線41之露出面附近部藉由逆濺鍍氣體G而被彈飛,在凹部43之底部露出配線41之更新的表面(新的表面)(參照圖4C)。另一方面,在配線41之中,在凹部43露出的部分,且藉由逆濺鍍氣體G而被飛散的部分,係以鍍敷種子體45附著於疊層體42之表面50(包含區劃凹部43之區劃面51)。
另外,逆濺鍍處理單元18具備的具體性裝置不被限定。舉例而言,逆濺鍍處理單元18係能夠使用運用具備電壓施加裝置及逆濺鍍氣體供給裝置的已知濺鍍裝置之裝置,進行上述逆濺鍍處理。逆濺鍍氣體G之具體性組成不被限定,雖然能夠將例如氬(Ar)當作逆濺鍍氣體G使用,但是即使使用其他任意的氣體(例如,氬以外的稀有氣體元素或氮)亦可。
之後,晶圓W係從逆濺鍍處理單元18被搬出,而被搬入至熱處理單元19(參照圖3)內(參照圖4D)。晶圓W係在熱處理單元19中,在還原性氣體的氛圍下接受熱處理。如此一來,在本實施型態中,在鍍敷種子體45附著於包含區劃面51之疊層體42之表面的狀態,且區劃面51藉由鍍敷金屬被覆蓋之前,在還原性氣體之氛圍下,進行晶圓W之熱處理。
之後,晶圓W係從熱處理單元19被搬出,被搬入至鍍敷處理單元17(參照圖2)內。另外,即使上述熱處理單元19中之晶圓W之熱處理不被進行亦可。在此情況,從逆濺鍍處理單元18被搬出的晶圓W(參照圖4C)不被搬入至熱處理單元19,被搬入至鍍敷處理單元17內。
晶圓W係在鍍敷處理單元17接受無電解鍍敷處理,而在各凹部43埋入鍍敷金屬47(參照圖4E及圖4F)。在此的無電解鍍敷處理包含藉由鍍敷金屬47覆蓋疊層體42之表面50(包含區劃面51)的工程,和在各凹部43埋入鍍敷金屬47而填充的工程。
即是,首先,在包含區劃面51之疊層體42之表面50,附著鍍敷種子體45之狀態,藉由利用無電解鍍敷處理被析出的鍍敷金屬47,覆蓋疊層體42之表面50(包含區劃面51)(參照圖4E)。此時,鍍敷種子體45作為種子動作,促進鍍敷金屬47之析出。之後,在疊層體42之表面50(包含區劃面51)藉由鍍敷金屬47被覆蓋之狀態,藉由無電解鍍敷處理,在各凹部43之全體埋入鍍敷金屬47(參照圖4F)。
在本實施型態中,藉由鍍敷金屬47覆蓋疊層體42之表面50的工程及在各凹部43之全體埋入鍍敷金屬47的工程,以共通的鍍敷單元17藉由共通的無電解鍍敷處理,無中斷地連續性地進行。因此,覆蓋疊層體42之表面50(包含區劃面51)的鍍敷金屬47,和被埋入至各凹部43之全體的鍍敷金屬47具有相同的組成。
如此一來,在各凹部43埋入鍍敷金屬47之後的晶圓W,因應所需,以其他的處理單元16,接受任意的處理(例如,熱處理、CMP處理及/或洗淨處理)之後,返回至對應的載體C。
另外,被埋入至各凹部43之鍍敷金屬47及配線41之具體性的組成不被限定,即使包含彼此共通的金屬成分亦可,即使不包含彼此共通的金屬成分亦可。
例如,即使配線41包含鈷(Co)、鎳(Ni)、釕(Ru)、銅(Cu)、鎢(W) 及其他導電性金屬中之至少任一種亦可。就以一例而言,即使在配線41由釕構成之情況,以釕作為鍍敷金屬47而析出至各凹部43亦可。
在藉由銅或鎢構成配線41之情況,疊層體42之表面50(包含區劃面51)係藉由包含鎳(Ni)等的阻障材料的阻障層(省略圖示)而構成亦可。在此情況,配線41之中,藉由逆濺鍍處理飛散而附著於疊層體42之表面50的部分,作為鍍敷種子體45而附著於阻障層上。如此一來,藉由在阻障層上附著鍍敷種子體45,即使鍍敷種子體45藉由銅或鎢被構成,亦防止鍍敷種子體45擴散至絕緣膜中之情形。
本案發明者實際上係進行用以在晶圓W之各凹部43埋入鍍敷金屬47的無電解鍍敷處理,經由SEM(掃描電子顯微鏡)畫像(具體而言,SE(二次電子)畫像及BSE(後方散射電子)畫像)而觀察鍍敷金屬47之埋入狀態。
具體而言,依照上述圖4A~圖4F依序接受逆濺鍍處理、熱處理及無電解電鍍處理的晶圓W(第1實施例)中之鍍敷金屬47之埋入狀態藉由SEM畫像被視覺性確認。再者,不進行逆濺鍍處理(圖4B及圖4C),依序接受熱處理及無電解鍍敷處理的晶圓W(第2實施例)之鍍敷金屬47之埋入狀態藉由SEM畫像被視覺性地確認。
在第1實施例之晶圓W和第2實施例之晶圓W之間,逆濺鍍處理以外的處理或環境之條件被統一成相同。第1實施例之晶圓W及第2實施例的晶圓W具備釕之配線41,用以使釕之鍍敷金屬47堆積於各凹部43之無電解鍍敷處理相對於第1實施例之晶圓W及第2實施例之晶圓W被進行。在第1實施例之晶圓W及第2實施例的晶圓W中,在各凹部43中之配線41之露出面係在特定時間被曝露於在各凹部43之蝕刻加工被使用的蝕刻氣體。在第1實施例之對晶圓W的逆濺鍍處理中,氬作為逆濺鍍氣體G被使用。
其結果,於無電解鍍敷處理之前,不進行逆濺鍍處理之第2實施例之晶圓W中,在各凹部43不適當地堆積鍍敷金屬47,無法以鍍敷金屬47掩埋各凹部43。
另一方面,在第1實施例之晶圓W中,在逆濺鍍處理後且無電解鍍敷處理前之SEM畫像中,被確認在疊層體42之表面50(包含區劃面51)附著鍍敷種子體45(釕製的配線41之飛散物)之情形。再者,在第1實施例之晶圓W中,在無電解鍍敷處理後的SEM畫像中,被確認在所有的凹部43中,堆積充分量的鍍敷金屬47,各凹部43藉由鍍敷金屬47被填充。
如上述說明般,藉由逆濺鍍處理使配線41之一部分飛散而附著於各凹部43之區劃面51,可以將該飛散物作為無電解鍍敷處理用的種子而適當地利用。其結果,之後進行的無電解鍍敷處理中,鍍敷金屬47之析出被促進,此非常有利於在晶圓W之各凹部43埋入鍍敷金屬47。
尤其,因藉由逆濺鍍處理,在各凹部43,露出配線41之新的部分(更新的部分),故在各凹部43中之配線41之露出面(即是,各凹部43之底面)之無電解鍍敷觸媒性及鍍敷金屬47之析出性被改善。其結果,也能期待在各凹部43中之鍍敷金屬47之由下往上生長性的提升。
[變形例] 在上述例(參照圖4A~圖4F)中,雖然各晶圓W基本上僅一次接受逆濺鍍處理,但是即使對各晶圓W進行複數次之逆濺鍍處理亦可。
作為一例,即使於藉由逆濺鍍處理使鍍敷種子體45(參照圖4C)附著於疊層體42之表面50之前,先進行預備的逆濺鍍處理,和於該預備性的逆濺鍍處理後,洗淨疊層體42之表面50的處理亦可。即是即使藉由預備性的逆濺鍍處理,使配線41之中在各凹部43露出的部分飛散,藉由該預備性的逆濺鍍處理,附著於疊層體42之表面50的構成配線41之物質藉由之後的洗淨處理而被除去亦可。
在此情況,在各凹部43中,配線41之更新的部分露出的狀態,進行逆濺鍍處理(參照圖4B及圖4C),該更新的部分作為鍍敷種子體45而被附著於疊層體42之表面50。其結果,之後的鍍敷處理中之鍍敷金屬47之析出性被改善。
再者,在上述例中,雖然藉由相同的無電解電敷處理進行用以藉由鍍敷金屬47覆蓋各凹部43之區劃面51的工程,和將鍍敷金屬47埋入至各凹部43的工程,但是即使藉由不同的鍍敷處理而進行亦可。作為一例,藉由與用以藉由鍍敷金屬47覆蓋各凹部43之區劃面51的無電解鍍敷處理不同的無電解鍍敷處理,在各凹部43埋入鍍敷金屬47亦可。再者,即使為了藉由鍍敷金屬47覆蓋各凹部43之區劃面51,進行無電解鍍敷處理,另一方面,之後,為了在各凹部43埋入鍍敷金屬47,進行使晶圓W通電的電鍍處理亦可。
在藉由不同的鍍敷處理進行用以藉由鍍敷金屬47覆蓋區劃面51之工程,和在各凹部43埋入鍍敷金屬47之工程之情況,即使兩工程在相同的鍍敷處理單元17進行亦可,即使在不同的鍍敷處理單元17進行亦可。即是,在區劃面51附著鍍敷種子體45之狀態,藉由無電解鍍敷處理被析出的鍍敷金屬47,覆蓋區劃面51的工程在第1鍍敷處理單元被進行亦可。其另一方面,即使在區劃面51藉由鍍敷金屬47被覆蓋的狀態,藉由無電解鍍敷處理及電鍍處理之中之任一者,以第2鍍敷處理單元進行在各凹部43埋入鍍敷金屬47之工程亦可。即使該些第1鍍敷處理單元及第2鍍敷處理單元為相同的處理單元16亦可,即使為不同的處理單元16亦可。
再者,雖然逆濺鍍處理、熱處理及無電解鍍敷處理在上述例中係在相同的基板液處理系統(多層配線形成系統1)被進行,但是即使在不同的基板液處理系統被進行亦可。
但是,從品質佳地進行無電解鍍敷處理之觀點來看,在逆濺鍍處理~無電解鍍敷處理之間,以縮短經過時間為佳,以縮短晶圓W之移動距離為佳,以抑制晶圓W朝可能包含塵等之異物的外氣露出之情形為佳。因此,比起逆濺鍍處理、熱處理及無電解鍍敷處理在不同的基板液處理系統被進行,在相同的基板液處理系統被進行比較可以期待藉由無電解鍍敷處理堆積於晶圓W上的鍍敷金屬之高品質化。
在此所稱的基板液處理系統係可指具備例如圖1所示的搬入搬出站2及處理站3的系統整體。即使晶圓W在某基板液處理系統中,從搬入搬出站2被送至處理站3之後,不返回至搬入搬出站2,在處理站3之處理單元16,接受逆濺鍍處理、熱處理及無電解鍍敷處理亦可。在此情況,即使晶圓W被進行逆濺鍍處理、熱處理及無電解鍍敷處理,於鍍敷金屬47被埋入至各凹部43之後,返回至搬入搬出站2亦可。依此,可以短時間且有效率地實施在疊層體42之表面50附著鍍敷種子體45之處理、藉由鍍敷金屬47覆蓋區劃面51之處理,以及在凹部43埋入鍍敷金屬47之處理。
應注意在本說明書揭示的實施型態及變形例所有點只不過係例示,不以限定性地進行解釋。上述實施型態及變形例在不脫離附件的申請專利範圍及其主旨的情況下,可以以各種型態進行省略、替換及變更。例如,即使上述實施型態及變形例部分性或全體性地組合亦可,再者,即使上述以外的實施型態與上述實施型態或變形例部分性或全體性地組合亦可。
再者,將上述技術性思想予以具體化的技術性範疇不被限定。例如,即使上述裝置應用於其他裝置亦可。再者,即使藉由用以使電腦實行上述方法所含的一個或複數程序(步驟)的電腦程式,將上述技術性思想予以具體化亦可。再者,即使藉由記錄有如此的電腦程式的電腦可讀取的非暫時性(non-transitory)的記錄媒體,將上述技術性思想予以具體化亦可。
17:無電解鍍敷處理單元 18:逆濺鍍處理單元 41:配線 42:疊層體 43:凹部 45:鍍敷種子體 47:鍍敷金屬 50:疊層體之表面 51:區劃面 W:晶圓
[圖1]為表示多層配線形成系統之概略構成例的圖。 [圖2]為表示鍍敷處理單元之構成例的圖。 [圖3]為表示熱處理單元之構成例的圖。 [圖4A]為用以說明基板液處理方法之一例的圖,表示晶圓(尤其,一個凹部之附近的部位)之放大剖面。 [圖4B]為用以說明基板液處理方法之一例的圖,表示晶圓(尤其,一個凹部之附近的部位)之放大剖面。 [圖4C]為用以說明基板液處理方法之一例的圖,表示晶圓(尤其,一個凹部之附近的部位)之放大剖面。 [圖4D]為用以說明基板液處理方法之一例的圖,表示晶圓(尤其,一個凹部之附近的部位)之放大剖面。 [圖4E]為用以說明基板液處理方法之一例的圖,表示晶圓(尤其,一個凹部之附近的部位)之放大剖面。 [圖4F]為用以說明基板液處理方法之一例的圖,表示晶圓(尤其,一個凹部之附近的部位)之放大剖面。
18:逆濺鍍處理單元
41:配線
42:疊層體
43:凹部
45:鍍敷種子體
50:疊層體之表面
51:區劃面
W:晶圓

Claims (7)

  1. 一種基板液處理方法,包含: 準備具備配線,和被配置在上述配線上並且包含絕緣膜的疊層體之基板的工程,該工程係上述疊層體具有貫通至上述配線而使上述配線露出的凹部; 藉由逆濺鍍處理使上述配線之中之在上述凹部露出的部分飛散,而以鍍敷種子體附著在包含區劃上述凹部之區劃面的上述疊層體之表面的工程; 在上述區劃面附著上述鍍敷種子體之狀態,利用藉由無電解鍍敷處理被析出的鍍敷金屬而覆蓋上述區劃面的工程;及 在上述區劃面藉由鍍敷金屬被覆蓋之狀態,藉由無電解鍍敷處理及電鍍處理之中之任一者,在上述凹部埋入鍍敷金屬的工程。
  2. 如請求項1之基板液處理方法,其中 上述配線包含鈷、鎳、釕和銅中之至少任一種。
  3. 如請求項1或2之基板液處理方法,其中 上述鍍敷金屬及上述配線包含共通的金屬成分。
  4. 如請求項1或2之基板液處理方法,其中 包含在上述區劃面附著上述鍍敷種子體之狀態且上述區劃面藉由鍍敷金屬被覆蓋之前,在還原性氣體的氛圍下,進行上述基板之熱處理的工程。
  5. 如請求項1或2之基板液處理方法,其中 進行:於藉由上述逆濺鍍處理使上述鍍敷種子體附著於上述疊層體之表面之前, 使上述配線之中之在上述凹部露出之部分藉由預備性的逆濺鍍處理飛散的工程;及 除去藉由上述預備性的逆濺鍍處理而附著於上述疊層體之表面的構成上述配線之物質的工程。
  6. 如請求項1或2之基板液處理方法,其中 上述基板液處理系統具備搬入搬出系統及處理站, 上述基板從上述搬入搬出站被送至上述處理站之後,不返回至上述搬入搬出站,在上述處理站中,接受使上述鍍敷種子體附著於上述疊層體之表面的處理、藉由鍍敷金屬覆蓋上述區劃面的處理,及在上述凹部埋入鍍敷金屬的處理, 在上述凹部埋入鍍敷金屬之後,返回至上述搬入搬出站。
  7. 一種基板液處理裝置,具備: 逆濺鍍處理單元,其係藉由對包含配線,和被設置在上述配線上且包含絕緣膜的疊層體的基板,且具有貫通至上述配線而使上述配線露出的凹部的基板,進行逆濺鍍處理,使上述配線之中之在上述凹部露出的部分飛散,而以鍍敷種子體附著在包含區劃上述凹部之區劃面的上述疊層體之表面;和 一個以上的鍍敷處理單元,其係藉由在上述區劃面附著上述鍍敷種子體之狀態,利用藉由無電解鍍敷處理被析出之鍍敷金屬,覆蓋上述區劃面,在上述區劃面藉由鍍敷金屬被覆蓋的狀態,藉由無電解鍍敷處理及電鍍處理中之任一者,在上述凹部埋入鍍敷金屬。
TW112123426A 2022-07-05 2023-06-21 基板液處理方法及基板液處理裝置 TW202409344A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022108538 2022-07-05
JP2022-108538 2022-07-05

Publications (1)

Publication Number Publication Date
TW202409344A true TW202409344A (zh) 2024-03-01

Family

ID=89453256

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112123426A TW202409344A (zh) 2022-07-05 2023-06-21 基板液處理方法及基板液處理裝置

Country Status (2)

Country Link
TW (1) TW202409344A (zh)
WO (1) WO2024009762A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3217319B2 (ja) * 1998-12-11 2001-10-09 松下電器産業株式会社 半導体装置の製造方法
US6451177B1 (en) * 2000-01-21 2002-09-17 Applied Materials, Inc. Vault shaped target and magnetron operable in two sputtering modes
JP3939124B2 (ja) * 2001-10-15 2007-07-04 株式会社荏原製作所 配線形成方法
JP3940891B2 (ja) * 2001-11-21 2007-07-04 セイコーエプソン株式会社 バンプの形成方法及びフリップチップの製造方法
JP2008041700A (ja) * 2006-08-01 2008-02-21 Tokyo Electron Ltd 成膜方法、成膜装置及び記憶媒体
TWI833730B (zh) * 2018-02-21 2024-03-01 日商東京威力科創股份有限公司 多層配線之形成方法及記憶媒體

Also Published As

Publication number Publication date
WO2024009762A1 (ja) 2024-01-11

Similar Documents

Publication Publication Date Title
EP1418619A1 (en) Semiconductor device and production method therefor, and plating solution
US6706422B2 (en) Electroless Ni—B plating liquid, electronic device and method for manufacturing the same
US20050081785A1 (en) Apparatus for electroless deposition
JP2007154298A (ja) 無電解めっき装置および無電解めっき方法
TWI574746B (zh) Pretreatment methods and memory media
TW202409344A (zh) 基板液處理方法及基板液處理裝置
JP6910528B2 (ja) 多層配線の形成方法および記憶媒体
JP6903171B2 (ja) 多層配線の形成方法および記憶媒体
TWI689625B (zh) 基板處理裝置及基板處理方法
TWI689624B (zh) 基板處理裝置及基板處理方法
WO2021177047A1 (ja) 基板処理装置および基板処理方法
TW202417685A (zh) 基板液處理方法及基板液處理裝置
JP2000124156A (ja) 半導体製造装置
JP3886383B2 (ja) めっき装置及びめっき方法
JP7267470B2 (ja) 基板処理方法および基板処理装置
WO2022220168A1 (ja) 基板処理方法、基板処理装置および記憶媒体
WO2022168614A1 (ja) めっき処理方法およびめっき処理装置
TWI840558B (zh) 基板處理方法及基板處理裝置
WO2021085165A1 (ja) 基板液処理方法および基板液処理装置
WO2020026839A1 (ja) 基板液処理装置および基板液処理方法
WO2019151023A1 (ja) 多層配線の形成方法、多層配線形成装置および記憶媒体
JPWO2019107331A1 (ja) 基板液処理装置