TW202409315A - 膜構造體及其製造方法 - Google Patents

膜構造體及其製造方法 Download PDF

Info

Publication number
TW202409315A
TW202409315A TW112113261A TW112113261A TW202409315A TW 202409315 A TW202409315 A TW 202409315A TW 112113261 A TW112113261 A TW 112113261A TW 112113261 A TW112113261 A TW 112113261A TW 202409315 A TW202409315 A TW 202409315A
Authority
TW
Taiwan
Prior art keywords
film
substrate
buffer
thickness
metal film
Prior art date
Application number
TW112113261A
Other languages
English (en)
Inventor
飯猛
小西晃雄
降旗栄道
Original Assignee
日商愛伯壓電對策股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商愛伯壓電對策股份有限公司 filed Critical 日商愛伯壓電對策股份有限公司
Publication of TW202409315A publication Critical patent/TW202409315A/zh

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/079—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing using intermediate layers, e.g. for growth control
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本發明的課題係提供具有在基板上隔著緩衝膜形成的金屬膜的膜構造體中，在更寬的成膜條件下，能夠使緩衝膜的配向方向在一定方向上對齊，使金屬膜的配向方向在一定方向上對的膜構造體。 作為解決手段，膜構造體(10)係具有形成於基板(11)上的緩衝膜(12)、和形成於緩衝膜(12)上的金屬膜(13)。基板(11)係包含Si(100)基板或Si(100)膜所成SOI層的SOI基板。緩衝膜(12)係和包含磊晶成長於基板(11)上之ZrO 2。緩衝膜(12)之厚度係43~100nm，相對金屬膜(13)之厚度之緩衝膜(12)之厚度比係0.29~0.67。

Description

膜構造體及其製造方法
本發明係有關於膜構造体及其製造方法。
做為具有基板、和形成於基板上之緩衝膜、和形成於緩衝膜上之金屬膜之膜構造体，已知有具有矽(Si)基板、和包含形成於Si基板上之氧化鋯(ZrO 2)之緩衝膜、和包含形成於緩衝膜上之白金(Pt)之金屬膜之膜構造體。又，已知有具有形成於金屬膜上之壓電體膜的膜構造體。
於日本特開2018-81975號公報(專利文獻1)中，揭示有膜構造體中，包含矽基板、和形成於矽基板上之鋯之第1膜、和包含磊晶成長於第1膜上之氧化鋯之第2膜、和包含磊晶成長於第2膜上之白金之第1導電膜、和磊晶成長於第1導電膜上之壓電膜的技術。
在日本特開2015-25166號公報(專利文獻2)中，揭示了在結晶膜中具備Zr膜、將形成在Zr膜上的ZrO 2膜和Y 2O 3膜層積而成的層積膜或YSZ膜，經由X線繞射評估層積膜或YSZ膜時的尖峰的半峰全寬為0.05°~2.0°的技術。 [先前技術文獻] [專利文獻]
[專利文獻1]日本特開2018-81975號公報 [專利文獻2]日本特開2015-25166號公報
[發明欲解決之課題]
記載於上述專利文獻1及上述專利文獻2之技術中，膜構造體係具有包含形成於矽層上或矽基板上之ZrO 2之緩衝膜、和包含形成於緩衝膜上之Pt之金屬膜。又，上述專利文獻1所記載之技術中，金屬膜之厚度係100nm，緩衝膜之厚度之適切範圍係13~22nm。
但是，根據基板尺寸等之成膜條件，難以使形成在緩衝膜上的金屬膜的配向方向在一定方向上對齊。如此之時，於金屬膜上更形成壓電體膜之時，形成於金屬膜上之壓電體膜之配向方向亦難以向一定方向對齊。
本發明係為了解決上述以往技術之問題而提出的，提供在基板上具有藉由緩衝膜形成的金屬膜的膜結構體中，在更寬的成膜條件下，使緩衝膜的配向方向在一定方向上對齊，能夠使金屬膜的配向方向在一定方向上對齊的膜構造體為目的。 [為解決課題之手段]
本案所揭示之發明中，就代表性之概要者進行簡單說明時，則如下所述。
作為本發明的一形態的膜構造體係具有基板、形成在基板上的緩衝膜、形成在緩衝膜上的金屬膜。基板係包含Si(100)基板或Si基板所成基體、和基體上之絕緣層、和經由絕緣層上之Si(100)膜所成SOI層之SOI基板。緩衝膜係和包含磊晶成長於基板上之ZrO 2。緩衝膜之厚度係43~100nm，相對金屬膜之厚度之緩衝膜之厚度比係0.29~0.67。
又，作為其他之一形態，金屬膜係可包含在緩衝膜上磊晶成長的Pt。
又，作為其他之一形態，金屬膜係亦可包含(100)配向的Pt。
又，作為其他之一形態，該膜構造體係可具有形成於金屬膜上之SrRuO 3膜。SrRuO 3膜係具有立方晶之結晶構造，且可為(100)配向。
做為本發明之一形態之膜構造體之製造方法係具有準備基板之(a)步驟、和形成於基板上之緩衝膜之(b)步驟、和在緩衝膜上形成金屬膜之(c)步驟。(a)步驟中，準備包含Si(100)基板或Si基板所成基體、和基體上之絕緣層、和經由絕緣層上之Si(100)膜所成SOI層之SOI基板。(b)步驟中，形成包含磊晶成長於基板上之ZrO 2之緩衝膜。緩衝膜之厚度係43~100nm，相對金屬膜之厚度之緩衝膜之厚度比係0.29~0.67。
又，作為其他之一形態，在(c)步驟中，亦可在緩衝膜上形成含有磊晶成長的Pt的金屬膜。
又，作為其他之一形態，在(c)步驟中，亦可形成含(100)配向的Pt的金屬膜。
又，作為其他之一形態，該膜構造體之製造方法係可具有在金屬膜上形成SrRuO 3膜的(d)步驟。(d)步驟中，可形成具有立方晶之結晶構造，且(100)配向之SrRuO 3膜。 [發明效果]
經由適用本發明的一形態，具有在基板上隔著緩衝膜形成的金屬膜的膜構造體中，在更寬的成膜條件下，能夠使緩衝膜的配向方向在一定方向上對齊，使金屬膜的配向方向在一定方向上對齊。
以下，對於本發明之各實施形態，參照圖面加以說明。
然而，揭示部分僅為一例，於該業者中，保有發明之主旨之適當變更而可容易思名者，當然包含於本發明之範圍。又，圖面係為了將說明更為明確，相較實施之形態，有模式性顯示各部之寬度、厚度、形狀等之情形，僅為其中一例，非限定本發明之解釋。
又，於本說明書與各圖中，對於已表之圖面，與前述者同樣之要素，有附上相同符號，適切省略詳細說明之情形。
更且，實施形態所使用之圖面中，有將為區別構造物附上之剖面線(掛網)，對應於圖面加以省略之情形。
然而，以下之實施形態中，就A~B而言顯示範圍之時，除了特別加以明示之外，係表示A以上B以下。
＜實施形態＞ ＜膜構造體＞ 首先，對於本發明之一實施形態之實施形態之膜構造體加以說明。圖1乃至圖4係實施形態之膜構造體之剖面圖。
如圖1所示，本實施形態之膜構造體10係具有Si(100)基板之基板11、和包含磊晶成長於基板11上之ZrO 2之緩衝膜12、和形成於緩衝膜12上之金屬膜13。Si係表示矽，ZrO 2係表示氧化鋯。又，本實施形態之膜構造體10中，緩衝膜12之厚度係43~100nm，相對金屬膜13之厚度之緩衝膜12之厚度比的膜厚比係0.29~0.67。
在此，某種膜係磊晶成長即意味，該膜亦配向於相互正交之3個方向之任一方向，即三維地加以配向。
記載於上述專利文獻1及上述專利文獻2之技術中，膜構造體係具有包含形成於矽層上或矽基板上之ZrO 2之緩衝膜、和包含形成於緩衝膜上之Pt之金屬膜。又，上述專利文獻1所記載之技術中，金屬膜之厚度係100nm，緩衝膜之厚度之適切範圍係13~22nm。
但是，本發明人等進行了檢討的結果，例如在Si基板之基板11的直徑為大時，或者金屬膜的厚度較100nm為厚時，在緩衝膜的厚度為40nm程度以下的情況下，不能使表示(100)配向的Pt與(111)配向的Pt之比等之面內均勻性的指標成為5%以下，關於其他指標的面內均勻性亦降低。但是，根據基板尺寸或金屬膜之厚度等之成膜條件，難以使形成在緩衝膜上的金屬膜的配向方向在一定方向上對齊。如此之時，於金屬膜上更形成壓電體膜之時，形成於金屬膜上之壓電體膜之配向方向亦難以向一定方向對齊。
另一方面，本實施形態之膜構造體10中，緩衝膜12之厚度係43~100nm，相對金屬膜13之厚度之緩衝膜12之厚度比的膜厚比係0.29~0.67。
在緩衝膜12的厚度不足43nm的情況下，由於緩衝膜12的厚度過薄之故，在基板11的直徑為大的情況下，由於在基板11的面內不均勻地形成緩衝膜12等，而有降低緩衝膜12的面內均勻性之疑慮。另一方面，在緩衝膜12的厚度為43nm以上的情況下，即使在緩衝膜12的厚度不過薄、基板11的直徑為大的情況下，也能夠在基板11的面內均勻地形成緩衝膜12，提升緩衝膜12的面內均勻性。
緩衝膜12的厚度超過100nm時，由於緩衝膜12的厚度過厚之故，難以受到基板11的影響，緩衝膜12自身的配向度則降低。另一方面，在緩衝膜12的厚度為100nm以下的情況下，緩衝膜12的厚度不太厚，而容易受到基板11的結晶的影響，能夠提升緩衝膜12自身的配向度。
另外，緩衝膜12係在緩衝膜12與基板11界面處，雖伴隨與基板11晶格匹配而具有內部應力，但在相對於金屬膜13的厚度之緩衝膜12的厚度之比的膜厚比為不足0.29的情況下，相對於金屬膜13，緩衝膜12過薄之故，緩衝膜12的內部應力變大，於緩衝膜12的表面可能發生變形。另一方面，在相對於金屬膜13之緩衝膜12的厚度之比的膜厚比為0.29以上的情況下，相對於金屬膜13之緩衝膜12則不太薄，緩衝膜12的內部應力不會變大，能夠防止或抑制緩衝膜12的表面產生變形。
另外，在相對於金屬膜13之緩衝膜12厚度之比的膜厚比超過0.67的情況下，由於相對於金屬膜13之緩衝膜12過厚之故，緩衝膜12的上部難以受到基板11的配向方向的影響，難以使緩衝膜12的配向方向在一定方向上對齊，金屬膜13的配向方向難以在一定方向上對齊。另外一方面，在相對於金屬膜13之緩衝膜12厚度之比的膜厚比為0.67以下的情況下，相對於金屬膜13之緩衝膜12則不太厚，緩衝膜12的上部亦容易受到基板11的配向方向的影響，容易使緩衝膜12的配向方向在一定方向上對齊，金屬膜13的配向方向容易在一定方向上對齊。
即，經由緩衝膜12厚度為43~100nm，膜厚比為0.29~0.67，即使在基板11的直徑為大且金屬膜13的厚度較100nm厚的情況下，也能夠提升緩衝膜12的面內均勻性，提升緩衝膜12自身的配向度，可防止或抑制緩衝膜12的表面產生變形。為此，與基板尺寸等成膜條件無關，在更寬的成膜條件下，能夠使緩衝膜12的配向方向在一定方向上對齊，使金屬膜13的配向方向在一定方向上對齊。為此，在金屬膜13上更形成壓電體膜的情況下，容易使形成的壓電體膜的配向方向在一定方向上對齊。更且，經由使壓電體膜的配向方向在一定方向上對齊，能夠實現使壓電體膜的分極方向在一定方向上對齊的膜構造體。
又，作為基板11，經由使用(100)Si基板，可以在便宜的半導體基板上形成電子裝置。
又，如圖2所示，做為具有本實施形態之膜構造體10之基板11，可代替Si基板，使用半導體基板之SOI(Silicon On Insulator)基板。即，具有本實施形態之膜構造體10之基板11係Si基板或SOI基板。
作為基板11使用SOI基板之時，基板11係包含Si基板所成基體11a、和做為形成於基體11a上之埋入氧化膜之絕緣層之BOX(Buried Oxide)層11b、和形成於BOX層11b上之由Si(100)膜所成SOI(Silicon On Insulator)層之Si層11c。由此，於SOI基板上，可容易形成具有形狀精度佳而形成之複數之壓電元件之微機電系統(Micro Electro Mechanical Systems: MEMS)所成電子裝置。
適切而言，緩衝膜12係包含(100)配向的ZrO 2，金屬膜13係包含在緩衝膜12上磊晶成長的Pt膜即Pt或(100)配向的Pt膜即Pt。Pt係表示白金。然而，在本案說明書中，ZrO 2配向(100)係意味ZrO 2(100)面平行於基板11的表面。
經由緩衝膜12在基板11上含有(100)配向的ZrO 2，可以使金屬膜13中含有的Pt膜成為(100)配向。
金屬膜13係經由包含Pt膜，向一定方向配向Pt膜之故，更易於向一定方向對齊形成於金屬膜13上之壓電體膜15(參照圖4)之配向方向。又，經由金屬膜13含有(100)配向的Pt膜，可以使含有具有鈣鈦礦型構造的複合氧化物的壓電體膜，在基板11上以正方晶顯示以(001)配向或擬立方晶顯示以(100)配向。
適切而言、壓電體膜15(參照圖4)係包含PZT、AlN、LiTaO 3或LiNbO 3。PZT係亦表記為 Pb(Zr 1-xTi x)O 3，表示為鈦酸鋯酸鉛。AlN係表示為氮化鋁，LiTaO 3係表示鉭酸鋰，LiNbO 3係表示鈮酸鋰。
壓電體膜15經由包含PZT、AlN、LiTaO 3或LiNbO 3，PZT、AlN、LiTaO 3或LiNbO 3之壓電常數較除此之外之材料為大之故，可提升壓電體膜15之壓電特性。
金屬膜13包含(100)配向之Pt或磊晶成長之Pt膜之時，如圖3所示，適切而言，膜構造體10係具有形成於金屬膜13上之SrRuO 3(SRO)膜，即SRO膜14。SRO膜係具有立方晶之結晶構造，且(100)配向。SrRuO 3(SRO)係表示釕酸鍶。
SRO係具有鈣鈦礦型構造。為此，膜構造體10具有磊晶成長於金屬膜13上之SRO膜14之時，相較膜構造體10不具有磊晶成長於金屬膜13上之SRO膜之時，可將包含具有鈣鈦礦型構造之複合氧化物之壓電體膜15(圖4參照)，可更容易在基板11上，進行磊晶成長。如此之時，如圖4所示，膜構造體10係具有磊晶成長於SRO膜14上之壓電體膜15。
又，膜構造體10係具有磊晶成長於金屬膜13上之SRO膜14之時，如圖4所示，適切而言，膜構造體10係具有磊晶成長於SRO膜14上之壓電體膜15之 Pb(Zr 1-xTi x)O 3(PZT)膜，即具有包含PZT之PZT膜15a。由此，可提升壓電體膜15之壓電特性。
適切而言，緩衝膜12之厚度係60~70nm，又，相對金屬膜13之厚度之緩衝膜12之厚度比的膜厚比係0.40~0.47。
在緩衝膜12厚度為60~70nm的情況下，與緩衝膜12的厚度不足60nm或超過70nm的情況相比，能夠使表示(100)配向的Pt與(111)配向的Pt之比等之面內均勻性的指標成為5%以下，可提升使用本實施形態的膜構造體所製造的電子裝置的性能。又，在相對於金屬膜13之緩衝膜12厚度之比的膜厚比為0.40~0.47的情況下，與膜厚比不足0.47或超過0.47的情況相比，能够使表示相對於(100)配向的Pt之(111)配向的Pt之比等的面內均勻性的指標成為5%以下，可提升使用本實施形態的膜構造體所製造的電子裝置的性能。
＜成膜裝置＞ 接著，對於做為實施形態之膜構造體之製造裝置之成膜裝置加以說明。該成膜裝置係為實行使用後述圖9乃至圖11加以說明之實施形態之膜構造體之製造方法之成膜裝置。
圖5係模式顯示實施形態之成膜裝置之平面圖。圖6係模式顯示備於實施形態之成膜裝置之電子束蒸鍍裝置之剖面圖。圖7係模式顯示備於實施形態之成膜裝置之DC濺鍍裝置之剖面圖。圖8係模式顯示備於實施形態之成膜裝置之RF濺鍍裝置之剖面圖。
如圖5所示，本實施形態之成膜裝置20係具有加載互鎖真空室21、和輸送室22、和搬送機器手臂23、和電子束蒸鍍裝置之蒸鍍室24、和DC濺鍍裝置之濺鍍室25、和RF濺鍍裝置之濺鍍室26、和RF濺鍍裝置之濺鍍室27、和控制部28。然而，圖5雖顯示做為蒸鍍室24及各濺鍍室藉由輸送室22相互連接之多處理室裝置之成膜裝置，但蒸鍍室24及各濺鍍室可各別加以設置。
電子束蒸鍍裝置之蒸鍍室24係於基板11上形成緩衝膜12(參照圖1)之緩衝膜形成部。DC濺鍍裝置之濺鍍室25係於緩衝膜12上，形成金屬膜13(參照圖1)之金屬膜形成部。RF濺鍍裝置之濺鍍室26係於金屬膜13上，形成SRO膜14(參照圖4)之SRO膜形成部。RF濺鍍裝置之濺鍍室27係於SRO膜14上，形成壓電體膜15之PZT膜15a(參照圖4)之壓電體膜形成部。控制部28係控制加載互鎖真空室21、和輸送室22、和搬送機器手臂23、和蒸鍍室24、和濺鍍室25、和濺鍍室26、和濺鍍室27之動作。控制部28係具備中央演算處理裝置(Central Processing Unit: CPU)，且包含控制成膜裝置20之各部之程序控制器(電腦)31、和使用者介面部32、和記憶部33。
於加載互鎖真空室21，連接有真空泵(圖示省略)，施以成膜處理之基板(例如Si晶圓)則導入加載互鎖真空室21內，經由真空泵，加載互鎖真空室21內被真空排氣。
輸送室22係藉由閘閥34，連接於加載互鎖真空室21。於輸送室22內，配置搬送機器手臂23。於輸送室22，連接有真空泵(圖示省略)，經由該真空泵，輸送室22內被真空排氣。
如圖6所示，電子束蒸鍍裝置之蒸鍍室24係具有成膜處理室41，於成膜處理室41之下部，配置蒸鍍源42。於成膜處理室41之上部，配置保持基板11之基板保持器43。基板保持器43係與蒸鍍源42對向配置。蒸鍍源42係具有收容含有鋯(Zr)之蒸鍍材料之坩堝及電子槍(EB gun)44。於坩堝，安裝有冷卻機構(圖示省略)。蒸鍍源42係將來自電子槍44之電子束，照射至蒸鍍材料而加熱，蒸發蒸鍍材料。
基板保持器43係保持基板11。基板保持器43係安裝於旋轉機構45，可經由旋轉機構45旋轉基板保持器43。又，於基板保持器43之上部(與保持基板11之部分之下部相反側之部分)，配置做為基板加熱機構之加熱器(紅外線燈)46。於基板保持器43之下面(基板之設置面)，配置反射板(圖示省略)。又，基板保持器43係具備為使基板溫度下降之基板冷卻機構(圖示省略)。
於成膜處理室41中，連接供給反應氣體之反應氣體供給機構(圖示省略)。反應氣體係例如氧氣(O 2)。又，於成膜處理室41中，連接用以將成膜處理室41之內部壓力下降至特定壓力之排氣泵(圖示省略)。
然而、本實施形態之成膜裝置20係做為緩衝膜形成部，代替電子束蒸鍍裝置。可具有板型蒸鍍裝置、反應性濺鍍裝置、或RF型離子電鍍裝置。
如圖7所示，DC濺鍍裝置之濺鍍室25係具備處理室51、和設於處理室51內，且保持基板11之基板保持部52。處理室51、基板11及基板保持部52係進行接地。基板保持部52係具有做為加熱基板11之基板加熱機構之加熱器(圖示省略)為佳。
濺鍍室25係具備設於處理室51內，且保持做為濺鍍靶之標靶53之標靶保持部54。標靶保持部54係保持於標靶保持部54之標靶53係使與保持於基板保持部52之基板11對向而配置。又，濺鍍室25係具有真空排氣處理室51內之真空泵等之真空排氣機構55、和電性連接於標靶保持部54，且供給直流電流至標靶53之電力供給機構56。
如圖8所示，RF濺鍍裝置之濺鍍室26係具備處理室61、和設於處理室61內，且保持基板11之基板保持部62。處理室61、基板11及基板保持部62係進行接地。基板保持部62係具有加熱基板11之加熱器(圖示省略)為佳。
濺鍍室26係具備設於處理室61內，且保持做為濺鍍靶之標靶63之標靶保持部64。標靶保持部64係保持於標靶保持部64之標靶63係使與保持於基板保持部62之基板11對向而配置。做為標靶63，例如可使用包含電阻率為1×10 7Ω・cm以上之絕緣物之標靶。
濺鍍室26係具備輸出供給機構65。做為輸出供給機構65，例如可使用高頻電源。輸出供給機構65係電性連接於整合器66，整合器66係電性連接於標靶保持部64。然而，可經由輸出供給機構65，將高頻輸出藉由標靶保持部64供給至標靶63，亦可經由輸出供給機構65，將高頻輸出直接供給至標靶63。
濺鍍室26係具備於處理室61內，導入稀有氣體之第1之氣體導入源67、和於處理室61內，導入氧(O 2)氣之第2之氣體導入源68。又，成膜裝置20係具有真空排氣處理室61內之真空泵等之真空排氣機構69。適切而言，經由第1之氣體導入源67，導入至處理室61內之稀有氣體係氬(Ar)氣。
又，濺鍍室26係具備控制經由成膜時之第1之氣體導入源67導入之Ar氣體之流量、和經由第2之氣體導入源68導入之O 2氣體之流量之比的流量控制部(圖示省略)為佳。又，濺鍍室26係具備控制成膜時之處理室61內之壓力的壓力控制部(圖示省略)為佳。
又，濺鍍室26係具備在標靶63施加磁場之磁鐵71、和旋轉此磁鐵71之旋轉機構72。
然而，圖示雖然省略，濺鍍室27亦可與濺鍍室26相同。
如前所述，控制部28係具備CPU，且包含控制成膜裝置20之各部之程序控制器(電腦)31、和使用者介面部32、和記憶部33。
使用者介面部32係由作業者用以管理成膜裝置20，進行指令之輸入操作之鍵盤、及可視化成膜裝置20之稼動狀況加以顯示之顯示器等所構成。
於記憶部33中，收納有將在成膜裝置20執行之各種處理，在程序控制器31之控制下加以實現之控制程式(軟體)或記憶處理條件資料等之製法。然後，依需要，在從使用者介面部32之指示等，將任意之製法，從記憶部33呼叫，在程序控制器31執行，在程序控制器31之控制下，進行成膜裝置20之所期望之處理。
又，控制程式或處理條件資料等之製法係例如可記錄於硬碟、光碟(Compact Disc: CD)、可撓性磁片或半導體記憶體等之電腦可讀取之記錄媒體。此時，記錄該製法之記錄媒體係設定於記憶部33，從設定於記憶部33之記錄媒體，呼叫該製法，執行於程序控制器31。或，從其他之裝置，例如藉由專用線路之隨時傳送，將該製法在線上呼叫，執行於程序控制器31。
＜膜構造體之製造方法＞ 接著，參照圖9乃至圖11，對於實施形態之膜構造體之製造方法加以說明。圖9係顯示實施形態之膜構造體之製造方法之一部分之步驟之流程圖。圖10及圖11係實施形態之膜構造體之製造工程中之剖面圖。
首先，如圖10所示，準備Si(100)基板的基板11。此時，於基板11之上面，可形成SiO 2等之氧化膜。
接著，如圖10所示，於基板11上，形成緩衝膜12(圖9之步驟S1)。
此步驟S1中，首先，將基板11經由搬送機器手臂23(參照圖5)，搬入至蒸鍍室24(參照圖5)，將搬入之基板11，經由基板保持器43(參照圖6)加以保持。又，經由基板保持器43(參照圖6)保持之基板11，在配置於一定之真空環境中之狀態下，經由做為基板加熱機構之加熱器46(參照圖6)，將基板11例如加熱至700℃。
又，作為基板11，經由使用(100)Si基板，可以在便宜的半導體基板上形成電子裝置。
又，如圖11所示，代替Si基板之基板11，預備即準備SOI基板之基板11。做為基板11使用SOI基板之時，基板11係包含經由Si基板所成基體11a、和形成於基體11a上之BOX層11b、和形成於BOX層11b上之Si(100)層所成SOI層之Si層11c。
此步驟S1中，接著，將來自電子槍44(參照圖6)之電子束，照射至鋯(Zr)單結晶之蒸鍍材料而加熱，蒸發蒸鍍材料。此時，蒸發之Zr，在例如加熱至700℃之基板11上，經由與氧之反應，成為氧化鋯(ZrO 2)膜而成膜。如此，形成包含磊晶成長於基板11上之ZrO 2之緩衝膜12。
緩衝膜12之厚度係43~100nm。如此之時，如使用前述圖1說明，即使在基板11的直徑為大，且金屬膜的厚度較100nm厚的情況下，也能夠提升緩衝膜12的面內均勻性，提升緩衝膜12自身的配向度。
接著，於緩衝膜12上形成金屬膜13(圖9之步驟S2)。
此步驟S2中，首先，將在於基板11上形成緩衝膜12之基板11，經由搬送機器手臂23(參照圖5)，搬入至濺鍍室25(參照圖5)，將搬入之基板11，經由基板保持部52(參照圖7)加以保持。又，基板11，在配置於一定之真空環境中之狀態下，經由基板加熱機構，將基板11例如加熱至450~600℃。
此步驟S2中，接著，經由例如使Pt所成標靶進行DC濺鍍，如圖1所示，於緩衝膜12上，例如形成含Pt膜之金屬膜13。
適切而言，在步驟S2中，形成含在緩衝膜12上形成磊晶成長的含有Pt膜即Pt的金屬膜13、或含有(100)配向的Pt膜即Pt的金屬膜13。
經由緩衝膜12係包含磊晶成長於基板11上之ZrO 2，可向一定方向配向含於金屬膜13之Pt膜。又，金屬膜13係經由包含Pt膜，向一定方向配向Pt膜之故，更易於向一定方向整飭形成於金屬膜13上之壓電體膜15(參照圖4)之配向方向。
相對金屬膜13之厚度之緩衝膜12之厚度比的膜厚比係0.29~0.67。此時，如使用上述圖1說明，能夠防止或抑制緩衝膜12的表面產生變形，在更寬的成膜條件下，使緩衝膜12的配向方向在一定方向上對齊，使金屬膜13的配向方向在一定方向上對齊。為此，在金屬膜13上更形成壓電體膜的情況下，容易使形成的壓電體膜的配向方向在一定方向上對齊。更且，經由使壓電體膜的配向方向在一定方向上對齊，能夠實現使壓電體膜的分極方向在一定方向上對齊的膜構造體。
金屬膜13係經由包含Pt膜，向一定方向配向Pt膜之故，更易於向一定方向對齊形成於金屬膜13上之壓電體膜15之配向方向。又，經由金屬膜13含有(100)配向的Pt膜，可以使含有具有鈣鈦礦型構造的複合氧化物的壓電體膜，在基板11上以正方晶顯示以(001)配向或擬立方晶顯示以(100)配向。
適切而言、壓電體膜15係包含PZT、AlN、LiTaO 3或LiNbO 3。壓電體膜15經由包含PZT、AlN、LiTaO 3或LiNbO 3，PZT、AlN、LiTaO 3或LiNbO 3之壓電常數較除此之外之材料為大之故，可提升壓電體膜15之壓電特性。
於步驟S2中，形成含磊晶成長之Pt膜之金屬膜13之後，如圖3所示，適切而言，形成磊晶成長於金屬膜13上之SRO膜14(圖9之步驟S3)。或適切而言，步驟S3中，形成具有立方晶之結晶構造，且(100)配向之SRO膜14。由此，可將包含具有鈣鈦礦型構造之複合氧化物之壓電體膜，可更容易在基板11上，進行磊晶成長。
又，於步驟S3中，形成磊晶成長於金屬膜13上之SRO膜14之後，如圖4所示，適切而言，形成磊晶成長於SRO膜14上之壓電體膜15之PZT膜15a。由此，可提升壓電體膜15之壓電特性。
又，使用上述成膜裝置20，可實施本實施形態之膜構造體之製造工程。如此之時，本實施形態之膜構造體之製造工程之控制程式或處理條件資料等之製法係在備於成膜裝置20之控制部28，用以執行本實施形態之膜構造體之製造工程之程式。又，設定於記憶部33，記錄控制程式或處理條件資料等之製法之記錄媒體係在備於成膜裝置20之控制部28，記錄用以執行本實施形態之膜構造體之製造工程之程式之記錄媒體。又，控制部28係為使緩衝膜形成部、金屬膜形成部及SRO膜形成部，執行本實施形態之膜構造體之製造工程，控制緩衝膜形成部(蒸鍍室24)、金屬膜形成部(濺鍍室25)及SRO膜形成部(濺鍍室26)之動作。 [實施例]
以下，根據實施例，更詳細說明本實施形態。然而，本發明乃非經由以下之實施例加以限定。
(實施例1乃至實施例4以及比較例1及比較例2) 首先，在實施形態中使用圖4說明的膜構造體中，將緩衝膜的厚度為43nm、60nm、70nm、100nm，且金屬膜的厚度為150nm的膜構造體形成成為實施例1、實施例2、實施例3、實施例4的膜構造體。又，作為比較例1、比較例2的膜構造體，形成具有與在實施形態中使用圖3說明的膜構造體相似的構造的膜結構體，緩衝膜的厚度為40nm、800nm，且金屬膜的厚度為150nm。
[膜構造體之形成] 對實施例1至實施例4以及比較例1和比較例2的膜構造體的形成方法進行說明。首先，作為基板，準備Si(100)基板所成晶圓。
接著，於做為基板之晶圓上，做為緩衝膜，將ZrO 2膜，經由電子束沉積法加以形成。
接著，於ZrO 2膜上，做為金屬膜，將Pt膜經由濺鍍法加以形成。
接著，於Pt膜上，做為SRO膜，經由濺鍍法加以形成。
接著，於SRO膜上，將PZT膜，經由濺鍍法加以形成。
[膜構造體之ω-2θ光譜及φ掃瞄光譜] 對於實施例1至實施例4的膜構造體及比較例1及比較例2的膜構造體，在形成至SRO膜之後、形成PZT膜之前，測定經由X線繞射(X-Ray Diffraction: XRD)法所成ω- 2θ光譜(面外X線繞射圖案)及φ掃瞄光譜(面內X線繞射圖案)。即，對於實施例1乃至實施例4之膜構造體，以及比較例1及比較例2之膜構造體，進行ω-2θ掃瞄所成X線繞射測定(面外測定)及φ掃瞄所成X線繞射測定(面內測定)。然而，測定面與基板表面之間之角度不足90°之時，係相當於面外測定，測定面與基板表面之間之角度等於90°之時，係相當於面內測定。
圖12係顯示實施例2之膜構造體之XRD法所成ω-2θ光譜之例之圖表，圖13係顯示比較例1之膜構造體之XRD法所成ω-2θ光譜之例之圖表。圖12及圖13之圖表之橫軸係顯示角度2θ，圖12及圖13之圖表之縱軸係顯示X線之強度。又，圖12及圖13係表示20°≦2θ≦50°的範圍。
圖14係顯示實施例2之膜構造體之XRD法所成φ掃瞄光譜之例之圖表。圖14所示例中，測定面與基板表面之間之角度在90°附近(面內測定)，在調整成2θ對應於等於Pt(200)面之繞射尖峰之角度之狀態，進行φ掃瞄。圖14之圖表之橫軸係顯示角度φ，圖14之圖表之縱軸係顯示X線之強度。又，圖14係顯示0°≦φ≦360°之範圍。
圖12所示實施例2之ω-2θ光譜中，觀測到Si(200)面、ZrO 2(200)面、Pt(200)面及SRO(100)面之繞射尖峰。又，雖省略了圖示，實施例1、實施例3及實施例4之ω-2θ光譜中，觀測到Si(200)面、ZrO 2(200)面、Pt(200)面及SRO(100)面之繞射尖峰。因此，在實施例1至實施例4的膜構造體中，確認了在Si(100)基板上，ZrO 2膜所含的ZrO 2係具有立方晶的結晶構造且成配向(100)，Pt膜所含的Pt係具有立方晶的結晶構造且成(100)配向，SRO膜所含的SRO係具有立方晶(擬立方晶)的結晶構造且成(100)配向。
另外一方面，圖13所示比較例1的ω-2θ光譜中，Si(200)面、ZrO 2(200)面、Pt(200)面及SRO(100)面的繞射尖峰的強度較實施例2為小。又，除了Si(200)面、ZrO 2(200)面、Pt(200)面及SRO(100)面之繞射尖峰之外，觀察到不必要之尖峰。又，雖然省略了圖示，比較例2的ω-2θ光譜也獲得與比較例1同樣的結果。因此，在比較例1和比較例2的膜構造體中，在Si(100)基板上，顯示ZrO 2膜所含的ZrO 2不沿單一方向配向，Pt膜所含的Pt不沿單一方向配向，SRO膜所含的SRO不沿單一方向配向。
又，在圖14所示實施例2的φ掃瞄光譜中，在各別相互離開90°之4個之φ的角度位置，觀測到顯示Pt(200)面(2θ=46.4°)的繞射尖峰。又，雖省略圖示，實施例2的φ掃瞄光譜中，在各別相互離開90°之4個之φ的角度位置，觀測到顯示ZrO 2(200)面及SRO(100)面的繞射尖峰。又，雖省略圖示，實施例1、實施例3及實施例4的φ掃瞄光譜中，在各別相互離開90°之4個之φ的角度位置，觀測到顯示ZrO 2(200)面、Pt(200)面及SRO(100)面的繞射尖峰。因此，實施例1乃至實施例4之膜構造體所具有之各別ZrO 2膜、Pt膜及SRO膜係亦配向於相互正交之3個方向之任一方向，即三維地加以配向，確認到磊晶成長。
[膜構造體之剖面] 對於實施例2的膜構造體，在形成PZT膜之後，經由掃描型電子顯微鏡(Scanning Electron Microscope: SEM)觀察膜構造體的剖面構造。
圖15及圖16係經由掃描型電子顯微鏡觀察實施例2的膜構造體的剖面的觀察像。圖16係擴大顯示圖15的領域RG1附近。
如圖15及圖16所示，在緩衝膜(ZrO 2)、金屬膜(Pt)、SRO膜及壓電體膜(PZT)的任一剖面中，在結晶粒界不存在空隙，膜形成為一體且緻密。又，Si基板、緩衝膜(ZrO 2)、金屬膜(Pt)、SRO膜和壓電體膜(PZT)中在層積方向上相互相鄰的任意2個膜之間的界面亦為平坦，不存在有空隙。即，緩衝膜(ZrO 2)、金屬膜(Pt)、SRO膜及壓電體膜(PZT)皆形成作為單結晶狀的膜。
[適切之緩衝膜之厚度範圍] 如此，對於實施例1至實施例4及比較例1及比較例2的膜構造體，根據ω-2θ光譜結果、φ掃描光譜的結果以及觀察掃瞄的剖面的結果，評估ZrO 2膜的膜厚的適切範圍的結果，示於表1。表1係表示對於實施例1至實施例4及比較例1及比較例2的膜構造體，ZrO 2膜的厚度、相對於Pt膜的ZrO 2膜的厚度之比、相對Pt(100)面的繞射尖峰的強度之Pt(111)面的繞射尖峰的強度比以及評估結果。在表1中，將ZrO 2膜的厚度標記為ZrO 2膜厚，將相對於Pt膜的厚度之ZrO 2膜的厚度之比標記為ZrO 2膜厚/Pt膜厚，將Pt(100)面的繞射尖峰的強度之Pt(111)面的繞射尖峰的強度之比標記為Pt(111)/Pt(100)。
如表1所示，在比較例1中，Pt(111)/Pt(100)為10%以上，在比較例2中，Pt(111)/Pt(100)為22%。另一方面、實施例1乃至實施例4中，Pt(111)/Pt(100)為0.1%以下。
根據如此結果，在緩衝膜12厚度為43~100nm的情況下(實施例1乃至實施例4)，與緩衝膜12的厚度不足43nm的情況(比較例1)及緩衝膜12的厚度超過100nm的情況(比較例2)相比，明顯容易使緩衝膜12的配向方向在一定方向上對齊 而易於磊晶成長。又，在相對於金屬膜13的厚度之緩衝膜12厚度之比的膜厚比為0.29~0.67的情況下(實施例1乃至實施例4)，與膜厚比不足0.29的情況(比較例1)及膜厚比超過0.67的情況(比較例2)相比，緩衝膜12的配向方向容易在一定方向上對齊，磊晶成長變得容易。
然而，在實施例1至實施例4及比較例1及比較例2中，金屬膜13的厚度為150nm。但是，雖然省略了詳細說明，但在金屬膜13的厚度為150nm以外且為150nm附近的各種厚度的情況下，相對於金屬膜13的厚度之緩衝膜12的厚度之比的膜厚比為0.29~0.67的情況下，與膜厚比不足0.29的情況及膜厚比超過0.67的情況相比 可以確認到緩衝膜12的配向方向容易在一定方向上對齊，容易磊晶成長。
又，在實施例1至實施例4及比較例1及比較例2中，使用Si(100)基板作為基板11。但是，詳細之說明雖被省略，使用作為基板11採用圖3加以說明之SOI基板之時，與使用Si(100)基板之時可得略為相同之結果。為此，確認了即使在使用圖3所說明的SOI基板作為基板11的情況下，也能够獲得大致相同的結果。
以上，雖將本發明人所成發明根據該實施形態具體做了說明，但本發明非限定於前述實施形態，在不超脫該要點之範圍下，當然可進行種種之變更。
於本發明之思想範疇中，只要是該業者，可想到的各種變更例及修正例，對於此等之變更例及修正例，亦屬於本發明之範圍。
例如，對於前述之各實施形態而言，該業者進行適切構成要素之追加、刪除或設計變更者，或進行工程之追加、省略或條件變更者，只要具備本發明之要點，則含於本發明之範圍。
10:膜構造體 11:基板 11a:基體 11b:BOX層 11c:Si層 12:緩衝膜 13:金屬膜 14:SRO膜 15:壓電體膜 15a:PZT膜 20:成膜裝置 21:加載互鎖真空室 22:輸送室 23:搬送機器手臂 24:蒸鍍室 25~27:濺鍍室 28:控制部 31:程序控制器 32:使用者介面部 33:記憶部 34:閘閥 41:成膜處理室 42:蒸鍍源 43:基板保持器 44:電子槍 45:旋轉機構 46:加熱器 51,61:處理室 52,62:基板保持部 53,63:標靶 54,64:標靶保持部 55,69:真空排氣裝置 56:電力供給機構 65:輸出供給機構 66:整合器 67:第1之氣體導入源 68:第2之氣體導入源 71:磁鐵 72:旋轉機構 RG1:領域
[圖1]實施形態之膜構造體之剖面圖。 [圖2]實施形態之膜構造體之剖面圖。 [圖3]實施形態之膜構造體之剖面圖。 [圖4]實施形態之膜構造體之剖面圖。 [圖5]模式顯示實施形態之成膜裝置之平面圖。 [圖6]模式顯示備於實施形態之成膜裝置之電子束蒸鍍裝置之剖面圖。 [圖7]模式顯示備於實施形態之成膜裝置之DC濺鍍裝置之剖面圖。 [圖8]模式顯示備於實施形態之成膜裝置之RF濺鍍裝置之剖面圖。 [圖9]顯示實施形態之膜構造體之製造方法之一部分之步驟之流程圖。 [圖10]實施形態之膜構造體之製造工程中之剖面圖。 [圖11]實施形態之膜構造體之製造工程中之剖面圖。 [圖12]顯示實施例2之膜構造體之XRD法所成ω-2θ光譜之例之圖表。 [圖13]顯示比較例1之膜構造體之XRD法所成ω-2θ光譜之例之圖表。 [圖14]顯示實施例2之膜構造體之XRD法所成φ掃瞄光譜之例之圖表。 [圖15]經由掃描型電子顯微鏡觀察實施例2的膜構造體的剖面的觀察像。 [圖16]經由掃描型電子顯微鏡觀察實施例2的膜構造體的剖面的觀察像。
10:膜構造體
11:基板
12:緩衝膜
13:金屬膜

Claims (8)

  1. 一種膜構造體，其特徵係具有：基板、 和形成於前述基板上之緩衝膜、 和形成於前述緩衝膜上的金屬膜； 前述基板係包含Si(100)基板或Si基板所成基體、和前述基體上之絕緣層、和經由前述絕緣層上之Si(100)膜所成SOI層之SOI基板， 前述緩衝膜係包含磊晶成長於前述基板上之ZrO 2， 前述緩衝膜之厚度係43~100nm， 相對前述金屬膜之厚度之前述緩衝膜之厚度比係0.29~0.67。
  2. 如請求項1記載之膜構造體，其中， 前述金屬膜係包含磊晶成長於前述緩衝膜上之Pt。
  3. 如請求項1記載之膜構造體，其中， 前述金屬膜係包含(100)配向之Pt。
  4. 如請求項2或3記載之膜構造體，其中， 具有形成於前述金屬膜上之SrRuO 3， 前述SrRuO 3膜係具有立方晶之結晶構造，且為(100)配向。
  5. 一種膜構造體之製造方法，具有(a)準備基板的步驟、 (b)於前述基板上形成緩衝膜的步驟、 (c)於前述緩衝膜上形成金屬膜的步驟； 前述(a)步驟中，準備包含Si(100)基板、或、Si基板所成基體、和前述基體上之絕緣層、和前述絕緣層上之Si(100)膜所成SOI層的SOI基板， 前述(b)步驟中，形成包含磊晶成長於前述基板上之ZrO 2的緩衝膜， 前述緩衝膜之厚度係43~100nm， 相對前述金屬膜之厚度之前述緩衝膜之厚度比係0.29~0.67。
  6. 如請求項5記載之膜構造體之製造方法，其中， 前述(c)步驟中，形成包含磊晶成長於前述緩衝膜上之Pt之前述金屬膜。
  7. 如請求項5記載之膜構造體之製造方法，其中， 前述(c)步驟中，形成包含(100)配向之Pt的前述金屬膜。
  8. 如請求項6或7記載之膜構造體之製造方法，其中， 具有(d)於前述金屬膜上形成SrRuO 3膜的步驟； 前述(d)步驟中，可形成具有立方晶之結晶構造，且(100)配向之前述SrRuO 3膜。
TW112113261A 2022-04-27 2023-04-10 膜構造體及其製造方法 TW202409315A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022073800 2022-04-27
JP2022-073800 2022-04-27

Publications (1)

Publication Number Publication Date
TW202409315A true TW202409315A (zh) 2024-03-01

Family

ID=88518366

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112113261A TW202409315A (zh) 2022-04-27 2023-04-10 膜構造體及其製造方法

Country Status (2)

Country Link
TW (1) TW202409315A (zh)
WO (1) WO2023210308A1 (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7011760B2 (ja) * 2016-11-15 2022-01-27 アドバンストマテリアルテクノロジーズ株式会社 膜構造体の製造方法
JP7167626B2 (ja) * 2018-03-09 2022-11-09 株式会社リコー アクチュエータ、液体吐出ヘッド、液体吐出ユニット及び液体を吐出する装置
JP7415489B2 (ja) * 2019-11-29 2024-01-17 セイコーエプソン株式会社 圧電アクチュエーターおよびその製造方法

Also Published As

Publication number Publication date
WO2023210308A1 (ja) 2023-11-02

Similar Documents

Publication Publication Date Title
Krupanidhi et al. Multi‐ion‐beam reactive sputter deposition of ferroelectric Pb (Zr, Ti) O3 thin films
JP7387102B2 (ja) 膜構造体及びその製造方法
JP6596634B2 (ja) 強誘電体セラミックス、電子部品及び強誘電体セラミックスの製造方法
TWI755922B (zh) 具有pmnpt層的壓電裝置之製造
US9246080B2 (en) Ferroelectric thin film and method for producing same
WO2011121863A1 (ja) 圧電薄膜素子及びその製造方法、並びに圧電薄膜デバイス
JP7307302B2 (ja) 膜構造体及びその製造方法
WO2019093471A1 (ja) 膜構造体及びその製造方法
TWI703230B (zh) 濺鍍裝置及絕緣膜之製造方法
TW202409315A (zh) 膜構造體及其製造方法
US20230032638A1 (en) Physical vapor deposition of piezoelectric films
US20230172069A1 (en) Film structure and method for producing the same
JPWO2018216227A1 (ja) 膜構造体及びその製造方法
JP7343391B2 (ja) 成膜装置及び成膜方法
JP4967343B2 (ja) 圧電薄膜素子
JP2003017767A (ja) 圧電素子
JP7143127B2 (ja) 多層構造体並びにその製造方法及びその製造装置
Kearney Optimization of pulsed laser deposited piezoelectric thin films for microelectromechanical systems
JPWO2011062050A1 (ja) 圧電体薄膜の製造方法、圧電体薄膜及び圧電体素子