TW202408008A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW202408008A
TW202408008A TW112125639A TW112125639A TW202408008A TW 202408008 A TW202408008 A TW 202408008A TW 112125639 A TW112125639 A TW 112125639A TW 112125639 A TW112125639 A TW 112125639A TW 202408008 A TW202408008 A TW 202408008A
Authority
TW
Taiwan
Prior art keywords
active pattern
layer
gate
source
conductive layer
Prior art date
Application number
TW112125639A
Other languages
English (en)
Inventor
李氣炘
金容錫
金炫哲
河大元
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202408008A publication Critical patent/TW202408008A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the three-dimensional arrangements, e.g. with cells on different height levels
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/10—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the top-view layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本發明提供半導體裝置。半導體裝置包含：基底；閘極結構，安置於基底上且在第一方向上延伸；以及主動圖案，在第二方向上與基底間隔開，所述主動圖案在第三方向上延伸且穿透閘極結構，其中主動圖案包含二維材料，閘極結構包括依序堆疊於主動圖案上的閘極絕緣層、下部閘極導電層、鐵電層以及上部閘極導電層，閘極絕緣層包含六方氮化硼（h-BN），且鐵電層包含雙層的二維材料。

Description

半導體裝置
相關申請的交叉參考
本申請案主張2022年8月4日在韓國智慧財產局申請的韓國專利申請案第10-2022-0097209號的優先權及自其產生的所有權益，所述申請案的內容以全文引用的方式併入本文中。
本揭露是關於一種半導體裝置，且更特定言之，關於一種包含鐵電體的半導體裝置。
鐵電體為即使在不自外部施加電場時仍藉由對準內部電偶極矩而具有自發極化的特性的材料。另外，鐵電體的極化可藉由施加大於或等於矯頑磁場的外部電場而改變，使得電極化為可逆的。此極化狀態可經由諸如金屬、半導體或其類似物的鄰近材料內的改變而經電讀取。因此，已進行藉由將這些鐵電特性施加至半導體裝置以改良半導體裝置的效能的研究。
本揭露的態樣提供一種半導體裝置，包含由二維材料製成的鐵電層。
然而，本揭露的態樣不限於本文中所闡述的態樣。藉由參考下文給出的本揭露的詳細描述，本揭露的上述及其他態樣對於本揭露涉及的所屬領域中具通常知識者而言將變得更顯而易見。
根據本揭露的態樣，提供一種半導體裝置，包括：基底；閘極結構，安置於基底上且在第一方向上延伸；以及主動圖案，在第二方向上與基底間隔開，所述主動圖案在第三方向上延伸且穿透閘極結構，其中主動圖案包含二維材料，閘極結構包括依序堆疊於主動圖案上的閘極絕緣層、下部閘極導電層、鐵電層以及上部閘極導電層，閘極絕緣層包含六方氮化硼（h-BN），且鐵電層包含雙層的二維材料。
根據本揭露的另一態樣，提供一種半導體裝置，包括：通道層，安置於基底上且包含二維材料；閘極結構，安置於通道層上；以及源極/汲極觸點，安置於閘極結構的兩側上且電連接至通道層，其中閘極結構包括包含六方氮化硼（h-BN）的閘極絕緣層、安置於閘極絕緣層上且包含石墨烯的下部閘極石墨烯層、安置於下部閘極石墨烯層上且包含雙層的二維材料的鐵電層以及安置於鐵電層上且包含石墨烯的上部閘極石墨烯層。
根據本揭露的再一態樣，提供一種半導體裝置，包括：基底；閘極結構，安置於基底上且在第一方向上延伸；第一主動圖案，在第二方向上與基底間隔開，所述第一主動圖案在第三方向上延伸且穿透閘極結構；第二主動圖案，安置於第一主動圖案上，所述第二主動圖案在第二方向上與第一主動圖案間隔開，在第三方向上延伸且穿透閘極結構，第二主動圖案在第三方向上的長度小於第一主動圖案在第三方向上的長度；第一源極/汲極觸點，電連接至第一主動圖案且不電連接至第二主動圖案；以及第二源極/汲極觸點，電連接至第二主動圖案且不電連接至第一主動圖案，其中第一主動圖案及第二主動圖案包含二維材料，閘極結構包括閘極絕緣層，沿著第一主動圖案的圓周及第二主動圖案的圓周延伸且包含六方氮化硼（h-BN）；下部閘極石墨烯層，安置於閘極絕緣層上，所述下部閘極石墨烯層沿著第一主動圖案的圓周及第二主動圖案的圓周延伸且包含石墨烯；鐵電層，安置於下部閘極石墨烯層上，所述鐵電層沿著第一主動圖案的圓周及第二主動圖案的圓周延伸且包含雙層的二維材料；上部閘極導電層，安置於鐵電層上且沿著第一主動圖案的圓周及第二主動圖案的圓周延伸；以及填充閘極導電層，安置於上部閘極導電層上。
應注意，本揭露的效應不限於上文所描述的效應，且本揭露的其他效應將自以下描述顯而易見。
應理解，儘管本文中可使用術語第一、第二等描述各種元件，但這些元件不應受這些術語限制。這些術語僅用於將一個部件與另一部件區分開來。因此，例如，在不脫離本發明概念的教示的情況下，下文論述的第一元件、第一組件或第一區段可稱為第二元件、第二組件或第二區段。
在下文中，將參考圖1至圖8描述根據各種實施例的半導體裝置。
圖1為用於描繪根據本發明概念的實施例的半導體裝置的佈局圖。圖2及圖3為分別沿著圖1的線A-A及線B-B截取的橫截面視圖。圖4為圖2的部分P的放大視圖。圖5及圖6為用於描繪圖2的閘極絕緣膜的層壓結構的圖式。圖7及圖8為用於描繪圖2的鐵電層的層壓結構的圖式。
參考圖1至圖8，根據本發明概念的實施例的半導體裝置可包含多個主動圖案AP1、主動圖案AP2以及主動圖案AP3、閘極結構GS、多個源極/汲極電極160、源極/汲極電極260以及源極/汲極電極360，以及多個源極/汲極觸點180、源極/汲極觸點280以及源極/汲極觸點380。
第一主動圖案AP1可包含通道部分AP1_G及源極/汲極部分AP1_S。第一主動圖案的源極/汲極部分AP1_S可在第一方向D1上自第一主動圖案的通道部分AP1_G突出。第一主動圖案的源極/汲極部分AP1_S可安置於第一主動圖案的通道部分AP1_G的各側上。
第二主動圖案AP2可包含通道部分AP2_G及源極/汲極部分AP2_S。第二主動圖案的源極/汲極部分AP2_S可在第一方向D1上自第二主動圖案的通道部分AP2_G突出。第二主動圖案的源極/汲極部分AP2_S可安置於第二主動圖案的通道部分AP2_G的各側上。
第三主動圖案AP3可包含通道部分AP3_G及源極/汲極部分AP3_S。第三主動圖案的源極/汲極部分AP3_S可在第一方向D1上自第三主動圖案的通道部分AP3_G突出。第三主動圖案的源極/汲極部分AP3_S可安置於第三主動圖案的通道部分AP3_G的各側上。
第一主動圖案AP1在第一方向D1上的長度L1可大於第二主動圖案AP2在第一方向D1上的長度L2。第二主動圖案AP2在第一方向D1上的長度L2可大於第三主動圖案AP3在第一方向D1上的長度L3。
圖2及圖3為根據本發明概念的實施例的分別沿著圖1的線A-A及線B-B截取的橫截面視圖。
基底100可為塊狀矽基底或絕緣體上矽（silicon-on-insulator；SOI）基底。替代地，基底100可為矽基底，或可包含例如矽鍺、絕緣體上矽鍺（silicon germanium on insulator；SGOI）、銻化銦、鉛碲化合物、砷化銦、磷化銦、砷化鎵或銻化鎵，但本揭露不限於此。
主動圖案AP1、主動圖案AP2以及主動圖案AP3安置於基底100上。主動圖案AP1、主動圖案AP2以及主動圖案AP3可在第三方向D3上與基底100間隔開。
第一主動圖案AP1、第二主動圖案AP2以及第三主動圖案AP3可依序安置於基底100上。第一主動圖案AP1、第二主動圖案AP2以及第三主動圖案AP3可沿著第一方向D1延長。
第一主動圖案AP1可安置於基底100上。第一主動圖案AP1可在第三方向D3上與基底100間隔開。第一主動圖案AP1可藉由第一通道分離絕緣層165與基底100分離。
第二主動圖案AP2可安置於第一主動圖案AP1上。第二主動圖案AP2可在第三方向D3上與第一主動圖案AP1間隔開。第二主動圖案AP2可藉由第二通道分離絕緣層265與第一主動圖案AP1分離。
第三主動圖案AP3可安置於第二主動圖案AP2上。第三主動圖案AP3可在第三方向D3上與第二主動圖案AP2間隔開。第三主動圖案AP3可藉由第三通道分離絕緣層365與第二主動圖案AP2分離。
在各種實施例中，依序安置於基底100上的主動圖案AP1、主動圖案AP2以及主動圖案AP3的長度隨著其距基底100的距離增加而減小。
在各種實施例中，第二主動圖案的源極/汲極部分AP2_S的長度大於第三主動圖案的源極/汲極部分AP3_S的長度且小於第一主動圖案的源極/汲極部分AP1_S的長度。當在橫截面視圖中查看時，第一主動圖案AP1、第二主動圖案AP2以及第三主動圖案AP3可呈階梯形狀堆疊於基底100上。
在各種實施例中，第二主動圖案的通道部分AP2_G在第三方向D3上與第一主動圖案的通道部分AP1_G及第三主動圖案的通道部分AP3_G交疊，如例如圖3及圖1中所繪示。
第一主動圖案AP1、第二主動圖案AP2以及第三主動圖案AP3可為用作電晶體的通道區的通道圖案。
第一主動圖案AP1、第二主動圖案AP2以及第三主動圖案AP3可包含二維半導體材料。舉例而言，第一主動圖案AP1、第二主動圖案AP2以及第三主動圖案AP3中的各者可為由二維半導體材料製成的通道圖案。
在各種實施例中，第一主動圖案AP1、第二主動圖案AP2以及第三主動圖案AP3可包含例如過渡金屬二硫屬化物（TMD）材料。第一主動圖案AP1、第二主動圖案AP2以及第三主動圖案AP3可包含例如MoS 2、MoSe 2、MoTe 2、WS 2、WSe 2或WTe 2中的至少一者，但本揭露不限於此。
在非限制性實例中，第一主動圖案AP1、第二主動圖案AP2以及第三主動圖案AP3可包含相同的材料。在另一非限制性實例中，第一主動圖案AP1、第二主動圖案AP2以及第三主動圖案AP3可包含彼此不同的材料。在另一非限制性實例中，第一主動圖案AP1、第二主動圖案AP2以及第三主動圖案AP3中的一些中所包含的材料可不同於其他圖案中所包含的材料。在根據各種實施例的半導體裝置中，第一主動圖案AP2、第二主動圖案AP2以及第三主動圖案AP3可包含MoS 2。
儘管三個主動圖案AP1、主動圖案AP2以及主動圖案AP3示出為安置於基底100上，但本揭露不限於此。不同於圖式，一個或兩個主動圖案可安置於基底100上。替代地，四個或大於四個主動圖案可安置於基底100上。
第一通道分離絕緣層165可安置於基底100與第一主動圖案AP1之間。第一通道分離絕緣層165可在第三方向D3上與第一主動圖案的源極/汲極部分AP1_S交疊。第一通道分離絕緣層165可不在第三方向D3上與第一主動圖案的通道部分AP1_G交疊。
第一通道分離絕緣層165可與第一主動圖案AP1接觸。第一通道分離絕緣層165可與第一主動圖案的源極/汲極部分AP1_S接觸。
第二通道分離絕緣層265可安置於第一主動圖案AP1與第二主動圖案AP2之間。第二通道分離絕緣層265可在第三方向D3上與第二主動圖案的源極/汲極部分AP2_S交疊。第二通道分離絕緣層265可不在第三方向D3上與第二主動圖案的通道部分AP2_G交疊。
第二通道分離絕緣層265可與第二主動圖案AP2接觸。第二通道分離絕緣層265可與第二主動圖案的源極/汲極部分AP2_S接觸。
第三通道分離絕緣層365可安置於第二主動圖案AP2與第三主動圖案AP3之間。第三通道分離絕緣層365可在第三方向D3上與第三主動圖案的源極/汲極部分AP3_S交疊。第三通道分離絕緣層365可不在第三方向D3上與第三主動圖案的通道部分AP3_G交疊。
第三通道分離絕緣層365可與第三主動圖案AP3接觸。第三通道分離絕緣層365可與第三主動圖案的源極/汲極部分AP3_S接觸。
通道分離絕緣層165、通道分離絕緣層265以及通道分離絕緣層365可包含例如絕緣材料。通道分離絕緣層165、通道分離絕緣層265以及通道分離絕緣層365可包含例如氮化矽（SiN）、氮氧化矽（SiON）、氧化矽（SiO 2）、碳氮氧化矽（SiOCN）、氮化矽硼（SiBN）、氮化矽氧硼（SiOBN）、碳氧化矽（SiOC）中的至少一者或其組合。
閘極結構GS可安置於基底100上。閘極結構GS可在第二方向D2上延伸。
在各種實施例中，第一主動圖案AP1、第二主動圖案AP2以及第三主動圖案AP3與閘極結構GS相交。第一主動圖案AP1、第二主動圖案AP2以及第三主動圖案AP3中的各者可穿透閘極結構GS。
在各種實施例中，閘極結構GS在第三方向D3上與第一主動圖案的通道部分AP1_G、第二主動圖案的通道部分AP2_G以及第三主動圖案的通道部分AP3_G交疊。閘極結構GS可圍封第一主動圖案的通道部分AP1_G、第二主動圖案的通道部分AP2_G以及第三主動圖案的通道部分AP3_G。
在各種實施例中，第一主動圖案的源極/汲極部分AP1_S、第二主動圖案的源極/汲極部分AP2_S以及第三主動圖案的源極/汲極部分AP3_S在第三方向D3上不與閘極結構GS交疊。第一主動圖案的源極/汲極部分AP1_S、第二主動圖案的源極/汲極部分AP2_S以及第三主動圖案的源極/汲極部分AP3_S可在第一方向D1上自閘極結構GS的側壁突出。
在各種實施例中，閘極結構GS可包含依序堆疊於主動圖案AP1、主動圖案AP2以及主動圖案AP3上的閘極絕緣層130、下部閘極導電層120、鐵電層135、上部閘極導電層125以及填充閘極導電層127。
在各種實施例中，閘極絕緣層130安置於第一主動圖案AP1、第二主動圖案AP2以及第三主動圖案AP3上。閘極絕緣層130可沿著第一主動圖案AP1的圓周、第二主動圖案AP2的圓周、第三主動圖案AP3的圓周以及基底100的上部表面延伸，其中第一主動圖案AP1、第二主動圖案AP2以及第三主動圖案AP3可穿透閘極結構GS。
在各種實施例中，閘極絕緣層130可與第一主動圖案AP1、第二主動圖案AP2以及第三主動圖案AP3接觸。閘極絕緣層130可與第一主動圖案的通道部分AP1_G、第二主動圖案的通道部分AP2_G以及第三主動圖案的通道部分AP3_G接觸。
在各種實施例中，閘極絕緣層130可沿著第一通道分離絕緣層165的側壁、第二通道分離絕緣層265的側壁以及第三通道分離絕緣層365的側壁延伸。閘極絕緣層130可與第一通道分離絕緣層165、第二通道分離絕緣層265以及第三通道分離絕緣層365接觸。
在各種實施例中，閘極絕緣層130可包含例如二維材料。閘極絕緣層130可包含例如六方氮化硼（h-BN）。在根據各種實施例的半導體裝置中，閘極絕緣層130可為h-BN層。
在各種實施例中，下部閘極導電層120安置於閘極絕緣層130上。下部閘極導電層120可沿著第一主動圖案AP1的圓周、第二主動圖案AP2的圓周、第三主動圖案AP3的圓周以及基底100的上部表面延伸。
在各種實施例中，下部閘極導電層120可包含例如二維材料。下部閘極導電層120可包含例如石墨烯。在根據各種實施例的半導體裝置中，下部閘極導電層120可為石墨烯層，其中下部閘極導電層120可為下部閘極石墨烯層。
在各種實施例中，鐵電層135可安置於下部閘極導電層120上。鐵電層135可沿著第一主動圖案AP1的圓周、第二主動圖案AP2的圓周、第三主動圖案AP3的圓周以及基底100的上部表面延伸。
在各種實施例中，鐵電層135可包含例如二維材料。鐵電層135可形成為雙層。鐵電層135可包含雙層的二維材料。
在各種實施例中，鐵電層135可包含例如h-BN，其中鐵電層135可包含雙層的h-BN。
在各種實施例中，閘極絕緣層130及鐵電層135可包含h-BN作為二維材料。然而，閘極絕緣層130的堆疊結構不同於鐵電層135的堆疊結構。亦即，閘極絕緣層130中所包含的h-BN的堆疊結構不同於鐵電層135中所包含的h-BN的堆疊結構。
閘極絕緣層130中所包含的h-BN可具有如圖5或圖6中所示的相同堆疊結構。在閘極絕緣層130中，第一層中的h-BN與第二層中的h-BN豎直地交疊。
在各種實施例中，上部閘極導電層125可安置於鐵電層135上。上部閘極導電層125可沿著第一主動圖案AP1的圓周、第二主動圖案AP2的圓周、第三主動圖案AP3的圓周以及基底100的上部表面延伸。
在各種實施例中，上部閘極導電層125可包含例如二維材料。上部閘極導電層125可包含例如石墨烯。在根據各種實施例的半導體裝置中，上部閘極導電層125可為石墨烯層。
在各種實施例中，上部閘極導電層125可與鐵電層135接觸。舉例而言，上部閘極導電層125中所包含的石墨烯可與鐵電層135接觸。
在各種實施例中，填充閘極導電層127可安置於上部閘極導電層125上。填充閘極導電層127可填充基底100與第一主動圖案AP1之間的空間、第一主動圖案AP1與第二主動圖案AP2之間的空間以及第二主動圖案AP2與第三主動圖案AP3之間的空間。
在各種實施例中，填充閘極導電層127可包含例如金屬、金屬合金、導電金屬氮化物、導電金屬碳化物、導電金屬碳氮化物、金屬矽化物、摻雜半導體材料、導電金屬氧化物或導電金屬氮氧化物中的至少一者。
在各種實施例中，第一源極/汲極電極160可安置於第一主動圖案AP1上。第一源極/汲極電極160可安置於第一主動圖案AP1與第二通道分離絕緣層265之間。
在各種實施例中，第一源極/汲極電極160可在第三方向D3上與第一主動圖案的源極/汲極部分AP1_S交疊。第一源極/汲極電極160在第三方向D3上不與第一主動圖案的通道部分AP1_G交疊。第一源極/汲極電極160與第一主動圖案AP1接觸。第一源極/汲極電極160與第一主動圖案的源極/汲極部分AP1_S接觸。
在各種實施例中，第二源極/汲極電極260可安置於第二主動圖案AP2上。第二源極/汲極電極260可安置於第二主動圖案AP2與第三通道分離絕緣層365之間。
在各種實施例中，第二源極/汲極電極260可在第三方向D3上與第二主動圖案的源極/汲極部分AP2_S交疊。第二源極/汲極電極260在第三方向D3上不與第二主動圖案的通道部分AP2_G交疊。第二源極/汲極電極260與第二主動圖案AP2接觸。第二源極/汲極電極260與第二主動圖案的源極/汲極部分AP2_S接觸。
在各種實施例中，第三源極/汲極電極360可安置於第三主動圖案AP3上。第三源極/汲極電極360可在第三方向D3上與第三主動圖案的源極/汲極部分AP3_S交疊。第三源極/汲極電極360在第三方向D3上不與第三主動圖案的通道部分AP3_G交疊。
在各種實施例中，第三源極/汲極電極360與第三主動圖案AP3接觸。第三源極/汲極電極360與第三主動圖案的源極/汲極部分AP3_S接觸。
參考圖4，圖2的部分P的放大視圖，以第二主動圖案AP2作為實例，第二主動圖案AP2可包含第一表面AP2_US及第二表面AP2_BS。第一表面AP2_US與第二表面AP2_BS可利用其間的厚度在第三方向D3上彼此相對。第二主動圖案第二表面AP2_BS可面向基底100。
在各種實施例中，第二源極/汲極電極260可安置於第二主動圖案的源極/汲極部分AP2_S中的第一表面AP2_US上。第二源極/汲極電極260可與第二主動圖案的第一表面AP2_US接觸。
在各種實施例中，第二通道分離絕緣層265可安置於第二主動圖案的源極/汲極部分AP2_S中的第二表面AP2_BS上。第二通道分離絕緣層265可與第二主動圖案AP2的第二表面AP2_BS接觸。
參考圖1至圖4，閘極絕緣層130可沿著第一源極/汲極電極160的側壁、第二源極/汲極電極260的側壁以及第三源極/汲極電極360的側壁延伸。閘極絕緣層130可與第一源極/汲極電極160、第二源極/汲極電極260以及第三源極/汲極電極360接觸。
源極/汲極電極160、源極/汲極電極260以及源極/汲極電極360可包含例如金屬、金屬合金、導電金屬氮化物、導電金屬碳化物、導電金屬碳氮化物、金屬矽化物、摻雜半導體材料、導電金屬氧化物或導電金屬氮氧化物中的至少一者。
如例如圖2中所示，第一層間絕緣膜190可安置於基底100上。第一層間絕緣膜190可覆蓋源極/汲極電極160、源極/汲極電極260以及源極/汲極電極360。第一層間絕緣膜190的頂部表面可定位成與閘極結構GS的頂部表面共面，但本揭露不限於此。
第一層間絕緣膜190可包含至少例如氧化矽、氮化矽、氮氧化矽及/或低k材料。低k材料可包含例如氟化正矽酸四乙酯（fluorinated tetraethylorthosilicate；FTEOS）、三氧化矽烷（hydrogen silsesquioxane；HSQ）、雙苯并環丁烯（bis-benzocyclobutene；BCB）、正矽酸四甲酯（tetramethylorthosilicate；TMOS）、八甲基環四矽氧烷（octamethylcyclotetrasiloxane；OMCTS）、六甲基二矽氧烷（hexamethyldisiloxane；HMDS）、硼酸三甲基矽烷基酯（trimethylsilyl borate；TMSB）、二乙醯氧基二三級丁基矽氧烷（diacetoxyditertiarybutosiloxane；DADBS）、磷酸三甲基矽烷基酯（trimethylsilyl phosphate；TMSP）、聚四氟乙烯（polytetrafluoroethylene；PTFE）、東燃矽氮烷（Tonen Silazene；TOSZ）、氟化矽酸鹽玻璃（fluoride silicate glass；FSG）、諸如聚氧化丙烯的聚醯亞胺奈米泡沫、碳摻雜氧化矽（carbon doped silicon oxide；CDO）、有機矽酸鹽玻璃（organo silicate glass；OSG）、SiLK、非晶形氟化碳、二氧化矽氣凝膠、二氧化矽乾凝膠、介孔二氧化矽或其組合，但本揭露不限於此。
在各種實施例中，第二層間絕緣膜195可安置於第一層間絕緣膜190上。第二層間絕緣膜195可覆蓋閘極結構GS的頂部表面。
在各種實施例中，第二層間絕緣膜195可包含至少例如氧化矽、氮化矽、氮氧化矽及/或低k材料。
在各種實施例中，第一源極/汲極觸點180安置於第一源極/汲極電極160上。第一源極/汲極觸點180可穿透第一層間絕緣膜190及第二層間絕緣膜195，且電連接至第一源極/汲極電極160。
在各種實施例中，第一源極/汲極觸點180可經由第一源極/汲極電極160電連接至第一主動圖案AP1，其中第一源極/汲極觸點180不電連接至第二主動圖案AP2及第三主動圖案AP3。
在各種實施例中，第二源極/汲極觸點280安置於第二源極/汲極電極260上。第二源極/汲極觸點280可穿透第一層間絕緣膜190及第二層間絕緣膜195，且電連接至第二源極/汲極電極260。
在各種實施例中，第二源極/汲極觸點280可經由第二源極/汲極電極260電連接至第二主動圖案AP2。第二源極/汲極觸點280不電連接至第一主動圖案AP1及第三主動圖案AP3。
在各種實施例中，第三源極/汲極觸點380安置於第三源極/汲極電極360上。第三源極/汲極觸點380可穿透第一層間絕緣膜190及第二層間絕緣膜195，且電連接至第三源極/汲極電極360。
在各種實施例中，第三源極/汲極觸點380可經由第三源極/汲極電極360電連接至第三主動圖案AP3。第三源極/汲極觸點380不電連接至第一主動圖案AP1及第二主動圖案AP2。
在各種實施例中，源極/汲極觸點180、源極/汲極觸點280以及源極/汲極觸點380可包含例如金屬、金屬合金、導電金屬氮化物、導電金屬碳化物、導電金屬碳氮化物、金屬矽化物、摻雜半導體材料、導電金屬氧化物或導電金屬氮氧化物中的至少一者。
在圖5中，第二層的h-BN中所包含的氮原子安置成與第一層的h-BN中所包含的氮原子豎直地交疊。第二層的h-BN中所包含的硼原子安置成與第一層的h-BN中所包含的硼原子豎直地交疊。舉例而言，閘極絕緣層130中所包含的h-BN可具有AA堆疊結構。
在圖6中，第二層的h-BN中所包含的氮原子安置成與第一層的h-BN中所包含的硼原子豎直地交疊。第二層的h-BN中所包含的硼原子安置成與第一層的h-BN中所包含的氮原子豎直地交疊。舉例而言，閘極絕緣層130中所包含的h-BN可具有AA'堆疊結構。
鐵電層135中所包含的h-BN可具有如圖7或圖8中所示的相同堆疊結構。在鐵電層135中，第一層中的h-BN不與第二層中的h-BN豎直地交疊。
在圖7中，第二層的h-BN中所包含的氮原子安置成與第一層的h-BN中所包含的硼原子豎直地交疊。第二層的h-BN中所包含的硼原子未安置成與第一層的h-BN中所包含的氮原子豎直地交疊。
第二層的h-BN中所包含的硼原子安置於第一層的h-BN的六邊形結構的中心處。第一層的h-BN中所包含的氮原子安置於第二層的h-BN的六邊形結構的中心處。舉例而言，鐵電層135中所包含的h-BN可具有AB堆疊結構。當圖5中的第二層的h-BN相對於第一層的h-BN向左或向右移動時，可獲得圖7中所示的鐵電層135的堆疊結構。
在圖8中，第二層的h-BN中所包含的硼原子安置成與第一層的h-BN中所包含的硼原子豎直地交疊。第二層的h-BN中所包含的氮原子未安置成與第一層的h-BN中所包含的氮原子豎直地交疊。
第二層的h-BN中所包含的氮原子安置於第一層的h-BN的六邊形結構的中心處。第一層的h-BN中所包含的氮原子安置於第二層的h-BN的六邊形結構的中心處。舉例而言，鐵電層135中所包含的h-BN可具有AB1'堆疊結構。當圖6中的第二層的h-BN相對於第一層的h-BN向右移動時，可獲得圖8中所示的鐵電層135的堆疊結構。
不同於圖8，第二層的h-BN中所包含的氮原子安置成與第一層的h-BN中所包含的氮原子豎直地交疊。第二層的h-BN中所包含的硼原子未安置成與第一層的h-BN中所包含的硼原子豎直地交疊。
第二層的h-BN中所包含的硼原子安置於第一層的h-BN的六邊形結構的中心處。第一層的h-BN中所包含的硼原子安置於第二層的h-BN的六邊形結構的中心處。舉例而言，鐵電層135中所包含的h-BN可具有AB2'堆疊結構。當圖6中的第二層的h-BN相對於第一層的h-BN向左移動時，可獲得上文所描述的鐵電層135的堆疊結構。
圖9為用於描繪根據各種實施例的半導體裝置的視圖。為便於描述，以下描述將專注於與參考圖1至圖8所描述的半導體裝置的不同。為了參考，圖9為描繪根據本發明概念的實施例的圖2的部分P的半導體裝置的放大視圖。
參考圖9，在根據各種實施例的半導體裝置中，鐵電層135可包含MoS 2。鐵電層135可包含雙層的MoS 2。
當主動圖案AP1、主動圖案AP2以及主動圖案AP3包含MoS 2時，主動圖案AP1、主動圖案AP2以及主動圖案AP3以及鐵電層135可包含MoS 2作為二維材料。然而，主動圖案AP1、主動圖案AP2以及主動圖案AP3的堆疊結構不同於鐵電層135的堆疊結構。亦即，主動圖案AP1、主動圖案AP2以及主動圖案AP3中所包含的MoS 2的堆疊結構不同於鐵電層135中所包含的MoS 2的堆疊結構。
在各種實施例中，主動圖案AP1、主動圖案AP2以及主動圖案AP3中所包含的MoS 2可具有具備六邊形對稱結構的2H堆疊結構。舉例而言，主動圖案AP1、主動圖案AP2以及主動圖案AP3中所包含的MoS 2可具有結晶點群D3h及結晶點群D3d中的一者。
在各種實施例中，鐵電層135中所包含的MoS 2可具有具備菱形對稱結構的3R堆疊結構。鐵電層135中所包含的MoS 2可具有非中心對稱點基團。舉例而言，鐵電層135中所包含的MoS 2可具有結晶點群C3v。
在各種實施例中，上部閘極導電層125可包含第一子閘極導電層125A及第二子閘極導電層125B。第一子閘極導電層125A安置於鐵電層125與第二子閘極導電層125B之間。第一子閘極導電層125A可與鐵電層135及第二子閘極導電層125B接觸。
在各種實施例中，第一子閘極導電層125A及第二子閘極導電層125B可包含例如二維材料。
在各種實施例中，第一子閘極導電層125A可包含例如h-BN。更具體言之，第一子閘極導電層125A可包含單層的h-BN。
在各種實施例中，第二子閘極導電層125B可包含石墨烯。舉例而言，第二子閘極導電層125B可為石墨烯層。
圖10為用於描繪根據各種實施例的半導體裝置的視圖。為便於描述，以下描述將專注於與參考圖1至圖8所描述的半導體裝置的不同。
參考圖10，根據各種實施例的半導體裝置可更包含安置於閘極結構GS的側壁上的閘極間隔件140。
在各種實施例中，閘極間隔件140可安置於第三源極/汲極電極360上。第三源極/汲極電極360的部分可在第三方向D3上與閘極間隔件140交疊。
在各種實施例中，閘極間隔件140可包含例如氮化矽（SiN）、氮氧化矽（SiON）、氧化矽（SiO 2）、碳氮氧化矽（SiOCN）、氮化矽硼（SiBN）、硼氧氮化矽（SiOBN）、碳氧化矽（SiOC）中的至少一者或其組合。
圖11為用於描繪根據各種實施例的半導體裝置的佈局圖。圖12為沿著圖11的線C-C截取的橫截面視圖。為便於說明，以下描述將專注於與參考圖1至圖9所描述的半導體裝置的不同。
參考圖11及圖12，根據各種實施例的半導體裝置可包含通道層CH_L、閘極結構GS以及第四源極/汲極觸點480。
在各種實施例中，通道層CH_L安置於基底100上。通道層CH_L可安置於由裝置隔離膜STI界定的主動區中。
在各種實施例中，通道層CH_L可包含二維半導體材料。通道層CH_L可包含例如MoS 2、MoSe 2、MoTe 2、WS 2、WSe 2或WTe 2中的至少一者，但本揭露不限於此。在根據各種實施例的半導體裝置中，通道層CH_L可包含MoS 2。
舉例而言，裝置隔離膜STI可圍繞通道層CH_L安置。裝置隔離膜STI可包含例如氧化物膜、氮化物膜、氮氧化物膜或其組合。
在各種實施例中，閘極結構GS可安置於通道層CH_L上。閘極結構GS可安置於通道層CH_L及裝置隔離膜STI上方。
在各種實施例中，閘極結構GS可包含依序堆疊於通道層CH_L上的閘極絕緣層130、下部閘極導電層120、鐵電層135以及上部閘極導電層125。閘極結構GS可更包含堆疊於上部閘極導電層125上的填充閘極導電層127。
在各種實施例中，閘極絕緣層130安置於通道層CH_L上。閘極絕緣層130可與通道層CH_L接觸。
在各種實施例中，下部閘極導電層120可與閘極絕緣層130接觸。下部閘極導電層120可包含石墨烯。舉例而言，下部閘極導電層120可為石墨烯層。
下部閘極導電層120及填充閘極導電層127中所包含的材料的描述可與參考圖1至圖9進行的描述實質上相同。
在非限制性實例中，鐵電層135可包含雙層的h-BN。上部閘極導電層125可包含安置於鐵電層135上的石墨烯。上部閘極導電層125可包含石墨烯。上部閘極導電層125可為石墨烯層。上部閘極導電層125與鐵電層135接觸。
在另一非限制性實例中，鐵電層135可包含雙層的MoS 2，其中通道層CH_L中所包含的MoS 2的堆疊結構不同於鐵電層135中所包含的MoS 2的堆疊結構。
在各種實施例中，上部閘極導電層125可包含上部閘極石墨烯層，所述上部閘極石墨烯層包含石墨烯。上部閘極導電層125可包含安置於上部閘極石墨烯層與鐵電層之間的注入閘極層。注入閘極層可包含單層的h-BN。注入閘極層可與鐵電層135接觸。
在各種實施例中，填充閘極導電層127可安置於上部閘極導電層125上。
在各種實施例中，閘極硬式罩幕圖案GS_HM安置於閘極結構GS的上部表面上。閘極硬式罩幕圖案GS_HM安置於上部閘極導電層125上。閘極硬式罩幕圖案GS_HM可包含例如氮化矽（SiN）、氮氧化矽（SiON）或氧化矽（SiO 2）中的至少一者。
閘極間隔件140安置於通道層CH_L上。閘極間隔件140可安置於閘極結構GS的側壁上。閘極絕緣層130並不沿著閘極間隔件140的側壁延伸。
第一層間絕緣膜190安置於通道層CH_L上。第一層間絕緣膜190安置於閘極硬式罩幕圖案GS_HM上。
第四源極/汲極觸點480安置於通道層CH_L上。第四源極/汲極觸點480可安置於閘極結構GS的兩側上。第四源極/汲極觸點480可穿透第一層間絕緣膜190且連接至通道層CH_L。
圖13為用於描繪根據各種實施例的半導體裝置的視圖。為便於描述，以下描述將專注於與參考圖11至圖12所描述的半導體裝置的不同。
參考圖13，在根據各種實施例的半導體裝置中，閘極絕緣層130、下部閘極導電層120、鐵電層135以及上部閘極導電層125可各自沿通道層CH_L的上部表面以及閘極間隔件140的側壁延伸。
在各種實施例中，填充閘極導電層127可安置於由上部閘極導電層125界定的凹槽中。
在各種實施例中，閘極結構GS的上部表面可定位成與第一層間絕緣膜190的上部表面共面。
儘管未示出，但閘極封蓋圖案可安置於填充閘極導電層127上。在此情況下，閘極封蓋圖案的上部表面可定位成與第一層間絕緣膜190的上部表面共面。
在各種實施例中，第二層間絕緣膜195安置於第一層間絕緣膜190、閘極結構GS以及閘極間隔件140上。
在各種實施例中，第四源極/汲極觸點480可穿透第一層間絕緣膜190及第二層間絕緣膜195且電連接至通道層CH_L。
圖14至圖19為示出提供以解釋製造根據各種實施例的半導體裝置的方法的製造的中間階段的視圖。
為了參考，圖14、圖16、圖18以及圖19可為沿著圖1的線A-A截取的橫截面視圖。圖15及圖17可為沿著圖1的線B-B截取的橫截面視圖。
參考圖14及圖15，可第一主動圖案AP1、第二主動圖案AP2以及第三主動圖案AP3可形成於基底100上。
更具體言之，模具結構可形成於基底100上。模具結構可包含多個模具單元結構。模具單元結構可包含依序堆疊於基底100上的分離絕緣膜、主動膜以及電極膜。
在各種實施例中，可執行光製程以產生模具結構的階梯結構。其後，可使用蝕刻製程圖案化具有階梯結構的模具結構。因此，可形成第一主動圖案AP1、第二主動圖案AP2以及第三主動圖案AP2以具有階梯結構。
在第一主動圖案AP1、第二主動圖案AP2以及第三主動圖案AP3的形成期間，第一通道分離絕緣層165可形成於基底100與第一主動圖案AP1之間。第二通道分離絕緣層265可形成於第一主動圖案AP1與第二主動圖案AP2之間。第三通道分離絕緣層365可形成於第二主動圖案AP2與第三主動圖案AP3之間。
在各種實施例中，在第一主動圖案AP1、第二主動圖案AP2以及第三主動圖案AP3的形成期間，第一預設源極/汲極電極160P形成於第一主動圖案AP1與第二通道分離絕緣層265之間。第二預設源極/汲極電極260P形成於第二主動圖案AP2與第三通道分離絕緣層365之間。第三預設源極/汲極電極360P形成於第三主動圖案AP3上。
在各種實施例中，第一層間絕緣膜190可形成於第一主動圖案AP1、第二主動圖案AP2以及第三主動圖案AP3上。
參考圖16及圖17，罩幕圖案MASK可形成於第一層間絕緣膜190上。
在各種實施例中，可使用罩幕圖案MASK形成閘極溝渠GS_T。可移除由罩幕圖案MASK暴露的通道分離絕緣層165、通道分離絕緣層265以及通道分離絕緣層365。另外，可移除由罩幕圖案MASK暴露的預設源極/汲極電極160P、預設源極/汲極電極260P以及預設源極/汲極電極360P（圖14及圖15中所示）。在閘極溝渠GS_T的形成期間，可部分地移除預設源極/汲極電極160P、預設源極/汲極電極260P以及預設源極/汲極電極360P以分別形成源極/汲極電極160、源極/汲極電極260以及源極/汲極電極360。
參考圖18，可沿著主動圖案AP1、主動圖案AP2以及主動圖案AP3的邊緣依序形成預設閘極絕緣層130P、預設下部閘極導電層120P、預設鐵電層135P以及預設上部閘極導電層125P。
舉例而言，可將預設閘極絕緣層130P、預設下部閘極導電層120P、預設鐵電層135P以及預設上部閘極導電層125P轉印至主動圖案AP1、主動圖案AP2以及主動圖案AP3上。
在各種實施例中，可沿著閘極溝渠GS_T的側壁及底部表面形成預設閘極絕緣層130P、預設下部閘極導電層120P、預設鐵電層135P以及預設上部閘極導電層125P。可沿著第一層間絕緣膜190的頂部表面形成預設閘極絕緣層130P、預設下部閘極導電層120P、預設鐵電層135P以及預設上部閘極導電層125P。
在各種實施例中，預設填充閘極導電層127P形成於預設上部閘極導電層125P上。預設填充閘極導電層127P可填充於閘極溝渠GS_T中。預設填充閘極導電層127P可形成於第一層間絕緣膜190的頂部表面上。
參考圖18及圖19，可自第一層間絕緣膜190移除預設閘極絕緣層130P、預設下部閘極導電層120P、預設鐵電層135P、預設上部閘極導電層125P以及預設填充閘極導電層127P。
因此，閘極結構GS可形成於閘極溝渠GS_T內。
其後，參考圖2，第二層間絕緣膜195可形成於第一層間絕緣膜190及閘極結構GS上。在各種實施例中，可隨後形成源極/汲極觸點180、源極/汲極觸點280以及源極/汲極觸點380。
綜上所述，所屬領域中具有通常知識者將瞭解，在實質上不背離本發明概念的原理的情況下，可對較佳實施例進行許多變化及修改。因此，本發明的所揭露較佳實施例僅用於一般及描述性意義，且並非出於限制性目的。
100:基底 120:下部閘極導電層 120P:預設下部閘極導電層 125:上部閘極導電層 125A:第一子閘極導電層 125B:第二子閘極導電層 125P:預設上部閘極導電層 127:填充閘極導電層 127P:預設填充閘極導電層 130:閘極絕緣層 130P:預設閘極絕緣層 135:鐵電層 135P:預設鐵電層 140:閘極間隔件 160、260、360:源極/汲極電極 160P:第一預設源極/汲極電極 165:第一通道分離絕緣層 180、280、380、480:源極/汲極觸點 190:第一層間絕緣膜 195:第二層間絕緣膜 260P:第二預設源極/汲極電極 265:第二通道分離絕緣層 360P:第三預設源極/汲極電極 365:第三通道分離絕緣層 A-A、B-B、C-C:線 AP1、AP2、AP3:主動圖案 AP1_G、AP2_G、AP3_G:通道部分 AP1_S、AP2_S、AP3_S:源極/汲極部分 AP2_BS:第二表面 AP2_US:第一表面 CH_L:通道層 D1:第一方向 D2:第二方向 D3:第三方向 GS:閘極結構 GS_HM:閘極硬式罩幕圖案 GS_T:閘極溝渠 L1、L2、L3:長度 MASK:罩幕圖案 P:部分 STI:裝置隔離膜
本揭露的上述及其他態樣以及特徵將藉由參考附圖而詳細描述其例示性實施例而變得更顯而易見，在附圖中： 圖1為用於描繪根據本發明概念的實施例的半導體裝置的佈局圖。 圖2及圖3為根據本發明概念的實施例的分別沿著圖1的線A-A及線B-B截取的橫截面視圖。 圖4為根據本發明概念的實施例的圖2的部分P的放大視圖。 圖5及圖6為用於描繪根據本發明概念的實施例的圖2的閘極絕緣膜的層壓結構的圖式。 圖7及圖8為用於描繪根據本發明概念的實施例的圖2的鐵電層的層壓結構的圖式。 圖9為描繪根據本發明概念的實施例的圖2的部分P的半導體裝置的放大視圖。 圖10為描繪根據本發明概念的實施例的半導體裝置的橫截面視圖。 圖11為用於描繪根據本發明概念的實施例的半導體裝置的佈局圖。 圖12為根據本發明概念的實施例的沿著圖11的線C-C截取的橫截面視圖。 圖13為描繪根據本發明概念的實施例的半導體裝置的橫截面視圖。 圖14至圖19為示出提供以解釋製造根據本發明概念實施例的半導體裝置的方法的製造的中間階段的橫截面視圖。
100:基底
120:下部閘極導電層
125:上部閘極導電層
127:填充閘極導電層
130:閘極絕緣層
135:鐵電層
140:閘極間隔件
160、260、360:源極/汲極電極
165:第一通道分離絕緣層
180、280、380:源極/汲極觸點
190:第一層間絕緣膜
195:第二層間絕緣膜
265:第二通道分離絕緣層
365:第三通道分離絕緣層
A-A:線
AP1、AP2、AP3:主動圖案
D1:第一方向
D2:第二方向
D3:第三方向
GS:閘極結構
P:部分

Claims (10)

  1. 一種半導體裝置，包括： 基底； 閘極結構，安置於所述基底上且在第一方向上延伸；以及 主動圖案，在第二方向上與所述基底間隔開，在第三方向上延伸且穿透所述閘極結構， 其中所述主動圖案包含二維材料， 所述閘極結構包括依序堆疊於所述主動圖案上的閘極絕緣層、下部閘極導電層、鐵電層以及上部閘極導電層， 所述閘極絕緣層包含六方氮化硼（h-BN），且 所述鐵電層包含雙層的二維材料。
  2. 如請求項1所述的半導體裝置，其中所述下部閘極導電層及所述上部閘極導電層兩者包含二維材料。
  3. 如請求項1所述的半導體裝置，更包括位於所述主動圖案上的源極/汲極電極， 其中所述主動圖案包括在所述第二方向上與所述閘極結構交疊的通道部分及在所述第三方向上自所述通道部分突出的源極/汲極部分，以及 所述源極/汲極電極與所述主動圖案的所述源極/汲極部分電接觸。
  4. 如請求項3所述的半導體裝置，更包括與所述主動圖案接觸的通道分離絕緣層， 其中所述主動圖案包括第一表面及在所述第二方向上與所述第一表面相對的第二表面， 所述源極/汲極電極安置於所述第一表面上，且 所述通道分離絕緣層安置於所述主動圖案的所述源極/汲極部分中的所述第二表面上。
  5. 一種半導體裝置，包括： 通道層，安置於基底上且包含二維材料； 閘極結構，安置於所述通道層上；以及 源極/汲極觸點，安置於所述閘極結構的兩側上且電連接至所述通道層， 其中所述閘極結構包括： 閘極絕緣層，包含六方氮化硼（h-BN）； 下部閘極石墨烯層，安置於所述閘極絕緣層上且包含石墨烯； 鐵電層，安置於所述下部閘極石墨烯層上且包含雙層的二維材料；以及 上部閘極石墨烯層，安置於所述鐵電層上且包含石墨烯。
  6. 如請求項5所述的半導體裝置，其中所述鐵電層包含h-BN。
  7. 如請求項5所述的半導體裝置，其中所述通道層及所述鐵電層兩者包含MoS 2，且 所述鐵電層的堆疊結構不同於主動圖案的堆疊結構。
  8. 一種半導體裝置，包括： 基底； 閘極結構，安置於所述基底上且在第一方向上延伸； 第一主動圖案，在第二方向上與所述基底間隔開，在第三方向上延伸且穿透所述閘極結構； 第二主動圖案，安置於所述第一主動圖案上，在所述第二方向上與所述第一主動圖案間隔開，在所述第三方向上延伸且穿透所述閘極結構，所述第二主動圖案在所述第三方向上的長度小於所述第一主動圖案在所述第三方向上的長度； 第一源極/汲極觸點，電連接至所述第一主動圖案且不電連接至所述第二主動圖案；以及 第二源極/汲極觸點，電連接至所述第二主動圖案且不電連接至所述第一主動圖案， 其中所述第一主動圖案及所述第二主動圖案包含二維材料， 所述閘極結構包括： 閘極絕緣層，沿著所述第一主動圖案的圓周及所述第二主動圖案的圓周延伸且包含六方氮化硼（h-BN）； 下部閘極石墨烯層，安置於所述閘極絕緣層上，沿著所述第一主動圖案的所述圓周及所述第二主動圖案的所述圓周延伸，且包含石墨烯； 鐵電層，安置於所述下部閘極石墨烯層上，沿著所述第一主動圖案的所述圓周及所述第二主動圖案的所述圓周延伸，且包含雙層的二維材料； 上部閘極導電層，安置於所述鐵電層上且沿著所述第一主動圖案的所述圓周及所述第二主動圖案的所述圓周延伸；以及 填充閘極導電層，安置於所述上部閘極導電層上。
  9. 如請求項8所述的半導體裝置，其中所述鐵電層包含h-BN，且 所述上部閘極導電層與所述鐵電層接觸且由石墨烯製成。
  10. 如請求項8所述的半導體裝置，其中所述鐵電層包含MoS 2， 所述上部閘極導電層包括與所述鐵電層接觸的第一子閘極導電層及位於所述第一子閘極導電層上的第二子閘極導電層， 所述第一子閘極導電層包含單層的h-BN，且 所述第二子閘極導電層由石墨烯製成。
TW112125639A 2022-08-04 2023-07-10 半導體裝置 TW202408008A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220097209A KR20240019501A (ko) 2022-08-04 2022-08-04 반도체 장치
KR10-2022-0097209 2022-08-04

Publications (1)

Publication Number Publication Date
TW202408008A true TW202408008A (zh) 2024-02-16

Family

ID=89755621

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112125639A TW202408008A (zh) 2022-08-04 2023-07-10 半導體裝置

Country Status (4)

Country Link
US (1) US20240047550A1 (zh)
KR (1) KR20240019501A (zh)
CN (1) CN117525123A (zh)
TW (1) TW202408008A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10217819B2 (en) * 2015-05-20 2019-02-26 Samsung Electronics Co., Ltd. Semiconductor device including metal-2 dimensional material-semiconductor contact
CN118250997B (zh) * 2024-05-29 2024-09-06 北京超弦存储器研究院 半导体器件及其制备方法和电子设备

Also Published As

Publication number Publication date
CN117525123A (zh) 2024-02-06
KR20240019501A (ko) 2024-02-14
US20240047550A1 (en) 2024-02-08

Similar Documents

Publication Publication Date Title
US10896956B2 (en) Field effect transistor with reduced contact resistance
TW202408008A (zh) 半導體裝置
US20190214502A1 (en) Nanosheet fet including all-around source/drain contact
KR20200017281A (ko) 반도체 소자
CN107342324A (zh) 半导体器件
CN107492542A (zh) 半导体组件的制造方法
TWI434349B (zh) 半導體裝置、無縫填隙之方法與淺溝槽隔離結構之製法
KR20090008034A (ko) 반도체 집적 회로 장치 및 그 제조 방법
KR20090026633A (ko) 국부적으로 두꺼운 유전막을 갖는 리세스 채널트랜지스터의 제조방법 및 관련된 소자
US10586852B2 (en) Semiconductor device
WO2022048135A1 (zh) 带自对准隔离部的纳米线/片器件及制造方法及电子设备
KR20220151819A (ko) 반도체 장치 및 그 제조 방법
TWI525823B (zh) 積體電路裝置及其製造方法
US11705497B2 (en) Semiconductor device
CN104332410A (zh) 一种鳍式场效应晶体管的制造方法
US20230387118A1 (en) Semiconductor device
CN116779530A (zh) 半导体结构及其制作方法
CN104167357A (zh) 半导体器件及其制造方法
US20230307495A1 (en) Bottom dielectric isolation for vertically stacked devices
TW202337026A (zh) 半導體結構以及埋入式場板結構的製造方法
US10431465B2 (en) Semiconductor structures and methods of forming the same
US20230378263A1 (en) Semiconductor device
US11476341B2 (en) Semiconductor device
CN117476466B (zh) 底部介质隔离的制备方法、半导体结构、器件及电子设备
US20240162301A1 (en) Semiconductor device and method for fabricating the same