TW202406038A - 用於雙面雙向結型電晶體的雙面冷卻封裝及焊接電晶體的方法 - Google Patents

用於雙面雙向結型電晶體的雙面冷卻封裝及焊接電晶體的方法 Download PDF

Info

Publication number
TW202406038A
TW202406038A TW112118943A TW112118943A TW202406038A TW 202406038 A TW202406038 A TW 202406038A TW 112118943 A TW112118943 A TW 112118943A TW 112118943 A TW112118943 A TW 112118943A TW 202406038 A TW202406038 A TW 202406038A
Authority
TW
Taiwan
Prior art keywords
double
cooling package
dsta
sided
copper
Prior art date
Application number
TW112118943A
Other languages
English (en)
Inventor
健康 步
羅伯特 丹尼爾 布達爾
Original Assignee
美商理想能量有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商理想能量有限公司 filed Critical 美商理想能量有限公司
Publication of TW202406038A publication Critical patent/TW202406038A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/115—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/117—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/83424—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20108—Temperature range 300 C=<T<350 C, 573.15K =<T< 623.15K

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

用於雙面雙向結型電晶體的雙面冷卻封裝可以包括具有單獨的雙面雙向功率開關（統稱為DSTA）的雙面雙向結型電晶體晶片。DSTA可以夾在散熱器之間。每個散熱器可以包括直接鍍銅（DPC）結構、直接銅鍵合（DCB）結構或直接鋁鍵合（DAB）結構。此外，每個散熱器可以在基板上具有相對的第一銅層和第二銅層，以及銅觸點，所述銅觸點通過每個基板中的通孔從相應的第二銅層延伸到冷卻封裝的外部。

Description

用於雙面雙向結型電晶體的雙面冷卻封裝及焊接電晶體的方法
本申請通常涉及用於集成電路器件的冷卻封裝，特別是用於雙面雙向結型電晶體的雙面冷卻封裝。
得克薩斯州奧斯汀的Ideal Power股份有限公司是本申請的受讓人，擁有美國專利第9,029,909、9,059,710和9,035,350號。那些專利公開了具有單個雙面雙向功率開關的雙面雙向結型電晶體。與傳統功率半導體相比，此類產品提供了顯著的性能改進，如低導通狀態集電極-發射極電壓降（VCEon（low, on-state, collector-emitter voltage drop））、無振盪關斷和超低開關損耗。
在完成晶圓製造後，需要對產品進行封裝，以便將其用作分立功率器件、共封裝功率器件或多晶片功率模組。諸如電晶體外形（Transistor Outline, TO）、觸發器等傳統的封裝，不適合這種類型的產品。因此，冷卻封裝的改進仍然令人感興趣。
公開了用於雙面雙向結型電晶體的雙面冷卻封裝的系統、方法和設備的實施例。例如，用於雙面晶片的冷卻封裝可以包括具有單獨的雙面雙向功率開關的雙面雙向結型電晶體晶片（統稱為雙面電晶體組件（double-sided transistor assembly, DSTA））。DSTA可以夾在散熱器之間。在一些版本中，每個散熱器可以包括直接鍍銅（direct plating copper, DPC）結構、直接銅鍵合（direct copper bonding, DCB）結構或直接鋁鍵合（direct aluminum bond, DAB）結構。此外，每個散熱器可以在基板上具有相對的第一銅層和第二銅層，以及銅觸點，所述銅觸點通過每個基板中的通孔從相應的第二銅層延伸到冷卻封裝的外部。
在其他實施例中，焊接電晶體的方法可以包括提供雙面雙向結型電晶體晶片或雙面電晶體組件（DSTA）；將DSTA安裝在裸晶（die）中；在DSTA的第一側焊盤上印刷燒結銀（Ag）；對準第一散熱器的第一側層以匹配DSTA上的第一側焊盤的圖案；燒結所述燒結銀以將所述燒結銀轉化為純銀；然後翻轉裸晶並在DSTA的第二側焊盤和第二散熱器上重複這些步驟。
相關申請的交叉引用
本申請要求於2022年5月25日提交的美國臨時申請第63/345,711號的權益。該臨時申請通過引用併入本文，如同在下文全文複製一樣。
圖1至圖10描繪了雙面電晶體的冷卻封裝21的各種實施例。例如，冷卻封裝21可以包括至少一個雙面雙向結型電晶體晶片，該晶片具有單獨的雙面雙向功率開關（統稱為雙面電晶體組件（DSTA）23；例如，圖2中所示的四個）。DSTA 23可以在兩側對稱。DSTA 23可以被夾在散熱器31之間。每個散熱器31可以包括在基板37上具有相對的第一銅層33和第二銅層35的直接鍍銅（DPC）結構。散熱器31還可以具有銅觸點39（圖1），銅觸點39從相應的第二銅層35通過每個基板37中的通孔41延伸到冷卻封裝21的外部。
作為示例，冷卻封裝21的實施例可以包括多晶片功率模組（圖2）、分離式功率元件（discrete power device）（圖3至圖4）或共封裝功率器件（封裝在一起的不同器件，例如絕緣柵雙極型電晶體（Insulated Gate Bipolar Transistor, IGBT）+二極管）。如上所述，冷卻封裝21還可以包括與DSTA 23相同的第二DSTA 23，其與DSTA 23並排封裝，並且夾在散熱器31之間。冷卻封裝21還可以進一步包括與DSTA 23相同的附加DSTA 23（類似於圖2）。它們可以並排封裝並且被夾在散熱器31之間。
冷卻封裝21的版本還可以包括在冷卻封裝21每一側上的非對稱溫度焊接。例如，第一焊料可以施加在一側上，並且可以具有比在第一焊料之後施加在相對側上的第二焊料更高的熔化溫度。在一些版本中，第一焊料和第二焊料每個都可以包括銀。如圖5所示，冷卻封裝21的一個實施例可以包括燒結銀 51以將每個DSTA 23鍵合到相應的散熱器31。燒結銀 51可以在燒結期間轉化為純銀。純銀中的每一層可以包括至少1 mm的厚度，以便於各個散熱器31的內平面之間的引線。
DSTA 23的實施例可以被配置為在至少50 A的電流下工作，來自冷卻封裝21的寄生電阻小於1 mOhm，開關頻率高達100 kHz。DSTA 23可以被配置為在大於60 kW的功率下工作。DSTA 23的版本可包括在40 μm至750 μm範圍內的晶圓厚度。
再次參考圖2，每個DPC結構的相對的第一銅層33和第二銅層35可以包括在相應基板37上的實心銅外層（例如，第一銅層33），以及與實心銅外層（例如，第一銅層33）相對的圖案化銅內層（例如，第二銅層35）。圖案化銅內層（例如，第二銅層35）可以與DSTA 23中的相應一個的圖案相匹配。圖案的示例在圖6至圖7中示出，例如具有發射極區域（E）和基極區域（B1）。
在一些版本中，DPC結構的每個第一銅層33、第二銅層35可以包括在大約1 μm至大約150 μm範圍內的厚度，以與流過銅的各種電流兼容。替代地，DPC結構的每個第一銅層33、第二銅層35的厚度可以在大於75 μm至大約150 μm的範圍內。整個冷卻封裝21的總厚度可以與當前批量生產中的任何晶圓厚度兼容，範圍從大約45 μm至大約750 μm。甚至可以容納更薄的晶圓厚度，例如，小於45 μm。這是DPC設計的一個優點：它允許通過一個或更多個通孔41路由到外部第一銅層33，因此晶圓厚度對於具有雙面冷卻封裝21的雙向功率開關來說不是限制。
在一些實施例中，DPC結構的基板37可以包括以下中的至少一種：氧化鋁（Al 2O 3）、氧化鋯增韌氧化鋁（ZTA，zirconia toughened alumina）、氮化鋁（AlN）、矽或氧化鈹（BeO）或具有高電阻和低熱阻的其他材料，即，這有助於降低電阻抗並允許增強熱導率。在一些示例中，DPC結構可包括大約0.001°C/瓦特至大約0.1°C/瓦特的熱阻。冷卻封裝21可以還包括在DPC結構之間和圍繞DSTA 23的模塑化合物或環氧樹脂封裝43。如圖8所示，每個DPC結構可以包括線寬/線空間分辨率精細到2密耳（mil）/2mil的線間距。在一些版本中，每個基板37中的每個通孔41可以包括在不小於25 μm至150 μm的範圍內的直徑。
冷卻封裝21的實施例還可以包括第二冷卻封裝21，並且每個冷卻封裝21可以包括微模組。冷卻封裝21還可以包括串聯堆疊在一起的多個冷卻封裝21（圖9），其具有發射極區域E1、E2和E3以及基極區域B1、B2和B3，以擴大阻斷電壓。例如，四個1200 V的微模組可以堆疊在一起以適應4800 V的阻斷電壓。在另一個示例中，冷卻封裝21還可以包括多個冷卻封裝21，這些冷卻封裝21被配置為與發射極區域E1、E12、E21和E22以及基極區域B1、B12、B21和B22並聯工作（圖10），以擴大工作電流（例如，並聯在一起的四個100A微模組可以容納400A的電流）。
冷卻封裝21的另一個版本可以包括雙面雙向結型電晶體晶片，該晶片具有夾在散熱器31之間的單個雙面雙向功率開關（統稱為DSTA 23）。每個散熱器31可以包括在基板27上具有相對的第一銅層33和第二銅層35的直接銅鍵合（DCB）結構。銅觸點39可以從相應的第二銅層35通過每個基板37中的通孔41延伸到冷卻封裝21的外部。
冷卻封裝21的另一個版本可以包括一個或更多個散熱器31，散熱器31包括在基板（類似於基板37）上具有相對的第一鋁層和第二鋁層（類似於第一銅層33、和第二銅層35）的直接鋁鍵合（DAB）結構（類似於圖2）。鋁觸點（類似於銅觸點39）可以從相應的第二鋁層通過每個基板中的通孔（類似於通孔41）延伸到冷卻封裝21的外部。
還考慮了一種焊接電晶體的方法。例如，該方法可以包括提供雙面雙向結型電晶體晶片（DSTA）；將所述DSTA安裝在裸晶中；在所述DSTA的第一側焊盤上印刷燒結銀；對準第一散熱器的第一側層以匹配所述DSTA上的所述第一側焊盤的圖案；燒結所述燒結銀以將所述燒結銀轉化為純銀；然後翻轉裸晶並在DSTA的第二側焊盤和第二散熱器上重複這些步驟。在一些實施例中，每個散熱器可以包括直接鍍銅（DPC）結構、直接銅鍵合（DCB）結構或直接鋁鍵合（DAB）結構。
當與本文所述的封裝組合時，DSTA可以具有許多優點。例如，DSTA的兩側都可以在高功率下工作，在DSTA的兩側都有散熱器。DSTA在兩側具有對稱結構。封裝材料和性能也是對稱的。相比之下，傳統的TO封裝的一側是帶散熱器的引線框，另一側是模塑化合物。與傳統的500 μm或750 μm晶片相比，DSTA晶片更薄。本文公開的新穎的雙面冷卻封裝有助於實現DSTA的潛力，滿足DSTA獨特的結構要求，並可以提高DSTA的性能。其他好處和優勢包括：
-DSTA的雙面冷卻，既可作為分立功率模組，也可作為多晶片功率模組。
-具有直接鍵合銅（DBC）的DSTA雙面冷卻。
-具有直接鋁鍵合（DAB）的DSTA雙面冷卻。
-具有直接鍍銅（DPC）的DSTA雙面冷卻。
-兩側均為高功率。
-對稱，較低的熱阻，較低的電阻抗，可靠性更高。
-不對稱焊接的DSTA雙面冷卻，即，第一焊料（如錫（Sn）焊接）的焊接溫度高於相對側的第二焊料（如SAC305）。因此，第二次焊接不會使第一次焊接鬆動。
-DSTA採用燒結銀（Ag）進行雙面冷卻，以消除雙面冷卻封裝中的不對稱焊接問題。兩面都可以使用燒結銀。在轉化為純銀後，第二焊接溫度對第一次銀焊接的影響可以忽略不計。
-與外部散熱器的友好連接。
封裝技術，即直接鍍銅（DPC），克服了現有技術中的缺點，並進一步提供了高分辨率、高可靠性、高熱性能和電性能。DPC基板具有以下幾個優點。
-細線間距，例如MP中2/2 mil或更細的線寬/間距。
-通孔尺寸較小，例如直徑為25 μm，並且可以包括高導電性鍍銅。
-銅的厚度可以在1 μm至大約150 μm的範圍內，例如50 μm至75 μm。
-優異的導熱性。
-非常高的電氣隔離。
-低電容。
-非常高的圖案精度。
-設計靈活性高。
-通孔可以連接DPC基板的正面和背面。通孔設計可以產生高密度電路並傳導更多熱量。
-電路可以在Al 2O 3、ZTA、AlN、BeO和各種基板上形成。
-各種表面處理選項包括：化學鍍銀、化學鍍鎳鈀浸金（Electroless Nickel Electroless Palladium Immersion Gold, ENEPIG）、化學鎳金（Electroless Nickel/Immersion Gold, ENIG）、電解鎳（Ni）/銀（Ag）、電解鎳（Ni）/金（Au）和電解鎳（Ni）/鈀（Pd）/金（Au）。
基於DPC的雙面冷卻設計和製造方法可以匹配DSTA對稱結構，在兩側傳導高電流，提高熱阻和電阻抗，對稱焊接等，以提高DSTA性能。
代表性的多晶片結構可以包括基於DPC的雙面DSTA冷卻封裝。DSTA晶片可以夾在頂部DPC和底部DPC之間。在一個示例中，引線或引腳可以通過對稱圖案的通孔連接到DSTA晶片焊盤。
傳統上，頂側與底側的焊接不同，這可能導致性能不對稱，並增加工藝複雜性。為了解決這個問題，燒結銀技術，如Argomax-Ag，可以用於將DSTA晶片與DPC的銅圖案焊接在一起。
銀的燒結溫度＜300°C，形成純銀。然而，銀的熔點為962°C。這可以解決雙面冷卻封裝中的不對稱焊接問題。DSTA雙面冷卻焊接的示例性程序可以包括：在DSTA正面焊盤上打印燒結銀，將頂面DPC與DSTA圖案對齊，在300°C下燒結以將燒結銀轉化為純銀。純銀將DSTA焊盤與頂部DPC牢固地鍵合，直到962°C才會熔化或鬆動。然後可以翻轉裸晶，並在底側用燒結銀重複這些步驟。因為燒結溫度（300°C）遠低於正面銀的熔點（962°C），所以底側焊接工藝對正面焊後結構的影響可以忽略不計。
此外，與傳統的SAC或鉛焊料相比，燒結銀的電阻降低了10倍以上，熱導率提高了7倍以上。這增加了封裝的功耗，降低了DSTA晶片結溫度，從而提高了可靠性，並進一步降低了來自封裝的額外阻抗。
可以對DPC上的銅（Cu）層進行圖案化，以匹配DSTA晶片圖案。以一個晶片為例，頂部DPC和底部DPC上的Cu圖案可以與DSTA晶片圖案相匹配。
通過適當的引線連接，可以將相同的DPC雙面冷卻封裝製造為分立封裝，例如TO264。DSTA晶片可以在頂部和底部DPC上，兩條引線附接到底部DPC-Cu，DPC-Cu連接到DSTA底部E焊盤、B焊盤。兩個額外的引線位置留給頂部DPC，並且可以連接到DSTA頂部E焊盤、B焊盤。
其他實施例可以包括以下項目中的一個或更多個。
1.一種用於雙面晶片的冷卻封裝，所述冷卻封裝包括：
雙面雙向結型電晶體晶片，具有夾在散熱器之間的單個雙面雙向功率開關或雙面電晶體組件（統稱為DSTA），每個散熱器包括在基板上具有相對的第一銅層和第二銅層的直接鍍銅（DPC）結構，以及銅觸點，所述銅觸點從相應的第二銅層通過每個基板中的通孔延伸到冷卻封裝的外部。
2.所述冷卻封裝，其中，所述冷卻封裝包括分立功率器件、共封裝功率器件或多晶片功率模組中的一個。
3.所述冷卻封裝，還包括與所述DSTA相同的第二DSTA，與所述DSTA並排封裝，並夾在所述散熱器之間。
4.所述冷卻封裝，還包括與所述DSTA相同的第二、第三和第四DSTA，與所述DSTA並排封裝，並夾在所述散熱器之間。
5.所述冷卻封裝，其中，所述DSTA在兩側對稱。
6.所述冷卻封裝，還包括在冷卻封裝的每一側上的非對稱溫度焊接，其中，施加在一側上的第一焊料比在第一焊料之後施加在相對側上的第二焊料具有更高的熔化溫度。
7.所述冷卻封裝，其中，所述第一焊料和所述第二焊料每個都包括銀。
8.所述冷卻封裝，還包括燒結銀以將每個DSTA鍵合到相應的散熱器，並且其中，燒結銀在燒結期間轉化為純銀。
9.所述冷卻封裝，其中，每個純銀層包括至少為1 mm的厚度，以便於在各個散熱器的內平面之間的引線。
10.所述冷卻封裝，其中，所述DSTA被配置為在至少50 A的電流下工作，並且來自所述冷卻封裝的寄生電阻小於1 mOhm，開關頻率高達100 kHz。
11.所述冷卻封裝，其中，所述DSTA被配置為以大於60 kW的功率工作。
12.所述冷卻封裝，其中，所述DSTA包括在40 μm至750 μm範圍內的晶圓厚度。
13.所述冷卻封裝，其中，每個DPC結構的相對的第一銅層和第二銅層包括在相應基板上的實心銅外層和與所述實心銅外層相對的圖案化銅內層。
14.所述冷卻封裝，其中，所述圖案化銅內層與所述DSTA中相應一個的圖案匹配。
15.所述冷卻封裝，其中，所述DPC結構的每個銅層的厚度在大約1 μm至大約150 μm的範圍內，以與流過所述銅的各種電流兼容。
16.所述冷卻封裝，其中，所述DPC結構的每個銅層的厚度在大於75 μm至大約150 μm的範圍內。
17.所述冷卻封裝，其中，所述DPC結構的基板包括Al 2O 3、ZTA、AlN、矽或BeO中的至少一種。
18.所述冷卻封裝，其中，所述DPC結構包括大約0.001°C/W至大約0.1°C/W的熱阻。
19.所述冷卻封裝，還包括在DPC結構之間和圍繞DSTA的模塑化合物或環氧樹脂封裝。
20.所述冷卻封裝，其中，每個DPC結構包括線寬/線空間分辨率精細至2mil/2mil的線間距。
21.所述冷卻封裝，其中，每個基板中的每個通孔的直徑在不小於25 μm至150 μm的範圍內。
22.所述冷卻封裝，還包括第二冷卻封裝，每個冷卻封裝包括微模組。
23.所述冷卻封裝，還包括多個冷卻封裝，所述多個冷卻封裝串聯堆疊在一起以擴大阻斷電壓。
24.所述冷卻封裝，還包括多個冷卻封裝，所述多個冷卻封裝被配置為並聯工作以擴大工作電流。
25.一種用於雙面晶片的冷卻封裝，所述冷卻封裝包括：
一種雙面雙向結型電晶體晶片，其具有夾在散熱器之間的單個雙面雙向功率開關或雙面電晶體組件（統稱為DSTA），每個散熱器包括在基板上具有相對的第一銅層和第二銅層的直接銅鍵合（DCB）結構，以及銅觸點，所述銅觸點從相應的第二銅層通過每個基板中的通孔延伸到冷卻封裝的外部。
26.一種用於雙面晶片的冷卻封裝，所述冷卻封裝包括：
一種雙面雙向結型電晶體晶片，其具有夾在散熱器之間的單個雙面雙向功率開關或雙面電晶體組件（統稱為DSTA），每個散熱器包括在基板上具有相對的第一鋁層和第二鋁層的直接鋁鍵合（DAB）結構，以及鋁觸點，所述鋁觸點從相應的第二鋁層通過每個基板中的通孔延伸到冷卻封裝的外部。
27.一種焊接電晶體的方法，該方法包括：
（a）提供雙面雙向結型電晶體晶片或雙面電晶體組件（DSTA）；
（b）將所述DSTA安裝在裸晶中；
（c）在所述DSTA的第一側焊盤上印刷燒結銀；
（d）對準第一散熱器的第一側層，以匹配所述DSTA上的第一側焊盤的圖案；
（e）燒結所述燒結銀以將所述燒結銀轉化為純銀；然後
（f）翻轉裸晶，並在所述DSTA的第二側焊盤和第二散熱器上重複步驟（c）至（e）。
28.所述方法，其中，每個散熱器包括直接鍍銅（DPC）結構。
29.所述方法，其中，每個散熱器包括直接銅鍵合（DCB）結構。
30.所述方法，其中，每個散熱器包括直接鋁鍵合（DAB）結構。
本文使用的術語僅用於描述特定示例實施例，而非限制性的。如本文所用，單數形式“一個（a）”、“一個（an）”和“所述（the）”也可旨在包括複數形式，除非上下文另有明確指示。術語“包括（comprises）”、“包括（comprising）”、“包括（including）”和“具有”包括在內，因此規定了所述特徵、整數、步驟、操作、元件和/或部件的存在，但不排除存在或添加一個或更多個其他特徵、整數，步驟、操作、元件、部件和/或其組合。本文所描述的方法步驟、過程和操作不應被解釋為必須要求它們以所討論或說明的特定順序來執行，除非被明確標識為執行順序。還應理解，可以採用附加的或替代的步驟。
當一個元件或層被稱為“在……上”、“接合到”、“連接到”或“耦接到”另一元件或層時，它可以直接在其他元件或層上、接合、連接或耦接到其他元件或層，或者可以存在介入元件或層。相反，當一個元件被稱為“直接在……上”、“直接接合到”、“直接連接到”或“直接耦接到”另一個元件或層時，可能不存在介入元件或層。用於描述元件之間關係的其他詞語應以類似的方式解釋（例如，“在……之間”與“直接在……之間”、“相鄰”與“直接相鄰”等）。如本文所用，術語“和/或”包括一個或更多個相關列表項中的任何和所有組合。
儘管術語第一、第二、第三等在本文中可用於描述各種元件、部件、區域、層和/或部分，但這些元件、部件、區域、層和/或部分不應受到這些術語的限制。這些術語可以僅用於將一個元件、部件、區域、層或部分與另一個區域、層或者部分區分開來。除非上下文明確指出，否則本文中使用的“第一”、“第二”等術語和其他數字術語並不意味著序列或順序。因此，在不偏離示例實施例的教導的情況下，下面討論的第一元件、部件、區域、層或部分可以被稱為第二元件、部件，區域、層或部分。
為了便於描述，可以在本文中使用空間相對術語，如“內部”、“外部”、“下方”、“下面”、“下部”、“上方”、“上部”、“頂部”、“底部”等，以描述如圖所示的一個元素或特徵與另一元素或特徵的關係。除了圖中所示的定向之外，空間相對術語可以旨在包括在使用或操作中的器件的不同定向。例如，如果圖中的器件被翻轉，則被描述為在其他元件或特徵的“下面”或“下方”的元件將被定向為在其他元件或特徵的“上方”。因此，示例術語“下面”可以包含上方和下面的方向。該器件可以以其他方式定向（旋轉度或以其他定向），並且相應地解釋在本文中使用的空間相對描述。
本書面描述使用示例來公開包括最佳模式的實施例，並且還使本領域普通具有通常知識者能夠製造和使用本發明。可申請專利的範圍由申請專利範圍定義，並且可以包括本領域具有通常知識者想到的其他示例。如果這些其他示例具有與申請專利範圍的文字語言沒有區別的結構元件，則這些其他示例意圖在申請專利範圍的範圍內，或者如果它們包括與申請專利範圍的文字語言沒有實質差異的等效結構元件。
在前述說明書中，已經參考特定實施例描述了這些概念。然而，本領域普通具有通常知識者意識到，在不脫離如以下申請專利範圍中所述的本發明的範圍的情況下，可以進行各種修改和改變。因此，說明書和圖式應被視為說明性的，而不是限制性的，並且所有這些修改都旨在包括在本發明的範圍內。
闡述貫穿本專利文件中使用的某些單詞和短語所闡述的定義可能是有利的。術語“通信”及其衍生詞包括直接通信和間接通信。術語“包括（include）”和“包括（comprise）”及其衍生詞是指包括但不限於。術語“或”包括含義和/或。短語“關聯”及其衍生詞可以指包括、包含在其中、與之互連、包含、包含在其中、連接到或與……連接、耦接到或與……耦接、可與……通信、與……合作、交錯、並置、接近、綁定到或與……綁定、具有、具有……屬性、與……有關係或之類的。短語“至少一個，”與項目列表一起使用時，意味著可以使用一個或更多個所列項目的不同組合，並且只需要列表中的一個項目。例如，“A、B和C中的至少一個”包括以下任意組合：A、B、C、A和B、A和C、B和C以及A和B和C。
此外，使用“一個（a）”或“一個（an）”來描述本文所述的元件和部件。這樣做僅僅是為了方便並且給出本發明範圍的一般意義。本說明書應理解為包括一個或至少一個，除非另有說明，否則單數也包括複數。
本申請中的描述不應被理解為暗示任何特定的元件、步驟或功能是必須包括在申請專利範圍範圍內的必要或關鍵元件。專利主題的範圍僅由允許的申請專利範圍限定。此外，除非在特定權利要求中明確使用了確切的詞語“用於……的工具（means for）”或“用於……的步驟（step for）”，然後是識別功能的分詞短語，否則任何權利要求都沒有援引《美國法典》第35卷第112（f）節中關於所附申請專利範圍或申請專利範圍要素的規定。
以上已經針對具體實施例描述了益處、其他優勢和問題的解決方案。然而，益處、優勢、問題的解決方案以及可能導致任何利益、優勢或解決方案發生或變得更加明顯的任何特徵不應被解釋為任何或所有申請專利範圍的關鍵、需要、不可變更或必要特徵。
在閱讀說明書後，本領域具有通常知識者將理解，為了清楚起見，本文在單獨實施例的上下文中描述的某些特徵也可以在單個實施例中以組合提供。相反，為了簡潔起見，在單個實施例的上下文中描述的各種特徵也可以單獨提供或以任何子組合提供。此外，對範圍中所述值的引用包括該範圍內的每個值。
21:冷卻封裝 23:雙面電晶體組件（DSTA） 31:散熱器 33:第一銅層 35:第二銅層 37:基板 39:銅觸點 41:通孔 43:環氧樹脂封裝 51:銀（Ag） E,E 1,E 2,E 3,E 12,E 21,E 22:發射極區域 B 1,B 2,B 3,B 12,B 21,B 22:基極區域 Cu:銅
對於示例實施例的詳細描述，現在將參考圖式，其中： 圖1是用於電晶體的冷卻封裝的實施例的截面側視圖。 圖2是圖1的實施例的分解視圖。 圖3是分立封裝的實施例的透視圖。 圖4是圖3的實施例的分解視圖。 圖5是用於電晶體的冷卻封裝的另一實施例的截面側視圖。 圖6是具有圖案的DPC結構的實施例的平面圖。 圖7是DSTA的圖案的實施例的平面圖。 圖8是DPC基板的線寬/間距的實施例的光學顯微鏡圖像。 圖9是串聯模式下的模組的實施例的示意圖。 圖10是並聯模式下的模組的實施例的示意圖。
21:冷卻封裝
23:雙面電晶體組件(DSTA)
31:散熱器
33:第一銅層
35:第二銅層
37:基板
39:銅觸點
41:通孔
43:環氧樹脂封裝

Claims (30)

  1. 一種用於雙面晶片的冷卻封裝，所述冷卻封裝包括： 雙面雙向結型電晶體晶片，具有夾在散熱器之間的單個雙面雙向功率開關DSTA（double-sided transistor assembly，雙面電晶體組件），每個散熱器包括：直接鍍銅DPC（direct plating copper）結構，在基板上具有相對的第一銅層和第二銅層；以及銅觸點，所述銅觸點從相應的第二銅層通過每個基板中的通孔延伸到所述冷卻封裝的外部。
  2. 如請求項1所述的用於雙面晶片的冷卻封裝，其中，所述冷卻封裝包括分立功率器件、共封裝功率器件或多晶片功率模組中的一個。
  3. 如請求項1所述的用於雙面晶片的冷卻封裝，還包括與所述DSTA相同的第二DSTA，所述第二DSTA與所述DSTA並排封裝，並且夾在所述散熱器之間。
  4. 如請求項1所述的用於雙面晶片的冷卻封裝，還包括與所述DSTA相同的第二DSTA、第三DSTA和第四DSTA，所述第二DSTA、第三DSTA和第四DSTA與所述DSTA並排封裝，並且夾在所述散熱器之間。
  5. 如請求項1所述的用於雙面晶片的冷卻封裝，其中，所述DSTA在兩側是對稱的。
  6. 如請求項1所述的用於雙面晶片的冷卻封裝，還包括在所述冷卻封裝的每一側上的非對稱溫度焊接，其中，施加在一側上的第一焊料比在所述第一焊料之後施加在相對側上的第二焊料具有更高的熔化溫度。
  7. 如請求項6所述的用於雙面晶片的冷卻封裝，其中，所述第一焊料和所述第二焊料每個都包括銀。
  8. 如請求項1所述的用於雙面晶片的冷卻封裝，還包括燒結銀以將每個DSTA鍵合到相應的散熱器，並且其中，所述燒結銀在燒結期間轉化為純銀。
  9. 如請求項8所述的用於雙面晶片的冷卻封裝，其中，純銀中的每一層包括至少1 mm的厚度，以便於在各個散熱器的內平面之間的引線。
  10. 如請求項1所述的用於雙面晶片的冷卻封裝，其中，所述DSTA被配置為在至少50 A的電流下工作，其中來自所述冷卻封裝的寄生電阻小於1 mOhm，開關頻率高達100 kHz。
  11. 如請求項1所述的用於雙面晶片的冷卻封裝，其中，所述DSTA被配置為以大於60 kW的功率工作。
  12. 如請求項1所述的用於雙面晶片的冷卻封裝，其中，所述DSTA包括在40 μm至750 μm範圍內的晶圓厚度。
  13. 如請求項1所述的用於雙面晶片的冷卻封裝，其中，每個DPC結構的相對的第一銅層和第二銅層包括在相應基板上的實心銅外層和與所述實心銅外層相對的圖案化銅內層。
  14. 如請求項13所述的用於雙面晶片的冷卻封裝，其中，所述圖案化銅內層與所述DSTA中的相應一個的圖案匹配。
  15. 如請求項1所述的用於雙面晶片的冷卻封裝，其中，所述DPC結構的每個銅層包括在大約1 μm至大約150 μm的範圍內的厚度，以與流過銅的各種電流兼容。
  16. 如請求項1所述的用於雙面晶片的冷卻封裝，其中，所述DPC結構的每個銅層包括在大於75 μm至大約150 μm的範圍內的厚度。
  17. 如請求項1所述的用於雙面晶片的冷卻封裝，其中，所述DPC結構的所述基板包括氧化鋁、氧化鋯增韌氧化鋁、氮化鋁、矽或氧化鈹中的至少一種。
  18. 如請求項1所述的用於雙面晶片的冷卻封裝，其中，所述DPC結構包括大約0.001攝氏度每瓦特至大約0.1攝氏度每瓦特的熱阻。
  19. 如請求項1所述的用於雙面晶片的冷卻封裝，還包括在所述DPC結構之間和圍繞所述DSTA的模塑化合物或環氧樹脂封裝。
  20. 如請求項1所述的用於雙面晶片的冷卻封裝，其中，每個DPC結構包括線寬/線空間分辨率精細至2mil/2mil的線間距。
  21. 如請求項1所述的用於雙面晶片的冷卻封裝，其中，每個基板中的每個通孔包括在不小於25 μm至150 μm的範圍內的直徑。
  22. 如請求項1所述的用於雙面晶片的冷卻封裝，還包括第二冷卻封裝，並且每個冷卻封裝包括微模組。
  23. 如請求項1所述的用於雙面晶片的冷卻封裝，還包括多個冷卻封裝，所述多個冷卻封裝串聯堆疊在一起以擴大阻斷電壓。
  24. 如請求項1所述的用於雙面晶片的冷卻封裝，還包括多個冷卻封裝，所述多個冷卻封裝被配置為並聯工作以擴大工作電流。
  25. 一種用於雙面晶片的冷卻封裝，所述冷卻封裝包括： 雙面雙向結型電晶體晶片，具有夾在散熱器之間的單個雙面雙向功率開關DSTA，每個散熱器包括：直接銅鍵合DCB（direct copper bonding）結構，在基板上具有相對的第一銅層和第二銅層；以及銅觸點，所述銅觸點從相應的第二銅層通過每個基板中的通孔延伸到所述冷卻封裝的外部。
  26. 一種用於雙面晶片的冷卻封裝，所述冷卻封裝包括： 雙面雙向結型電晶體晶片，具有夾在散熱器之間的單個雙面雙向功率開關DSTA，每個散熱器包括在基板上具有相對的第一鋁層和第二鋁層的直接鋁鍵合DAB（direct aluminum bond）結構；以及鋁觸點，所述鋁觸點從相應的第二鋁層通過每個基板中的通孔延伸到所述冷卻封裝的外部。
  27. 一種焊接電晶體的方法，所述焊接電晶體的方法包括： （a）提供雙面雙向結型電晶體晶片DSTA； （b）將所述DSTA安裝在裸晶中； （c）在所述DSTA的第一側焊盤上印刷燒結銀； （d）對準第一散熱器的第一側層以匹配所述DSTA上的第一側焊盤的圖案； （e）燒結所述燒結銀以將所述燒結銀轉化為純銀；然後 （f）翻轉所述裸晶並在所述DSTA的第二側焊盤和第二散熱器上重複步驟（c）至（e）。
  28. 如請求項27所述的焊接電晶體的方法，其中，每個散熱器包括直接鍍銅DPC結構。
  29. 如請求項27所述的焊接電晶體的方法，其中，每個散熱器包括直接銅鍵合DCB結構。
  30. 如請求項27所述的焊接電晶體的方法，其中，每個散熱器包括直接鋁鍵合DAB結構。
TW112118943A 2022-05-25 2023-05-22 用於雙面雙向結型電晶體的雙面冷卻封裝及焊接電晶體的方法 TW202406038A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202263345711P 2022-05-25 2022-05-25
US63/345,711 2022-05-25

Publications (1)

Publication Number Publication Date
TW202406038A true TW202406038A (zh) 2024-02-01

Family

ID=86776293

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112118943A TW202406038A (zh) 2022-05-25 2023-05-22 用於雙面雙向結型電晶體的雙面冷卻封裝及焊接電晶體的方法

Country Status (3)

Country Link
US (1) US20230386987A1 (zh)
TW (1) TW202406038A (zh)
WO (1) WO2023229978A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11069797B2 (en) 2016-05-25 2021-07-20 Ideal Power Inc. Ruggedized symmetrically bidirectional bipolar power transistor

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010136017A1 (de) * 2009-05-27 2010-12-02 Electrovac Ag Gekühlte elektrische baueinheit
EP2901483B1 (en) 2013-06-24 2016-09-07 Ideal Power Inc. Systems, circuits, devices, and methods with bidirectional bipolar transistors
US11437304B2 (en) * 2014-11-06 2022-09-06 Semiconductor Components Industries, Llc Substrate structures and methods of manufacture
US11211373B1 (en) * 2021-02-22 2021-12-28 United Silicon Carbide, Inc. Double-sided chip stack assembly

Also Published As

Publication number Publication date
US20230386987A1 (en) 2023-11-30
WO2023229978A1 (en) 2023-11-30

Similar Documents

Publication Publication Date Title
JP7254840B2 (ja) ワイヤボンドを有するパワーオーバーレイ構造体およびその製造方法
US9041183B2 (en) Power module packaging with double sided planar interconnection and heat exchangers
JP5514134B2 (ja) 半導体装置の製造方法
US6621152B2 (en) Thin, small-sized power semiconductor package
KR100713979B1 (ko) 반도체장치
US9468087B1 (en) Power module with improved cooling and method for making
EP2940726B1 (en) Semiconductor device
JP7391957B2 (ja) 半導体装置
US11908760B2 (en) Package with encapsulated electronic component between laminate and thermally conductive carrier
TW202406038A (zh) 用於雙面雙向結型電晶體的雙面冷卻封裝及焊接電晶體的方法
CN113826196A (zh) 双侧冷却的电子器件
US8519547B2 (en) Chip arrangement and method for producing a chip arrangement
TW202303912A (zh) 具有整體熱散播器之電子封裝
JP2016086003A (ja) パワー半導体装置の製造方法
US11450623B2 (en) Semiconductor device
JP2022133480A (ja) 半導体装置
JP7294403B2 (ja) 半導体装置
US11355419B2 (en) Power semiconductor module
JPH07183433A (ja) 半導体デバイス
US20220336319A1 (en) Wire bonded air heat sink
JP4277582B2 (ja) 半導体装置
WO2024132161A1 (en) High power density flip chip semiconductor packaging
JP3552623B2 (ja) 複合材料及びそれを用いた半導体装置用放熱板
KR20230136459A (ko) 전력 반도체 모듈 및 전력 반도체 모듈의 제조 방법
CN117525006A (zh) 具有垂直对准的第一衬底和第二衬底的功率模块