TW202405882A - 以分子黏附接合兩個底材之方法及由此方法獲得之結構 - Google Patents
以分子黏附接合兩個底材之方法及由此方法獲得之結構 Download PDFInfo
- Publication number
- TW202405882A TW202405882A TW112113937A TW112113937A TW202405882A TW 202405882 A TW202405882 A TW 202405882A TW 112113937 A TW112113937 A TW 112113937A TW 112113937 A TW112113937 A TW 112113937A TW 202405882 A TW202405882 A TW 202405882A
- Authority
- TW
- Taiwan
- Prior art keywords
- surface layer
- dielectric
- substrates
- plasma
- sulfur
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 103
- 238000000034 method Methods 0.000 title claims abstract description 53
- 238000005304 joining Methods 0.000 title claims abstract description 18
- 230000010070 molecular adhesion Effects 0.000 title abstract description 10
- 239000002344 surface layer Substances 0.000 claims abstract description 76
- 239000010410 layer Substances 0.000 claims abstract description 49
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 claims abstract description 37
- 229910052717 sulfur Inorganic materials 0.000 claims abstract description 37
- 239000011593 sulfur Substances 0.000 claims abstract description 37
- 230000000977 initiatory effect Effects 0.000 claims abstract description 6
- 230000001902 propagating effect Effects 0.000 claims abstract description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 48
- 239000007789 gas Substances 0.000 claims description 27
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 24
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 24
- 229910052757 nitrogen Inorganic materials 0.000 claims description 24
- 239000001301 oxygen Substances 0.000 claims description 24
- 229910052760 oxygen Inorganic materials 0.000 claims description 24
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 24
- 238000000678 plasma activation Methods 0.000 claims description 20
- 238000002360 preparation method Methods 0.000 claims description 19
- 229910018503 SF6 Inorganic materials 0.000 claims description 17
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 claims description 17
- 229960000909 sulfur hexafluoride Drugs 0.000 claims description 17
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 16
- 238000001994 activation Methods 0.000 claims description 16
- 229910052731 fluorine Inorganic materials 0.000 claims description 16
- 239000011737 fluorine Substances 0.000 claims description 16
- 230000004913 activation Effects 0.000 claims description 13
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- 238000004140 cleaning Methods 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 230000008093 supporting effect Effects 0.000 claims description 7
- 230000003213 activating effect Effects 0.000 claims description 3
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 3
- 230000005611 electricity Effects 0.000 claims description 2
- 239000002002 slurry Substances 0.000 claims description 2
- 238000002474 experimental method Methods 0.000 description 26
- 230000007547 defect Effects 0.000 description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000005259 measurement Methods 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- 235000012431 wafers Nutrition 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229940110728 nitrogen / oxygen Drugs 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000004377 microelectronic Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 238000000624 total reflection X-ray fluorescence spectroscopy Methods 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- XGCDHPDIERKJPT-UHFFFAOYSA-N [F].[S] Chemical compound [F].[S] XGCDHPDIERKJPT-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 238000004026 adhesive bonding Methods 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000001680 brushing effect Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000000356 contaminant Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000001976 improved effect Effects 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000000644 propagated effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- OBTWBSRJZRCYQV-UHFFFAOYSA-N sulfuryl difluoride Chemical compound FS(F)(=O)=O OBTWBSRJZRCYQV-UHFFFAOYSA-N 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- WSMQKESQZFQMFW-UHFFFAOYSA-N 5-methyl-pyrazole-3-carboxylic acid Chemical compound CC1=CC(C(O)=O)=NN1 WSMQKESQZFQMFW-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052729 chemical element Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052754 neon Inorganic materials 0.000 description 1
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
- H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Combinations Of Printed Boards (AREA)
- Manufacture Of Macromolecular Shaped Articles (AREA)
- Lining Or Joining Of Plastics Or The Like (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
本發明涉及一種用於以分子黏附接合兩個底材之方法，每個底材具有一主要面，兩個底材當中至少一者在其主要面的一側上設有一介電表面層。該方法包括(a)使兩個底材的主要面接觸，然後(b)在兩個底材的主要面之間起始及傳播一鍵合波，以使兩個主要面接合在一起。依照本發明，該方法包括在接觸步驟之前，製備介電表面層之一步驟，以期將大於3.0 E13 at/cm^2的硫劑量引入此層。本發明亦涉及一種透過該方法獲得之結構。
Description
本發明尤其適用於微電子學、微系統、光子學等領域。
分子黏附為一種連接兩個物體的方法，在該過程中，兩個物體的完全清潔、平坦、及光滑的主要面或表面彼此緊密接觸，以便促進分子鍵的形成，例如凡得瓦鍵或共價鍵。因此，無需使用黏合劑即可達到兩個物體的接合。此等鍵可藉由對接合件進行熱處理予以強化。
此方法尤其用於生產微電子學、微系統、光子學等領域的底材。在此等領域中，底材通常採用圓形晶圓形式的材料，其可為單晶、多晶或非晶形、導體、半導體、或絕緣體。
在此等領域中，為了促進底材的接合，通常藉由沉積在兩個底材之一者及/或另一者上形成介電層，其通常為氧化矽，視需要性地在後續進行研磨拋光步驟，或者當底材由矽形成或包含矽時，可進行簡單氧化。通常亦製備其主要面，以使其清潔(尤其是在顆粒及污染物方面)及光滑(以便提供常規上低於0.5 nm的表面粗糙度，作為5微米乘5微米視域的均方根值)。有時亦設想到藉由應用電漿(常規為氧或氮)以使此等面之至少一者具有反應性。此表面製備之目的在於接合步驟之後及任何熱退火之前，立即獲得最大鍵合能。
在製備完成之後，在該些主要面上，將一個底材設置在另一底材上。向兩個底材其中一者施加壓力可導致主要面之間的密切點(intimate point)接觸，此密切接觸以稱為「鍵合波(bonding wave)」的形式傳播到整個主要面。
專利、技術、及科學文獻中包含了大量概述此黏附方法之原理及用途的文件。可特別參考Rieutord等人的出版品“Dynamics of a bonding front”, Physical Review Letters, vol. 94, pp. 236101, 2005。
在分子黏附方法發展過程中經常遭遇的問題為，在鍵合界面處、鍵合波與底材邊緣相交的點處出現外圍缺陷(通常稱為「環孔(picot)」)。當波在底材邊緣處被起始時，這些外圍缺陷一般分佈在與波的產生點完全相反的邊緣的外圍區域。當波在其中一個底材的中央區被起始時，此等外圍缺陷可能排列在整個輪廓上。此等缺陷導致兩個底材之間的鍵合界面會捕獲氣體及/或水。當缺陷出現，兩個底材沒有完全接觸，局部黏附能量(local adhesion energy)非常低或甚至不存在。此等缺陷儘管存在但不一定在鍵合波傳播後立即可見，卻可能在兩個底材接合在一起形成之接合件的熱退火期間出現。
鍵合波的速度已確定是影響缺陷數目的一個因素，且此速度的降低通常可使缺陷數目減少或甚至全部消除。為此，控制此速度的各種技術已有提出，尤其是經由處理一個及/或另一個底材的表面，特別是藉由加熱(文件WO2007060145)。為了降低鍵合波的速度而提出的另一種方法為，在鍵合之時，向鍵合波起始點的方向上噴射氣體(視需要可爲熱氣體)。然而，此處理雖能有效降低鍵合速度，也易於降低黏附能，對一些應用而言可能有害。另一方面，文件WO2013160841設想了在鍵合波傳播期間，將底材保持在一氣體環境(例如，氦氣、氖氣、或氫氣)中，該氣體在所述環境的溫度和壓力下具有負焦耳-湯姆森係數。
習知技術的解決方案雖然有效，但仍有重大限制。
本發明之目的在於提供一種以分子黏附接合之方法，該方法不同於先前技術，有可能防止或至少限制「環孔」型缺陷的發生。更具體而言，本發明之目的在於提供一種以分子黏附接合之方法，該方法能提供高鍵合能，且具有比先前技術少得多的「環孔」型缺陷，且該方法不受先前技術的限制。
為了達到此目的，本發明之標的提供了一種用於以分子黏附接合兩個底材之方法，每個底材具有一主要面，兩個底材當中至少一者在其主要面上設有一介電表面層。該方法包括以下步驟：a) 使兩個底材的主要面接觸，然後；b) 在兩個底材的主要面之間起始及傳播一鍵合波，以使兩個主要面接合在一起。
該方法值得注意之處在於其包括，在接觸步驟之前，製備介電表面層之一步驟，以期將大於3.0 E13 at/cm^2的硫劑量引入此介電表面層。
令人驚訝的是，將此劑量的硫引入表面層可防止或至少限制環孔型缺陷的發生，即使在兩個底材是以高鍵合能接合時亦然。
依照本發明之其他有利及非限制性特徵，其可單獨或以任何技術上可行的組合進行：
引入的硫劑量為3.5 E13 at/cm^2；
製備介電表面層之步驟亦期望將大於4.0 E14 at/cm^2的氟劑量引入此介電表面層；
製備步驟包括以含硫氣體之電漿活化介電表面層；
製備步驟包括以含六氟化硫(sulfur hexafluoride)之電漿活化介電表面層；
電漿亦包括氧或氮；
表面層的活化時間在15秒至2分鐘之間；
在整個活化過程中，介電表面層暴露在氧或氮的電漿中，且在活化時間的一指定期間內，受控數量的六氟化硫被與氧或氮混合；
在該指定期間之前和之後，分別有一段時間讓該介電表面層暴露在由氧或氮之活化氣體所形成的電漿中；
製備步驟包括以含硫氣體電漿準備電漿活化設備的腔室，一旦腔室已準備好，就在腔室中以含氧或氮的電漿來處理介電表面層；
製備步驟包括以含六氟化硫的電漿準備電漿活化設備的腔室，一旦腔室已準備好，就在腔室中以含氧或氮的電漿來處理介電表面層；
該接合方法包括對接合在一起的兩個底材進行熱處理；
兩個底材在其主要面那一側設有氧化矽或氮化矽之一介電表面層，且製備步驟係在每個介電表面層上進行；
介電表面層由氧化矽組成；
介電表面層中的氧化矽結合氮，較佳者以小於0.5的氮/氧比結合；
介電表面層由氮化矽組成；
接合方法包括在製備步驟及接觸步驟之間，清潔兩個底材當中至少一者的主要面之一步驟。
依照另一面向，本發明提供一種結構，其包括一支撐底材、設置在支撐底材上並與其接觸之一介電埋置層，以及設置在介電埋置層上並與其接觸之一工作層。
依照本發明，介電埋置層包含大於3.0 E13 at/cm^2的硫劑量。
依照本發明之其他有利及非限制性特徵，其可單獨或以任何技術上可行的組合進行：
硫劑量大於3.5 E13 at/cm^2；
介電埋置層包含大於4.0 E14 at/cm^2的氟劑量；
介電埋置層由氧化矽組成；
介電埋置層中的氧化矽結合氮，較佳為以小於0.5的氮/氧比結合；
介電埋置層由氮化矽組成。
本發明係有關一種以分子黏附接合兩個底材之方法。
兩個底材可為任何類型：絕緣(諸如石英、玻璃、或壓電材料)、導電(金屬)、或半導體(諸如矽、氮化鎵、碳化矽)，且可採取任何可用的形式：單晶、多晶、或非晶形。兩個底材可各自組合不同種類的材料。舉例而言，其中一個底材可由一壓電層形成，其可爲直接移轉或透過矽支撐底材上的中間層(例如黏合劑)而移轉。兩個底材可為相同種類或不同種類。二者尤其可具有彼此不同的熱膨脹係數，其限制了可將接合件可暴露於其下的溫度，從而增加兩個底材之間的鍵合能。底材可採用圓形晶圓的形式，其具有150、200、或300 mm的標準直徑，如微電子學領域經常使用者，但本發明並不受限於接合兩個圓形或具有標準化尺寸的晶圓。
不管兩個底材的性質及形狀如何，這些底材旨在通過其「主要面」而接合在一起。
為了促進此接合，兩個底材當中至少一者在其主要面的一側上設有一介電層，例如氧化矽層或氮化矽層。因此，此介電表面層構成接合表面。介電表面層可具有任何厚度，常規上在幾個奈米至幾個微米之間，例如在1奈米至5微米之間。在一些情況下，兩個底材可分別設有一介電表面層。
「氧化矽層」一詞表示主要由氧化矽組成的薄層。其他化學元素亦可以微量或更高的濃度結合於其中，如下文將闡明的。此層尤其可結合氮(以便形成SiON層)，例如以小於0.5的氮/氧比結合。氮在層中的比例可通過測量其折射率來表徵，其折射率範圍(在620 nm的波長下)從SiO
2的1.44至Si
3N
4的2.35。因此，介電表面層可由SiO
1-xN
x形成，該層中氮的比例x可在0至1之間。
介電表面層可以任何適合的技術形成。當底材包含矽時，可以乾式或濕式氧化來形成氧化矽的介電表面層。更一般而言，此介電表面層可以沉積方式形成。舉例而言，此可涉及LPCVD (低壓化學氣相沉積)或PECVD (電漿增強化學氣相沉積)技術。其亦可涉及一種稱為「旋塗式玻璃(spin on glass)」的離心沉積技術。沉積的介電層可被拋光，以降低其粗糙度並使其與接合方法相容，其粗糙度常規上低於0.7 nm的值，此為5微米平方視域的均方根值。
更一般而言，在製備兩個底材的預備步驟期間，可製備主要面的暴露表面，以使其清潔(尤其是關於顆粒及污染物)及光滑(以提供低於上述值的表面粗糙度)。為此，依照本發明之方法可包括底材的事先清潔及/或拋光步驟(此爲眾所周知)，以便為後續的接合步驟調節這兩個底材。清潔步驟尤其可包括刷洗主要面，同時將液體(諸如去離子水)傾倒在此等表面上。
如前文導論中所述，此等接合步驟包括：a) 使該兩個底材的主要面接觸，然後；b) 在兩個底材的主要面之間起始及傳播一鍵合波，以使該些主要面接合在一起。
僅作為說明，此等接合步驟可在自動化接合設備中進行。在此情況下，第一底材由設備處理系統的臂操縱，以便將其設置在平坦支撐件上，使得其主要面暴露。然後，第二底材由處理系統的臂操縱，以使其在主要面的一側上與第一底材接觸。移動設備致動器，以在第二底材的暴露表面上施加數牛頓的適度壓力，從而使第一底材與第二底材之間密切接觸並使鍵合波起始及傳播。此壓力可施加於任何地方，尤其是第二底材暴露面的外圍部位或中央部位。
在所有情況下，不管起始鍵合波的方式如何，鍵合波從起始位置向接合件的外圍部位傳播，以使兩個底材在其主要面的整個範圍內密切接觸。波的傳播並非瞬時而是可持續幾秒鐘，視底材尺寸而定。
通常亦提供以電漿活化製備介電表面層的步驟，常規上使用氧或氮的電漿。此製備步驟可包括將底材置於電漿活化設備的腔室中，例如置於設置在腔室中的平坦支撐件上，以便將表面層暴露於電漿來源下。氧流或氮流以受控的流速引入設備的電漿源中，然後產生此氣體的電漿(例如透過可變磁場或電場)。電漿物種被引導至介電表面層，以便活化底材的表面。這些操作可在大氣壓或低於大氣壓下進行。此活化通常可在接合後或在施加強化熱處理後，立即提高兩個底材之間的鍵合能。
申請人已進行了初步實驗，尋求檢查氧化矽表面層的電漿活化對分子黏附獲得的接合品質的影響，如上文所述。詳言之，此等初步實驗試圖評估當電漿結合六氟化硫(SF6)時的電漿活化效益。所得結果彙整於下表。
在這些初步實驗中，底材由成對的150 mm鉭酸鋰(lithium tantalate)及矽的晶圓組成，每個晶圓分別設有由PECVD沉積的30 nm及650 nm的(無氮)氧化矽表面層。在依照上文以分子黏附方法接合之前，兩個表面層各自在150 W的功率下經歷30秒的電漿活化時間。在180°C下強化熱處理60分鐘之後，以雙懸臂梁法(double cantilever beam method)測量鍵合能。表中的實驗皆在CCP(電容式耦合電漿)型電漿設備中進行，實驗10爲例外，其在ICP(電感式耦合電漿)型設備中進行。
對照實驗表中的實驗1構成了對應於單獨以氧電漿活化表面層的對照實驗。在此活化期間(且在表中所載所有實驗期間)的氧流速設定在75 SCCM。鍵合能經測量在1905 mJ/m^2，鍵合波傳播了6秒的時間，且接合件出現大量的環孔型缺陷。分別以SIMS及TXRF分析氧化矽表面層顯示摻入3.0 E+13 at/cm^2 的氟劑量及2.4E+12 at/cm^2的硫劑量，其對應於微量的此等元素。
實驗 2 至 6在這些實驗中，在氧系電漿活化期間引入受控數量的SF6，此受控數量在實驗2至6中增加。受控數量的SF6係藉由調節此流動的速率及持續時間而獲得。此引入在電漿活化開始時或在活化中間時，以後者較佳，因來源電漿更穩定，且更好地控制該現象。可觀察到，在實驗2至6期間進行的活化過程中，顯著的硫劑量及氟劑量已納入表面層中。在實驗5中，受控數量的SF6在兩個序列的過程中引入，第一個序列引入3 SCCM的SF6達3秒，在此流動暫停之後，接著下一序列引入5 SCCM的SF6達5秒。
應記住的是，測量單位SCCM (每分鐘標準立方公分)為在標準溫度及壓力條件下，氣體在一定密度下的質量流量的物理單位(以cm
3/min計)。
實驗 7 至 10在這些實驗中，在預備步驟中，在2000 W下活化的電漿設備源被供應一混合氣體，其在80%氧(50 SCCM)中含有約20% SF6 (10 SCCM)，且實驗的任何底材皆未被置於此設備中。此預備步驟之目的在於製備電漿活化設備的腔室，以期以含硫及含氟物種塗佈此腔室的內表面。然後在依此製備的腔室中，以僅基於氧的常規電漿活化處理底材的氧化矽表面層來進行實驗。在氧電漿活化期間，塗佈在腔室內表面的含硫及/或含氟物種從此等表面撕下，並在整個活化期間被納入電漿中。
相較於對照實驗1，可觀察到進行的所有其他實驗均造成測得的鍵合能顯著增加。氟的影響已在別處報告過，看起來是由於氟以大於4.0 E14 at/cm^2的劑量摻入表面層所致。
更令人驚訝的是，這些結果顯示，鍵合波的速度受摻入介電表面層中的硫劑量影響：劑量越大，則速度降低得越多。此效果係在不顯著影響鍵合能的情況下獲得，且在所有情況下，鍵合能仍然大於對照實驗中的鍵合能。因此，看起來可藉由調節引入介電表面層中的硫劑量來控制鍵合波的速度。
若硫劑量足夠，即大於3.0 E13 at/cm^2且較佳為大於3.5 E13 at/cm^2 ， 則此波速度足夠低，以至於環孔型缺陷不再以顯著程度存在，如實驗4、5、6、及10所示。
其他實驗能夠再現介電表面層的此等結果，除了表中實驗標的的氧化矽(SiO2)層以外。詳言之，當介電表面層由氮/氧比嚴格地大於0的氧化矽形成時，以及當此介電表面層由氮化矽形成時，可獲得類似的結果。
申請人已利用此等實驗及此等觀察結果提出一種用於以分子黏附接合之方法，利用該方法可防止或至少限制環孔型鍵合缺陷的發生。此外，可在不影響接合件的鍵合能且甚至顯著改進的鍵合能的情況下獲得此種效益。
在由前述接觸兩個底材的主要面以及在兩個底材之間起始及傳播鍵合波的步驟所構成的序列中，依照本發明之方法因此提供了在接觸步驟之前，製備介電表面層之一步驟，以期將大於3.0 E13 at/cm^2的硫劑量引入此介電表面層。當此劑量大於3.5 E13 at/cm^2時是有利的。此劑量可以TXRF測量或以SIMS測量來測量，如前文所報告的實驗那樣。
如果該劑量對應於緊接在底材主表面下方不超過 10 nm(甚至不超過 7.5 nm)的厚度內的劑量，則更為有利，因鍵合特性受影響最多只能達到這個厚度。
為了在限制環孔型缺陷發生的同時受益於鍵合能的改進，吾人亦可尋求使4.0 E14 at/cm^2的氟劑量引入介電表面層。在此同樣有利的是，當此劑量對應於緊接在底材主表面下方不超過 10 nm(甚至不超過 7.5 nm)的厚度內的劑量，因鍵合特性受影響最多只能達到這個厚度。此劑量可以TXRF測量或以SIMS測量來測量。
允許以目標劑量引入硫的第一種方式，可包括以含硫氣體(諸如六氟化硫)進行介電表面層電漿活化。此方式概要繪示於圖1a。
含硫氣體(例如六氟化硫)可與一活化氣體(由例如氧或氮構成)混合。此混合物的劑量被組構成可在電漿活化步驟結束時，達到或超過硫的目標劑量(且視需要地達到或超過氟的目標劑量)。
此電漿活化的持續時間常規在15秒與兩分鐘之間。更詳言之，活化持續時間為從電漿在設備源中點燃的瞬間至其熄滅的那段時間。在此期間，介電表面層暴露在由氧或氮之活化氣體所形成的電漿中。
含硫氣體可在這整個期間以受控的流速引入或僅在部分的期間內引入，以使其在活化時間的指定期間(specified period)內與氧或氮混合。此指定期間較佳為不包括電漿點燃的瞬間，因此點燃會導致電漿中存在的含硫及含氟物種以不可重複的方式被引入表面層，從而無法達到完美控制引入的劑量且可能不利於良好的製程控制，尤其是當硫的目標劑量(及氟的目標劑量，若有使用時)接近極限劑量(limit dose)時。因此，在指定期間(在此期間介電表面層暴露在含硫氣體形成的電漿中)之前和之後，分別有一段時間讓介電表面層暴露在由氧或氮的活化氣體形成的電漿中，是有利的。
參考圖1a，在製備介電表面層以期將大於3.0 E13 at/cm^2的硫劑量引入此層的步驟之後，為使兩個底材的主要面接觸的步驟，然後是在兩個底材的主要面之間起始及傳播鍵合波的步驟，以便將兩個面接合在一起。
如前文所述，可在製備步驟與接觸步驟之間設有清潔底材主要面的步驟。此清潔步驟可對應於或包括刷洗此表面，同時將液體(諸如去礦質水)傾倒在此表面上。本發明有利的是，清潔步驟施加於兩個底材的主要面，緊接著便將主要面接合起來。
依照另一種方法，如圖1b所示，製備步驟包括透過含硫的氣體電漿來準備電漿活化設備的腔室，一旦腔室已準備好，便在腔室中以含氧或氮的電漿處理至少一個底材的介電表面層。
如圖所示，當腔室中沒有待製備的底材時，透過含硫氣體電漿進行電漿活化。含硫氣體可為與活化氣體(諸如氧或氮)混合的六氟化硫。此子步驟(substep)之目的在於以含硫物種(及視需要地含氟物種)塗佈腔室的內表面，然後在製備步驟後的子步驟中提供的介電表面層的電漿活化期間，此等物種從腔室內表面撕下。調整參數(尤其是含硫氣體的流速、電漿的持續時間及其功率)，以便在電漿活化後的子步驟期間產生足夠的物種並將其摻入表面層。
參考圖1b，依照該方法製備介電表面層的步驟之後，亦進行了使兩個底材的主要面接觸的步驟，然後是在兩個底材的主要面之間起始及傳播鍵合波的步驟，以便將兩個面接合在一起。亦可提供前一方式所述的清潔步驟。
介電表面層有利地為氧化矽層，且可以任何期望的比例將氮摻入其中，或爲氮化矽層。
在上述接合方法的步驟之前、期間、或結束時，當然可對底材施加進一步的步驟，尤其是以分子黏附接合兩個底材而製作出一結構之方法的步驟。
尤其可設想到的是，向接合件施加強化熱處理，以及減少兩個底材中至少一者的厚度以便形成一層的步驟。此厚度的減少可藉由使底材變薄(例如藉由研磨)或藉由斷裂而達成。在此情況下，可設想到通常在接合方法的接觸步驟之前，將輕質物種引入待斷裂的底材中，以期在需要減少厚度的底材中形成易碎的斷裂面。
在本案中，接合方法為層移轉方法的一部分，此方法結束時(參考圖2)可獲得結構1，其包括支撐底材2、介電埋置層3，其有利地為設置在支撐底材2上並與其接觸的氧化矽層或氮化矽層，以及設置在介電埋置層3上並與其接觸的工作層4。
埋置層具有一鍵合界面，其可對應於其與支撐底材2的界面、對應於其與工作層4的界面、或結合到本身厚度中，這取決於該方法是否採用設置在兩個底材其中一者上的單一介電表面層，或設置在兩個底材各主要面上的兩個介電表面層。
介電埋置層3包含大於3.0 E13 at/cm^2的硫劑量，有利地大於3.5 E13 at/cm^2。其可具有大於4.0 E14 at/cm^2的氟劑量。如前所述，當介電埋置層由氧化矽組成時，其可能摻入其他物種，尤其是氮。當這些劑量對應於鍵合界面一側及/或另一側上不超過10 nm厚度的劑量時是有利的。
本發明當然不限於所述實施例，且在不脫離由申請專利範圍定義的本發明範疇的情況下可對其應用實施變化。
儘管本說明書以六氟化硫作為含硫(及氟)氣體的示例，但本發明絕不限於只使用此氣體。可設想到以任何含硫氣體代替，諸如磺醯氟(SO2F2)或四氟亞硫醯(SO2F4)。
依照本發明之製備步驟可應用於形成在一個底材上的單一介電表面層，即使兩個底材皆包括一介電表面層。同理，當每個底材皆設有介電表面層時，本發明的製備步驟可應用於每個底材上。
最後，依照一未詳述的替代方案，含硫物種及含氟物種(若存在)可在其形成期間(例如含矽底材的氧化或氮化期間，或在其沉積期間)被摻入介電表面層。
1:結構
2:支撐底材
3:介電埋置層
4:工作層
本發明之其他特徵及優點將在本發明的實施方式說明中更爲彰顯，該說明係參考所附圖式，其中：圖1a及1b繪示依照本發明之接合方法的兩個示例；圖2繪示可透過本發明之方法獲得的結構。
1:結構
2:支撐底材
3:介電埋置層
4:工作層
Claims (17)
- 一種用於以分子黏附接合兩個底材之方法，每個底材具有一主要面，該兩個底材當中至少一者在其主要面上設有一介電表面層，該方法包括以下步驟： (a)使該兩個底材的主要面接觸，然後； (b)在該兩個底材的主要面之間起始及傳播一鍵合波，以使該些主要面接合在一起； 該方法之特徵在於其包括，在該接觸步驟之前，製備該介電表面層之一步驟，以期將大於3.0 E13 at/cm^2的硫劑量引入該介電表面層。
- 如請求項1之方法，其中該硫劑量大於3.5 E13 at/cm^2。
- 如請求項1或2之方法，其中製備該介電表面層之步驟亦期望將大於4.0 E14 at/cm^2的氟劑量引入該介電表面層。
- 如請求項1或2之方法，其中該製備步驟包括以含硫之氣體電漿，例如含六氟化硫之電漿，活化該介電表面層。
- 如請求項4之方法，其中該電漿亦包括氧或氮。
- 如請求項5之方法，其中該介電表面層的活化時間在15秒至2分鐘之間。
- 如請求項6之方法，其中在整個活化過程中，該介電表面層暴露在氧或氮的電漿中，且在該活化時間的一指定期間內，受控數量的六氟化硫被與所述氧或氮混合。
- 如請求項7之方法，其中在該指定期間之前和之後，分別有一段時間讓該介電表面層暴露在由氧或氮之活化氣體所形成的電漿中。
- 如請求項1或2之方法，其中該製備步驟包括以含硫氣體電漿準備電漿活化設備的腔室，一旦該腔室已準備好，就在該腔室中以含氧或氮的電漿來處理該介電表面層。
- 如請求項1至9任一項之方法，其包括對接合在一起的該兩個底材進行熱處理。
- 如請求項1至10任一項之方法，其中該兩個底材在其主要面那一側設有氧化矽或氮化矽之一介電表面層，且該製備步驟係在每個介電表面層上進行。
- 如請求項1至11任一項之方法，其中該介電表面層由氧化矽組成。
- 如請求項1至12任一項之方法，其包括在該製備步驟及該接觸步驟之間，清潔該兩個底材當中至少一者的主要面之一步驟。
- 一種結構(1)，其包括一支撐底材(2)、設置在該支撐底材(2)上並與其接觸之一介電埋置層(3)，以及設置在該介電埋置層(3)上並與其接觸之一工作層(4)，該結構之特徵在於，該介電埋置層(3)包含大於3.0 E13 at/cm^2的硫劑量。
- 如請求項14之結構(1)，其中該硫劑量大於3.5 E13 at/cm^2。
- 如請求項15之結構(1)，其中該介電埋置層(3)包含大於4.0 E14 at/cm^2的氟劑量。
- 如請求項14至16任一項之結構(1)，其中該介電埋置層由氧化矽組成。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FRFR2203592 | 2022-04-19 | ||
| FR2203592A FR3134650B1 (fr) | 2022-04-19 | 2022-04-19 | Procede d’assemblage de deux substrats par adhesion moleculaire, et structure obtenue par un tel procede |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW202405882A true TW202405882A (zh) | 2024-02-01 |
Family
ID=82385623
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW112113937A TW202405882A (zh) | 2022-04-19 | 2023-04-13 | 以分子黏附接合兩個底材之方法及由此方法獲得之結構 |
Country Status (3)
| Country | Link |
|---|---|
| FR (1) | FR3134650B1 (zh) |
| TW (1) | TW202405882A (zh) |
| WO (1) | WO2023202917A1 (zh) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5407506A (en) * | 1992-06-04 | 1995-04-18 | Alliedsignal Inc. | Reaction bonding through activation by ion bombardment |
| US7109092B2 (en) * | 2003-05-19 | 2006-09-19 | Ziptronix, Inc. | Method of room temperature covalent bonding |
| US7601271B2 (en) | 2005-11-28 | 2009-10-13 | S.O.I.Tec Silicon On Insulator Technologies | Process and equipment for bonding by molecular adhesion |
| FR2911430B1 (fr) * | 2007-01-15 | 2009-04-17 | Soitec Silicon On Insulator | "procede de fabrication d'un substrat hybride" |
| FR2990054B1 (fr) | 2012-04-27 | 2014-05-02 | Commissariat Energie Atomique | Procede de collage dans une atmosphere de gaz presentant un coefficient de joule-thomson negatif. |
-
2022
- 2022-04-19 FR FR2203592A patent/FR3134650B1/fr active Active
-
2023
- 2023-04-12 WO PCT/EP2023/059486 patent/WO2023202917A1/fr unknown
- 2023-04-13 TW TW112113937A patent/TW202405882A/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| FR3134650A1 (fr) | 2023-10-20 |
| FR3134650B1 (fr) | 2024-03-01 |
| WO2023202917A1 (fr) | 2023-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101298859B1 (ko) | 저온 결합 방법 및 결합된 구조 | |
| JP4927080B2 (ja) | 厚い絶縁層の粗さを減少させるための方法 | |
| KR102658526B1 (ko) | 산화물 단결정 박막을 구비한 복합 웨이퍼의 제조 방법 | |
| TWI713123B (zh) | 具備氧化物單結晶薄膜之複合晶圓之製造方法 | |
| JP2001525991A (ja) | 制御された劈開プロセス | |
| WO2014017369A1 (ja) | ハイブリッド基板の製造方法及びハイブリッド基板 | |
| TW200915480A (en) | Method for manufacturing soi wafer | |
| WO2014153923A1 (zh) | 薄膜和制造薄膜的方法 | |
| TWI796735B (zh) | 將薄層轉移到提供有電荷捕捉層的載體基板之方法 | |
| WO2007091639A1 (ja) | Ｓｏｉ基板の製造方法 | |
| JP6648346B1 (ja) | 圧電性材料基板と支持基板との接合体 | |
| US20100130021A1 (en) | Method for processing a silicon-on-insulator structure | |
| JP2013175787A (ja) | 多層結晶構造体の製造方法 | |
| JP7402112B2 (ja) | 圧電性単結晶膜を備えた複合基板の製造方法 | |
| WO2014017368A1 (ja) | Ｓｏｓ基板の製造方法及びｓｏｓ基板 | |
| JP2013516767A5 (zh) | ||
| TW498462B (en) | Method for the formation of a thin optical crystal layer overlying a low dielectric constant substrate | |
| TW202405882A (zh) | 以分子黏附接合兩個底材之方法及由此方法獲得之結構 | |
| WO2010067516A1 (ja) | Ｓｏｉウェーハの製造方法 | |
| JP7274631B2 (ja) | 絶縁体上半導体構造の製造方法 | |
| CN115915899A (zh) | 一种优化注入颗粒的复合薄膜及其制备方法 | |
| JP5179401B2 (ja) | 貼り合わせウェーハ及びその製造方法 | |
| JPS61240638A (ja) | 半導体装置の製法 | |
| TW202234472A (zh) | 複合晶圓及其製造方法 | |
| CN114164497A (zh) | 一种铁电晶体的化学反应式薄膜剥离方法 |