TW202404261A - 時脈信號的頻率偵測裝置及其偵測方法 - Google Patents

時脈信號的頻率偵測裝置及其偵測方法 Download PDF

Info

Publication number
TW202404261A
TW202404261A TW111124985A TW111124985A TW202404261A TW 202404261 A TW202404261 A TW 202404261A TW 111124985 A TW111124985 A TW 111124985A TW 111124985 A TW111124985 A TW 111124985A TW 202404261 A TW202404261 A TW 202404261A
Authority
TW
Taiwan
Prior art keywords
signal
sampling
frequency
detection device
frequency detection
Prior art date
Application number
TW111124985A
Other languages
English (en)
Other versions
TWI820783B (zh
Inventor
劉興羽
賴俊宇
Original Assignee
華邦電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華邦電子股份有限公司 filed Critical 華邦電子股份有限公司
Priority to TW111124985A priority Critical patent/TWI820783B/zh
Application granted granted Critical
Publication of TWI820783B publication Critical patent/TWI820783B/zh
Publication of TW202404261A publication Critical patent/TW202404261A/zh

Links

Images

Landscapes

  • Measurement Of Current Or Voltage (AREA)
  • Manipulation Of Pulses (AREA)
  • Measuring Frequencies, Analyzing Spectra (AREA)
  • Geophysics And Detection Of Objects (AREA)
  • Burglar Alarm Systems (AREA)

Abstract

一種時脈信號的頻率偵測裝置及其偵測方法。時脈信號的頻率偵測裝置包括脈波信號產生器、取樣信號產生器、延遲器以及取樣電路。脈波信號產生器偵測時脈信號的多個轉態緣，並根據時脈信號的轉態緣來產生脈波信號。取樣信號產生器基於命令信號，根據脈波信號上的脈衝來產生取樣信號。延遲器延遲命令信號以產生延遲命令信號。取樣電路根據取樣信號來取樣延遲命令信號以產生偵測結果。

Description

時脈信號的頻率偵測裝置及其偵測方法
本發明是有關於一種時脈信號的頻率偵測裝置及其偵測方法，且特別是有關於一種不需要參考時脈信號的時脈信號的頻率偵測裝置及其偵測方法發明名稱。
在記憶體電路中，使用者可針對記憶體電路進行不同頻率的讀取動作。而在高頻的讀取動作中，記憶體電路須提高感測放大器以及電荷泵電路的操作電流，來因應高速的讀取動作。然而，在低頻的讀取動作中，若維持感測放大器以及電荷泵電路的高操作電流，則會產生電流上的浪費。
本發明提供一種時脈信號的頻率偵測裝置及其偵測方法，可不需要額外的參考時脈信號，有效的偵測出時脈信號的頻率。
本發明的時脈信號的頻率偵測裝置包括脈波信號產生器、取樣信號產生器、延遲器以及取樣電路。脈波信號產生器偵測時脈信號的多個轉態緣，並根據時脈信號的轉態緣來產生脈波信號。取樣信號產生器基於命令信號，根據脈波信號上的脈衝中的多個來產生取樣信號。延遲器延遲命令信號以產生延遲命令信號。取樣電路根據取樣信號來取樣延遲命令信號以產生偵測結果。
本發明的時脈信號的頻率偵測方法包括：偵測時脈信號的多個轉態緣，並根據時脈信號的轉態緣來產生脈波信號；基於命令信號，根據脈波信號上的脈衝中的多個來產生取樣信號；延遲命令信號以產生延遲命令信號；以及，根據取樣信號來取樣延遲命令信號以產生偵測結果。
基於上述，本發明透過延遲器來延遲命令信號，透過取樣信號產生器以根據基於時脈信號的轉態緣所產生的脈波信號來產生取樣信號，並透過取樣信號來針對延遲命令信號進行取樣，可以有效獲知時脈信號的頻率是否過慢。本發明的頻率偵測裝置不需要額外接收參考時脈信號，可降低因參考時脈信號的轉態緣所產生的功率消耗，並可降低所需的電路面積。並且，對應時脈信號的頻率偵測結果，後續的電路（例如記憶體電路）可對應調整例如電荷泵電路的工作時脈，以及位址解碼器的工作偏壓，可有效減低電路整體的功率消耗。
請參照圖1，頻率偵測裝置100包括脈波信號產生器110、取樣信號產生器120、延遲器130以及取樣電路140。脈波信號產生器110接收時脈信號CLK。脈波信號產生器110用以偵測時脈信號CLK的多個轉態緣，並根據時脈信號CLK的轉態緣來產生脈波信號CKIN。其中，時脈信號CLK可以是使用者由外部進行輸入，並作為針對頻率偵測裝置100後的核心電路（例如記憶體電路）進行存取動作的工作時脈。
在本實施例中，脈波信號產生器110可針對時脈信號CLK的多個上升緣，或者偵測時脈信號CLK的多個下降緣。並對應時脈信號CLK的上升緣（或下降緣），來在脈波信號CKIN中產生多個脈衝。具體說明，脈波信號產生器110可以是一個單擊電路（one shot circuit），並針對時脈信號CLK以及時脈信號CLK的反向信號來進行邏輯運算，可產生脈波信號CKIN。
細節上，當脈波信號產生器110針對時脈信號CLK以及時脈信號CLK的反向信號來進行及（AND）邏輯運算時，脈波信號產生器110可對應時脈信號CLK的多個上升緣，來在脈波信號CKIN上產生多個脈衝。另外，當脈波信號產生器110針對時脈信號CLK以及時脈信號CLK的反向信號來進行反或（NOR）邏輯運算時，脈波信號產生器110可對應時脈信號CLK的多個下降緣，來在脈波信號CKIN上產生多個脈衝。
在另一方面，取樣信號產生器120耦接至脈波信號產生器110。取樣信號產生器120可接收命令信號READS以及脈波信號產生器110所產生的脈波信號CKIN。在執行頻率偵測動作中的一設定時間區間中，命令信號READS可被設定為一第一邏輯值，取樣信號產生器120則可基於命令信號READS，根據脈波信號CKIN上的脈衝中的多個來產生取樣信號SS。
具體說明，在當命令信號READS被設定為第一邏輯值後，取樣信號產生器120可對應脈波信號CKIN的第M個脈衝，來產生被致能的取樣信號SS。其中，上述的M可以是大於1的任意正整數，並可由設計者依據實際需求來進行設定。
延遲器130耦接至取樣信號產生器120。延遲器130可接收命令信號READS，並透過對命令信號READS進行延遲來產生延遲命令信號DS。取樣電路140則耦接至延遲器130以及取樣信號產生器120。取樣電路140接收延遲命令信號DS以及取樣信號SS。取樣電路140並透過取樣信號SS來對延遲命令信號DS進行取樣，以產生偵測結果SLOWCLK。其中，延遲器130可根據一個預設的延遲時間來針對命令信號READS進行延遲，並可使延遲命令信號DS的轉態時間點被推遲。
在本實施例中，若時脈信號CLK過慢時，根據時脈信號CLK的轉態緣所產生的脈波信號CKIN的頻率同樣也會過慢。因此，根據脈波信號CKIN的特定脈衝所產生的取樣信號SS的取樣時間點可落於延遲命令信號DS的轉態時間點的後面。如此一來，取樣電路140可產生等於第一邏輯值的偵測結果SLOWCLK，並表示使用者輸入的時脈信號CLK的頻率過慢。
在上述的說明中，第一邏輯值可以為邏輯值1，第二邏輯值則可以為邏輯值0。或者，在其他實施例中，第一邏輯值可以為邏輯值0，第二邏輯值則可以為邏輯值1。
相對的，若時脈信號CLK未過慢時，根據脈波信號CKIN的特定脈衝所產生的取樣信號SS的取樣時間點可落於延遲命令信號DS的轉態時間點的前面。如此一來，取樣電路140可產生不等於第一邏輯值（例如等於第二邏輯值）的偵測結果SLOWCLK，並表示使用者輸入的時脈信號CLK的頻率未過慢。
也就是說，當偵測結果SLOWCLK等於第一邏輯值時的時脈信號CLK的第一偵測頻率可高於當偵測結果SLOWCLK等於第二邏輯值時的時脈信號CLK的第二偵測頻率。
以下請參照圖2，頻率偵測裝置200包括脈波信號產生器210、取樣信號產生器220、延遲器230以及取樣電路240。脈波信號產生器210透過及閘AD1以接收時脈信號CLK。其中，及閘AD1另接收致能信號EN，並在當致能信號EN為邏輯值0時，遮斷使脈波信號產生器210無法接收到時脈信號CLK，此時脈波信號產生器210不執行動作。在當致能信號EN為邏輯值1時，脈波信號產生器210可接收到時脈信號CLK，並根據時脈信號CLK的轉態緣來產生脈波信號CKIN。
取樣信號產生器220包括多個正反器DFF1~DFF3。各個正反器DFF1~DFF3具有資料端D、時脈端CK、輸出端Q以及反向輸出端QB。其中，第一級的正反器DFF1的資料端D接收命令信號READS；正反器DFF1~DFF3的時脈端CK均接收脈波信號CKIN；正反器DFF1的輸出端Q耦接至次級的正反器DFF2的資料端D；正反器DFF2的輸出端Q耦接至次級的正反器DFF3的資料端D；正反器DFF1的反向輸出端QB則產生信號dRB；正反器DFF2的輸出端Q則產生取樣信號SS。其中，信號dRB可以為命令信號READS的反向並加上一個時間延遲。正反器DFF1可以執行命令信號READS對應脈波信號CKIN上的脈衝的同步動作。
在本實施例中，正反器DFF2可在命令信號READS轉態為第一邏輯值後，對應脈波信號CKIN上的第二個脈衝使取樣信號SS被致能（轉態為第一邏輯值）。
延遲器230接收信號dRB以及致能信號EN，在當致能信號EN為邏輯值0時，延遲器230不被啟動；相對的，在當致能信號EN為邏輯值1時，延遲器230可被啟動。延遲器230可針對信號dRB進行延遲，並產生延遲命令信號DS。
取樣電路240由正反器DFF4來建構，正反器DFF4的資料端D接收延遲命令信號DS，正反器DFF4的時脈端CK接收取樣信號SS。如此一來，正反器DFF4可透過取樣信號SS來對延遲命令信號DS進行取樣，以產生偵測結果SLOWCLK。
附帶一提的，在本實施例中，正反器DFF4可透過反向輸出端QB以及反向器IV2來產生偵測結果SLOWCLK。在其他實施例中，正反器DFF4也可透過反向輸出端QB來直接產生偵測結果SLOWCLK。
在此可以發現，本發明的頻率偵測裝置200透過使取樣電路240以針對取樣信號SS來對延遲命令信號DS進行取樣，可快速的產生偵測結果SLOWCLK，對應於使用者所提供的時脈信號CLK的頻率變化，可達到快速反應的效果。
此外，頻率偵測裝置200另包括反或閘NO1以及反向器IV1。反向器IV1接收信號DET，反或閘NO1則接收反向器IV1的輸出信號以及晶片選擇信號CSB。其中，當晶片選擇信號CSB以及反向器IV1的輸出信號的其中之一為邏輯值1時，反或閘NO1可產生輸出信號CSBb以使取樣信號產生器220以及取樣電路240被重置。其中，當反向器IV1的輸出信號為邏輯值0時，輸出信號CSBb可以為反向晶片選擇信號。
頻率偵測裝置200還包括反或閘NO2。反或閘NO2接收正反器DFF3輸出端Q的輸出信號以及晶片選擇信號CSB，並產生致能信號EN。
以下請同步參照圖2、圖3A以及圖3B，圖3A為時脈信號CLK未發生過慢現象的頻率偵測動作的波形圖，其中，在當命令信號READS在設定時間區間TS1中被設定為一第一邏輯值（例如為邏輯值1）時，脈波信號產生器210根據時脈信號CLK的上升緣以產生具有多個脈衝的脈波信號CKIN。脈波信號CKIN的第一個脈衝可使正反器DFF1的輸出端Q產生為邏輯值1的信號Q1，正反器DFF2並根據脈波信號CKIN的第二個脈衝以在輸出端Q產生取樣信號SS。另一方面，延遲器230根據延遲正反器DFF1的反向輸出端QB所提供的信號dRB以產生延遲命令信號DS，其中延遲命令信號DS與信號Q1的上升緣間距有延遲時間dT。
並且，取樣電路240根據取樣信號SS來對延遲命令信號DS進行取樣。在圖3A中，取樣電路240根據取樣信號SS來取樣延遲命令信號DS可產生等於邏輯值0的偵測結果SLOWCLK，並表示時脈信號CLK的頻率非為過慢的現象。
附帶一提的，在重置時間期間RSTT1中，晶片選擇信號CSB可被拉高，並使取樣信號產生器220以及取樣電路240被重置。並在晶片選擇信號CSB重新被拉低後，頻率偵測裝置200可執行下一次的頻率偵測動作。
在此請注意，延遲時間dT可根據所要判斷的時脈信號CLK的頻率是為過的容許值來進行設定。其中，若可容許的時脈信號CLK的頻率為過慢的容許值較高時，延遲器230可提相對大的延遲時間dT；相對的，若可容許的時脈信號CLK的頻率為過慢的容許值較低時，延遲器230可提相對小的延遲時間dT。
圖3B為時脈信號CLK發生過慢現象的頻率偵測動作的波形圖，其中，在當命令信號READS在設定時間區間TS2中被設定為一第一邏輯值（例如為邏輯值1）時，脈波信號產生器210根據時脈信號CLK的上升緣以產生具有多個脈衝的脈波信號CKIN。脈波信號CKIN的第一個脈衝可使正反器DFF1的輸出端Q產生為邏輯值1的信號Q1，正反器DFF2並根據脈波信號CKIN的第二個脈衝以在輸出端Q產生取樣信號SS。另一方面，延遲器230根據延遲正反器DFF1的反向輸出端QB所提供的信號dRB以產生延遲命令信號DS，其中延遲命令信號DS與信號Q1的上升緣間距有延遲時間dT。
並且，取樣電路240根據取樣信號SS來對延遲命令信號DS進行取樣。在圖3B，取樣電路240根據取樣信號SS來取樣延遲命令信號DS可產生等於邏輯值1的偵測結果SLOWCLK，並表示時脈信號CLK的頻率為過慢的現象。
同樣的，在重置時間期間RSTT2中，晶片選擇信號CSB可被拉高，並使取樣信號產生器220以及取樣電路240被重置。並在晶片選擇信號CSB重新被拉低後，頻率偵測裝置200可執行下一次的頻率偵測動作。
以下請參照圖4，延遲器400包括比較電路410以及參考電壓產生器420。比較電路410包括差動對412、主動負載411以及電流源413。差動對412的第一端接收信號A1，第二端則接收參考電壓VR。延遲器400的輸入級可包括串接的反向器IV41、IV42以及電阻R1、R2。信號A1可以透過延遲信號dRB來產生，其中信號A1可以為命令信號的反向延遲信號。在差動對412的第一端上，並耦接電晶體M1以及電容C1。其中電晶體M1串接在差動對412的第一端與電源電壓VP1間，電容C1則串接在差動對412的第一端與電源電壓VSS間。電源電壓VP1可以為操作電源，電源VSS則可以為參考接地電源。
電晶體M1的控制端接收為反向晶片選擇信號的輸出信號CSBb，並在當輸出信號CSBb等於邏輯值0時，可使延遲器400不動作。
另外，參考電壓產生器420包括電阻R3以及R4。電阻R3以及R4相互串接於電源電壓VP2以及電源電壓VSS間，並形成分壓電路。參考電壓產生器420透過分壓電源電壓VP2以產生參考電壓VR，其中電源電壓VP2可以等於或不等於電源電壓VP1，且參考電壓VR可以等於電源電壓VP2的一半。
在本實施例中，延遲器400透過使命令信號的反向延遲信號與參考電壓VR比較來產生延遲效果，來取代利用多個反向器來提供延遲效果。藉此，延遲器400中不會因多個反向器的頻繁的轉態動作而產生功率消耗，可達到節能減碳的目的。
附帶一提的，比較電路410的電流源413偏壓於電源電壓RVPP，可提供穩定的偏壓電流。
以下請參照圖5，頻率偵測裝置500包括脈波信號產生器510、取樣信號產生器520、延遲器530以及取樣電路540。本實施例的頻率偵測裝置500與前述的頻率偵測裝置200大致相同，相關的動作細節在此不多贅述。與頻率偵測裝置200不同的，在頻率偵測裝置500中，取樣信號產生器520可包括多個正反器（例如N個，N為正整數）DFF1~DFFN。其中，設計者可根據實際的應用需求來選擇正反器DFF2~DFFN-1中的任一個來產生取樣信號SS，沒有特定的限制。
此外，在本實施例中，取樣電路540可利用正反器DFFN+1來建構。
附帶一提的，在本實施例中，頻率偵測裝置500可應用於記憶體電路中，並在執行讀取動作時，進行使用者輸入的時脈信號CLK的頻率偵測動作。因此，頻率偵測裝置500所根據的命令信號READS可以為針對記憶體電路所執行的資料讀取命令。當然，頻率偵測裝置500也可搭配其他種類的命令信號來執行頻率偵測動作，並沒有固定的限制。
在本實施例中，在當時脈信號的頻率被偵測出過慢時，後續的電路（例如記憶體電路）可對應調整例如電荷泵電路的工作時脈，以及位址解碼器的工作偏壓。如此一來可有效減低電路整體的功率消耗，並有效提升整體電路的工作效益。
以下請參照圖6，在步驟S610中，針對時脈信號的多個轉態緣進行偵測，並根據時脈信號的轉態緣來產生脈波信號。步驟S620中，則基於命令信號，根據脈波信號上的脈衝中的多個來產生取樣信號。並且，在步驟S630中，延遲該命令信號以產生延遲命令信號。在步驟S640中，則根據取樣信號來取樣延遲命令信號以產生偵測結果。
關於上述步驟的實施細節，在前述的多個實施例及實施方式已有詳細的說明，在此不多贅述。
綜上所述，本發明的時脈信號的頻率偵測裝置根據時脈信號的轉態緣來產生脈波信號，並根據脈波信號來產生取樣信號。取樣信號用以針對延遲命令信號來進行取樣，並藉此獲知時脈信號的頻率是否過慢。本發明的頻率偵測裝置不需要參考時脈信號，可有效減低所需要的消耗功率，並降低電路面積。另外，本發明透過取樣電路根據取樣信號來對延遲命令信號來進行取樣，可快速的獲得時脈信號的頻率狀態，提升反應速率。
100、200、500:頻率偵測裝置 110、210、510:脈波信號產生器 120、220、520:取樣信號產生器 130、230、400、530:延遲器 140、240、540:取樣電路 CKIN:脈波信號 CLK:時脈信號 DS:延遲命令信號 READS:命令信號 SLOWCLK:偵測結果 SS:取樣信號 AD1:及閘 EN:致能信號 DFF1~DFFN+1:正反器 D:資料端 Q:輸出端 CK:時脈端 QB:反向輸出端 dRB、DET、Q1:信號 CSB:晶片選擇信號 IV1~IV3:反向器 NO2:反或閘 dT:延遲時間 TS1、TS2:設定時間區間 NO2、NO1:反或閘 CSBb:輸出信號 410:比較電路 420:參考電壓產生器 412:差動對 411:主動負載 413:電流源 VR:參考電壓 M1:電晶體 R1~R4:電阻 C1:電容 VP1、VP2、VSS、RVPP:電源電壓 S610~S640:步驟
圖1繪示本發明一實施例的時脈信號的頻率偵測裝置的示意圖。 圖2繪示本發明另一實施例的時脈信號的頻率偵測裝置的電路圖。 圖3A以及圖3B繪示本發明實施例的頻率偵測裝置的頻率偵測動作的波形圖。 圖4繪示本發明實施例的頻率偵測裝置的延遲器的實施方式的示意圖。 圖5繪示本發明另一實施例的時脈信號的頻率偵測裝置的電路圖。 圖6繪示本發明一實施例的時脈信號的頻率偵測動作的流程圖。
100:頻率偵測裝置
110:脈波信號產生器
120:取樣信號產生器
130:延遲器
140:取樣電路
CKIN:脈波信號
CLK:時脈信號
DS:延遲命令信號
READS:命令信號
SLOWCLK:偵測結果
SS:取樣信號

Claims (17)

  1. 一種時脈信號的頻率偵測裝置，包括： 一脈波信號產生器，偵測該時脈信號的多個轉態緣，並根據該時脈信號的該些轉態緣來產生一脈波信號； 一取樣信號產生器，基於一命令信號，根據該脈波信號上的該些脈衝中的多個來產生一取樣信號； 一延遲器，延遲該命令信號以產生一延遲命令信號；以及 一取樣電路，根據該取樣信號來取樣該延遲命令信號以產生一偵測結果。
  2. 如請求項1所述的頻率偵測裝置，其中該脈波信號產生器為一單擊電路，根據該時脈信號的多個上升緣來產生該脈波信號上的該些脈衝。
  3. 如請求項1所述的頻率偵測裝置，其中該取樣信號產生器包括多個正反器，該些正反器的多個時脈端接收該脈波信號，各該正反器的輸出端耦接至下一級的各該正反器的資料端，第一級的正反器的資料端接收該命令信號，最後一級的正反器的輸出端產生一致能信號。
  4. 如請求項3所述的頻率偵測裝置，其中第二級至最後一級的正反器的其中之一者的輸出端產生該取樣信號。
  5. 如請求項3所述的頻率偵測裝置，其中該脈波信號產生器以及該延遲器根據該致能信號以被啟動。
  6. 如請求項3所述的頻率偵測裝置，其中該第一級的正反器的輸出端並傳輸該命令信號的一反向延遲信號。
  7. 如請求項6所述的頻率偵測裝置，其中該延遲器包括： 一比較電路，根據比較該命令信號的該反向延遲信號與一參考電壓來產生該延遲命令信號；以及 一參考電壓產生器，用以產生該參考電壓。
  8. 如請求項7所述的頻率偵測裝置，其中該延遲器更包括： 一電晶體，耦接在一第一電源電壓與該比較電路接收該命令信號的該反向延遲信號的端點間，受控於一反向晶片選擇信號；以及 一電容，耦接在該比較電路接收該命令信號的該反向延遲信號的端點與一第二電源電壓間。
  9. 如請求項7所述的頻率偵測裝置，其中該比較電路包括： 一差動對，分別接收該命令信號的該反向延遲信號與該參考電壓； 一主動負載，耦接在該差動對與一第一電源電壓間；以及 一電流源，耦接在該差動對與一第二電源電壓間。
  10. 如請求項7所述的頻率偵測裝置，其中該參考電壓產生器包括： 一分壓電路，接收一第三電源電壓，分壓該第三電源電壓以產生該參考電壓。
  11. 如請求項1所述的頻率偵測裝置，其中該取樣電路包括： 一正反器，具有資料端以接收該延遲命令信號，該正反器的時脈端接收該取樣信號，該正反器的輸出端產生該偵測結果。
  12. 如請求項1所述的頻率偵測裝置，其中該取樣信號產生器以及該取樣電路根據一晶片選擇信號以執行重置動作。
  13. 如請求項12所述的頻率偵測裝置，其中當該樣信號產生器以及該取樣電路執行重置動作時，該脈波信號產生器以及該延遲器停止動作。
  14. 一種時脈信號的頻率偵測方法，包括： 偵測該時脈信號的多個轉態緣，並根據該時脈信號的該些轉態緣來產生一脈波信號； 基於一命令信號，根據該脈波信號上的該些脈衝中的多個來產生一取樣信號； 延遲該命令信號以產生一延遲命令信號；以及 根據該取樣信號來取樣該延遲命令信號以產生一偵測結果。
  15. 如請求項14所述的頻率偵測方法，其中根據該時脈信號的該些轉態緣來產生該脈波信號的步驟包括： 根據該時脈信號的多個上升緣來產生該脈波信號上的該些脈衝。
  16. 如請求項14所述的頻率偵測方法，根據該脈波信號上的該些脈衝中的多個來產生該取樣信號的步驟包括： 根據該脈波信號上的該些脈衝中來依序延遲該命令信號以產生該取樣信號。
  17. 如請求項14所述的頻率偵測方法，更包括： 在一偵測動作中，在一設定時間區間中設定該命令信號為一第一邏輯值； 當產生的該偵測結果等於一第二邏輯準位時，該偵測結果指示該時脈信號的頻率為一第一偵測頻率；以及 當產生的該偵測結果等於該第二邏輯值時，該偵測結果指示該時脈信號的頻率為一第二偵測頻率， 其中該第一偵測頻率高於該第二偵測頻率，該第一邏輯值為該第二邏輯值的反向。
TW111124985A 2022-07-04 2022-07-04 時脈信號的頻率偵測裝置及其偵測方法 TWI820783B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW111124985A TWI820783B (zh) 2022-07-04 2022-07-04 時脈信號的頻率偵測裝置及其偵測方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111124985A TWI820783B (zh) 2022-07-04 2022-07-04 時脈信號的頻率偵測裝置及其偵測方法

Publications (2)

Publication Number Publication Date
TWI820783B TWI820783B (zh) 2023-11-01
TW202404261A true TW202404261A (zh) 2024-01-16

Family

ID=89722181

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111124985A TWI820783B (zh) 2022-07-04 2022-07-04 時脈信號的頻率偵測裝置及其偵測方法

Country Status (1)

Country Link
TW (1) TWI820783B (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI236219B (en) * 2004-06-30 2005-07-11 Chung Shan Inst Of Science Dual-edge pulse detecting circuit
KR100694125B1 (ko) * 2005-06-10 2007-03-12 삼성전자주식회사 위상 동기 루프 회로에서의 주파수 검출기 및 주파수 에러검출 방법
TWI332322B (en) * 2006-12-12 2010-10-21 Realtek Semiconductor Corp Sample circuit and sample method thereof
US8502609B2 (en) * 2011-06-10 2013-08-06 Broadcom Corporation Reference-less frequency detector
EP4012423B1 (en) * 2020-08-20 2023-06-07 Changxin Memory Technologies, Inc. Detection circuit and detection method

Also Published As

Publication number Publication date
TWI820783B (zh) 2023-11-01

Similar Documents

Publication Publication Date Title
US6812799B2 (en) Synchronous mirror delay (SMD) circuit and method including a ring oscillator for timing coarse and fine delay intervals
US7969802B2 (en) Apparatus and method of generating output enable signal for semiconductor memory apparatus
JP2563712Y2 (ja) 周波数２倍器
US7868706B2 (en) Oscillator device and methods thereof
US6198327B1 (en) Pulse generator with improved high speed performance for generating a constant pulse width
JP2001005554A (ja) 半導体装置及びタイミング制御回路
JP3335537B2 (ja) 半導体集積回路
US7030671B2 (en) Circuit for controlling pulse width
JP2012227779A (ja) 半導体装置
KR101666590B1 (ko) 글리치 프리 및 파워 세이빙 기능을 갖는 시프트 레지스터 회로
KR19980033265A (ko) 온칩 확인을 이용한 반도체 장치 최적화 방법 및 장치
US9065456B2 (en) Semiconductor device having DLL circuit
TWI820783B (zh) 時脈信號的頻率偵測裝置及其偵測方法
JP3573687B2 (ja) データ一時記憶装置
JP3827749B2 (ja) 並列出力データ経路を有する同期メモリ
US20240036090A1 (en) Frequency detection device for clock signal and detection method thereof
US7768866B2 (en) Method and system for preventing noise disturbance in high speed, low power memory
CN117471165A (zh) 时钟信号的频率检测装置及其检测方法
US7098695B2 (en) Dynamic-to-static logic converter
TWI511156B (zh) 參考記憶胞的偏壓產生器及偏壓提供方法
CN210201800U (zh) 一种不存在高电平交集的反相检测时钟发生电路
JP4695415B2 (ja) 遅延回路
JP3468505B2 (ja) 半導体装置の入出力回路
US20020184468A1 (en) High speed address sequencer
JPH1065514A (ja) クロック駆動回路