TW202401860A - 壓電體、積層構造體、電子器件、電子機器及其製造方法 - Google Patents

壓電體、積層構造體、電子器件、電子機器及其製造方法 Download PDF

Info

Publication number
TW202401860A
TW202401860A TW112109206A TW112109206A TW202401860A TW 202401860 A TW202401860 A TW 202401860A TW 112109206 A TW112109206 A TW 112109206A TW 112109206 A TW112109206 A TW 112109206A TW 202401860 A TW202401860 A TW 202401860A
Authority
TW
Taiwan
Prior art keywords
film
laminated structure
epitaxial
compound
electronic device
Prior art date
Application number
TW112109206A
Other languages
English (en)
Inventor
木島健
Original Assignee
日商蓋亞尼克斯股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商蓋亞尼克斯股份有限公司 filed Critical 日商蓋亞尼克斯股份有限公司
Publication of TW202401860A publication Critical patent/TW202401860A/zh

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/04—Treatments to modify a piezoelectric or electrostrictive property, e.g. polarisation characteristics, vibration characteristics or mode tuning
    • H10N30/045—Treatments to modify a piezoelectric or electrostrictive property, e.g. polarisation characteristics, vibration characteristics or mode tuning by polarising
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/076—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by vapour phase deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/079—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing using intermediate layers, e.g. for growth control
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本發明的課題在於提供具有良好的遲滯特性的壓電體、包含前述壓電體的積層構造體、電子器件、電子機器及可在工業上有利地得到此等的製造方法。本發明的解決手段係在結晶基板上至少形成化合物膜，接著積層包含結晶性化合物的磊晶膜，再直接或隔著其他的層，在前述磊晶膜上積層由導電性金屬所構成的單結晶膜，之後，直接或隔著其他的層，在前述單結晶膜上積層壓電膜時，在其過程中，利用前述化合物膜中的化合物元素形成前述磊晶膜而藉此進行前述磊晶膜的積層，且以濺鍍法進行前述壓電膜的積層，而得到對應於施加電壓的極化量的遲滯的中心偏移到正的施加電壓側，且施加電壓0V時之殘留極化Pr+為20μC/cm2以上的壓電體。

Description

壓電體、積層構造體、電子器件、電子機器及其製造方法
本發明係關於壓電體、積層構造體、電子器件、電子機器及此等壓電體、積層構造體、電子器件、電子機器的製造方法。
由壓電性優，介電性強的鋯鈦酸鉛(Pb(Zr,Ti)O3)(以下亦有稱為PZT的情形)構成的薄膜係發揮其強介電性，而應用於非揮發性記憶體(FeRAM)等記憶體元件、噴墨頭、加速度感測器等微電機系統(Micro Electro Mechanical Systems；MEMS)領域。
近年來，在配向為密勒指數(100)的Si基板上隔著配向為(200)的ZrO2膜等形成配向為(200)的Pt膜，藉此在Pt膜上形成壓電特性良好的壓電體膜的相關技術受到探討(專利文獻1)。然而，交界面的密著性、結晶性等仍不理想，例如有缺陷較多、容易產生電場印記(imprint)、施加電壓時容易失去極化、無法得到良好遲滯(hysteresis)特性等問題。因此， 希望能夠有可得到例如對應於施加電壓的極化量的遲滯的中心偏移到正的施加電壓側，且施加電壓0V時之殘留極化Pr+為20μC/cm2以上之可靠性高且良好的遲滯特性，可更提高壓電體膜的壓電特性的方案。
[先前技術文獻]
[專利文獻]
[專利文獻1]日本專利公開公報特開2015-154015號
本發明的目的在於提供具有良好的遲滯特性的壓電體、包含前述壓電體的積層構造體、電子器件、電子機器及可在工業上有利地得到此等壓電體、積層構造體、電子器件、電子機器的製造方法。
本案發明人為了達成上述目的進行深入研究，結果得知在結晶基板上至少形成化合物膜，接著積層包含結晶性化合物的磊晶層，再直接或隔著其他的層，在前述磊晶膜上積層由導電性金屬所構成的單結晶膜，之後，直接或隔著其他的層，在前述單結晶膜上積層壓電膜時，在其過程中，利用前述化合物膜中的化合物元素形成前述磊晶膜而藉此進行前述磊晶膜的積層時，若以蒸鍍法或濺鍍法進行前述壓電膜的積層，則可容易地得到對應於施加電壓的極化量的遲滯的中心偏移施加電壓100至300V的 範圍的壓電體，且得到的壓電體沒有電場印記等問題而具有非常良好的遲滯特性等，而發現如此的壓電體及其製造方法可一舉解決上述以往問題。
本案發明人在得知上述見解後，更進一步研究探討而完成本發明。
亦即，本發明係有關於以下的發明。
[1]一種壓電體，對應於施加電壓的極化量的遲滯的中心偏移到正的施加電壓側，且施加電壓0V時之殘留極化Pr+為20μC/cm2以上。
[2]前述[1]所述之壓電體中，對應於施加電壓的極化量的遲滯的中心係偏移施加電壓100至300V的範圍。
[3]前述[1]或[2]所述之壓電體中，施加電壓0V時之殘留極化Pr+為75μC/cm2以上。
[4]前述[1]至[3]中任一項所述之壓電體中，施加電壓0V時之殘留極化Pr+及Pr-的絕對值大致相同。
[5]前述[1]至[4]中任一項所述之壓電體，其係PZT系壓電體。
[6]一種積層構造體的製造方法，係在結晶基板上至少形成化合物膜，接著積層包含結晶性化合物的磊晶膜，再直接或隔著其他的層，在前述磊晶膜上積層由導電性金屬所構成的單結晶膜，之後，直接或隔著其他的層，在前述單結晶膜上積層壓電膜，其中，利用前述化合物膜中的化合物元素形成前述磊晶膜而藉此進行前述磊晶膜的積層，且以濺鍍法進行前述壓電膜的積層。
[7]前述[6]所述之製造方法中，在利用了前述化合物膜中的化合物元素之後，導入化合物元素氣體，而在前述化合物元素氣體的存在下進行前述磊晶膜的成膜。
[8]一種積層構造體，係至少包含：結晶基板、含有結晶性化合物的磊晶膜、電極、及壓電體，前述壓電體係前述[1]至[5]中任一項所述之壓電體，前述磊晶膜係將積層於前述結晶基板上的化合物膜中的化合物元素併入到前述結晶性化合物而成者。
[9]前述[8]所述之積層構造體中，前述磊晶膜係構成緩衝層的一部分或全部且作為結晶成長用基板。
[10]一種壓電元件，係包含積層構造體，前述積層構造體為前述[8]或[9]所述之積層構造體。
[11]一種壓電元件的製造方法，係使用積層構造體，前述積層構造體為前述[8]或[9]所述之積層構造體。
[12]一種電子器件，係包含積層構造體，前述積層構造體為前述[8]或[9]所述之積層構造體。
[13]前述[12]所述之電子器件，其係壓電器件。
[14]一種電子器件的製造方法，係使用積層構造體製造電子器件，前述積層構造體為前述[8]或[9]所述之積層構造體。
[15]一種電子機器，係包含電子器件，前述電子器件為前述[13]或[14]所述之電子器件。
[16]一種電子機器的製造方法，係使用積層構造體或電子器件而製造電子機器，前述積層構造為前述[8]或[9]所述之積層構造體體，前述電子器件為前述[13]或[14]所述之電子器件。
[17]一種系統，係包含電子機器，前述電子機器為前述[15]所述之電子機器。
[18]前述[8]所述之積層構造體中，在前述結晶基板與前述磊晶膜之間具有非晶質薄膜及/或埋入層，該非晶質薄膜係包含前述磊晶膜及/或前述結晶基板的構成金屬，該埋入層係於前述結晶基板的一部分埋入一個或二個以上且包含前述構成金屬。
[19]前述[18]所述之積層構造體中，在前述結晶基板與前述磊晶膜之間具有非晶質薄膜及/或埋入層，該非晶質薄膜係包含前述磊晶膜的構成金屬，該埋入層係於前述結晶基板的一部分埋入一個或二個以上且包含前述磊晶膜的構成金屬。
[20]前述[18]所述之積層構造體中，在前述結晶基板與前述磊晶膜之間具有前述非晶質薄膜及埋入層，該非晶質薄膜係包含前述磊晶膜及/或前述結晶基板的構成金屬，該埋入層係於前述結晶基板的一部分埋入一個或二個以上且包含前述構成金屬。
[21]前述[18]至[20]中任一項所述之積層構造體中，前述構成金屬係包含Hf(鉿)。
[22]前述[18]至[21]中任一項所述之積層構造體中，前述非晶質薄膜的膜厚係1nm至10nm。
[23]前述[18]至[22]中任一項所述之積層構造體中，前述埋入層的形狀係具有大致為倒三角形的剖面形狀。
[24]一種電子器件、電子機器或系統，係包含積層構造體，前述積層構造體為前述[18]至[23]中任一項所述之積層構造體。
本發明的積層構造體、電子器件、及電子機器係包含遲滯特性良好的壓電體，根據本發明的製造方法，可達成在工業上有利地得到前述壓電體、前述積層構造體、前述電子器件、及前述電子機器之功效。
1:結晶基板
2:氧化膜
3:第一磊晶層(磊晶層)
4:第二磊晶層
5:第三磊晶層
6:第四磊晶層
11:Si基板
13:單結晶膜
14:導電膜
15:SRO膜
16:PZT膜
21:結晶基板(Si基板)
23:介電質層(單結晶膜)
24a:第二磊晶層(Pt膜)
24b:第六磊晶層(Pt膜)
24c:第十磊晶層(Pt膜)
25a:第三磊晶層(SRO膜)
25b:第五磊晶層(SRO膜)
25c:第七磊晶層(SRO膜)
25d:第九磊晶層(SRO膜)
26a:第四磊晶層(PZT膜)
26b:第八磊晶層(PZT膜)
28A:懸臂樑
28B:懸臂樑
29:間隙
30:空洞
31:結晶基板(Si基板)
33:介電質層(單結晶膜，第一磊晶層)
34a:第二磊晶層(Pt膜)
34b:第六磊晶層(Pt膜)
35a:第三磊晶層(SRO膜)
35b:第五磊晶層(SRO膜)
36:第四磊晶層(PZT膜)
37:絕緣膜
38:導電墊
39:導電路
40:流路
41:腔室
42:鈍化層
101a,101b:金屬源
102a,102b,102c,102d,102e,102f,102g,102h:接地
103a,103b:ICP電極
104a,104b:截止濾波器
105a,105b:DC電源
106a,106b:RF電源
107a,107b:燈
108:氬氣源
109:反應性氣體源
110:電源
111:基板保持架
112:基板
113:截止濾波器
114:ICP環
115:真空槽
116:旋轉軸
1001:磊晶層
1002:第一非晶質層(非晶質層)
1003:第二非晶質層(非晶質層)
1004:埋入層
1011:結晶基板
圖1係顯示本發明的積層構造體的前驅體的較佳實施態樣的一例的示意圖。
圖2係顯示本發明的積層構造體的另一較佳實施態樣的一例的示意圖。
圖3係顯示本發明的積層構造體的較佳製造方法的氧化膜形成步驟的一例的示意圖。
圖4係顯示本發明的積層構造體的較佳製造方法的磊晶膜形成步驟的一例的示意圖。
圖5顯示實施例中觀察到的剖面STEM像。
圖6顯示實施例中觀察到的剖面STEM像。
圖7顯示實施例中觀察到的STEM像。
圖8顯示實施例中觀察到的STEM像。
圖9係顯示本發明的MEMS換能器的實施態樣的較佳例的示意圖。
圖10係顯示作為本發明應用於流體排出裝置的較佳應用例之具備壓電致動器的晶圓的一部分的剖面的一例的示意圖。
圖11係顯示實施例中測得的遲滯曲線的圖，其中，縱軸表示殘留極化，橫軸表示施加電壓。
圖12係顯示實施例的XPS測定結果的圖。
圖13係顯示實施例的XPS測定結果的圖。
圖14係顯示適於實施例使用的成膜裝置的示意圖。
圖15顯示實施例所測得的剖面STEM像。
圖16顯示實施例所測得的STEM像。
圖17顯示實施例所測得的埋入層的STEM像。
本發明的壓電體的特長在於對應於施加電壓的極化量的遲滯的中心偏移到正的施加電壓側，且施加電壓0V時之殘留極化Pr+為20μC/cm2以上。本發明中，以對應於施加電壓的極化量的遲滯的中心偏移施加電壓100至300V的範圍內較佳，另外，施加電壓0V時之殘留極化Pr+以75μC/cm2以上較佳，95μC/cm2以上更佳。再者，本發明中，以施加電壓0V時之殘留極化Pr+及Pr-的絕對值大致相同較佳。所謂的「絕對值大致相同」係指前述殘留極化Pr+及Pr-的絕對值完全相同或兩者的差在5%以內(較佳為1%以內)。另外，本發明中，以施加電壓0V時之殘留極化Pr+及Pr-的絕對值分別為20μC/cm2以上較佳，分別為75μC/cm2以上更佳，而以分別為95μC/cm2以上最佳。
在結晶基板上至少形成化合物膜，接著積層包含結晶性化合物的磊晶膜，再直接或隔著其他的層，在前述磊晶膜上積層由導電性金屬 所構成的單結晶膜，之後，直接或隔著其他的層，在前述單結晶膜上積層壓電膜時，在其過程中，利用前述化合物膜中的化合物元素形成前述磊晶膜而藉此進行前述磊晶膜的積層，且以蒸鍍法或濺鍍法進行前述壓電膜的積層，藉此，可容易地得到前述壓電體。前述結晶性化合物並無特別限制，可為公知的結晶性化合物，惟本發明中，前述結晶性化合物為金屬化合物較佳，前述金屬化合物的金屬可為公知的金屬。就前述金屬而言，可舉例如週期表的D區金屬等。前述金屬化合物的化合物可為公知的化合物，就前述結晶性化合物的化合物種類而言，可舉例如氧化物、氮化物、氮氧化物、硫化物、硫氧化物、硼化物、硼氧化物、碳化物、碳氧化物、硼碳化物、硼氮化物、硼硫化物、碳氮化物、碳硫化物或碳硼化物等，惟本發明中採用氧化物或氮化物時，因可作為緩衝層而更有利於例如異質磊晶成長中的應力緩和及翹曲減低，且可使電氣特性(尤其是導電體層與絕緣層的交界面的電氣特性)更良好，故以氧化物或氮化物為較佳。亦即，本發明中，前述結晶性化合物以結晶性氧化物較佳，前述化合物膜以氧化膜較佳，前述化合物元素以氧較佳，或者，本發明中，前述結晶性化合物以結晶性氮化物較佳，前述化合物膜以氮化膜較佳，前述化合物元素以氮較佳。
圖1係顯示前述積層構造體的前驅體的較佳例，圖1的積層構造體的前驅體係在結晶基板1上利用氧化膜2而積層磊晶層3，再於磊晶層3之上積層第二磊晶層4。本說明書中，「膜」及「層」之用語可依情況或視狀況而互相替換。此外，就前述積層構造體的較佳例而言，雖舉氧化物為例，惟本發明不限於此等較佳例，亦可將氮化物等的各種化合物適當地應用於本發明。
如圖3所示，在結晶基板1上形成前述結晶基板1的氧化膜2，接著利用前述氧化膜2中的氧，如圖4所示，在結晶基板1上形成由結晶性氧化物構成的磊晶膜3，而可藉此容易地製造前述前驅體。本發明中，前述前驅體可為前述結晶基板1上仍存在有前述氧化膜2者，亦可為前述磊晶膜3形成時併入前述氧化膜2中所有的氧而致使前述氧化膜2消失者。以下更具體地說明此等前驅體，惟本發明不限於此等具體例。
就前述結晶基板(以下亦有稱為「基板」的情形)而言，若不妨礙本發明的目的，則基板材料等並無特別限制，可為公知的結晶基板，例如可為有機化合物，亦可為無機化合物。本發明中，前述結晶基板以包含無機化合物較佳。本發明中，前述基板以表面的一部分或全部具有結晶較佳，以結晶成長側的主面的全部或一部分具有結晶的結晶基板更佳，而以結晶成長側的主面的全部皆具有結晶的結晶基板最佳。前述結晶若不妨礙本發明的目的則無特別限制，結晶構造等亦無特別限制，惟以立方晶系、正方晶系、三方晶系、六方晶系、斜方晶系或單斜晶系的結晶較佳，配向為(100)或(200)的結晶則更佳。此外，前述結晶基板可具有偏離角(off angle)，就前述偏離角而言，可舉例如0.2°至12.0°的偏離角等。在此，所謂的「偏離角」係指基板表面與結晶成長面所成的角度。前述基板形狀若為板狀且成為前述磊晶膜的支持體則無特別限制，例如可為絕緣體基板，亦可為半導體基板，惟本發明中，前述基板以Si基板較佳，以結晶性Si基板更佳，而以配向為(100)的結晶性Si基板最佳。在此，就前述基板材料而言，除了Si基板之外，可舉例如屬於週期表第3族至第15族的一種或兩種以上的金屬或此等金屬的氧化物等。前述基板的形狀並無特別限制，可 為大致圓形(例如圓形、橢圓形等)，亦可為多角形(例如三角形、正方形、長方形、五角形、六角形、七角形、八角形、九角形等)，可適當地採用各種形狀。此外，本發明中，可採用大面積的基板，藉由採用如此的大面積的基板，可加大磊晶膜的面積。
另外，本發明中，前述結晶基板以具有平坦面較佳，惟前述結晶基板的表面的一部分或全部具有凹凸形狀時，由於會得到更良好的前述磊晶膜的結晶成長的品質，故亦無妨。具有前述凹凸形狀的結晶基板，可於表面的一部分或全部形成由凹部或凸部構成的凹凸部，前述凹凸部若由凸部或凹部構成則無特別限制，可為由凸部構成的凹凸部，亦可為由凹部構成的凹凸部，或是由凸部及凹部構成的凹凸部。此外，前述凹凸部可為由規則的凸部或凹部所形成，亦可為由不規則的凸部或凹部所形成。本發明中，前述凹凸部以週期地形成者較佳，以週期且規則地圖案化形成者更佳。前述凹凸部的形狀並無特別限制，可舉例如條紋狀、點狀、網狀或不規則形狀等，惟本發明中，以點狀或條紋狀較佳，以點狀為更佳。此外，凹凸部為週期且規則地圖案化形成時，前述凹凸部的圖案形狀以三角形、四角形(例如正方形、長方形或梯形等)、五角形或六角形等多角形、圓形、橢圓狀等的形狀較佳。惟，凹凸部形成為點狀時，點排列成的格子形狀以例如正方格子、斜方格子、三角格子、六角格子等的格子形狀較佳，以三角格子的格子形狀更佳。前述凹凸部的凹部或凸部的剖面形狀並無特別限制，可舉例如ㄈ字形、U字形、倒U字形、波形、或三角形、四角形(例如正方形、長方形或梯形等)、五角形或六角形等多角形等。在此，前述結晶基板的厚度並無特別限制，較佳為50至2000μm，更佳為100至1000μm。
前述氧化膜若為可對前述磊晶膜供給氧原子的氧化膜則無特別限制，通常包含氧化材料。前述氧化材料若不妨礙本發明的目的則無特別限制，可為公知的氧化材料。前述氧化材料可舉例如金屬或半金屬的氧化物等。本發明中，前述氧化膜以含有前述結晶基板的氧化材料較佳，如此的氧化膜可舉例如前述結晶基板的熱氧化膜、自然氧化膜等。此外，本發明中，前述氧化膜可為氧原子被併入之後膜的一部分或全部即消失或破壞的犧牲層，本發明中，前述氧化膜以供氧犧牲層較佳，此供氧犧牲層係在前述磊晶層的結晶成長之際，因氧原子被併入而使得氧化膜本身消失。此外，前述氧化膜可經圖案化，例如可圖案化為條紋狀、點狀、網狀或不規則狀。在此，前述氧化膜的膜厚並無特別限制，較佳為超過1nm而未達100nm。
前述磊晶層若包含併入有前述氧化膜中的氧原子的磊晶膜則無特別限制。在此，「併入有前述氧化膜中的氧原子的磊晶膜」係指在前述磊晶膜的結晶成長過程中前述氧化膜中的氧原子被搶奪到前述磊晶膜之意。前述磊晶膜若為併入有前述氧化膜中的氧原子而結晶成長成的磊晶膜則無特別限制，惟本發明中，以包含金屬或金屬氧化物較佳。就前述金屬而言，可適當地舉例如屬於週期表D區的一種或兩種以上的金屬。就前述金屬氧化物而言，可適當地舉例如屬於週期表D區的一種或兩種以上的金屬的氧化物。本發明中，前述磊晶膜以包含介電質較佳。此外，本發明中，前述磊晶膜以包含中子吸收材較佳。前述中子吸收材可為公知的中子吸收材，本發明中，可利用如此的中子吸收材來併入前述氧化膜的氧，藉此使得密著性、結晶性、及機能性膜的特性等更加良好。在此，就前述中子吸 收材而言，可適當地舉例如鉿(Hf)等。另外，前述磊晶層可由一種或兩種以上的磊晶膜所構成，本發明中，前述磊晶層以包含兩種以上的前述磊晶膜較佳。更具體而言，例如在前述磊晶膜上直接或隔著其他的層再積層與前述磊晶膜組成相異的第二磊晶膜較佳。藉由如此的積層，在前述磊晶層(以下亦有稱為「第一磊晶層」的情形)與前述第二磊晶層的交界面，可使前述第一磊晶層規則地變化成為與前述第二磊晶層的晶格常數大致相同。就前述規則變化的態樣而言，可適當地舉例如形狀變形為山谷構造的變化等，本發明中，前述山谷構造的相鄰的頂點與底點所成的角度以互不相同較佳，前述角度以30°至45°的範圍內更佳。在此，前述磊晶層通常具有第一結晶面及第二結晶面，惟前述變化可能會使得前述第一結晶面與前述第二結晶面的晶格常數差產生，因此前述第一結晶面與前述第二結晶面的晶格常數差以在0.1%至20%的範圍內較佳。本發明中，可使前述第一結晶面與前述第二磊晶膜的晶格常數大致相同，因此可容易地實現使第一磊晶層與第二磊晶層的晶格常數差在0.1%至20%的範圍內。
再者，本發明中，前述磊晶膜為介電質且前述第二磊晶膜為電極更佳。以第二磊晶層作為電極時，不僅可更提高交界面的密著性、結晶性等，而且可使例如元件的特性更加良好。而且，根據本發明，前述第二磊晶層由導電性金屬的單結晶膜構成時，可容易地得到大面積的無缺陷膜，不僅可使作為電極的機能更加良好，亦可使元件等的特性更加良好。前述導電性金屬若不妨礙本發明的目的則無特別限制，可舉例如金、銀、白金、鈀、銀鈀合金、銅、鎳或此等金屬的合金等，惟本發明中，以包含白金較佳。再者，本發明中，根據前述製造方法，可得到良好的100nm2以 上的面積皆無缺陷的單結晶膜作為電極，且可容易地得到更良好的1000nm2以上的面積皆無缺陷的單結晶膜。此外，可容易地得到厚度為適當的100nm以上的單結晶膜作為電極。
本發明中，以更在前述第二磊晶膜上直接或隔著其他的層而積層與前述磊晶膜及前述第二磊晶膜組成相異的第三磊晶膜及/或第四磊晶膜較佳。圖2係顯示在前述第二磊晶層4上積層前述第三磊晶層5及前述第四磊晶層6的積層構造體的較佳例。圖2的積層構造體係在結晶基板1上利用氧化膜積層第一磊晶層3，再於第一磊晶層3上積層第二磊晶層4，且於第二磊晶層4上積層第三磊晶層5，於第三磊晶層5上積層第四磊晶層6。其中，前述第三磊晶層中的磊晶膜以介電質、半導體或導體較佳，以介電質更佳，而以壓電體最佳。前述第四磊晶層中的磊晶膜以介電質、半導體或導體較佳，以介電質更佳，而以壓電體最佳。前述磊晶膜各者的膜厚並無特別限制，較佳為10nm至1000μm，更佳為10nm至100μm。
在結晶基板上隔著至少氧化膜而積層磊晶層的過程中，在350℃至700℃的溫度下利用前述氧化膜中的氧原子形成磊晶膜而藉此進行前述積層時，可容易地得到前述前驅體。若為350℃至700℃的範圍，則前述氧化膜中的氧原子可更容易地併入至前述磊晶膜而使結晶成長。
本發明中，在利用了前述氧化膜中的氧原子之後，以使用氧氣於前述磊晶膜的成膜而進行前述積層較佳，藉由如此進行成膜，成膜率等更佳。此外，藉由如此進行成膜，可容易地得到在結晶基板上積層磊晶層的積層構造體，此積層構造體係在前述結晶基板與前述磊晶層之間具有非晶質薄膜及/或埋入層，該非晶質薄膜係包含前述磊晶層及/或前述結晶 基板的構成金屬，該埋入層係於前述結晶基板的一部分埋入一個或二個以上且包含前述構成金屬。本發明中，前述積層構造體具有前述非晶質層及前述埋入層雙方時，可使前述磊晶膜的機能性等更加良好，因而較佳。另外，前述非晶質層及前述埋入層各者皆包含前述磊晶層的構成金屬時，可使前述磊晶膜等的結晶性更加良好，因而較佳。再者，本發明中，前述構成金屬包含Hf時，可更促進應力緩和等，而且亦可實現多階段的應力緩和等，因而較佳。再者，本發明中，前述非晶質薄膜的膜厚為1nm至10nm時，可使前述磊晶膜的結晶性等更加提高而較佳，根據本發明的較佳製造方法可容易地得到如此的較佳膜厚的非晶質薄膜。再者，本發明中，前述埋入層的形狀具有大致為倒三角形的剖面形狀時，可使前述磊晶膜的機能性更加提高而較佳。在此，此等較佳積層構造體可藉由適當地調整前述氧化膜的膜厚及前述氧氣的導入時間等而容易地得到。
用於前述磊晶膜的積層的積層手段，通常係適當地採用磊晶膜的成膜手段，前述成膜手段可為公知的成膜手段。本發明中，前述成膜手段以蒸鍍或濺鍍較佳，蒸鍍則更佳。
用於前述第三磊晶膜或前述第四磊晶膜的積層的積層手段，通常為濺鍍，前述濺鍍可為非高真空濺鍍。藉由如此進行積層，可更容易得到對應於施加電壓的極化量的遲滯的中心偏移到正的施加電壓側，且施加電壓0V時之殘留極化Pr+為20μC/cm2以上的壓電體。此外，本發明亦包含至少含有前述結晶基板、前述磊晶膜、前述電極、及前述壓電體的積層構造體，其中，前述磊晶膜係使積層於前述結晶基板上的氧化膜中的氧 原子被前述結晶性化合物併入而成者，本發明的積層構造體中，以前述磊晶膜構成緩衝層的一部分或全部且作為結晶成長用基板較佳。
如以上所述而得到的積層構造體，一般而言，可適當地用於電子器件。例如，可將前述積層構造體作為壓電元件，與電源、電氣/電子電路等連接，搭載於電路基板或是封裝等而構成各種電子器件。本發明中，前述電子器件以壓電器件較佳，可利用作為例如噴墨印表機頭、微致動器、陀螺儀、動態感測器等電子機器中的壓電器件。此外，例如若與放大器及整流電路連接並封裝，則可利用於磁感測器等各種感測器。此外，亦可應用於定電壓驅動的記憶體，例如若與蓄電元件及整流電力管理電路連接，則成為以來自外部的磁場、振動等發電的能量轉換器(energy harvesting)。在此，前述能量轉換器可組裝於電源系統、穿戴式終端(耳機/耳戴式器件、智慧型手錶、智慧型眼鏡、智慧型隱形眼鏡、人工內耳、心率調節器等)等來使用。本發明中，將前述積層構造體用於例如智慧型眼鏡、擴增實境(Augmented Reality；AR)頭戴式裝置、光雷達(Light Detection And Ranging；LiDAR)系統用的微機電反射鏡(MEMS mirror)、先進醫療科技用的壓電MEMS超音波換能器(Piezoelectric Micromachined Ultrasonic Transducer；PMUT)、工商業用3D印表機專用的壓電式印頭等較佳。
前述電子器件一般而言可適當地用於電子機器。前述電子機器除了上述電子機器之外，亦可為其他各種電子機器，更具體而言，可適當地舉例如液體吐出頭、液體吐出裝置、振動波馬達、光學機器、振動裝置、攝影裝置、壓電音響零件、具有該壓電音響零件的聲音播放機器、聲音錄音機器、行動電話、各種資訊終端等。
此外，前述電子機器一般而言可適當地用於系統，就系統而言，可舉例如感測器系統等。
[實施例]
(實施例1)
以反應性離子蝕刻法(Reactive Ion Etching；RIE)處理Si基板(100)的結晶成長面側，並在氧的存在下進行加熱而形成熱氧化膜，之後，不使用氧，以蒸鍍法使蒸鍍源的金屬與Si基板上的氧化膜中的氧進行熱反應，在Si基板上形成結晶性金屬氧化物的單結晶。接著，供給氧並降低溫度且提高壓力，以蒸鍍法進行結晶性金屬氧化物的單結晶膜的成膜。此成膜時的蒸鍍法的各條件如下：
蒸鍍源：Hf、Zr
電壓：3.5至4.75V
壓力：3×10-2至6×10-2Pa
基板溫度：450至700℃
接著，在結晶性金屬氧化物的單結晶膜之上，以濺鍍法形成白金(Pt)的金屬膜作為導電膜。此時的條件如下：
裝置：ULVAC,Inc.製濺鍍裝置QAM-4
壓力：1.20×10-1Pa
標靶：Pt
電力：100W(DC)
厚度：100nm
基板溫度：450至600℃
接著，以濺鍍法在導電膜上形成富矽氧化膜(silicon-rich oxide film；SRO膜)。此時的條件如下：
裝置：ULVAC,Inc.製濺鍍裝置QAM-4
功率：150W(RF)
氣體：Ar
壓力：1.8Pa
基板溫度：600℃
厚度：20nm
接著，如上所述適當設定標靶、基板溫度、壓力等的條件，以濺鍍法在SRO膜上形成Pb(Zr0.52Ti0.48)O3膜作為壓電膜。對於所形成的壓電膜測出施加電壓與殘留極化的關係，得到對應於施加電壓的極化量的遲滯曲線。結果顯示於圖11。由圖11的遲滯曲線可知，得到無電場印記的良好遲滯，所得到的壓電體，其對應於施加電壓的極化量的遲滯的中心偏移到正的施加電壓側，且施加電壓0V時之殘留極化Pr+為20μC/cm2以上。
圖5及圖6顯示所得到的積層構造體的剖面STEM像。由圖6可知，得到非常良質的積層構造體，尤其是由圖5可知，在結晶性金屬氧化物的單結晶膜13與導電膜14的交界面，呈現規則的山谷構造，且前述山谷構造的相鄰的頂點與底點所成的角度係在30°至45°的範圍內且互不相同。此外，圖7及圖8顯示導電膜的X射線晶格像。由圖7及圖8可知，導電膜14為無缺陷的大面積導電膜，由此可知電極特性及積層於其上的壓電膜的壓電特性發揮良好的功效。另外，對於積層構造體的結晶基板、結晶性金屬氧化物的單結晶膜及導電膜，利用X射線繞射裝置對於各者的結 晶進行了測定。圖12顯示XPS測定結果。由圖12可知，在Si結晶基板上形成了結晶性良好的(Hf,Zr)O2膜及Pt單結晶膜。
(實施例2)
除了使用氮氣代替氧氣之外，進行與實施例1同樣的步驟，在結晶性金屬氮化物的單結晶膜之上形成白金(Pt)的金屬膜作為導電膜。並且，對於積層構造體的結晶基板、結晶性金屬氮化物的單結晶膜及導電膜，利用X射線繞射裝置對各者進行測定。圖13顯示XPS測定結果。由圖13可知，在Si結晶基板上形成了結晶性良好的(Hf,Zr)N膜及Pt單結晶膜。在此，以四端子法(four-terminal method)進行測定的結果，得知所得到的結晶性金屬氮化物的單結晶膜具有良好的導電性。
圖14顯示實施例1中使用的蒸鍍成膜裝置。圖14的成膜裝置係至少具備：坩堝中的金屬源101a及101b、接地102a至102h、ICP電極103a及103b、截止濾波器(cut filter)104a及104b、DC電源105a及105b、RF電源106a及106b、燈107a及107b、氬氣源108、反應性氣體源109、電源110、基板保持架111、基板112、截止濾波器113、ICP環114、真空槽115及旋轉軸116。其中，圖14中的ICP電極103a及103b係具有相對於基板112的中心側彎曲的大致凹曲面形狀或拋物線形狀。
如圖14所示，將基板112卡於基板保持架111上。接著，利用電源110及旋轉機構(未圖示)使旋轉軸116旋轉，帶動基板112旋轉。並且，藉由燈107a及107b對基板112進行加熱，藉由真空泵(未圖示)將真空槽115內的空氣排出以成為真空或減壓狀態。然後，從氬氣源108將氬氣導入真空槽115內，並利用DC電源105a及105b、RF電源106a及 106b、ICP電極103a及103b、截止濾波器104a及104b以及接地102a至102h，在基板112上形成氬氣電漿，藉此進行基板112的表面的淨化。
將氬氣導入真空槽115內的同時，利用反應性氣體源109將反應性氣體導入真空槽115內。此時，使作為加熱燈的燈107a及107b反覆地開、關，以謀求可形成更良質的結晶成長膜。
對於與實施例1同樣地得到的積層構造體，進行STEM分析，將結果顯示於圖15至17。由圖15可知，在結晶基板1011與磊晶層1001之間形成有埋入層1004，並且形成有非晶質層1002、1003。此外，由圖16可知，結晶基板1011上的第一非晶質層1002中，含有結晶基板的Si及磊晶層1001的構成金屬之Zr，第二非晶質層1003中，含有結晶基板的Si及磊晶層1001的構成金屬之Hf及Zr。此外，由圖17可知，埋入層1004係具有大致為倒三角形的剖面形狀，且為含有Hf及Si的氧化物。
(應用例)
以下，利用圖式更具體說明所得到的積層構造體的應用例，惟本發明的應用不限於此等應用例。在此，本發明中，除非特別註明，可用公知的手段由前述積層構造體來製造壓電器件等。
圖9顯示本發明中適當地使用前述積層構造體來構成MEMS麥克風的音響MEMS換能器(transducer)的實施態樣。在此，前述MEMS換能器亦可構成音響輸出機器(例如揚聲器等)。
圖9中的以音響MEMS換能器構成的MEMS麥克風係懸臂型的MEMS麥克風，其具備的Si基板21具有兩個懸臂樑28A、28B及空洞30。各懸臂樑28A、28B係分別以其端部固定於Si基板21，且在懸臂 樑28A、28B之間設有間隙29。在此，懸臂樑28A、28B係例如由包含複數個壓電膜(PZT膜)26a、26b的積層構造體形成，且複數個電極層亦即Pt膜24a、24b、24c與SRO膜25a、25b、25c、25d交互地堆疊。介電質層(結晶性氧化物的單結晶膜)23係使懸臂樑28A、28B與結晶基板21電性絕緣。圖9中，介電質層(結晶性氧化物的單結晶膜)23係採用中子吸收材(例如HfO2或其混晶)，相較於採用SiO2或SiN等的情況，與Si基板的密著性及結晶性良好，並且，壓電特性、耐久性亦良好。
圖10顯示本發明中適當地使用前述積層構造體的印刷用途，尤其是以噴墨印表機頭的態樣來使用的流體排出裝置的應用例，具體而言，顯示具備壓電致動器的晶圓的一部分的剖面圖，該壓電致動器係包含Pt膜34a、34b及SRO膜35a、35b作為電極層，且包含PZT膜36作為壓電膜。圖10的晶圓除了前述壓電致動器之外，還具備用來收容流體的腔室41。腔室41係構成為讓流體從儲槽(未圖示)經由流路40而進入。圖10的晶圓係包含Si基板31，且在Si基板31之上設有面向腔室41的介電質層(結晶性氧化物的單結晶膜)33作為第一磊晶層。圖10中，介電質層(結晶性氧化物的單結晶膜)33係採用中子吸收材(例如HfO2或其混晶)，相較於採用SiO2或SiN等的情況，與Si基板的密著性及結晶性良好，並且，壓電特性、耐久性亦良好。在此，結晶性氧化物的單結晶膜33係例如俯視下的形狀為四角形的形狀(未圖示)，就此形狀而言，可為例如正方形、長方形、轉角圓弧的長方形、平行四邊形等的其中任意形狀。
在結晶性氧化物的單結晶膜33之上，依序形成Pt膜34a、SRO膜35a、壓電膜(PZT膜)36、SRO膜35b及Pt膜34b，而構成壓電致 動器。並且，前述壓電致動器更具備絕緣膜37，此絕緣膜37係延伸於電極34a及35a、壓電膜36、及電極34b及35b上。絕緣膜37係包含使用於電氣絕緣的介電質材料，該介電質材料可為公知的介電質材料，例如可為SiO2層、SiN層或Al2O3層。在此，包含絕緣膜作為構成材料的絕緣膜的厚度並無特別限制，較佳為約10nm至約10μm之間的厚度。另外，絕緣層(絕緣膜)37上設有導電路39，與電極34a及35a接觸並且與電極34b及35b接觸，可在使用時選擇性地連通。導電路的構成材料可為公知的導電材料，就如此的導電材料而言，可適當地舉例如鋁(Al)等。另外，在絕緣膜37、電極34b及35b以及導電路39上設有鈍化層42。鈍化層42若由使用於前述壓電致動器的鈍化(passivation)的介電質材料所構成即可，該介電質材料亦無特別限制，可為公知的介電質材料。就前述介電質材料而言，可適當地舉例如SiN或SION(氮氧化矽)等。前述鈍化層的厚度並無特別限制，較佳為約0.1μm至約3μm之間的厚度。另外，導電墊38亦同樣地沿著前述壓電致動器設置，並且與導電路39電性連接。在此，鈍化層42係發揮保護壓電體不受濕度等侵害的保護層的機能。
[產業上的可利用性]
本發明的壓電體及積層構造體適合用於例如壓電器件等的電子器件，且適合用於電子機器及感測器系統等。
1:結晶基板
3:第一磊晶層(磊晶層)
4:第二磊晶層

Claims (24)

  1. 一種壓電體，其對應於施加電壓的極化量的遲滯的中心係偏移到正的施加電壓側，且施加電壓0V時之殘留極化Pr+為20μC/cm2以上。
  2. 如請求項1所述之壓電體，其中，前述對應於施加電壓的極化量的遲滯的中心係偏移施加電壓100至300V的範圍。
  3. 如請求項1或2所述之壓電體，其中，前述施加電壓0V時之殘留極化Pr+為75μC/cm2以上。
  4. 如請求項1至3中任一項所述之壓電體，其中，前述施加電壓0V時之殘留極化Pr+及Pr-的絕對值大致相同。
  5. 如請求項1至4中任一項所述之壓電體，其係PZT系壓電體。
  6. 一種積層構造體的製造方法，係在結晶基板上至少形成化合物膜，接著積層包含結晶性化合物的磊晶膜，再直接或隔著其他的層，在前述磊晶膜上積層由導電性金屬所構成的單結晶膜，之後，直接或隔著其他的層，在前述單結晶膜上積層壓電膜，其中，係利用前述化合物膜中的化合物元素形成前述磊晶膜而藉此進行前述磊晶膜的積層，且以濺鍍法進行前述壓電膜的積層。
  7. 如請求項6所述之積層構造體的製造方法，其中，在利用了前述化合物膜中的化合物元素之後，導入化合物元素氣體，而在前述化合物元素氣體的存在下進行前述磊晶膜的成膜。
  8. 一種積層構造體，係至少包含：結晶基板、含有結晶性化合物的磊晶膜、電極、及壓電體，前述壓電體係請求項1至5中任一項所述之壓電體，前述磊晶膜係將積層於前述結晶基板上的化合物膜中的化合物元素併入到前述結晶性化合物而成者。
  9. 如請求項8所述之積層構造體，其中，前述磊晶膜係構成緩衝層的一部分或全部且作為結晶成長用基板。
  10. 一種壓電元件，係包含積層構造體，前述積層構造體為請求項8或9所述之積層構造體。
  11. 一種壓電元件的製造方法，係使用積層構造體，前述積層構造體為請求項8或9所述之積層構造體。
  12. 一種電子器件，係包含積層構造體，前述積層構造體為請求項8或9所述之積層構造體。
  13. 如請求項12所述之電子器件，其係壓電器件。
  14. 一種電子器件的製造方法，係使用積層構造體製造電子器件，前述積層構造體為請求項8或9所述之積層構造體。
  15. 一種電子機器，係包含電子器件，前述電子器件為請求項13或14所述之電子器件。
  16. 一種電子機器的製造方法，係使用積層構造體或電子器件而製造電子機器，前述積層構造體為請求項8或9所述之積層構造體，前述電子器件為請求項13或14所述之電子器件。
  17. 一種系統，係包含電子機器，前述電子機器為請求項15所述之電子機器。
  18. 如請求項8所述之積層構造體，其中，在前述結晶基板與前述磊晶膜之間具有非晶質薄膜及/或埋入層，該非晶質薄膜係包含前述磊晶膜及/或前述結晶基板的構成金屬，該埋入層係於前述結晶基板的一部分埋入一個或二個以上且包含前述構成金屬。
  19. 如請求項18所述之積層構造體，其中，在前述結晶基板與前述磊晶膜之間具有非晶質薄膜及/或埋入層，該非晶質薄膜係包含前述磊晶膜的構成金屬，該埋入層係於前述結晶基板的一部分埋入一個或二個以上且包含前述磊晶膜的構成金屬。
  20. 如請求項18所述之積層構造體，其中，在前述結晶基板與前述磊晶膜之間具有非晶質薄膜及埋入層，該非晶質薄膜係包含前述磊晶膜及/或前述結晶基板的構成金屬，該埋入層係於前述結晶基板的一部分埋入一個或二個以上且包含前述構成金屬。
  21. 如請求項18至20中任一項所述之積層構造體，其中，前述構成金屬係包含Hf。
  22. 如請求項18至21中任一項所述之積層構造體，其中，前述非晶質薄膜的膜厚係1nm至10nm。
  23. 如請求項18至22中任一項所述之積層構造體，其中，前述埋入層的形狀係具有大致為倒三角形的剖面形狀。
  24. 一種電子器件、電子機器或系統，係包含積層構造體，前述積層構造體為請求項18至23中任一項所述之積層構造體。
TW112109206A 2022-03-14 2023-03-13 壓電體、積層構造體、電子器件、電子機器及其製造方法 TW202401860A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2022038742 2022-03-14
JP2022-038742 2022-03-14
JP2022-138841 2022-08-31
JP2022138841 2022-08-31

Publications (1)

Publication Number Publication Date
TW202401860A true TW202401860A (zh) 2024-01-01

Family

ID=88023707

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112109206A TW202401860A (zh) 2022-03-14 2023-03-13 壓電體、積層構造體、電子器件、電子機器及其製造方法

Country Status (2)

Country Link
TW (1) TW202401860A (zh)
WO (1) WO2023176757A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4092556B2 (ja) * 2002-11-11 2008-05-28 セイコーエプソン株式会社 圧電体デバイス及び強誘電体デバイスの製造方法
US20110079883A1 (en) * 2009-10-01 2011-04-07 Canon Kabushiki Kaisha Ferroelectric thin film
JP7011760B2 (ja) * 2016-11-15 2022-01-27 アドバンストマテリアルテクノロジーズ株式会社 膜構造体の製造方法
JP6498821B1 (ja) * 2018-06-13 2019-04-10 アドバンストマテリアルテクノロジーズ株式会社 膜構造体及びその製造方法

Also Published As

Publication number Publication date
WO2023176757A1 (ja) 2023-09-21

Similar Documents

Publication Publication Date Title
TWI249437B (en) Dielectric thin film element, piezoelectric actuator and liquid discharge head, and method for manufacturing the same
US7083270B2 (en) Piezoelectric element, ink jet head, angular velocity sensor, method for manufacturing the same, and ink jet recording apparatus
JP5164052B2 (ja) 圧電体素子、液体吐出ヘッド及び液体吐出装置
JP2007288123A (ja) エピタキシャル酸化物膜、圧電膜、圧電膜素子、圧電膜素子を用いた液体吐出ヘッド及び液体吐出装置
WO2005086248A1 (ja) 圧電体素子、インクジェットヘッド、角速度センサ、これらの製造方法及びインクジェット式記録装置
JP2007335779A (ja) 圧電体薄膜素子、インクジェットヘッドおよびインクジェット式記録装置
JP2007088446A (ja) 圧電体、圧電素子、圧電素子を用いた液体吐出ヘッドおよび液体吐出装置
JP2009302445A (ja) 圧電体膜の分極方法および圧電素子構造体の製造方法
KR20050060008A (ko) 압전막 소자, 그의 제조방법 및 액체 토출 헤드
JP2004186646A (ja) 圧電素子、インクジェットヘッド及びこれらの製造方法、並びにインクジェット式記録装置
CN106206931B (zh) 薄膜压电体基板、薄膜压电体元件及其制造方法和应用
WO2023145808A1 (ja) 結晶、積層構造体、電子デバイス、電子機器及びこれらの製造方法
JP4875827B2 (ja) 圧電薄膜及びその製造方法、並びにその圧電薄膜を備えた圧電素子、並びにその圧電素子を用いたインクジェットヘッド、並びにそのインクジェットヘッドを備えたインクジェット式記録装置
JP2023109680A (ja) 結晶膜、積層構造体、電子デバイス、電子機器及びこれらの製造方法
JP2006295142A (ja) 圧電素子
TW202401860A (zh) 壓電體、積層構造體、電子器件、電子機器及其製造方法
TW202347838A (zh) 壓電體、積層構造體、電子器件、電子機器及其製造方法
JP2008028285A (ja) 圧電体薄膜素子、インクジェットヘッドおよびインクジェット式記録装置
JP4299214B2 (ja) 電子デバイスの製造方法、電子デバイス及び圧電デバイス
JP2008066623A (ja) 圧電体素子、インクジェットヘッド、およびインクジェット式記録装置
TW202403073A (zh) 壓電體、積層構造體、電子器件、電子機器及其製造方法
JP2007088443A (ja) 圧電体とその製造方法、圧電素子とそれを用いた液体吐出ヘッド及び液体吐出装置
WO2023145807A1 (ja) 電極、積層構造体、電子デバイス、電子機器及びこれらの製造方法
WO2023145806A1 (ja) 積層構造体、電子デバイス、電子機器及びこれらの製造方法
JP2004119703A (ja) 圧電素子の製造方法及びインクジェットヘッドの製造方法