TW202401578A - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TW202401578A
TW202401578A TW112106658A TW112106658A TW202401578A TW 202401578 A TW202401578 A TW 202401578A TW 112106658 A TW112106658 A TW 112106658A TW 112106658 A TW112106658 A TW 112106658A TW 202401578 A TW202401578 A TW 202401578A
Authority
TW
Taiwan
Prior art keywords
layers
semiconductor device
refractive index
source
layer
Prior art date
Application number
TW112106658A
Other languages
English (en)
Other versions
TWI831625B (zh
Inventor
陳文彥
黃才育
育佳 楊
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202401578A publication Critical patent/TW202401578A/zh
Application granted granted Critical
Publication of TWI831625B publication Critical patent/TWI831625B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Nanotechnology (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一種半導體裝置包含設置在半導體基材的第一主表面上的場效電晶體、設置在半導體基材相對的第二主表面上的分散式布拉格反射器及設置在分散式布拉格反射器中的導電貫孔。場效電晶體包含閘極結構及源極/汲極區域。導電貫孔穿透半導體基材，並與源極/汲極區域直接電性接觸。金屬矽化物形成在與導電貫孔接觸的源極/汲極區域之部分內，故可減少源極/汲極區域與導電貫孔之間的接觸電阻。源極/汲極區域透過分散式布拉格反射器形成之開口而被雷射退火。分散式布拉格反射器減少或防止對被分散式布拉格反射器保護的半導體裝置其他區域的熱破壞。

Description

半導體裝置及其製造方法
隨著半導體產業為了追求高裝置密度、較佳的效能及較低成本而進步至奈米科技製程節點，積體電路的設計及製造的挑戰皆大幅地增加。舉例而言，在製造半導體裝置過程中，製作半導體裝置的結構或區域可能因為高密度而影響或甚至破壞半導體裝置的其他結構或區域，進而會降低半導體裝置的品質及產量。
以下揭露提供許多不同實施例或例示，以實施發明的不同特徵。以下敘述之組件和配置方式的特定例示是為了簡化本揭露。這些當然僅是做為例示，其目的不在構成限制。舉例而言，元件的尺寸並不限於所揭露之範圍或數值，而是可取決於製程條件及/或裝置所要的特性。再者，第一特徵形成在第二特徵之上或上方的描述包含第一特徵和第二特徵有直接接觸的實施例，也包含有其他特徵形成在第一特徵和第二特徵之間，以致第一特徵和第二特徵沒有直接接觸的實施例。為了簡化及清晰，各種特徵可以不同的尺度任意繪示。在隨附的圖式中，為了簡化，可省略一些層/特徵。
再者，空間相對性用語，例如「下方(beneath)」、「在…之下(below)」、「低於(lower)」、「在…之上(above)」、「高於(upper)」等，是為了易於描述圖式中所繪示的零件或特徵和其他零件或特徵的關係。空間相對性用語除了圖式中所描繪的方向外，還包含元件在使用或操作時的不同方向。裝置可以其他方式定向(旋轉90度或在其他方向)，而本揭露所用的空間相對性描述也可以如此解讀。除此之外，用語「由…組成(made of)」可表示「包含(comprising)」或「含有(consisting of)」。再者，在以下製程中，可以有一或多個額外的操作在所述操作中/之間，且操作的順序可改變。在以下實施例中，用語「高於(upper)」、「在…上(over)」及/或「在…之上(above)」係定義為沿著自前面至背面增加距離的方向。以一實施例說明的材料、配置、尺寸、製程及/或操作可用於其他的實施例中，且其詳細的說明係被省略。
圖1A至圖24B係繪示根據本揭露一些實施例之製造半導體裝置之各階段的視圖。應理解的是，對方法的其他實施例而言，額外的操作可在圖1A至圖24B所示製程之前、期間及之後提供，且以下所述的一些操作可被取代或排除。操作/製程的順序可交換。
在圖1A至圖4B中，「A」的圖式(圖1A、圖2A…)係繪示沿著Y方向的剖面視圖，而「B」的圖式(圖1B、圖2B…)係繪示平面視圖(俯視圖)。
圖1A及圖1B係繪示根據本揭露一實施例之製造具有鰭式場效電晶體(fin field effect transistor，FinFET)的半導體裝置之連續製程的各階段之一者。圖1A係對應圖1B的線Y1-Y1的剖面視圖。
如圖1A及圖1B所示，提供半導體基材10。在一實施例中，基材10包含在至少其表面部分上的單晶半導體層。基材10可包含單晶半導體材料，例如但不限於矽(Si)、鍺(Ge)、矽鍺(SiGe)、砷化鎵(GaAs)、銻化銦(InSb)、磷化鎵(GaP)、銻化鎵(GaSb)、砷化銦鋁(InAlAs)、砷化銦鎵(InGaAs)、磷化銻鎵(GaSbP)、砷銻化鎵(GaAsSb)及磷化銦(InP)。在一些實施例中，基材10為矽晶圓。
基材10可包含一或多個緩衝層(圖未繪示)在其表面區域中。緩衝層可作為自基材至源極/汲極區域逐漸改變晶格常數。源極/汲極區域可根據內容表示為單獨或共同的源極或汲極。緩衝層可由磊晶成長單晶半導體材料來形成，其係包含但不限於矽、鍺、鍺錫(GeSn)、矽鍺(SiGe)、砷化鎵(GaAs)、銻化銦(InSb)、磷化鎵(GaP)、銻化鎵(GaSb)、砷化銦鋁(InAlAs)、砷化銦鎵(InGaAs)、磷化銻鎵(GaSbP)、砷銻化鎵(GaAsSb)、氮化鎵(GaN)及磷化銦(InP)。在特定的一實施例中，基材10包含磊晶成長在矽基材10上的矽鍺緩衝層。矽鍺緩衝層的鍺濃度可自最底部的緩衝層的30原子%的鍺增加至最頂部緩衝層的70原子%的鍺。基材10可包含以雜質(例如p型或n型導電性)適當摻雜的各區域。
如圖2A及圖2B所示，鰭片結構20係形成在基材10上。鰭片結構20可藉由任何合適的方法來圖案化。舉例而言，鰭片結構可利用一或多個光微影製程來圖案化，其包含雙重圖案化或多重圖案化製程。一般而言，雙重圖案化或多重圖案化製程結合光微影及自對準製程，使圖案被製作為例如具有比以利用單一且直接光微影製程而獲得者更小的間距。舉例而言，在一實施例中，虛擬層係形成在基材上，並利用光微影製程來圖案化。間隙壁係利用自對準製程而形成在圖案化虛擬層旁邊。接著，移除虛擬層，然後，剩餘的間隙壁可用來圖案化鰭片。
在另一些實施例中，鰭片結構可藉由利用硬罩幕圖案24做為蝕刻罩幕而被圖案化。在一些實施例中，硬罩幕圖案24包含第一罩幕層及設置在第一罩幕層上的第二罩幕層。第一罩幕層為由氧化矽所組成的襯氧化層，其可藉由熱氧化來形成。第二硬罩幕層係由氮化矽所組成，其係藉由化學氣相沉積(chemical vapor depostion，CVD)[包含低壓化學氣相沉積法(low pressure chemical vapor deposition，LPCVD)及電漿輔助化學氣相沉積法(plasma enhanced chemical vapor deposition，PECVD)]、物理氣相沉積法(physical vapor deposition，PVD)、原子層沉積法(atomic layer deposition，ALD)或其他合適的製程。沉積的硬罩幕層係藉由圖案化操作(包含光微影及蝕刻)而被圖案化成硬罩幕圖案24。然後，基材10係藉由利用硬罩幕圖案而被圖案化成鰭片結構20，且兩者皆在X方向上延伸。在圖2A及圖2B中，兩個鰭片結構20係配置在Y方向上。但鰭片結構的數目不限於兩個，且可為一個或三個或更多。在一些實施例中，一或多個虛擬鰭片結構係形成在鰭片結構的兩側上，以改善圖案化操作的圖案保真度。
在一些實施例中，鰭片結構20之上部部分沿著Y方向的寬度為約5 nm至約40 nm，且在另一些實施例中，寬度為約10 nm至約20 nm。在一些實施例中，鰭片結構20沿著Z方向的高度是約100 nm至約200 nm。
圖3A及圖3B係繪示根據本揭露一些實施例之製造具有平坦頂部源極/汲極磊晶層之鰭式場效電晶體的半導體裝置的連續製程之各階段之一者。圖3A係對應圖3B的線Y1-Y1的剖面視圖。
在鰭片結構20形成之後，包含一或多層絕緣材料的第一絕緣材料層29係形成在基材10上，以使鰭片結構20完全地內埋於第一絕緣材料層29內。第一絕緣材料層29的絕緣材料可包含氧化矽、氮化矽、氮氧化矽(SiON)、碳氮化矽(SiCN)、氟摻雜矽玻璃(fluorine-doped silicate glass，FSG)或低k介電材料，其係藉由低壓化學氣相沉積、電漿輔助化學氣相沉積或流動式化學氣相沉積(flowable chemical vapor deposition，FCVD)或任何其他合適的膜形成方法。在一些實施例中，第一絕緣材料層29係由氧化矽所組成。退火操作可在第一絕緣材料層29形成之後進行。然後，進行平坦化操作[例如化學機械研磨(chemical mechanical polishing，CMP)法及/或回蝕法]，以使硬罩幕圖案24被移除，且鰭片結構20之上表面係自第一絕緣材料層29暴露，如圖3A所示。
在一些實施例中，在形成第一絕緣材料層29之前，一或多個鰭片襯層28係形成在鰭片結構上。鰭片襯層28可由氮化矽或氮化矽基材料(例如SiON或SiCN)所組成。圖4A及圖4B係繪示根據本揭露一些實施例之製造具有平坦頂部源極/汲極磊晶層之鰭式場效電晶體的半導體裝置的連續製程之各階段之一者。圖4A係對應圖4B的線Y1-Y1的剖面視圖。
然後，如圖4A所示，使第一絕緣材料層29凹陷，以形成第一隔離絕緣層32，而使鰭片結構20之上部部分被暴露。隨著此操作，鰭片結構20係被第一隔離絕緣層32而彼此電性分離，而第一隔離絕緣層32亦稱為淺溝渠隔離(shallow trench isolation，STI)。在凹陷蝕刻之後，在一些實施例中，暴露的鰭片結構之高度H1為約50 nm至約100 nm，且在另一些實施例中，高度H1為約60 nm至約80 nm。
圖5至圖7係繪示根據本揭露一些實施例之製造半導體裝置500之各階段的視圖。半導體裝置500包含半導體基材，例如具有晶圓後側12及晶圓前側11的半導體晶圓10。在一些實施例中，鰭片結構20係形成在晶圓前側11上(參照圖9至圖18)。前端製程(front end of line，FEOL)結構、中段製程(middle end of line，MEOL)結構及後端製程(back end of line，BEOL)結構係連續地形成。前端製程結構係形成在晶圓前側11上，中段製程結構係形成在前端製程結構上，且後段製程結構係形成在中段製程結構上。包含主動區域(例如源極/汲極區域) 22的電晶體20可形成在基材10及/或半導體裝置500的前端製程結構中。在本揭露中，源極及汲極係可互換地使用。
在圖8中，翻轉圖7中的半導體裝置500，因此在Z方向上，晶圓10的後側12係朝上。
圖9至圖18係繪示根據本揭露一些實施例之製造包含場效電晶體(field effect transistor，FET)20的半導體裝置900之各階段的視圖。
圖9係繪示包含閘極結構21、源極/汲極區域22及閘極介電層23的金屬氧化物半導體場效電晶體(metal oxide semiconductor field effect transistor，MOSFET)20形成在半導體裝置900的基材10上。基材10具有第一表面11及第二表面(例如後側12)。在一些實施例中，層間介電(interlayer dielectric，ILD)層14係形成在閘極結構21上。本文所揭露的金屬氧化物半導體場效電晶體係不限於鰭式場效電晶體配置。在一些實施例中，金屬氧化物半導體場效電晶體為平面式場效電晶體、溝槽式場效電晶體、環繞式閘極場效電晶體或多橋通道場效電晶體(multi-bridge channel FET)。
在一些實施例中，源極/汲極區域22係由摻雜的矽、鍺、矽鍺(SiGe)、矽錫(SiSn)、鍺錫(GeSn)、錫化矽鍺(SiGeSn)或硼化矽鍺(SiGeB)磊晶層所組成。在一些實施例中，磊晶層係以硼、磷、砷或銻摻雜。
在一些實施例中，閘極介電層23包含一或多層介電材料，例如氧化矽、氮化矽或高介電常數(k)材料、其他合適的介電材料及/或前述之組合。高k介電材料包含二氧化鉿(HfO 2)、矽氧化鉿(HfSiO)、矽氮氧化鉿(HfSiON)、氧化鉭鉿(HfTaO)、氧化鈦鉿(HfTiO)、氧化鋯鉿(HfZrO)、氧化鋯、氧化鋁、氧化鈦、二氧化鉿-氧化鋁(HfO 2-Al 2O 3)合金、其他合適的高k介電材料及/或前述之組合。在一些實施例中，閘極介電層包含藉由利用化學氧化形成在通道層及介電材料之間的界面層。
閘極介電層23可藉由化學氣相沉積、原子層沉積或任何合適的方法來形成。在一實施例中，為了確保閘極介電層形成為在每一個通道層周圍具有均勻厚度，閘極介電層23係利用高度共形沉積製程(例如原子層沉積)來形成。在一些實施例中，閘極介電層23之厚度為約1 nm至約6 nm。
閘極電極層21包含一或多層導電材料，例如多晶矽、鋁、銅、鈦、鉭、鵭、鈷、鉬、氮化鉭、矽化鎳、矽化鈷、氮化鈦(TiN)、氮化鎢(WN)、鈦鋁(TiAl)、氮化鋁鈦(TiAlN)、碳氧化鉭(TaCN)、碳化鉭(TaC)、氮化鉭矽(TaSiN)、金屬合金、其他合適的材料及/或前述之組合。
在本揭露的特定實施例中，一或多個功函數調整層(圖未繪示)係插入在閘極介電層23及閘極電極層21之間。功函數調整層係由導電材料所組成，例如單層之氮化鈦(TiN)、氮化鉭(TaN)、碳化鉭鋁(TaAlC)、碳化鈦(TiC)、碳化鉭(TaC)、鈷(Co)、鋁(Al)、鈦鋁(TiAl)、鉿鈦(HfTi)、矽化鈦(TiSi)、矽化鉭(TaSi)或碳化鈦鋁(TiAlC)，或多層之兩種或更多的前述材料。對於n型通道場效型電晶體，氮化鉭(TaN)、碳化鉭鋁(TaAlC)、氮化鈦(TiN)、碳化鈦(TiC)、鈷(Co)、鈦鋁(TiAl)、鉿鈦(HfTi)、矽化鈦(TiSi)和矽化鉭(TaSi)之一或多者係用作功函數調整層，而對於p型通道場效型電晶體，碳化鈦鋁(TiAlC)、鋁(Al)、鈦鋁(TiAl)、氮化鉭(TaN)、碳化鉭鋁(TaAlC)、氮化鈦(TiN)、碳化鈦(TiC)和鈷(Co)之一或多者係用作功函數調整層。功函數調整層可藉由原子層沉積(ALD)、物理氣相沉積(PVD)、化學氣相沉積(CVD)、電子束蒸鍍法(e-beam evaporation)或其他合適的製程來形成。再者，功函數調整層可於使用不同金屬層的n型通道場效型電晶體及p型通道場效型電晶體中分開地形成。
圖10係繪示被翻轉的半導體裝置900，故相對於圖9所繪示的半導體裝置是上下顛倒。在一些實施例中，在形成電晶體20之後，基材10的後側12被薄化。在一些實施例中，後側12係藉由蝕刻操作或化學機械研磨操作而被薄化。
圖11係繪示根據本揭露一些實施例之形成在半導體裝置900之晶圓後側12上的分散式布拉格反射器(distributed Bragg reflector，DBR)30。分散式布拉格反射器30包含在晶圓後側12之外表面上的多數(N)對的第一材料層30A及第二材料層30B，其具有不同的折射率。在一些實施例中，N為二或以上。在一些實施例中，N為三，且具有三對交錯的第一材料層30A及第二材料層30B的分散式布拉格反射器30阻擋超過99%的入射退火雷射光。
第一材料層30A具有第一折射率n 1，且第二材料層30B具有第二折射率n 2。第一材料層30A的第一折射率n 1係不同於第二材料層30B的第二折射率n 2。
在一些實施例中，第一材料層30A包含非晶矽(amorphous silicon，a-Si)，且第二材料層30B氧化矽(例如SiO 2)或氮化矽(例如Si 3N 4)。
在一些實施例中，當第一材料層30A為非晶矽，第一材料層30A之厚度為約5 nm至約50 nm。在一些實施例中，當第二材料層30B為二氧化矽，第二材料層30B之厚度為約50 nm至約130 nm。在一些實施例中，當第二材料層30B為氮化矽，第二材料層30B之厚度為約30 nm至約95 nm。當厚度低於特定範圍時，沒有足夠的雷射輻射反射。當厚度高於特定範圍時，分散式布拉格反射器不夠厚，導致裝置成本不必要的增加。
根據本揭露一些實施例，第一材料層30A及第二材料層30B係藉由低壓化學氣相沉積、電漿輔助化學氣相沉積、流動式化學氣相沉積、物理氣相沉積(例如濺鍍)或原子層沉積來沉積。
材料的折射率會隨著光的不同波長而改變。以下表1顯示對本揭露實施例中具有不同材料的分散式布拉格反射層的折射率的具體例及對雷射輻射的特定波長(例如532 nm)的層厚度。
表1
材料 折射率 厚度d (nm)
非晶矽 4.42 30.1
SiO 2 1.4607 91.1
Si 3N 4 2.027 65.6
以下式(1)顯示第一材料層及第二材料層在分散式布拉格反射器中的厚度(例如d a-Si)係入射雷射光波長(λ)與材料的折射率(例如4.42)的函數。 (1)
在分散式布拉格反射器30中的N對交替的第一材料層30A及第二材料層30B亦用在分散式布拉格反射器30的反射上。在一些實施例中，分散式布拉格反射器30包含兩對或多對交替的第一材料層30A及第二材料層30B。
根據本揭露另一些實施例，第一材料層30A包含非晶矽，且第二材料層30B氧化矽(例如SiO 2)。以下表2顯示分散式布拉格反射器30的反射率與在分散式布拉格反射器30中的交替的第一材料層30A(例如非晶矽)及第二材料層30B(例如氧化矽)的成對數量N與分散式布拉格反射器30之總厚度(nm)的關係。如表2所示，當交替層為非晶矽與氧化矽時，一對層反射約90%的入射雷射輻射，兩對交替層反射超過98%的入射雷射輻射，而三對交替層反射超過99%的入射雷射輻射。
表2
分散式布拉格反射器的 成對數量 1 2 3
反射率 0.90011 0.98857 0.99875
總厚度(nm) 121.1 242.3 363.4
根據本揭露另一些實施例，第一材料層30A包含非晶矽，且第二材料層30B(例如Si 3N 4) 。以下表3顯示分散式布拉格反射器30的反射率與在分散式布拉格反射器30中的交替的第一材料層30A(例如非晶矽)及第二材料層30B(例如氮化矽)的成對數量N與分散式布拉格反射器30之總厚度(nm)的關係。如表3所示，當交替層為非晶矽與氮化矽時，一對層反射超過80%的入射雷射輻射，兩對交替層反射超過95%的入射雷射輻射，而三對交替層反射超過99%的入射雷射輻射。
表3
分散式布拉格反射器的 成對數量 1 2 3
反射率 0.81647 0.95829 0.99108
總厚度(nm) 95.7 191.4 287.1
根據表2及表3，應注意的是，具有三對交替的第一材料層30A及第二材料層30B的分散式布拉格反射器30阻擋超過99%的入射退火雷射光，則僅小於1%的入射退火雷射光可穿透分散式布拉格反射器30。分散式布拉格反射器30可做為硬罩幕，以大幅地減少退火雷射光在被分散式布拉格反射器30所覆蓋或阻擋的區域[舉例而言，金屬閘極(MGs)及M0/M1/M2後端製程內連接]中所產生的熱。在一些實施例中，分散式布拉格反射器30包含兩對交替且具有不同折射率的第一材料層30A及第二材料層30B。在另一些實施例中，分散式布拉格反射器30包含三對交替的第一材料層30A及第二材料層30B。在另一些實施例中，多於三對交替的第一材料層30A及第二材料層30B係包含於分散式布拉格反射器30中。
下式(2)顯示分散式布拉格反射器30的反射率(R)為交替的第一材料層30A(例如非晶矽)及第二材料層30B(例如氮化矽)之成對數量的函數。 (2)
在式(2)中，n 0、n 1、n 2及n s係原始介質(半導體裝置900外的環境，例如在真空環境)、兩個交替材料層(第一材料層30A及第二材料層30B)及終端介質(即半導體裝置900的後側或基材晶圓10)的各別折射率，且N為不同折射率材料的重複對之數目。
圖12係繪示根據本揭露一些實施例之開口40自半導體裝置900之後側12形成，穿透分散式布拉格反射器30及晶圓10，以暴露出半導體裝置900的源極/汲極區域。光微影及蝕刻的各種方法可用來形成自分散式布拉格反射器30之外表面延伸，以暴露出半導體裝置900的源極/汲極區域22之部分的開口40。
圖12亦繪示根據本揭露一些實施例之例如藉由離子佈植而摻雜摻質15穿過開口40至源極/汲極區域22之部分22A。在一些實施例中，源極/汲極區域22係由硼化矽鍺(SiGeB)所組成，且摻質15包含鍺及硼。在一些實施例中，鍺佈植使源極/汲極區域22非晶化，且硼佈植增加在源極/汲極區域22內的硼濃度。然而，離子佈植摻質15至源極/汲極區域22可導致例如在摻雜的源極/汲極區域22之一些部分內的晶格無序(lattice disorder)的問題。
在離子佈植之後，接著，退火源極/汲極區域22，以修復晶格無序及活化源極/汲極區域22。圖13係繪示根據本揭露一些實施例之藉由使用雷射輻射17以雷射退火半導體裝置900之佈植的或摻雜的源極/汲極區域22。在一些實施例中，雷射輻射的波長(λ)為約512 nm至約552 nm。舉例而言，雷射輻射17透過開口40照射摻雜源極/汲極區域22A約1奈秒至約100毫秒。在一些實施例中，雷射輻射17透過開口40照射以加熱半導體裝置900之摻雜源極/汲極區域22A至約600℃至約1200℃的溫度。
形成在半導體裝置900之晶圓後側12上的分散式布拉格反射器30係做為雷射輻射反射器。當入射退火雷射輻射17指向分散式布拉格反射器30的外表面上，分散式布拉格反射器30實質自半導體裝置900之後側12反射全部(例如＞98%)的入射雷射輻射。因此，穿過分散式布拉格反射器30並撞擊在半導體裝置900之其他元件上的雷射輻射17的量會大幅地減少。因此，分散式布拉格反射器30保護被分散式布拉格反射器30所覆蓋的半導體裝置900之區域或結構，以免於被退火雷射輻射17過度加熱及破壞。
接著，絕緣襯墊50係形成在分散式布拉格反射器30之外表面及開口40之側壁及底部上，如圖14所示。在一些實施例中，絕緣襯墊50係由氮化矽所組成。根據本揭露的實施例，絕緣襯墊50係藉由化學氣相沉積或物理氣相沉積來形成。
如圖15所示，根據本揭露一些實施例，形成在分散式布拉格反射器30之外表面上及開口40之底部上的絕緣襯墊50之部分係藉由蝕刻來移除。在一些實施例中，形成在水平表面上的絕緣襯墊50之部分係藉由異向性蝕刻操作來移除。
在一些實施例中，預矽化佈植(pre-silicide implantation，PSI)操作係透過開口40而施用於源極/汲極區域22，如圖16所示。然後，金屬層係沉積在源極/汲極區域22之暴露的頂表面上。金屬層係被加熱至足以啟動矽化的溫度一段時間，以足夠形成金屬矽化物60在源極/汲極區域22之頂表面上。金屬矽化物60減少後續形成至源極/汲極區域22之源極/汲極接點70的接觸電阻(參照例如圖18)。在一些實施例中，金屬層係由鎢、鈷、鎳、鈦、鉬、鉭或前述之組合所組成，且後續形成的金屬矽化物60包含矽化鎢(WSi)、矽化鈷(CoSi)、矽化鎳(NiSi)、矽化鈦(TiSi)、矽化鉬(MoSi)及矽化鉭(TaSi)之一或多者。在一些實施例中，金屬層係藉由化學氣相沉積、物理氣相沉積、原子層沉積或電鍍所形成。接著，金屬材料係填充至開口40，以形成晶圓後側導電貫孔70，其可用做源極/汲極接觸貫孔，如圖17所示。根據本揭露實施例，金屬材料係選自鎢、鈷、釕、銅、鋁、鈦、鉭、鉬、鎳或鈷。在一些實施例中，金屬材料係藉由化學氣相沉積、物理氣相沉積、原子層沉積或電鍍所形成。
圖18係繪示根據本揭露實施例之藉由化學機械研磨以接著研磨導電貫孔70之金屬材料，以創造出用於未來或下一步驟中其他結構之形成的平坦表面。
圖19A至圖24B係繪示根據本揭露另一實施例之製造具有環繞式閘極場效電晶體之半導體裝置的連續製程。應理解的是，對方法的其他實施例而言，額外的操作可在圖19A至圖24B所示製程之前、期間及之後提供，且以下所述的一些操作可被取代或排除。操作/製程的順序可交換。「A」的圖式(圖19A、圖20A等)係繪示沿著「B」圖式(圖19B、圖20B等)的平面視圖之線Y2-Y2的剖面視圖。
如圖19A所示，緩衝半導體層127係形成在基材10上。然後，第一半導體層120及第二半導體層125係交替地堆疊在緩衝層127上，如圖20A及圖20B所示。
在一些實施例中，基材10為矽，第一半導體層120為矽，而緩衝半導體層127及第二半導體層125為Si 1-zGe z，其中0.2＜z＜0.7。在另一些實施例中，基材10為矽，第一半導體層120為鍺或Si 1-xGe x，其中0.5 ＜x＜ 1，而緩衝半導體層127及第二半導體層125為Si 1-zGe z，其中0.2＜z＜0.7，且z＜x。在另一些實施例中，緩衝層127的半導體材料及第二半導體層125的半導體材料不同。緩衝半導體層127、第一半導體層120及第二半導體層125係藉由利用化學氣相沉積、分子束磊晶(molecular beam epitaxy，MBE)、原子層沉積或任何其他合適的方法而磊晶形成。在一些實施例中，不形成緩衝半導體層127。
藉由利用與參照圖2A至圖4B說明的相似操作，形成自隔離絕緣層32突出的鰭片結構121，如圖21A及圖21B所示。圖21A是對應圖21B之線Y2-Y2的剖面視圖。
如圖21A所示，鰭片結構121多層交替堆疊的第一半導體層120及第二半導體層125。在一些實施例中，緩衝半導體層127之厚度大於第一半導體層120之每一者的厚度。雖然圖21A顯示四個第一半導體層120及三個第二半導體層125，第一半導體層及第二半導體層的數目可為二、三或四以上，且多至十。
在隔離絕緣層32形成之後，形成包含虛擬閘極介電層及虛擬閘極電極層的虛擬閘極結構。虛擬閘極介電層包含一或多層絕緣材料，例如氧化矽基材料。在一實施例中，利用藉由化學氣相沉積所形成的氧化矽。在一些實施例中，虛擬閘極介電層的厚度為約1 nm至約5 nm。
虛擬閘極結構係藉由先毯覆沉積虛擬閘極介電層在暴露的鰭片結構121及隔離絕緣層32之上表面上而形成。然後，虛擬閘極電極層係毯覆沉積在虛擬閘極介電層上，以使鰭片結構121完全地內埋於虛擬閘極電極層內。虛擬閘極電極層包含矽，例如多晶矽(polycrystalline silicon，polysilicon)或非晶矽。在一些實施例中，虛擬閘極電極層係由多晶矽所組成。在一些實施例中，虛擬閘極電極層之厚度為約100 nm至約200 nm。在一些實施例中，虛擬閘極電極層係受到平坦化操作。虛擬閘極介電層及虛擬閘極電極層係利用化學氣相沉積(包含低壓化學氣相沉積及電漿輔助化學氣相沉積)、物理氣相沉積、原子層沉積或其他合適的製程來沉積。接著，罩幕層係形成在虛擬閘極電極層上。罩幕層可為電阻圖案或硬罩幕圖案。
接著，用於側壁間隙壁45之絕緣材料的毯覆層係利用化學氣相沉積或其他合適的方法而共形地形成在虛擬閘極結構上。毯覆層係以共形的方法沉積，故其係形成為在虛擬閘極結構之垂直表面(例如側壁)、水平表面及頂部具有實質相等的厚度。在一些實施例中，毯覆層係沉積為具有約2 nm至約20 nm的厚度。在一實施例中，毯覆層的絕緣材料係不同於第一絕緣層及第二絕緣層的材料，且係由氮化矽基材料所組成，例如氮化矽、氮氧化矽(SiON)、碳氮氧化矽(SiOCN)或碳氮化矽(SiCN)及前述之組合。在一些實施例中，毯覆層(側壁間隙壁45)係由氮化矽所組成。側壁間隙壁45係藉由異向性蝕刻而形成在虛擬閘極結構之相對側壁上。
接著，層間介電層150係形成在側壁間隙壁45上。層間介電層150的材料包含之化合物係包含矽、氧、碳及/或氫，例如氧化矽、SiCOH及碳氧化矽(SiOC)。有機材料(例如聚合物)可用做層間介電層150。在層間介電層150形成之後，進行平坦化操作(例如化學機械研磨)，則虛擬閘極結構的虛擬閘極電極層之頂部部分係被移除。
接著，閘極間隙壁係藉由合適的光微影及蝕刻操作而形成，以移除虛擬閘極結構，如圖22A及圖22B所示。圖22A係對應圖22B之線Y2-Y2的剖面視圖。在一些實施例中，緩衝半導體層127之一部分係暴露至開口48。在另一些實施例中，整個緩衝半導體層127被暴露，且在特定實施例中，緩衝半導體層127不暴露在開口48中。
然後，緩衝半導體層127及第二半導體層125閘極開口48中被移除，如圖23A及圖23B所示。圖23A是對應圖23B之線Y2-Y2的剖面視圖。第二半導體層125可利用濕式蝕刻劑而被選擇性地移除，例如但不限於氫氧化銨(NH 4OH)、四甲基氧氧化銨(tetramethylammonium hydroxide，TMAH)、乙二胺鄰苯二酚(ethylenediamine pyrocatechol，EDP)或氫氧化鉀(KOH)溶液。因此，半導體線係由第一半導體層120所形成。
然後，形成閘極結構65，如圖24A及圖24B所示。圖24A係對應圖24B之線Y2-Y2的剖面視圖。閘極結構係藉由沉積閘極介電層160接著閘極電極層65而形成。在一些實施例中，閘極介層係由參照圖9所揭露之任何高k介電材料所組成，且閘極電極層係由參照圖9所揭露之任何閘極電極材料所組成。
應理解的是，鰭式場效電晶體及環繞式閘極電晶體經過進一步的互補式金屬氧化物半導體(CMOS)製程，以形成各種特徵，例如接點/貫孔、內連接金屬層、介電層、鈍化層等。
圖25係繪示包含例如環繞式閘極場效電晶體及其他元件或結構的半導體裝置2500。圖25係繪示環繞式閘極場效電晶體的結構經過進一步的互補式金屬氧化物半導體製程，以形成包含前端製程結構、中段製程結構及後端製程結構的半導體裝置2500。翻轉半導體結構的方向，故基材後側係朝向上。結構可包含源極/汲極區域22、作用為通道的數層矽奈米片34(例如奈米片-1、奈米片-2、奈米片-3…奈米片-n)、高k膜35及可用以控制奈米片34的開啟(ON)或關閉(OFF)狀態的金屬閘極(metal gates，MGs)36。中段製程結構可包含閘極至金屬內連接及汲極至金屬內連接(例如VD及VG)38，以內連接奈米片34。源極/汲極區域22可由本文所揭露之磊晶材料(包含硼化矽鍺)所組成。後端製程結構可包含數層銅內連接線(例如M0/M1/M2)39及低k介電膜37，其可被例如雷射退火導致的高溫(例如高於400℃)所破壞。
請參閱圖25，分散式布拉格反射器30有益於保護例如在後端製程結構中的金屬內連接(例如Cu M0/M1/M2)39及低k介電膜37以及在中段製程結構中的高k介電質35及金屬閘極(MGs)36的結構或區域，使其免於因退火雷射輻射而被過度加熱及破壞。雖然包含環繞式閘極場效電晶體的半導體裝置2500係繪示於圖25中，本揭露的實施例係不限於包含環繞式閘極場效電晶體的半導體裝置。
圖26係繪示根據本揭露一些實施例之半導體裝置2600的剖面視圖。半導體裝置2600包含具有第一主表面11及相對的第二主表面12(後側)的半導體基材、場效電晶體20、分散式布拉格反射器30及導電貫孔70。場效電晶體20係設置在半導體基材10的第一主表面11。場效電晶體包含閘極結構21、源極/汲極區域22及閘極介電質23。分散式布拉格反射器30係設置在半導體基材10之相對的第二主表面(後側)12上。導電貫孔70係設置在分散式布拉格反射器30中，並穿透半導體基材10且與源極/汲極區域22直接電性接觸。場效電晶體20的源極/汲極區域22包含形成在源極/汲極區域22之外表面上的金屬矽化物60，其係接觸導電貫孔70。金屬矽化物60減少源極/汲極區域22及導電貫孔70之間的接觸電阻。
圖27係繪示根據本揭露一實施例之包含半導體裝置元件之半導體裝置的製程方法2700的流程圖。應理解的是，對方法的其他實施例而言，額外的操作可在圖27中說明的製程之前、期間及之後提供，且以下所述的一些操作可被取代或排除。操作/製程的順序可交換，且至少一些操作/製程可以不同的順序進行。在一些實施例中，至少二個或以上的操作/製程係在重疊的時間下進行，或幾乎為同時進行。
請參閱圖27及圖26，半導體裝置2600的製造方法2700包含操作S2710，形成半導體裝置元件20在半導體基材10之第一方向(例如在Z方向)上的第一主表面11上。在一些實施例中，半導體裝置元件包含磊晶層。在一些實施例中，磊晶層包含源極/汲極區域22。
在操作S2720中，複數個交替之具有第一折射率n 1之第一層30A及具有第二折射率n 2之第二層30AB的堆疊30係形成在半導體基材10在相對的第二方向(例如在相對的Z方向上)上的相對第二主表面(例如後側12的表面)上。第一折射率與第二折射率不同。複數個交替的第一層及第二層的堆疊30形成分散式布拉格反射器。在操作S2730中，開口40係形成在複數個第一層30A及第二層30B的堆疊30中，並穿透半導體基材10的第二主表面12，以暴露出磊晶層之部分。在操作S2740中，摻質係透過開口40植入磊晶層中，以形成摻雜磊晶層。在操作S2750中，摻雜磊晶層係透過開口40以雷射輻射照射，以退火磊晶層。在一些實施例中，磊晶層包含源極/汲極區域22。
圖28係繪示根據本揭露另一實施例之包含場效電晶體的半導體裝置之製造方法2800的流程圖。應理解的是，對方法的其他實施例而言，額外的操作可在圖28中說明的製程之前、期間及之後提供，且以下所述的一些操作可被取代或排除。操作/製程的順序可交換，且至少一些操作/製程可以不同的順序進行。在一些實施例中，至少二個或以上的操作/製程係在重疊的時間下進行，或幾乎為同時進行。
請參閱圖28及圖26，半導體裝置2600的製造方法2800包含操作S2810，形成場效電晶體20在晶圓10的第一主表面11上。在一些實施例中，場效電晶體20包含閘極結構21及源極/汲極區域22。在一些實施例中，場效電晶體20為鰭式場效電晶體。在另一些實施例中，電晶體20為平面式電晶體或環繞式閘極場效電晶體。在操作S2820中，分散式布拉格反射器30係形成在晶圓10的相對的第二主表面12(例如後側的表面)上。在操作2830中，貫孔開口40係形成在分散式布拉格反射器30中，並暴露出源極/汲極區域22之部分。在操作S2840中，摻質係植入源極/汲極區22中，以形成摻雜源極/汲極區域22。在操作S2850中，利用雷射輻射使摻雜源極/汲極區域22被雷射退火。
本揭露的方法及裝置藉由高溫雷射退火而提供改善的後側摻質活性，而不破壞低熱預算的後端製程元件，例如後端的低k膜及銅內連接。在本揭露之實施例中的分散式布拉格反射器反射撞擊在分散式布拉格反射器上的所有雷射輻射，藉以保護例如在後端製程結構中的金屬內連接及低k介電膜以及在中段製程結構中的高k介電質及金屬閘極的結構或區域，使其免於被退火雷射輻射過度加熱及破壞。
應理解的是，並非所有優點都須在此討論，沒有對所有實施例或具體例都適用的特別優點，且其他實施例或具體例可提供不同的優點。
根據本揭露之一態樣，一種半導體裝置的製造方法包含形成半導體裝置元件在半導體基材之第一主表面上；形成交替的複數個具有第一折射率的第一層及複數個具有第二折射率的第二層在半導體基材之相對的第二主表面上；形成開口在複數個第一層及複數個第二層中，並穿過半導體基材的第二主表面，且透過開口暴露出磊晶層之部分；透過開口植入摻質至磊晶層，以形成摻雜磊晶層；以及透過開口以雷射輻射照射摻雜磊晶層。半導體裝置元件包含磊晶層。第一折射率與第二折射率不同。在一或多個上述及/或以下的實施例中，第一層的第一厚度(d 1)為雷射輻射的波長(λ)及第一層的第一折射率(n 1)的函數， ，第二層的第二厚度(d 2)為雷射輻射的波長(λ)及第二層的第二折射率(n 2)的函數， ，且雷射輻射的波長(λ)為512 nm至552 nm。在一或多個上述及/或以下的實施例中，第一層包含非晶矽，且第二層包含氧化矽或氮化矽。在一或多個上述及/或以下的實施例中，磊晶層包含硼化矽鍺(SiGeB)，且植入摻質至磊晶層包含植入鍺及硼，以非晶化磊晶層，並增加在摻雜磊晶層內的硼濃度。在一或多個上述及/或以下的實施例中，雷射輻射係透過開口照射摻雜磊晶層1奈秒(nano-second)至100毫秒。在一或多個上述及/或以下的實施例中，雷射輻射係透過開口加熱摻雜磊晶層至600℃至1200℃的溫度。在一或多個上述及/或以下的實施例中，方法更包含藉由原子層沉積，沉積共形氮化矽襯墊在開口內；以及自開口之底部乾式蝕刻氮化矽襯墊，以使氮化矽襯墊保留在開口之側部上。在一或多個上述及/或以下的實施例中，方法更包含預矽化佈植預矽化摻質至磊晶層；沉積金屬在磊晶層上；以及形成金屬矽化物在磊晶層上。在一或多個上述及/或以下的實施例中，方法更包含以金屬材料填充開口，且金屬材料係選自鎢、鈷或釕。在一或多個上述及/或以下的實施例中，方法更包含在以金屬材料填充開口之後，藉由化學機械研磨來平坦化交替的複數個第一層及複數個第二層的外表面。
根據本揭露之一態樣，一種半導體裝置的製造方法包含：形成場效電晶體在晶圓的第一主表面上；形成分散式布拉格反射器在晶圓相對的第二主表面上；形成貫孔開口在分散式布拉格反射器中，並暴露出源極/汲極區域之部分；植入摻質至源極/汲極區域，以形成摻雜源極/汲極區域；以及利用雷射輻射，以雷射退火摻雜源極/汲極區域。場效電晶體包含源極/汲極區域。
在一或多個上述及/或以下的實施例中，分散式布拉格反射器包含交替的複數個具有第一折射率(n 1)的第一層及複數個具有第二折射率(n 2)的第二層，且第一折射率與第二折射率不同。在一或多個上述及/或以下的實施例中，第一層的第一厚度(d 1)為雷射輻射的波長(λ)及第一層的第一折射率(n 1)的函數， ，且第二層的第二厚度(d 2)為雷射輻射的波長(λ)及第二層的第二折射率(n 2)的函數， 。在一或多個上述及/或以下的實施例中，方法更包含在雷射退火摻雜源極/汲極區域之後，預矽化佈植預矽化摻質至源極/汲極區域；沉積金屬在源極/汲極區域上；以及形成金屬矽化物在源極/汲極區域上。
根據本揭露之一態樣，一種半導體裝置包含：設置在半導體基材的第一主表面上的場效電晶體、設置在半導體基材相對的第二主表面上的分散式布拉格反射器以及設置在分散式布拉格反射器中的導電貫孔。場效電晶體包含閘極結構及源極/汲極區域。導電貫孔穿透半導體基材，並與源極/汲極區域直接電性接觸。在一或多個上述及/或以下的實施例中，分散式布拉格反射器包含交替的複數個具有第一折射率(n 1)的第一層及複數個具有第二折射率(n 2)的第二層，且第一折射率與第二折射率不同。在一或多個上述及/或以下的實施例中，第一層的第一厚度(d 1)為雷射輻射的波長(λ)及第一層的第一折射率(n 1)的函數， ，且第二層的第二厚度(d 2)為雷射輻射的波長(λ)及第二層的第二折射率(n 2)的函數， 。在一或多個上述及/或以下的實施例中，第一層包含非晶矽，且第二層包含氧化矽或氮化矽。在一或多個上述及/或以下的實施例中，源極/汲極區域包含硼化矽鍺(SiGeB)。在一或多個上述及/或以下的實施例中，場效電晶體包含一金屬氧化物半導體場效電晶體、一鰭式場效電晶體或一環繞式閘極場效電晶體。在一或多個上述及/或以下的實施例中，半導體裝置更包含在半導體基材上的前端製程結構。前端製程結構包含閘極結構及源極/汲極區域。在一或多個上述及/或以下的實施例中，半導體裝置更包含在前端製程結構上的中段製程結構。中段製程結構包含閘極至金屬內連接、源極至金屬內連接及汲極至金屬內連接。在一或多個上述及/或以下的實施例中，半導體裝置更包含在中段製程結構上的後端製程結構。後端製程結構包含金屬內連接層及低k介電膜。
以上概述許多實施例的特徵，因此本領域具有通常知識者可更了解本揭露的態樣。本技術領域具有通常知識者應理解利用本揭露為基礎可以設計或修飾其他製程和結構以實現和所述實施例相同的目的及/或達成相同優點。本技術領域具有通常知識者也應了解與此均等的架構並沒有偏離本揭露的精神和範圍，且在不偏離本揭露的精神和範圍下可做出各種變化、替代和改動。
10:基材 11:前側 12:後側 14:層間介電層 15:摻質 17:雷射輻射 20:鰭片結構/電晶體/半導體裝置元件 21:閘極結構/閘極電極層 22:源極/汲極區域 22A:部分/摻雜源極/汲極區域 23:閘極介電層 24:硬罩幕圖案 28:鰭片襯層 29:第一絕緣材料層 30:分散式布拉格反射器 30A:第一材料層 30B:第二材料層 32:第一隔離絕緣層 34:奈米片 35:高k膜 36:金屬閘極 37:低k介電膜 38:內連接 39:內連接線 40:開口 45:側壁間隙壁 48:開口 50:絕緣襯墊 60:金屬矽化物 65:閘極結構/閘極電極層 70:接點/導電貫孔 120:第一半導體層 121:鰭片結構 125:第二半導體層 127:緩衝層 150:層間介電層 160:閘極介電層 500,900,2500,2600:半導體裝置 2700,2800:方法 S2710,S2720,S2730,S2740,S2750:操作 S2810,S2820,S2830,S2840,S2850:操作 H1:高度 Y1-Y1,Y2-Y2:線
根據以下詳細說明並配合附圖閱讀，使本揭露的態樣獲致較佳的理解。需注意的是，如同業界的標準作法，許多特徵並不是按照比例繪示的。事實上，為了進行清楚討論，許多特徵的尺寸可以經過任意縮放。 [圖1A]及[圖1B]係繪示根據本揭露一些實施例之製造半導體裝置的各階段之一者。 [圖2A]及[圖2B]係繪示根據本揭露一些實施例之製造半導體裝置的各階段之一者。 [圖3A]及[圖3B]係繪示根據本揭露一些實施例之製造半導體裝置的各階段之一者。 [圖4A]及[圖4B]係繪示根據本揭露一些實施例之製造半導體裝置的各階段之一者。 [圖5]係繪示根據本揭露一些實施例之製造半導體裝置的各階段之一者。 [圖6]係繪示根據本揭露一些實施例之製造半導體裝置的各階段之一者。 [圖7]係繪示根據本揭露一些實施例之製造半導體裝置的各階段之一者。 [圖8]係繪示根據本揭露一些實施例之製造半導體裝置的各階段之一者。 [圖9]係繪示根據本揭露一些實施例之製造半導體裝置的各階段之一者。 [圖10]係繪示根據本揭露一些實施例之製造半導體裝置的各階段之一者。 [圖11]係繪示根據本揭露一些實施例之製造半導體裝置的各階段之一者。 [圖12]係繪示根據本揭露一些實施例之製造半導體裝置的各階段之一者。 [圖13]係繪示根據本揭露一些實施例之製造半導體裝置的各階段之一者。 [圖14]係繪示根據本揭露一些實施例之製造半導體裝置的各階段之一者。 [圖15]係繪示根據本揭露一些實施例之製造半導體裝置的各階段之一者。 [圖16]係繪示根據本揭露一些實施例之製造半導體裝置的各階段之一者。 [圖17]係繪示根據本揭露一些實施例之製造半導體裝置的各階段之一者。 [圖18]係繪示根據本揭露一些實施例之製造半導體裝置的各階段之一者。 [圖19A]及[圖19B]係繪示根據本揭露一些實施例之製造半導體裝置的各階段之一者。 [圖20A]及[圖20B]係繪示根據本揭露一些實施例之製造半導體裝置的各階段之一者。 [圖21A]及[圖21B]係繪示根據本揭露一些實施例之製造半導體裝置的各階段之一者。 [圖22A]及[圖22B]係繪示根據本揭露一些實施例之製造半導體裝置的各階段之一者。 [圖23A]及[圖23B]係繪示根據本揭露一些實施例之製造半導體裝置的各階段之一者。 [圖24A]及[圖24B] 係繪示根據本揭露一些實施例之製造半導體裝置的各階段之一者。 [圖25]係繪示根據本揭露一些實施例之包含環繞式閘極場效(gate-all-around field effect transistor，GAA FET)電晶體的半導體裝置的剖面視圖。 [圖26]係繪示根據本揭露一些實施例之包含鰭式場效電晶體(fin field effect transistor，FinFET)的半導體裝置的剖面視圖。 [圖27]係繪示根據本揭露一實施例之包含半導體裝置元件之半導體裝置的製程操作的流程圖。 [圖28]係繪示根據本揭露另一實施例之包含半導體裝置元件之半導體裝置的製程操作的流程圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
2700:方法
S2710,S2720,S2730,S2740,S2750:操作

Claims (20)

  1. 一種半導體裝置的製造方法，包含： 形成一半導體裝置元件在一半導體基材之一第一主表面上，其中該半導體裝置元件包含一磊晶層； 形成交替的複數個第一層及複數個第二層在該半導體基材之相對的一第二主表面上，其中該些第一層具有一第一折射率，該些第二層具有一第二折射率，且該第一折射率與該第二折射率不同； 形成一開口在該些第一層及該些第二層中，並穿過該半導體基材的該第二主表面，且透過該開口暴露出該磊晶層之一部分； 透過該開口植入一摻質至該磊晶層，以形成一摻雜磊晶層；以及 透過該開口以雷射輻射照射該摻雜磊晶層。
  2. 如請求項1所述之半導體裝置的製造方法，其中 該些第一層的一第一厚度(d 1)滿足 ，其中λ為該雷射輻射的一波長，且n 1為該些第一層的該第一折射率， 該些第二層的一第二厚度(d 2)滿足 ，其中n 2為該些第二層的該第二折射率，且 該雷射輻射的該波長(λ)為512 nm至552 nm。
  3. 如請求項1所述之半導體裝置的製造方法，其中該些第一層包含非晶矽，且該些第二層包含氧化矽或氮化矽。
  4. 如請求項1所述之半導體裝置的製造方法，其中該磊晶層包含硼化矽鍺(SiGeB)，且植入該摻質至該磊晶層包含： 植入鍺及硼，以非晶化該磊晶層，並增加在該摻雜磊晶層內的硼濃度。
  5. 如請求項1所述之半導體裝置的製造方法，其中該雷射輻射係透過該開口照射該摻雜磊晶層1奈秒(nano-second)至100毫秒。
  6. 如請求項4所述之半導體裝置的製造方法，其中該雷射輻射係透過該開口加熱該摻雜磊晶層至600℃至1200℃的一溫度。
  7. 如請求項1所述之半導體裝置的製造方法，更包含： 藉由原子層沉積，沉積一共形氮化矽襯墊在該開口內；以及 自該開口之一底部乾式蝕刻該氮化矽襯墊，以使該氮化矽襯墊保留在該開口的複數個側部上。
  8. 如請求項1所述之半導體裝置的製造方法，更包含： 預矽化(pre-silicide)佈植一預矽化摻質至該磊晶層； 沉積一金屬在該磊晶層上；以及 形成一金屬矽化物在該磊晶層上。
  9. 如請求項1所述之半導體裝置的製造方法，更包含： 以一金屬材料填充該開口，其中該金屬材料係選自於包含鎢、鈷及釕的一群組。
  10. 如請求項9所述之半導體裝置的製造方法，更包含： 在以該金屬材料填充該開口之後，藉由一化學機械研磨平坦化交替的該些第一層及該些第二層的一外表面。
  11. 一種半導體裝置的製造方法，包含： 形成一場效電晶體在一晶圓的一第一主表面上，其中該場效電晶體包含一源極/汲極區域； 形成一分散式布拉格反射器在該晶圓相對的一第二主表面上； 形成一貫孔開口在該分散式布拉格反射器中，並暴露出該源極/汲極區域之一部分； 植入一摻質至該源極/汲極區域，以形成一摻雜源極/汲極區域；以及 利用雷射輻射，以雷射退火該摻雜源極/汲極區域。
  12. 如請求項11所述之半導體裝置的製造方法，其中該分散式布拉格反射器包含交替的複數個第一層及複數個第二層，其中該些第一層具有一第一折射率(n 1)，該些第二層具有一第二折射率(n 2)，且該第一折射率與該第二折射率不同。
  13. 如請求項12所述之半導體裝置的製造方法，其中 該些第一層的一第一厚度(d 1)滿足 ，其中λ為該雷射輻射的一波長，且n 1為該些第一層的該第一折射率， 該些第二層的一第二厚度(d 2)滿足 ，其中n 2為該些第二層的該第二折射率。
  14. 如請求項11所述之半導體裝置的製造方法，更包含： 在雷射退火該摻雜源極/汲極區域之後，預矽化佈植一預矽化摻質至該源極/汲極區域； 沉積一金屬在該源極/汲極區域上；以及 形成一金屬矽化物在該源極/汲極區域上。
  15. 一種半導體裝置，包含： 一場效電晶體，設置在一半導體基材的一第一主表面上，其中該場效電晶體包含一閘極結構及一源極/汲極區域； 一分散式布拉格反射器，設置在該半導體基材相對的一第二主表面上；以及 一導電貫孔，設置在該分散式布拉格反射器中，其中該導電貫孔穿透該半導體基材，並與該源極/汲極區域直接電性接觸。
  16. 如請求項15所述之半導體裝置，其中該分散式布拉格反射器包含複數個交替的複數個第一層及複數個第二層，其中該些第一層具有一第一折射率(n 1)，該些第二層具有一第二折射率(n 2)，且該第一折射率與該第二折射率不同。
  17. 如請求項16所述之半導體裝置，其中 該些第一層的一第一厚度(d 1)滿足 ，其中λ為該雷射輻射的一波長，且n 1為該些第一層的該第一折射率， 該些第二層的一第二厚度(d 2)滿足 ，其中n 2為該些第二層的該第二折射率。
  18. 如請求項16所述之半導體裝置，其中該些第一層包含非晶矽，且該些第二層包含氧化矽或氮化矽。
  19. 如請求項15所述之半導體裝置，其中該源極/汲極區域包含硼化矽鍺(SiGeB)。
  20. 如請求項15所述之半導體裝置，其中該場效電晶體包含一金屬氧化物半導體場效電晶體、一鰭式場效電晶體或一環繞式閘極場效電晶體。
TW112106658A 2022-06-24 2023-02-23 半導體裝置及其製造方法 TWI831625B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/849,424 US20230420563A1 (en) 2022-06-24 2022-06-24 Semiconductor device and method of manufacturing thereof
US17/849,424 2022-06-24

Publications (2)

Publication Number Publication Date
TW202401578A true TW202401578A (zh) 2024-01-01
TWI831625B TWI831625B (zh) 2024-02-01

Family

ID=89323592

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112106658A TWI831625B (zh) 2022-06-24 2023-02-23 半導體裝置及其製造方法

Country Status (3)

Country Link
US (1) US20230420563A1 (zh)
CN (1) CN220856582U (zh)
TW (1) TWI831625B (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG133432A1 (en) * 2005-12-20 2007-07-30 Tinggi Tech Private Ltd Localized annealing during semiconductor device fabrication
US9391078B1 (en) * 2015-01-16 2016-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for finFET devices
US10629770B2 (en) * 2017-06-30 2020-04-21 Sensor Electronic Technology, Inc. Semiconductor method having annealing of epitaxially grown layers to form semiconductor structure with low dislocation density

Also Published As

Publication number Publication date
CN220856582U (zh) 2024-04-26
TWI831625B (zh) 2024-02-01
US20230420563A1 (en) 2023-12-28

Similar Documents

Publication Publication Date Title
TWI647749B (zh) 半導體裝置及其製造方法
US8754487B2 (en) Semiconductor device with metal gate
TWI702640B (zh) 增加有效閘極高度的方法
US20180145131A1 (en) Semiconductor Device and Method
US11152571B2 (en) Compact resistive random access memory integrated with a pass gate transistor
TW202121698A (zh) 半導體元件及其製造方法
US20100197089A1 (en) Methods of fabricating semiconductor devices with metal-semiconductor compound source/drain contact regions
US20240186388A1 (en) Semiconductor device with improved source and drain contact area and methods of fabrication thereof
KR102232552B1 (ko) 반도체 디바이스 제조 방법 및 반도체 디바이스
TW202105531A (zh) 製造半導體元件的方法及半導體元件
TWI831625B (zh) 半導體裝置及其製造方法
US11508823B2 (en) Low capacitance low RC wrap-around-contact
TWI785537B (zh) 半導體裝置及其形成方法
US11935931B2 (en) Selective shrink for contact trench
TW202238692A (zh) 半導體裝置的製造方法
TW202141643A (zh) 半導體裝置與其製作方法
US11948944B2 (en) Optimized contact resistance for stacked FET devices
US20230420502A1 (en) Subtractive source drain contact for stacked devices
TWI823639B (zh) 半導體裝置及其形成方法
US20230420455A1 (en) Semiconductor device and manufacturing method thereof