TW202350062A

TW202350062A - 具有纜線介面的電子裝置及其製造方法

Info

Publication number: TW202350062A
Application number: TW111121318A
Authority: TW
Inventors: 黃世年
Original assignee: 宏達國際電子股份有限公司
Priority date: 2022-06-08
Filing date: 2022-06-08
Publication date: 2023-12-16

Abstract

一種電子裝置包含印刷電路板、積體電路、連接器、扼流圈模組以及補償模組。積體電路設置於印刷電路板上。連接器設置於印刷電路板上。扼流圈模組設置於印刷電路板上，並耦接於積體電路以及連接器之間。補償模組設置於印刷電路板上，並耦接於扼流圈模組以及連接器之間。

Description

具有纜線介面的電子裝置及其製造方法

本揭示有關於一種具備纜線介面的電子裝置，且特別是有關一種電子裝置其能夠降低纜線介面上的共模雜訊。

對於具備通訊功能的電子產品而言，數位電子產品經常包含天線電路以及高速連接器介面，例如通用序列匯流排(universal serial bus, USB)、高解析度多媒體介面(high definition multimedia interface, HDMI)埠或顯示連接埠。

電子產品的設計人員需要避免天線電路與高速連接器介面之間的可能發生的射頻干擾(radio frequency interference, RFI)及/或電磁干擾(electromagnetic interference, EMI)等問題。近代電子產品設計通常趨向於小型化。因此，在一些情況下，電子產品中的天線電路與高速連接器介面被迫設置在距離較近的位置上，這將導致更難以降低兩者間的射頻干擾或電磁干擾。

本揭示的一態樣揭露一種電子裝置，包含印刷電路板、積體電路、連接器、扼流圈模組以及補償模組。積體電路設置於該印刷電路板上。連接器設置於該印刷電路板上。扼流圈模組設置於該印刷電路板上，並耦接於該積體電路以及該連接器之間。補償模組設置於該印刷電路板上，並耦接於該扼流圈模組以及該連接器之間。

本揭示的另一態樣揭露一種製造方法用以製造一電子裝置，製造方法包含：提供印刷電路板，印刷電路板包含第一佈局線路以及第二佈局線路；附接積體電路至印刷電路板上，並將積體電路連接至第一佈局線路以及第二佈局線路；附接連接器至印刷電路板上，並將連接器連接至第一佈局線路以及第二佈局線路；附接扼流圈模組至印刷電路板上且在積體電路與連接器之間，並將扼流圈模組連接至第一佈局線路以及第二佈局線路；以及，附接補償模組至印刷電路板上且在扼流圈模組與連接器之間，並將補償模組連接至第一佈局線路以及第二佈局線路。

須說明的是，上述說明以及後續詳細描述是以實施例方式例示性說明本案，並用以輔助本案所請求之發明內容的解釋與理解。

以下揭示提供許多不同實施例或例證用以實施本揭示文件的不同特徵。特殊例證中的元件及配置在以下討論中被用來簡化本揭示。所討論的任何例證只用來作解說的用途，並不會以任何方式限制本揭示文件或其例證之範圍和意義。在適當的情況下，在圖式之間及相應文字說明中採用相同的標號以代表相同或是相似的元件。

請參閱第1圖，其繪示根據本揭示之一些實施例中一種電子裝置100的俯視示意圖。如第1圖所示，電子裝置100包含印刷電路板110、積體電路(integrated circuit, IC)120、扼流圈模組140、補償模組160以及連接器180。其中，積體電路120、扼流圈模組140、補償模組160以及連接器180分別設置於印刷電路板110的表面上。

在一些實施例中，連接器180用以與纜線200的第一端210連接。纜線200用以乘載一對差動訊號DIF。與纜線200相連接的連接器180用以從纜線200接收差動訊號DIF，或者連接器180用以將電子裝置100產生的差動訊號DIF傳送至纜線200。

在一例子中，連接器180為通用序列匯流排(universal serial bus, USB)連接器；纜線200為USB纜線用以與USB連接器相連接；而差動訊號DIF包含適合由USB纜線傳遞的數位資料(例如檔案、文件、命令、指令或封包)。於另一例子中，連接器180為高解析度多媒體介面(high definition multimedia interface, HDMI)連接埠；纜線200為HDMI纜線用以與HDMI連接埠相連接；而差動訊號DIF包含顯示資訊(例如照片、影像、圖框或串流資料)。

如第1圖所示，印刷電路板110包含第一佈局線路W1以及第二佈局線路W2，其分別耦接在積體電路120與連接器180之間。第一佈局線路W1以及第二佈局線路W2用以在積體電路120與連接器180之間傳遞差動訊號DIF(並由連接器180進一步傳輸至纜線200)。

在一些實施例中，第一佈局線路W1用以在積體電路120與纜線200之間傳輸差動訊號DIF當中的正向訊號DIF+。在一些實施例中，第二佈局線路W2用以在積體電路120與纜線200之間傳輸差動訊號DIF當中的負向訊號DIF-。

在一些實施例中，差動訊號DIF為輸入方向的訊號由纜線200傳輸往電子裝置100上的積體電路120。在此情況下，積體電路120用以經過扼流圈模組140、補償模組160及連接器180由纜線200接收差動訊號DIF。

在一些實施例中，差動訊號DIF為輸出方向的訊號由電子裝置100產生並傳輸往纜線200。在此情況下，積體電路120產生差動訊號DIF並經過扼流圈模組140、補償模組160及連接器180發送至纜線200。在一些實施例中，積體電路120產生的差動訊號DIF可以通過纜線200傳輸至與外部裝置(例如電腦、螢幕、電視等，圖中未繪示)，此外部裝置與纜線200的第二端220相連接。

請進一步參閱第2圖，其繪示根據一些實施例中第1圖所示之電子裝置100沿著剖面線X-X的剖面示意圖。

如第1圖以及第2圖所示，當沿著纜線200與連接器180傳輸差動訊號DIF時，經纜線200傳輸的差動訊號DIF將感應(induce)產生第一共模雜訊CMN1累積在連接器180的多個連接接腳，這是因為連接器180中與纜線200相連的多個連接接腳彼此之間可能存在不匹配的阻抗及/或具備不一致的對地參照準位。換句話說，第一共模雜訊CMN1是由差動訊號DIF的差模至共模轉換所導致。此第一共模雜訊CMN1可能會干擾到設置在印刷電路板上且位在連接器180附近的其他組件(例如天線、射頻電路等，圖中未繪示)。

在一些實際例子中，累積在連接器180的多個連接接腳之間的第一共模雜訊CMN1可能會感應產生一電流。此感應產生的電流可以會流過連接器及纜線的屏蔽表面，這會對其他元件(例如天線、射頻電路等，圖中未繪示)造成雜訊電波干擾，其中這個雜訊電波無法被忽略。舉例來說，當電子裝置100(例如行動裝置或筆記型電腦)連接USB纜線，而此USB纜線感應產生的雜訊電波可能會干擾到與電子裝置100通訊連接的一個無線滑鼠、或者導致電子裝置100上無線網路的頻寬吞吐量降低。相似的雜訊電波問題也會發生在當電子裝置100連接到其他訊號纜線時，例如快速週邊組件互連(Peripheral Component Interconnect Express, PCIE)纜線、序列先進技術附件(Serial Advanced Technology Attachment, SATA)纜線、高解析度多媒體介面(high definition multimedia interface, HDMI)纜線、顯示埠(Display Port, DP)纜線、數位視覺介面(Digital Visual Interface, DVI)纜線或影像圖樣陣列(Video Graphics Array, VGA)纜線。

在一些例子中，如第1圖及第2圖所示，積體電路120的正輸入輸出端IOp與負輸入輸出端IOn之間可能存在不平衡。在一例子中，積體電路120的正訊號驅動電路(圖中未示)的驅動功率不同於積體電路120的負訊號驅動電路(圖中未示)的驅動功率，而此差異會導致不平衡並進而產生第二共模雜訊CMN2。在另一例子中，第一佈局線路W1的阻抗可能會不同於第二佈局線路W2的阻抗。當積體電路120產生(或接收)差動訊號DIF時，將在積體電路120的正輸入輸出端IOp與負輸入輸出端IOn上累積第二共模雜訊CMN2。

如第1圖以及第2圖所示，扼流圈模組140設置於印刷電路板110上並耦接在積體電路120以及連接器180之間。更精確地說，在一些實施例中，扼流圈模組140是耦接於積體電路120與補償模組160之間。在一些實施例中，扼流圈模組140與第一佈局線路W1及第二佈局線路W2連接，並設置鄰近於積體電路120。扼流圈模組140於一些實施例中包含共模扼流線圈(common mode choke coil)，其可用來補償或降低累積在積體電路120的正輸入輸出端IOp與負輸入輸出端IOn上的第二共模雜訊CMN2。

在一些實施例中，共模扼流線圈(即扼流圈模組140)是設置鄰近於積體電路120，並可作為雜訊濾波器的設計用以補償或降低第1圖所示之第二部分P2(包含積體電路120以及扼流圈模組140)上的第二共模雜訊CMN2。在一些實施例中，扼流圈模組140通常無法用來補償或降低第1圖所示之第一部分P1(包含補償模組160、連接器180以及纜線200)上的第一共模雜訊CMN1，因為扼流圈模組140與連接器180的距離相對較遠，且在扼流圈模組140的設計時並不會考慮纜線200帶來的影響。

如第1圖及第2圖所示，補償模組160設置在印刷電路板110上並耦接在扼流圈模組140以及連接器180之間。在一些實施例中，補償模組160用以補償或降低第一部分P1中連接器180上的第一共模雜訊CMN1。於一些實施例中，補償模組160用以降低在第一部分P1(包含補償模組160、連接器180以及纜線200)的差模至共模轉換(differential to common mode conversion, SCD21)所具有的散射參數(scattering parameter，又稱為S參數)。關於補償模組160如何降低差模至共模轉換(SCD21)中的S參數的詳細作法將在後續段落中進一步說明。

請一併參閱第3A圖至第3E圖，其繪示根據一些實施例中具有不同配置的各種補償模組160a~160e的示意圖。補償模組160a~160e中每一者可以用來實現第1圖及第2圖中所示的補償模組160。

如第3A圖所示，補償模組160a包含第一被動元件PC1以及第二被動元件PC2。第一被動元件PC1與第一佈局線路W1串聯耦接並位於扼流圈模組140與連接器180之間。第二被動元件PC2與第二佈局線路W2串聯耦接並位於扼流圈模組140與連接器180之間。第一被動元件PC1以及第二被動元件PC2各自包含電阻(R)、電感(L)及電容(C)當中至少一者。

如第3B圖所示，補償模組160b包含第一被動元件PC1以及第二被動元件PC2。第一被動元件PC1的第一端耦接至第一佈局線路W1且耦接位置位於扼流圈模組140與連接器180之間，第一被動元件PC1的第二端接地。第二被動元件PC2的第一端耦接至第二佈局線路W2且耦接位置位於扼流圈模組140與連接器180之間，第二被動元件PC2的第二端接地。第一被動元件PC1以及第二被動元件PC2各自包含電阻(R)、電感(L)及電容(C)當中至少一者。

如第3C圖所示，補償模組160c包含第一被動元件PC1、第二被動元件PC2、第三被動元件PC3以及第四被動元件PC4。第一被動元件PC1與第一佈局線路W1串聯耦接並且位於扼流圈模組140與連接器180之間。第二被動元件PC2與第二佈局線路W2串聯耦接並且位於扼流圈模組140與連接器180之間。第三被動元件PC3的第一端耦接至第一佈局線路W1且耦接位置位於扼流圈模組140與第一被動元件PC1之間，第三被動元件PC3的第二端接地。第四被動元件PC4的第一端耦接至第二佈局線路W2且耦接位置位於扼流圈模組140與第二被動元件PC2之間，第四被動元件PC4的第二端接地。第一被動元件PC1、第二被動元件PC2、第三被動元件PC3以及第四被動元件PC4各自包含電阻(R)、電感(L)及電容(C)當中至少一者。

如第3D圖所示，補償模組160d包含第一被動元件PC1、第二被動元件PC2、第三被動元件PC3以及第四被動元件PC4。相較於第3C圖，第3D圖所示的實施例中，第三被動元件PC3的第一端耦接至第一佈局線路W1且耦接位置位於第一被動元件PC1與連接器180之間，第四被動元件PC4的第一端耦接至第二佈局線路W2且耦接位置位於第二被動元件PC2與連接器180之間。第3D圖所示的補償模組160d的其他結構特徵與第3C圖中所示的補償模組160c相似。

如第3E圖所示，補償模組160e包含第一被動元件PC1、第二被動元件PC2、第三被動元件PC3、第四被動元件PC4、第五被動元件PC5以及第六被動元件PC6。相較於第3C圖，第3E圖所示的實施例中增加了第五被動元件PC5以及第六被動元件PC6。第五被動元件PC5的第一端耦接至第一佈局線路W1且耦接位置位於第一被動元件PC1與連接器180之間，第六被動元件PC6的第一端耦接至第二佈局線路W2且耦接位置位於第二被動元件PC2與連接器180之間。第三被動元件PC3與第五被動元件PC5耦接至第一被動元件PC1的不同端。第四被動元件PC4與第六被動元件PC6耦接至第二被動元件PC2的不同端。第3E圖所示的補償模組160e的其他結構特徵與第3C圖中所示的補償模組160c相似。

需特別注意的是，第3A圖至第3E圖中所示的多個補償模組160a~160e的一者可被選作為第1圖及第2圖之實施例中的補償模組160。關於補償模組160a~160e的各種不同配置的選擇以及其中多個被動元件的電阻、電感或電容數值的設定是根據第2圖中第一部份P1進行S參數量測的結果而定。

請一併參閱第4圖，其繪示補償模組160、連接器180以及纜線200在S參數量測當中連接埠定義的示意圖。

如第1圖以及第4圖所示，連接埠PORT1定義在纜線200上並對應正向訊號DIF+以及第一佈局線路W1，另一連接埠PORT3定義在纜線200上並對應負向訊號DIF-以及第二佈局線路W2。連接埠PORT2定義在補償模組160上並耦接至第一佈局線路W1(朝向扼流圈模組140)對應正向訊號DIF+。連接埠PORT4定義在補償模組160上並耦接至第二佈局線路W2(朝向扼流圈模組140)對應負向訊號DIF-。

上述四個連接埠PORT1~PORT4可以連接至一網路分析儀，藉以在四埠單端模型下進行散射參數(S參數)分析。此S參數分析的結果會產生單端S參數矩陣如下所示：

在這個單端S參數的矩陣，S參數S _XY代表在連接埠PORTX位置輸入觸發訊號時在連接埠PORTY所量測到的響應準位。舉例來說，S參數S ₁₂代表由連接埠PORT2位置輸入激發訊號時在連接埠PORT1上的響應；S參數S ₂₃代表由連接埠PORT3位置輸入激發訊號時在連接埠PORT2上的響應；S參數S ₁₁代表由連接埠PORT1位置輸入激發訊號時在連接埠PORT1上的響應。若一對傳輸線是由兩個訊號分別進行單端驅動，此單端S參數的矩陣通常用來分析這一對傳輸線以得到兩傳輸線之間的串擾量，或者分析得到通過這一對傳輸線之差動訊號的反射功率和入射功率。

在一些例子中，如第4圖所示，兩連接埠PORT1與PORT3 可共同被定義為邏輯連接埠mPORT1，而兩連接埠PORT2與PORT4 可共同被定義為邏輯連接埠mPORT2。則單端S參數的矩陣可以轉換為混和模式S參數矩陣，如下所示：

在混和模式S參數矩陣中，S參數S _CD21代表代表由連接埠mPORT1位置輸入差模激發訊號時在連接埠mPORT2上的共模響應。換句話說，S參數S _CD21代表了差動訊號DIF經由纜線200傳輸至連接埠mPORT2(即補償模組上的連接埠PORT2與PORT4)時的差模至共模轉換。

在一些實施例中，根據單端S參數矩陣中已知的S參數經計算可得到混和模式S參數矩陣中的S參數S _CD21，計算方式如下：

相似地，混和模式S參數矩陣中的其他S參數同樣可以根據單端S參數矩陣當中已量測到的S參數計算獲得。

在一些實施例中，當基於四個連接埠PORT1~PORT4的S參數分析完成後，便可以進行S參數S _CD21的監控與量測。補償模組160經調整(透過選擇第3A圖至第3E圖當中的不同配置，或改變被動元件的電阻值、電感值或電容值)以降低或最小化上述混和模式S參數矩陣當中S參數S _CD21的數值大小。

在選擇補償模組160的最佳化配置後，補償模組160能夠使整個第一部份P1(包含補償模組160、連接器180以及纜線200)所量測到的S參數S _CD21降低或達到最小化。在此例子中，補償模組160可以用來降低連接器180上的第一共模雜訊CMN1。

請一併參閱第5圖，其繪示根據本揭示文件的一些實施例中一種製造方法500的方法流程示意圖。製造方法500用以生產上述第1圖及第2圖所示實施例中的電子裝置100。如第1圖、第2圖以及第5圖所示，執行步驟S510以提供印刷電路板110，印刷電路板110包含第一佈局線路W1以及第二佈局線路W2。由粘合機器及/或焊接機器，執行步驟S520，將積體電路120附接至印刷電路板110上，並將積體電路120連接至第一佈局線路W1以及第二佈局線路W2。由粘合機器及/或焊接機器，執行步驟S530，將連接器180附接至印刷電路板110上，並將連接器180連接至第一佈局線路W1以及第二佈局線路W2。由粘合機器及/或焊接機器，執行步驟S540，將扼流圈模組140附接至印刷電路板110上並位在積體電路120與連接器180之間，並將扼流圈模組140連接至第一佈局線路W1以及第二佈局線路W2。

由粘合機器及/或焊接機器，執行步驟S550，將補償模組160附接至印刷電路板110上並位在扼流圈模組140以及連接器180之間，並將補償模組160連接至第一佈局線路W1以及第二佈局線路W2。其中步驟S550所設置的補償模組160可以是第3A圖至第3E圖等實施例所討論的補償模組160a~160e其中一者。補償模組160的配置以及補償模組160當中的被動元件的電阻、電感或電容數值可由上述實施例所討論中S參數分析而加以決定，在此不另贅述。

需特別說明的是，步驟S520至步驟S550的順序並不以第5圖所示的順序為限。在一些其他實施例中，步驟S520至步驟S550也可以採用相異於第5圖實施例的不同順序加以進行。

雖然上述實施例已揭露本揭示文件的相關具體內容，其他實施方式也是有可能的。本揭示文件的請求項的意義與範圍並不僅限於上述實施例的文字。

一般技術人員在沒有背離本揭示文件的原理及精神的情況下，可能對上述提出之架構進行各種替代及改良方式。進一步而言，本揭示文件的保護範圍由所附申請專利範圍確定，並涵蓋申請專利範圍所指涉之做法與架構的各種修改與變化。

100:電子裝置 110:印刷電路板 120:積體電路 140:扼流圈模組 160:補償模組 160a,160b,160c,160d,160e:補償模組 180:連接器 200:纜線 210:第一端 220:第二端 500:製造方法 W1:第一佈局線路 W2:第二佈局線路 X-X:剖面線 DIF:差動訊號 DIF+:正向訊號 DIF-:負向訊號 PORT1,PORT2,PORT3,PORT4:連接埠 P1:第一部分 P2:第二部分 CMN1:第一共模雜訊 CMN2:第二共模雜訊 IOp:正輸入輸出端 IOn:負輸入輸出端 mPORT1,mPORT2:連接埠 PC1:第一被動元件 PC2:第二被動元件 PC3:第三被動元件 PC4:第四被動元件 PC5:第五被動元件 PC6:第六被動元件 S510,S520,S530,S540,S550:步驟

為讓本揭示內容之上述和其他目的、特徵與實施例能更明顯易懂，所附圖式之說明如下：第1圖繪示根據本揭示之一些實施例中一種電子裝置的俯視示意圖；第2圖繪示根據一些實施例中第1圖所示之電子裝置沿著剖面線X-X的剖面示意圖；第3A圖至第3E圖繪示根據一些實施例中具有不同配置的各種補償模組的示意圖；第4圖繪示補償模組、連接器以及纜線在S參數量測當中連接埠定義的示意圖；以及第5圖繪示根據本揭示文件的一些實施例中一種製造方法的方法流程示意圖。

國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無

100:電子裝置

110:印刷電路板

120:積體電路

140:扼流圈模組

160:補償模組

180:連接器

200:纜線

210:第一端

220:第二端

W1:第一佈局線路

W2:第二佈局線路

X-X:剖面線

DIF:差動訊號

DIF+:正向訊號

DIF-:負向訊號

PORT1,PORT2,PORT3,PORT4:連接埠

IOp:正輸入輸出端

IOn:負輸入輸出端

Claims

一種電子裝置，包含：一印刷電路板；一積體電路，設置於該印刷電路板上；一連接器，設置於該印刷電路板上；一扼流圈模組，設置於該印刷電路板上，並耦接於該積體電路以及該連接器之間；以及一補償模組，設置於該印刷電路板上，並耦接於該扼流圈模組以及該連接器之間。
如請求項1所述之電子裝置，其中該連接器用以連接至一纜線，該纜線用以乘載一對差動訊號。
如請求項2所述之電子裝置，其中該積體電路用以產生該對差動訊號，該對差動訊號由該積體電路傳輸經過該扼流圈模組、該補償模組至該纜線。
如請求項2所述之電子裝置，其中該積體電路用以經過該扼流圈模組、該補償模組並由該纜線接收該對差動訊號。
如請求項2所述之電子裝置，其中該補償模組用以補償或減少該連接器上的一第一共模雜訊，該第一共模雜訊是由該對差動訊號的一差模至共模轉換所導致。
如請求項1所述之電子裝置，其中該扼流圈模組用以補償或減少一第二共模雜訊，該第二共模雜訊是由該積體電路的一正輸入輸出端與一負輸入輸出端之間的不平衡所導致。
如請求項1所述之電子裝置，其中該印刷電路板包含：一第一佈局線路，用以在該積體電路與一纜線之間傳輸該對差動訊號的一正向訊號；以及一第二佈局線路，用以在該積體電路與該纜線之間傳輸該對差動訊號的一負向訊號。
如請求項7所述之電子裝置，其中該補償模組包含：一第一被動元件，與該第一佈局線路串聯耦接；以及一第二被動元件，與該第二佈局線路串聯耦接。
如請求項7所述之電子裝置，其中該補償模組包含：一第一被動元件，該第一被動元件的一第一端耦接至該第一佈局線路，該第一被動元件的一第二端接地；以及一第二被動元件，該第二被動元件的一第一端耦接至該第二佈局線路，該第二被動元件的一第二端接地。
如請求項7所述之電子裝置，其中該補償模組包含：一第一被動元件，與該第一佈局線路串聯耦接；一第二被動元件，與該第二佈局線路串聯耦接；一第三被動元件，該第三被動元件的一第一端耦接至該第一佈局線路，該第三被動元件的一第二端接地；以及一第四被動元件，該第四被動元件的一第一端耦接至該第二佈局線路，該第四被動元件的一第二端接地。
如請求項7所述之電子裝置，其中該補償模組包含：一第一被動元件，與該第一佈局線路串聯耦接；一第二被動元件，與該第二佈局線路串聯耦接；一第三被動元件，該第三被動元件的一第一端耦接至該第一佈局線路，該第三被動元件的一第二端接地；一第四被動元件，該第四被動元件的一第一端耦接至該第二佈局線路，該第四被動元件的一第二端接地；一第五被動元件，該第五被動元件的一第一端耦接至該第一佈局線路，該第五被動元件的一第二端接地，其中該第三被動元件與該第五被動元件耦接至該第一被動元件的不同端；以及一第六被動元件，該第六被動元件的一第一端耦接至該第二佈局線路，該第六被動元件的一第二端接地，其中該第四被動元件與該第六被動元件耦接至該第二被動元件的不同端。
一種用以製造一電子裝置之製造方法，該製造方法包含：提供一印刷電路板，該印刷電路板包含一第一佈局線路以及一第二佈局線路；附接一積體電路至該印刷電路板上，並將該積體電路連接至該第一佈局線路以及該第二佈局線路；附接一連接器至該印刷電路板上，並將該連接器連接至該第一佈局線路以及該第二佈局線路；附接一扼流圈模組至該印刷電路板上且在該積體電路與該連接器之間，並將該扼流圈模組連接至該第一佈局線路以及該第二佈局線路；以及附接一補償模組至該印刷電路板上且在該扼流圈模組與該連接器之間，並將該補償模組連接至該第一佈局線路以及該第二佈局線路。
如請求項12所述之製造方法，其中該連接器用以連接至一纜線，該纜線用以乘載一對差動訊號。
如請求項13所述之製造方法，其中該積體電路用以產生該對差動訊號，該對差動訊號由該積體電路傳輸經過該扼流圈模組、該補償模組至該纜線。
如請求項13所述之製造方法，其中該積體電路用以經過該扼流圈模組、該補償模組並由該纜線接收該對差動訊號。
如請求項13所述之製造方法，其中該補償模組用以補償或減少該連接器上的一第一共模雜訊，該第一共模雜訊是由該對差動訊號的一差模至共模轉換所導致。
如請求項12所述之製造方法，其中該扼流圈模組用以補償或減少一第二共模雜訊，該第二共模雜訊是由該積體電路的一正輸入輸出端與一負輸入輸出端之間的不平衡所導致。
如請求項12所述之製造方法，其中該第一佈局線路用以在該積體電路與一纜線之間傳輸該對差動訊號的一正向訊號，該第二佈局線路用以在該積體電路與該纜線之間傳輸該對差動訊號的一負向訊號。
如請求項12所述之製造方法，其中該補償模組包含：至少一第一被動元件，與該第一佈局線路耦接；以及至少一第二被動元件，與該第二佈局線路耦接。
如請求項19所述之製造方法，其中該至少一第一被動元件以及該至少一第二被動元件包含一電阻、一電感或一電容。