CN117239483A - 具有线缆接口的电子装置及其制造方法 - Google Patents

具有线缆接口的电子装置及其制造方法 Download PDF

Info

Publication number
CN117239483A
CN117239483A CN202211270598.7A CN202211270598A CN117239483A CN 117239483 A CN117239483 A CN 117239483A CN 202211270598 A CN202211270598 A CN 202211270598A CN 117239483 A CN117239483 A CN 117239483A
Authority
CN
China
Prior art keywords
layout
coupled
integrated circuit
connector
cable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211270598.7A
Other languages
English (en)
Inventor
黄世年
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HTC Corp
Original Assignee
HTC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HTC Corp filed Critical HTC Corp
Publication of CN117239483A publication Critical patent/CN117239483A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0233—Filters, inductors or a magnetic substance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/646—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00 specially adapted for high-frequency, e.g. structures providing an impedance match or phase match
    • H01R13/6461—Means for preventing cross-talk
    • H01R13/6464—Means for preventing cross-talk by adding capacitive elements
    • H01R13/6466—Means for preventing cross-talk by adding capacitive elements on substrates, e.g. printed circuit boards [PCB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/66—Structural association with built-in electrical component
    • H01R13/665—Structural association with built-in electrical component with built-in electronic circuit
    • H01R13/6658—Structural association with built-in electrical component with built-in electronic circuit on printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1003—Non-printed inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10189—Non-printed connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Details Of Connecting Devices For Male And Female Coupling (AREA)

Abstract

一种具有线缆接口的电子装置及其制造方法。一种电子装置包含印刷电路板、集成电路、连接器、扼流圈模组以及补偿模组。集成电路设置于印刷电路板上。连接器设置于印刷电路板上。扼流圈模组设置于印刷电路板上，并耦接于集成电路以及连接器之间。补偿模组设置于印刷电路板上，并耦接于扼流圈模组以及连接器之间。补偿模组可用以补偿或降低累积在连接器的第一共模干扰，扼流圈模组可用以补偿或降低累积在集成电路的第二共模干扰。

Description

具有线缆接口的电子装置及其制造方法
技术领域
本公开有关于一种具备线缆接口的电子装置，且特别是有关一种电子装置其能够降低线缆接口上的共模干扰。
背景技术
对于具备通讯功能的电子产品而言，数字电子产品经常包含天线电路以及高速连接器接口，例如通用串行总线(universal serial bus,USB)、高清多媒体接口(highdefinition multimedia interface,HDMI)接口或显示连接接口。
电子产品的设计人员需要避免天线电路与高速连接器接口之间的可能发生的射频干扰(radio frequency interference,RFI)及/或电磁干扰(electromagneticinterference,EMI)等问题。近代电子产品设计通常趋向于小型化。因此，在一些情况下，电子产品中的天线电路与高速连接器接口被迫设置在距离较近的位置上，这将导致更难以降低两者间的射频干扰或电磁干扰。
发明内容
本公开的一实施例公开一种电子装置，包含印刷电路板、集成电路、连接器、扼流圈模组以及补偿模组。集成电路设置于该印刷电路板上。连接器设置于该印刷电路板上。扼流圈模组设置于该印刷电路板上，并耦接于该集成电路以及该连接器之间。补偿模组设置于该印刷电路板上，并耦接于该扼流圈模组以及该连接器之间。
于一实施例中，连接器用以连接至一线缆，该线缆用以乘载一对差动信号。
于一实施例中，该集成电路用以产生该对差动信号，该对差动信号由该集成电路传输经过该扼流圈模组、该补偿模组至该线缆。
于一实施例中，该集成电路用以经过该扼流圈模组、该补偿模组并由该线缆接收该对差动信号。
于一实施例中，该补偿模组用以补偿或减少该连接器上的一第一共模干扰，该第一共模干扰是由该对差动信号的一差模至共模转换所导致。
于一实施例中，该扼流圈模组用以补偿或减少一第二共模干扰，该第二共模干扰是由该集成电路的一正输入输出端与一负输入输出端之间的不平衡所导致。
于一实施例中，印刷电路板包含第一布局线路以及第二布局线路，第一布局线路用以在该集成电路与一线缆之间传输该对差动信号的一正向信号，第二布局线路用以在该集成电路与该线缆之间传输该对差动信号的一负向信号。
于一实施例中，补偿模组包含第一无源元件以及第二无源元件。第一无源元件与该第一布局线路串联耦接。第二无源元件与该第二布局线路串联耦接。
于一实施例中，补偿模组包含第一无源元件以及第二无源元件，第一无源元件的一第一端耦接至该第一布局线路，该第一无源元件的一第二端接地。第二无源元件的一第一端耦接至该第二布局线路，该第二无源元件的一第二端接地。
于一实施例中，补偿模组包含第一无源元件、第二无源元件、第三无源元件以及第四无源元件。第一无源元件与该第一布局线路串联耦接。第二无源元件与该第二布局线路串联耦接。第三无源元件的一第一端耦接至该第一布局线路，该第三无源元件的一第二端接地。第四无源元件的一第一端耦接至该第二布局线路，该第四无源元件的一第二端接地。
于一实施例中，补偿模组包含第一无源元件、第二无源元件、第三无源元件、第四无源元件、第五无源元件以及第六无源元件。第一无源元件与该第一布局线路串联耦接。第二无源元件与该第二布局线路串联耦接。第三无源元件的一第一端耦接至该第一布局线路，该第三无源元件的一第二端接地。第四无源元件的一第一端耦接至该第二布局线路，该第四无源元件的一第二端接地。第五无源元件的一第一端耦接至该第一布局线路，该第五无源元件的一第二端接地，其中该第三无源元件与该第五无源元件耦接至该第一无源元件的不同端。第六无源元件的一第一端耦接至该第二布局线路，该第六无源元件的一第二端接地，其中该第四无源元件与该第六无源元件耦接至该第二无源元件的不同端。
本公开的另一实施例公开一种制造方法用以制造一电子装置，制造方法包含：提供印刷电路板，印刷电路板包含第一布局线路以及第二布局线路；附接集成电路至印刷电路板上，并将集成电路连接至第一布局线路以及第二布局线路；附接连接器至印刷电路板上，并将连接器连接至第一布局线路以及第二布局线路；附接扼流圈模组至印刷电路板上且在集成电路与连接器之间，并将扼流圈模组连接至第一布局线路以及第二布局线路；以及，附接补偿模组至印刷电路板上且在扼流圈模组与连接器之间，并将补偿模组连接至第一布局线路以及第二布局线路。
于一实施例中，连接器用以连接至一线缆，该线缆用以乘载一对差动信号。
于一实施例中，集成电路用以产生该对差动信号，该对差动信号由该集成电路传输经过该扼流圈模组、该补偿模组至该线缆。
于一实施例中，集成电路用以经过该扼流圈模组、该补偿模组并由该线缆接收该对差动信号。
于一实施例中，补偿模组用以补偿或减少该连接器上的一第一共模干扰，该第一共模干扰是由该对差动信号的一差模至共模转换所导致。
于一实施例中，扼流圈模组用以补偿或减少一第二共模干扰，该第二共模干扰是由该集成电路的一正输入输出端与一负输入输出端之间的不平衡所导致。
于一实施例中，第一布局线路用以在该集成电路与一线缆之间传输该对差动信号的一正向信号，该第二布局线路用以在该集成电路与该线缆之间传输该对差动信号的一负向信号。
于一实施例中，补偿模组包含至少一第一无源元件以及至少一第二无源元件。至少一第一无源元件与该第一布局线路耦接。至少一第二无源元件与该第二布局线路耦接。
于一实施例中，至少一第一无源元件以及至少一第二无源元件包含一电阻、一电感或一电容。
综上所述，补偿模组可用以补偿或降低累积在连接器的第一共模干扰，扼流圈模组可用以补偿或降低累积在集成电路的第二共模干扰，藉此避免上述共模干扰感应产生电流，并避免感应产生的电流对其他元件造成干扰电波干扰。
须说明的是，上述说明以及后续详细描述是以实施例方式例示性说明本案，并用以辅助本案所请求之发明内容的解释与理解。
附图说明
为让本公开内容的上述和其他目的、特征与实施例能更明显易懂，所附附图的说明如下：
图1示出根据本公开的一些实施例中一种电子装置的俯视示意图；
图2示出根据一些实施例中图1所示的电子装置沿着剖面线X-X的剖面示意图；
图3A至图3E示出根据一些实施例中具有不同配置的各种补偿模组的示意图；
图4示出补偿模组、连接器以及线缆在S参数量测当中连接接口定义的示意图；以及
图5示出根据本公开文件的一些实施例中一种制造方法的方法流程示意图。
符号说明：
100:电子装置
110:印刷电路板
120:集成电路
140:扼流圈模组
160:补偿模组
160a,160b,160c,160d,160e:补偿模组
180:连接器
200:线缆
210:第一端
220:第二端
500:制造方法
W1:第一布局线路
W2:第二布局线路
X-X:剖面线
DIF:差动信号
DIF+:正向信号
DIF-:负向信号
PORT1,PORT2,PORT3,PORT4:连接接口
P1:第一部分
P2:第二部分
CMN1:第一共模干扰
CMN2:第二共模干扰
IOp:正输入输出端
IOn:负输入输出端
mPORT1,mPORT2:连接接口
PC1:第一无源元件
PC2:第二无源元件
PC3:第三无源元件
PC4:第四无源元件
PC5:第五无源元件
PC6:第六无源元件
S510,S520,S530,S540,S550:步骤
具体实施方式
以下公开提供许多不同实施例或例证用以实施本公开文件的不同特征。特殊例证中的元件及配置在以下讨论中被用来简化本公开。所讨论的任何例证只用来作解说的用途，并不会以任何方式限制本公开文件或其例证的范围和意义。在适当的情况下，在附图之间及相应文字说明中采用相同的标号以代表相同或是相似的元件。
请参阅图1，其示出根据本公开的一些实施例中一种电子装置100的俯视示意图。如图1所示，电子装置100包含印刷电路板110、集成电路(integrated circuit,IC)120、扼流圈模组140、补偿模组160以及连接器180。其中，集成电路120、扼流圈模组140、补偿模组160以及连接器180分别设置于印刷电路板110的表面上。
在一些实施例中，连接器180用以与线缆200的第一端210连接。线缆200用以乘载一对差动信号DIF。与线缆200相连接的连接器180用以从线缆200接收差动信号DIF，或者连接器180用以将电子装置100产生的差动信号DIF传送至线缆200。
在一例子中，连接器180为通用串行总线(universal serial bus,USB)连接器；线缆200为USB线缆用以与USB连接器相连接；而差动信号DIF包含适合由USB线缆传递的数位资料(例如档案、文件、命令、指令或封包)。于另一例子中，连接器180为高清多媒体接口(high definition multimedia interface,HDMI)连接接口；线缆200为HDMI线缆用以与HDMI连接接口相连接；而差动信号DIF包含显示资讯(例如照片、影像、图框或串流资料)。
如图1所示，印刷电路板110包含第一布局线路W1以及第二布局线路W2，其分别耦接在集成电路120与连接器180之间。第一布局线路W1以及第二布局线路W2用以在集成电路120与连接器180之间传递差动信号DIF(并由连接器180进一步传输至线缆200)。
在一些实施例中，第一布局线路W1用以在集成电路120与线缆200之间传输差动信号DIF当中的正向信号DIF+。在一些实施例中，第二布局线路W2用以在集成电路120与线缆200之间传输差动信号DIF当中的负向信号DIF-。
在一些实施例中，差动信号DIF为输入方向的信号由线缆200传输往电子装置100上的集成电路120。在此情况下，集成电路120用以经过扼流圈模组140、补偿模组160及连接器180由线缆200接收差动信号DIF。
在一些实施例中，差动信号DIF为输出方向的信号由电子装置100产生并传输往线缆200。在此情况下，集成电路120产生差动信号DIF并经过扼流圈模组140、补偿模组160及连接器180发送至线缆200。在一些实施例中，集成电路120产生的差动信号DIF可以通过线缆200传输至与外部装置(例如电脑、萤幕、电视等，图中未示出)，此外部装置与线缆200的第二端220相连接。
请进一步参阅图2，其示出根据一些实施例中图1所示的电子装置100沿着剖面线X-X的剖面示意图。
如图1以及图2所示，当沿着线缆200与连接器180传输差动信号DIF时，经线缆200传输的差动信号DIF将感应(induce)产生第一共模干扰CMN1累积在连接器180的多个连接接脚，这是因为连接器180中与线缆200相连的多个连接接脚彼此之间可能存在不匹配的阻抗及/或具备不一致的对地参照准位。换句话说，第一共模干扰CMN1是由差动信号DIF的差模至共模转换所导致。此第一共模干扰CMN1可能会干扰到设置在印刷电路板上且位在连接器180附近的其他组件(例如天线、射频电路等，图中未示出)。
在一些实际例子中，累积在连接器180的多个连接接脚之间的第一共模干扰CMN1可能会感应产生一电流。此感应产生的电流可以会流过连接器及线缆的屏蔽表面，这会对其他元件(例如天线、射频电路等，图中未示出)造成干扰电波干扰，其中这个干扰电波无法被忽略。举例来说，当电子装置100(例如移动设备或笔记本电脑)连接USB线缆，而此USB线缆感应产生的干扰电波可能会干扰到与电子装置100通讯连接的一个无线鼠标、或者导致电子装置100上无线网路的频宽吞吐量降低。相似的干扰电波问题也会发生在当电子装置100连接到其他信号线缆时，例如快速周边组件互连(Peripheral ComponentInterconnect Express,PCIE)线缆、串行高级技术附件(Serial Advanced TechnologyAttachment,SATA)线缆、高清多媒体接口(high definition multimedia interface,HDMI)线缆、显示接口(Display Port,DP)线缆、数字视频接口(Digital VisualInterface,DVI)线缆或视频图形阵列(Video Graphics Array,VGA)线缆。
在一些例子中，如图1及图2所示，集成电路120的正输入输出端IOp与负输入输出端IOn之间可能存在不平衡。在一例子中，集成电路120的正信号驱动电路(图中未示)的驱动功率不同于集成电路120的负信号驱动电路(图中未示)的驱动功率，而此差异会导致不平衡并进而产生第二共模干扰CMN2。在另一例子中，第一布局线路W1的阻抗可能会不同于第二布局线路W2的阻抗。当集成电路120产生(或接收)差动信号DIF时，将在集成电路120的正输入输出端IOp与负输入输出端IOn上累积第二共模干扰CMN2。
如图1以及图2所示，扼流圈模组140设置于印刷电路板110上并耦接在集成电路120以及连接器180之间。更精确地说，在一些实施例中，扼流圈模组140是耦接于集成电路120与补偿模组160之间。在一些实施例中，扼流圈模组140与第一布局线路W1及第二布局线路W2连接，并设置邻近于集成电路120。扼流圈模组140于一些实施例中包含共模扼流线圈(common mode choke coil)，其可用来补偿或降低累积在集成电路120的正输入输出端IOp与负输入输出端IOn上的第二共模干扰CMN2。
在一些实施例中，共模扼流线圈(即扼流圈模组140)是设置邻近于集成电路120，并可作为干扰滤波器的设计用以补偿或降低图1所示的第二部分P2(包含集成电路120以及扼流圈模组140)上的第二共模干扰CMN2。在一些实施例中，扼流圈模组140通常无法用来补偿或降低图1所示的第一部分P1(包含补偿模组160、连接器180以及线缆200)上的第一共模干扰CMN1，因为扼流圈模组140与连接器180的距离相对较远，且在扼流圈模组140的设计时并不会考虑线缆200带来的影响。
如图1及图2所示，补偿模组160设置在印刷电路板110上并耦接在扼流圈模组140以及连接器180之间。在一些实施例中，补偿模组160用以补偿或降低第一部分P1中连接器180上的第一共模干扰CMN1。于一些实施例中，补偿模组160用以降低在第一部分P1(包含补偿模组160、连接器180以及线缆200)的差模至共模转换(differential to common modeconversion,SCD21)所具有的散射参数(scattering parameter，又称为S参数)。关于补偿模组160如何降低差模至共模转换(SCD21)中的S参数的详细作法将在后续段落中进一步说明。
请一并参阅图3A至图3E，其示出根据一些实施例中具有不同配置的各种补偿模组160a～160e的示意图。补偿模组160a～160e中每一者可以用来实现图1及图2中所示的补偿模组160。
如图3A所示，补偿模组160a包含第一无源元件PC1以及第二无源元件PC2。第一无源元件PC1与第一布局线路W1串联耦接并位于扼流圈模组140与连接器180之间。第二无源元件PC2与第二布局线路W2串联耦接并位于扼流圈模组140与连接器180之间。第一无源元件PC1以及第二无源元件PC2各自包含电阻(R)、电感(L)及电容(C)当中至少一者。
如图3B所示，补偿模组160b包含第一无源元件PC1以及第二无源元件PC2。第一无源元件PC1的第一端耦接至第一布局线路W1且耦接位置位于扼流圈模组140与连接器180之间，第一无源元件PC1的第二端接地。第二无源元件PC2的第一端耦接至第二布局线路W2且耦接位置位于扼流圈模组140与连接器180之间，第二无源元件PC2的第二端接地。第一无源元件PC1以及第二无源元件PC2各自包含电阻(R)、电感(L)及电容(C)当中至少一者。
如图3C所示，补偿模组160c包含第一无源元件PC1、第二无源元件PC2、第三无源元件PC3以及第四无源元件PC4。第一无源元件PC1与第一布局线路W1串联耦接并且位于扼流圈模组140与连接器180之间。第二无源元件PC2与第二布局线路W2串联耦接并且位于扼流圈模组140与连接器180之间。第三无源元件PC3的第一端耦接至第一布局线路W1且耦接位置位于扼流圈模组140与第一无源元件PC1之间，第三无源元件PC3的第二端接地。第四无源元件PC4的第一端耦接至第二布局线路W2且耦接位置位于扼流圈模组140与第二无源元件PC2之间，第四无源元件PC4的第二端接地。第一无源元件PC1、第二无源元件PC2、第三无源元件PC3以及第四无源元件PC4各自包含电阻(R)、电感(L)及电容(C)当中至少一者。
如图3D所示，补偿模组160d包含第一无源元件PC1、第二无源元件PC2、第三无源元件PC3以及第四无源元件PC4。相较于图3C，图3D所示的实施例中，第三无源元件PC3的第一端耦接至第一布局线路W1且耦接位置位于第一无源元件PC1与连接器180之间，第四无源元件PC4的第一端耦接至第二布局线路W2且耦接位置位于第二无源元件PC2与连接器180之间。图3D所示的补偿模组160d的其他结构特征与图3C中所示的补偿模组160c相似。
如图3E所示，补偿模组160e包含第一无源元件PC1、第二无源元件PC2、第三无源元件PC3、第四无源元件PC4、第五无源元件PC5以及第六无源元件PC6。相较于图3C，图3E所示的实施例中增加了第五无源元件PC5以及第六无源元件PC6。第五无源元件PC5的第一端耦接至第一布局线路W1且耦接位置位于第一无源元件PC1与连接器180之间，第六无源元件PC6的第一端耦接至第二布局线路W2且耦接位置位于第二无源元件PC2与连接器180之间。
第三无源元件PC3与第五无源元件PC5耦接至第一无源元件PC1的不同端。
第四无源元件PC4与第六无源元件PC6耦接至第二无源元件PC2的不同端。图3E所示的补偿模组160e的其他结构特征与图3C中所示的补偿模组160c相似。
需特别注意的是，图3A至图3E中所示的多个补偿模组160a～160e的一者可被选作为图1及图2的实施例中的补偿模组160。关于补偿模组160a～160e的各种不同配置的选择以及其中多个无源元件的电阻、电感或电容数值的设定是根据图2中第一部份P1进行S参数量测的结果而定。
请一并参阅图4，其示出补偿模组160、连接器180以及线缆200在S参数量测当中连接接口定义的示意图。
如图1以及图4所示，连接接口PORT1定义在线缆200上并对应正向信号DIF+以及第一布局线路W1，另一连接接口PORT3定义在线缆200上并对应负向信号DIF-以及第二布局线路W2。连接接口PORT2定义在补偿模组160上并耦接至第一布局线路W1(朝向扼流圈模组140)对应正向信号DIF+。连接接口PORT4定义在补偿模组160上并耦接至第二布局线路W2(朝向扼流圈模组140)对应负向信号DIF-。
上述四个连接接口PORT1～PORT4可以连接至一网路分析仪，藉以在四接口单端模型下进行散射参数(S参数)分析。此S参数分析的结果会产生单端S参数矩阵如下所示：
在这个单端S参数的矩阵，S参数SXY代表在连接接口PORTX位置输入触发信号时在连接接口PORTY所量测到的响应准位。举例来说，S参数S12代表由连接接口PORT2位置输入激发信号时在连接接口PORT1上的响应；S参数S23代表由连接接口PORT3位置输入激发信号时在连接接口PORT2上的响应；S参数S11代表由连接接口PORT1位置输入激发信号时在连接接口PORT1上的响应。若一对传输线是由两个信号分别进行单端驱动，此单端S参数的矩阵通常用来分析这一对传输线以得到两传输线之间的串扰量，或者分析得到通过这一对传输线的差动信号的反射功率和入射功率。
在一些例子中，如图4所示，两连接接口PORT1与PORT3可共同被定义为逻辑连接接口mPORT1，而两连接接口PORT2与PORT4可共同被定义为逻辑连接接口mPORT2。则单端S参数的矩阵可以转换为混和模式S参数矩阵，如下所示：
在混和模式S参数矩阵中，S参数SCD21代表代表由连接接口mPORT1位置输入差模激发信号时在连接接口mPORT2上的共模响应。换句话说，S参数SCD21代表了差动信号DIF经由线缆200传输至连接接口mPORT2(即补偿模组上的连接接口PORT2与PORT4)时的差模至共模转换。
在一些实施例中，根据单端S参数矩阵中已知的S参数经计算可得到混和模式S参数矩阵中的S参数SCD21，计算方式如下：
SCD21＝(S21+S41-S23-S43)/2
相似地，混和模式S参数矩阵中的其他S参数同样可以根据单端S参数矩阵当中已量测到的S参数计算获得。
在一些实施例中，当基于四个连接接口PORT1～PORT4的S参数分析完成后，便可以进行S参数SCD21的监控与量测。补偿模组160经调整(通过选择图3A至图3E当中的不同配置，或改变无源元件的电阻值、电感值或电容值)以降低或最小化上述混和模式S参数矩阵当中S参数SCD21的数值大小。
在选择补偿模组160的最佳化配置后，补偿模组160能够使整个第一部份P1(包含补偿模组160、连接器180以及线缆200)所量测到的S参数SCD21降低或达到最小化。在此例子中，补偿模组160可以用来降低连接器180上的第一共模干扰CMN1。
请一并参阅图5，其示出根据本公开文件的一些实施例中一种制造方法500的方法流程示意图。制造方法500用以生产上述图1及图2所示实施例中的电子装置100。如图1、图2以及图5所示，执行步骤S510以提供印刷电路板110，印刷电路板110包含第一布局线路W1以及第二布局线路W2。由粘合机器及/或焊接机器，执行步骤S520，将集成电路120附接至印刷电路板110上，并将集成电路120连接至第一布局线路W1以及第二布局线路W2。由粘合机器及/或焊接机器，执行步骤S530，将连接器180附接至印刷电路板110上，并将连接器180连接至第一布局线路W1以及第二布局线路W2。由粘合机器及/或焊接机器，执行步骤S540，将扼流圈模组140附接至印刷电路板110上并位在集成电路120与连接器180之间，并将扼流圈模组140连接至第一布局线路W1以及第二布局线路W2。
由粘合机器及/或焊接机器，执行步骤S550，将补偿模组160附接至印刷电路板110上并位在扼流圈模组140以及连接器180之间，并将补偿模组160连接至第一布局线路W1以及第二布局线路W2。其中步骤S550所设置的补偿模组160可以是图3A至图3E等实施例所讨论的补偿模组160a～160e其中一者。补偿模组160的配置以及补偿模组160当中的无源元件的电阻、电感或电容数值可由上述实施例所讨论中S参数分析而加以决定，在此不另赘述。
需特别说明的是，步骤S520至步骤S550的顺序并不以图5所示的顺序为限。在一些其他实施例中，步骤S520至步骤S550也可以采用相异于图5实施例的不同顺序加以进行。
虽然上述实施例已公开本公开文件的相关具体内容，其他实施方式也是有可能的。本公开文件的权利要求的意义与范围并不仅限于上述实施例的文字。
一般技术人员在没有背离本公开文件的原理及精神的情况下，可能对上述提出的架构进行各种替代及改良方式。进一步而言，本公开文件的保护范围由所附权利要求书确定，并涵盖申请专利范围所指涉的做法与架构的各种修改与变化。

Claims (20)

1.一种电子装置，其特征在于，该电子装置包含：
一印刷电路板；
一集成电路，设置于该印刷电路板上；
一连接器，设置于该印刷电路板上；
一扼流圈模组，设置于该印刷电路板上，并耦接于该集成电路以及该连接器之间；以及
一补偿模组，设置于该印刷电路板上，并耦接于该扼流圈模组以及该连接器之间。
2.如权利要求1所述的电子装置，其中该连接器用以连接至一线缆，该线缆用以乘载一对差动信号。
3.如权利要求2所述的电子装置，其中该集成电路用以产生该对差动信号，该对差动信号由该集成电路传输经过该扼流圈模组、该补偿模组至该线缆。
4.如权利要求2所述的电子装置，其中该集成电路用以经过该扼流圈模组、该补偿模组并由该线缆接收该对差动信号。
5.如权利要求2所述的电子装置，其中该补偿模组用以补偿或减少该连接器上的一第一共模干扰，该第一共模干扰是由该对差动信号的一差模至共模转换所导致。
6.如权利要求1所述的电子装置，其中该扼流圈模组用以补偿或减少一第二共模干扰，该第二共模干扰是由该集成电路的一正输入输出端与一负输入输出端之间的不平衡所导致。
7.如权利要求1所述的电子装置，其中该印刷电路板包含：
一第一布局线路，用以在该集成电路与一线缆之间传输该对差动信号的一正向信号；以及
一第二布局线路，用以在该集成电路与该线缆之间传输该对差动信号的一负向信号。
8.如权利要求7所述的电子装置，其中该补偿模组包含：
一第一无源元件，与该第一布局线路串联耦接；以及
一第二无源元件，与该第二布局线路串联耦接。
9.如权利要求7所述的电子装置，其中该补偿模组包含：
一第一无源元件，该第一无源元件的一第一端耦接至该第一布局线路，该第一无源元件的一第二端接地；以及
一第二无源元件，该第二无源元件的一第一端耦接至该第二布局线路，该第二无源元件的一第二端接地。
10.如权利要求7所述的电子装置，其中该补偿模组包含：
一第一无源元件，与该第一布局线路串联耦接；
一第二无源元件，与该第二布局线路串联耦接；
一第三无源元件，该第三无源元件的一第一端耦接至该第一布局线路，该第三无源元件的一第二端接地；以及
一第四无源元件，该第四无源元件的一第一端耦接至该第二布局线路，该第四无源元件的一第二端接地。
11.如权利要求7所述的电子装置，其中该补偿模组包含：
一第一无源元件，与该第一布局线路串联耦接；
一第二无源元件，与该第二布局线路串联耦接；
一第三无源元件，该第三无源元件的一第一端耦接至该第一布局线路，该第三无源元件的一第二端接地；
一第四无源元件，该第四无源元件的一第一端耦接至该第二布局线路，该第四无源元件的一第二端接地；
一第五无源元件，该第五无源元件的一第一端耦接至该第一布局线路，该第五无源元件的一第二端接地，其中该第三无源元件与该第五无源元件耦接至该第一无源元件的不同端；以及
一第六无源元件，该第六无源元件的一第一端耦接至该第二布局线路，该第六无源元件的一第二端接地，其中该第四无源元件与该第六无源元件耦接至该第二无源元件的不同端。
12.一种用以制造一电子装置的制造方法，其特征在于该制造方法包含：
提供一印刷电路板，该印刷电路板包含一第一布局线路以及一第二布局线路；
附接一集成电路至该印刷电路板上，并将该集成电路连接至该第一布局线路以及该第二布局线路；
附接一连接器至该印刷电路板上，并将该连接器连接至该第一布局线路以及该第二布局线路；
附接一扼流圈模组至该印刷电路板上且在该集成电路与该连接器之间，并将该扼流圈模组连接至该第一布局线路以及该第二布局线路；以及
附接一补偿模组至该印刷电路板上且在该扼流圈模组与该连接器之间，并将该补偿模组连接至该第一布局线路以及该第二布局线路。
13.如权利要求12所述的制造方法，其中该连接器用以连接至一线缆，该线缆用以乘载一对差动信号。
14.如权利要求13所述的制造方法，其中该集成电路用以产生该对差动信号，该对差动信号由该集成电路传输经过该扼流圈模组、该补偿模组至该线缆。
15.如权利要求13所述的制造方法，其中该集成电路用以经过该扼流圈模组、该补偿模组并由该线缆接收该对差动信号。
16.如权利要求13所述的制造方法，其中该补偿模组用以补偿或减少该连接器上的一第一共模干扰，该第一共模干扰是由该对差动信号的一差模至共模转换所导致。
17.如权利要求12所述的制造方法，其中该扼流圈模组用以补偿或减少一第二共模干扰，该第二共模干扰是由该集成电路的一正输入输出端与一负输入输出端之间的不平衡所导致。
18.如权利要求12所述的制造方法，其中该第一布局线路用以在该集成电路与一线缆之间传输该对差动信号的一正向信号，该第二布局线路用以在该集成电路与该线缆之间传输该对差动信号的一负向信号。
19.如权利要求12所述的制造方法，其中该补偿模组包含：
至少一第一无源元件，与该第一布局线路耦接；以及
至少一第二无源元件，与该第二布局线路耦接。
20.如权利要求19所述的制造方法，其中该至少一第一无源元件以及该至少一第二无源元件包含一电阻、一电感或一电容。
CN202211270598.7A 2022-06-08 2022-10-18 具有线缆接口的电子装置及其制造方法 Pending CN117239483A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/805,865 US20230402793A1 (en) 2022-06-08 2022-06-08 Electronic device with cable interface and manufacturing method thereof
US17/805,865 2022-06-08

Publications (1)

Publication Number Publication Date
CN117239483A true CN117239483A (zh) 2023-12-15

Family

ID=89076880

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211270598.7A Pending CN117239483A (zh) 2022-06-08 2022-10-18 具有线缆接口的电子装置及其制造方法

Country Status (2)

Country Link
US (1) US20230402793A1 (zh)
CN (1) CN117239483A (zh)

Also Published As

Publication number Publication date
US20230402793A1 (en) 2023-12-14

Similar Documents

Publication Publication Date Title
US10771735B2 (en) Data cable, electronic system and method for transmitting MIPI signal
JP4843800B2 (ja) 信号伝送装置及び方法
KR102251671B1 (ko) 송신 신호의 품질을 향상시키는 전자 장치 및 방법, 및 이를 위한 시스템
EP2244191A1 (en) Peripheral component interconnect express (PCI-e) signal transmission apparatus and image forming apparatus using the same
US20110252277A1 (en) Electronic device with debugging and software updating function
US7671631B2 (en) Low voltage differential signal receiving device
US5548254A (en) Balanced-to-unbalanced transformer
CN117239483A (zh) 具有线缆接口的电子装置及其制造方法
CN101441606A (zh) 高速/高频差分信号传输中使用的电磁耦合器的无部件终端
WO2014174941A1 (ja) コネクタ、データ送信装置、データ受信装置及びデータ送受信システム
CN210605698U (zh) 一种用于触摸屏的远距离通信电路、触摸屏和主机
TW202350062A (zh) 具有纜線介面的電子裝置及其製造方法
CN103531977A (zh) 数据传输线
US11308014B1 (en) Bi-directional signal transmission connection cable
CN112583401B (zh) 一种基于数字隔离器的隔离单线双向传输电路
CN104619116B (zh) 通孔布局结构、线路板及电子总成
CN2735566Y (zh) 一种子、母板间高速互联的结构
CN101436744B (zh) 连接端口整合模块及具有连接端口整合模块的电子装置
CN210351104U (zh) 一种电子设备
US8251721B2 (en) Active connector
CN105783611A (zh) 一种基于vpx标准的弹载高速背板
CN216209786U (zh) 一种射频线缆在位检测结构以及电子设备
CN219303014U (zh) 一种电子设备eDP信号测试治具
CN212365463U (zh) 一种led驱动芯片、led显示模组及led显示屏
US6912595B2 (en) Noise suppresion for network transceivers

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination