TW202347642A - 電子封裝結構及其製造方法 - Google Patents

電子封裝結構及其製造方法 Download PDF

Info

Publication number
TW202347642A
TW202347642A TW111127319A TW111127319A TW202347642A TW 202347642 A TW202347642 A TW 202347642A TW 111127319 A TW111127319 A TW 111127319A TW 111127319 A TW111127319 A TW 111127319A TW 202347642 A TW202347642 A TW 202347642A
Authority
TW
Taiwan
Prior art keywords
conductive
layer
interposer
coaxial
circuit
Prior art date
Application number
TW111127319A
Other languages
English (en)
Inventor
王金勝
譚瑞敏
林文禹
王擇威
陳君合
馬光華
Original Assignee
欣興電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 欣興電子股份有限公司 filed Critical 欣興電子股份有限公司
Priority to US17/890,279 priority Critical patent/US20230268256A1/en
Priority to US18/337,438 priority patent/US20230335466A1/en
Publication of TW202347642A publication Critical patent/TW202347642A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H01L2223/6622—Coaxial feed-throughs in active or passive substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

一種電子封裝結構及其製造方法。電子封裝結構包括電路基板、中介層、晶片、線路結構以及同軸導電件。中介層設置於電路基板上，其中中介層具有穿槽。晶片設置於穿槽中且位於電路基板上，以與電路基板電性連接。線路結構設置於中介層上。同軸導電件貫穿中介層，以將線路結構與電路基板電性連接。同軸導電件包括第一導電結構、第二導電結構以及第一絕緣結構。第二導電結構環繞第一導電結構。第一絕緣結構設置於第一導電結構與第二導電結構之間。

Description

電子封裝結構及其製造方法
本發明是有關於一種封裝結構及其製造方法，且特別是有關於一種電子封裝結構及其製造方法。
隨著科技進步，電子產品的功能越來越豐富，且對於電子行動裝置也日趨依賴。因應電子產品微型化與輕量化的需求，將天線（antenna）結構與晶片封裝結構的整合有助於電子產品的微型化及輕量化。一般來説，對於現行的具有天線結構的晶片封裝結構來說，通常是將晶片設置於電路基板上，並覆蓋膜封材料於晶片上，以形成晶片封裝結構。而天線結構則設置於晶片封裝結構上，並透過晶片封裝結構中貫穿膜封材料的導電柱或導電球使天線結構與電路基板電性連接。然而，上述封裝結構無法有效防止射頻(radio frequency)訊號於傳輸過程中發散，且具有較大的體積。
本發明提供一種電子封裝結構及其製造方法，可降低訊號損耗，並且有助於電子封裝結構的微型化。
本發明的電子封裝結構包括電路基板、中介層、晶片、線路結構以及同軸導電件。中介層設置於電路基板上，其中中介層具有穿槽。晶片設置於穿槽中且位於電路基板上，以與電路基板電性連接。線路結構設置於中介層上。同軸導電件貫穿中介層，以將線路結構與電路基板電性連接。同軸導電件包括第一導電結構、第二導電結構以及第一絕緣結構。第二導電結構環繞第一導電結構。第一絕緣結構設置於第一導電結構與第二導電結構之間。
在本發明的一實施例中，上述的中介層包括第一絕緣層以及第一導電層。第一絕緣層具有上表面及與上表面相對的下表面。第一導電層設置在第一絕緣層的上表面與下表面，其中穿槽貫穿第一絕緣層及第一導電層。
在本發明的一實施例中，上述的同軸導電件設置於穿槽的周圍。
在本發明的一實施例中，上述的線路結構包括第一核心層、第一天線層、第二天線層以及多個接墊。第一核心層具有第一表面及與第一表面相對的第二表面，其中第二表面面向中介層。第一天線層設置在第一表面上。第二天線層設置在第二表面上。多個接墊設置在第二表面上且對應於同軸導電件。
在本發明的一實施例中，上述的多個接墊包括第一接墊以及第二接墊。第一接墊對應於同軸導電件的第一導電結構。第二接墊對應於同軸導電件的第二導電結構，其中第二接墊為環形。
在本發明的一實施例中，上述的多個接墊包括第一接墊以及多個第二接墊。第一接墊對應於同軸導電件的第一導電結構。多個第二接墊對應於同軸導電件的第二導電結構，其中多個第二接墊環繞第一接墊。
在本發明的一實施例中，上述的電子封裝結構還包括第一導電連接件，設置於線路結構的多個接墊與同軸導電件之間。
在本發明的一實施例中，上述的電子封裝結構還包括第一黏著層，設置於中介層與線路結構之間。
在本發明的一實施例中，上述的電路基板包括對應於同軸導電件的多個接墊，電子封裝結構還包括第二導電連接件設置於電路基板的多個接墊與同軸導電件之間。
在本發明的一實施例中，上述的同軸導電件的第一導電結構適於傳輸訊號，第二導電結構適於接地或與電源連接。
本發明的電子封裝結構的製造方法包括以下步驟。提供電路基板。設置晶片於電路基板上。提供中介層基板。形成同軸導電件於中介層基板中，其中同軸導電件包括第一導電結構、第二導電結構以及第一絕緣結構。第二導電結構環繞第一導電結構。第一絕緣結構設置於第一導電結構與第二導電結構之間。形成穿槽於中介層基板中，以形成中介層。提供線路結構，於第一溫度下，將線路結構壓合於中介層上。在線路結構壓合於中介層上之後，於第二溫度下，將中介層與電路基板接合，並使晶片設置於中介層的穿槽中。
在本發明的一實施例中，上述的中介層基板包括第一絕緣層以及覆蓋於第一絕緣層的上表面與下表面的第一導電材料層，上表面與下表面相對。形成同軸導電件於中介層基板中的步驟包括：形成第一貫通孔於中介層基板中。形成第二導電材料層於中介層基板的表面及第一貫通孔的側壁。填充絕緣材料於第一貫通孔中。形成第二貫通孔於絕緣材料中。形成第三導電材料層於中介層基板上及第二貫通孔。圖案化第三導電材料層，以形成同軸導電件。
在本發明的一實施例中，上述的第一貫通孔的孔徑在250μm至450μm之間，第二貫通孔的孔徑在50μm至100μm之間。
在本發明的一實施例中，上述的製造方法還包括形成第一黏著材料層於第一絕緣層的上表面上，其中第一黏著材料層為半固化狀態。在形成第一黏著材料層於第一絕緣層的上表面上之後，形成穿槽於中介層基板中，以形成中介層。形成多個通孔於第一黏著材料層中，以暴露出部分同軸導電件。形成第一導電連接材料於多個通孔中。
在本發明的一實施例中，上述的第一導電連接材料包括銅膠、銀膠或暫態液相燒結膠。
在本發明的一實施例中，上述的將線路結構壓合於中介層上的步驟包括將線路結構的多個接墊與第一導電連接材料對應連接。覆蓋離型層於中介層相對於第一導電連接材料的一側上，以使離型層填充於穿槽中。於第一溫度下，壓合線路結構與中介層，以固化第一黏著材料層。然後，移除離型層。
在本發明的一實施例中，上述的中介層與電路基板接合的步驟包括形成阻焊層於第一絕緣層的下表面上，其中阻焊層包括多個通孔，以暴露出部分同軸導電件。形成第二導電連接材料於多個通孔中。透過第二導電連接材料接合中介層與電路基板。
在本發明的一實施例中，上述的第二導電連接材料包括錫膏或焊球。
在本發明的一實施例中，上述的第二導電連接材料於第二溫度下進行回焊製程，以形成第二導電連接件，其中第二溫度大於第一溫度。
在本發明的一實施例中，上述的第一溫度在180℃至220℃之間，第二溫度在250℃至270℃之間。
基於上述，本發明的電子封裝結構可整合電路基板、中介層以及線路結構於一封裝結構中，且晶片設置於中介層的穿槽中，使空間得以有效的被利用，進而有利於電子封裝結構的微型化。此外，電子封裝結構還包括同軸導電件設置於中介層中，可以有效防止射頻訊號在傳輸過程中發散而導致訊號損耗，並可屏蔽電磁干擾訊號，以提升訊號的完整性。
下文列舉實施例並配合所附圖式來進行詳細地說明，但所提供的實施例並非用以限制本發明所涵蓋的範圍。此外，圖式僅以說明為目的，並未依照原尺寸作圖。為了方便理解，下述說明中相同的元件將以相同的符號標示來說明。
此外，關於文中所使用「包含」、「包括」、「具有」等等用語，均為開放性的用語，也就是指「包括但不限於」。
應當理解，儘管術語「第一」、「第二」、「第三」等在本文中可以用於描述各種元件、部件、區域、層及/或部分，但是這些元件、部件、區域、及/或部分不應受這些術語的限制。這些術語僅用於將一個元件、部件、區域、層或部分與另一個元件、部件、區域、層或部分區分開。因此，下面討論的「第一元件」、「部件」、「區域」、「層」、或「部分」可以被稱為第二元件、部件、區域、層或部分而不脫離本文的教導。
本文中所提到的方向用語，例如：「上」、「下」、「前」、「後」、「左」、「右」等，僅是參考附圖的方向。因此，使用的方向用語是用來說明，而並非用來限制本發明。
在附圖中，各圖式繪示的是特定實施例中所使用的方法、結構及/或材料的通常性特徵。然而，這些圖式不應被解釋為界定或限制由這些實施例所涵蓋的範圍或性質。舉例來說，為了清楚起見，各膜層、區域及/或結構的相對尺寸、厚度及位置可能縮小或放大。
在下述實施例中，相同或相似的元件將採用相同或相似的標號，且將省略其贅述。此外，不同實施例中的特徵在沒有衝突的情況下可相互組合，且依本說明書或申請專利範圍所作之簡單的等效變化與修飾，皆仍屬本專利涵蓋的範圍內。
圖1A至圖1C是依照本發明的一實施例的一種電路基板與晶片接合的製造流程的剖視示意圖。
請參照圖1A，提供電路基板100。電路基板100例如是印刷電路板(PCB)、柔性印刷電路板(FPC)或其他合適電路板。舉例來說，電路基板100可包括核心基板101以及交替堆疊於核心基板101兩側的絕緣層102與線路層110。線路層110的最頂層可包括多個接墊112、114，接墊112可以是作為後續與晶片接點對應連接的接墊，接墊114可以是作為後續與同軸導電件對應連接的接墊。
應理解，圖1A僅示意性的繪示兩層絕緣層102及四層線路層110於核心基板101上，但並非用以限定本發明，絕緣層及線路層的數量及線路層的佈線設計可依實際需求調整。此外，雖然本發明的核心基板中並未繪示任何導通孔，但並非用以限定本發明，其可依實際需求設置導通孔於核心基板中。
請參照圖1B，形成阻焊層120於電路基板100的兩側上。阻焊層120具有多個開口OP以暴露出電路基板100最外側的部分線路層110。舉例來說，接墊112、114被開口OP暴露出，以利於後續與其他構件的連接。阻焊層120的材料可以為防焊材料(例如綠漆)、感光型介電材料或其他合適材料。
請參照圖1C，設置晶片130於電路基板100上。舉例來說，晶片130的主動面上可包括多個接點132，接點132與電路基板100的接墊112對應，使晶片130設置於電路基板100上且電性連接。
在一些實施例中，在晶片130的接點132與電路基板100的接墊112對應連接前，可於暴露出接墊112的開口OP中設置底膠140，再進行後續接合，以提升晶片130與電路基板100的接合強度，其中底膠140的材料例如為環氧樹脂焊錫膏(epoxy solder paste)或其他合適材料。在其他實施例中，底膠140的材料也可以是環氧樹脂助焊劑(epoxy flux)、環氧樹脂膠(epoxy glue)或其他合適材料，並可在晶片130的接點132與電路基板100的接墊112對應連接之後，設置底膠140於晶片130與電路基板100之間。在又一些其他實施例中，可不設置底膠140，直接將晶片130的接點132與電路基板100的接墊112對應接合。
在一些實施例中，底膠140可設置於晶片130與電路基板100之間的空間，以橫向覆蓋部分接點132的側壁，或者完全覆蓋接點132的側壁。
經過上述製程後可大致上完成包含晶片130的電路基板100的電路基板結構100’的製作。
圖2A至圖2H是依照本發明的一實施例的一種中介層的製造流程的剖視示意圖。
請參照圖2A，提供中介層基板201。舉例來說，中介層基板201包括第一絕緣層202及覆蓋於第一絕緣層202的上表面202a與下表面202b的第一導電材料層203，上表面202a與下表面202b相對。第一絕緣層202的材質例如是含樹脂的玻璃纖維或其他合適的絕緣材料，第一絕緣層202的厚度可在150μm至250μm之間。第一導電材料層203可以是銅箔，透過壓合製程覆蓋於第一絕緣層202的上、下表面202a、202b上。
請參照圖2B，形成第一貫通孔TH1於中介層基板201中。舉例來說，可透過機械鑽孔或雷射等方式，於中介層基板201中形成貫穿中介層基板201的第一貫通孔TH1。也就是說，第一貫通孔TH1可貫穿第一絕緣層202及第一導電材料層203。第一貫通孔TH1的孔徑d1可以在250μm至450μm之間。
請參照圖2C，形成第二導電材料層204於中介層基板201的表面及第一貫通孔TH1的側壁s1。舉例來說，可透過電鍍製程，將銅層電鍍於位在第一絕緣層202的上、下表面202a、202b的第一導電材料層203上及第一貫通孔TH1的側壁s1上，以形成第二導電材料層204。第二導電材料層204於第一貫通孔TH1的側壁s1上的厚度d2可以在約10μm至15μm之間。
請參照圖2D，填充絕緣材料211於第一貫通孔TH1中。絕緣材料211例如可以是環氧樹脂、聚酯樹脂、聚醯亞胺或其他合適的絕緣材料。
請參照圖2E，形成第二貫通孔TH2於絕緣材料211中。舉例來說，可透過機械鑽孔或雷射等方式，於絕緣材料211的中心處形成第二貫通孔TH2。也就是說，第二貫通孔TH2與第一貫通孔TH1(標示於圖2B)基本上具有相同的軸心。第二貫通孔TH2的孔徑d3可以在50μm至100μm之間。由於第二貫通孔TH2的形成，絕緣材料211有部分被移除而成為第一絕緣結構212。第一絕緣結構212為空心圓柱，也就是說，若以俯視觀之，第一絕緣結構212的形狀為環形。
請參照圖2E及2F，形成第三導電材料層(未繪示)於中介層基板201上及第二貫通孔TH2(標示於圖2E)中。圖案化第三導電材料層，以形成同軸導電件210及第一導電層205。舉例來說，可透過電鍍製程，將銅層電鍍於位在第一絕緣層202的上、下表面202a、202b的第二導電材料層204上及第二貫通孔TH2中，以形成第三導電材料層。在一些實施例中，第三導電材料層可填滿於第二貫通孔TH2中。
之後，可透過蝕刻的方式，圖案化第三導電材料層，以形成同軸導電件210及第一導電層205。詳細而言，第一導電層205設置於第一絕緣層202的上表面202a及下表面202b上。同軸導電件210可包括第一導電結構214、第二導電結構216以及第一絕緣結構212。第一導電結構214可包括第一導電柱部分214b及位於第一導電柱部分214b兩端的第一接墊部分214a。第一導電柱部分214b位於第二貫通孔TH2中，以電性連接其兩端的第一接墊部分214a。第一接墊部分214a的直徑可以大於第一導電柱部分214b的直徑，例如第一接墊部分214a的直徑d4可以在75μm至175μm之間，第一導電柱部分214b的直徑d5可以在50μm至100μm之間。
第二導電結構216環繞第一導電結構214。第二導電結構216可包括第二導電柱部分216b及位於第二導電柱部分216b兩端的第二接墊部分216a。第二接墊部分216a以第一接墊部分214a為中心環繞第一接墊部分214a。第二導電柱部分216b位於第一貫通孔TH1(標示於圖2C)的側壁s1(標示於圖2C)上，以電性連接其兩端的第二接墊部分216a。
第一絕緣結構212設置於第一導電結構214與第二導電結構216之間，且環繞於第一導電結構214的第一導電柱部分214b，以使第一導電結構214與第二導電結構216電性分離。
在一些實施例中，部分第一導電層205可構成第一接墊部分214a及第二接墊部分216a。
經過上述製程後可大致上完成包含同軸導電件210的中介層基板200’的製作。
然後，請參照圖2G，形成第一黏著材料層220’於中介層基板200’的一側上。舉例來說，第一黏著材料層220’可透過層壓(laminate)的方式形成於中介層基板200’的第一絕緣層202的上表面202a上，以使第一黏著材料層220’覆蓋位於第一絕緣層202的上表面202a上的第一接墊部分214a(標示於圖2F)、第二接墊部分216a(標示於圖2F)與第一導電層205(標示於圖2F)。第一黏著材料層220’可以為半固化狀態，舉例來說，第一黏著材料層220’可包括半固化狀態的樹脂，例如b階段（B-stage）環氧樹脂膠/膠帶、含b階段（B-stage）環氧樹脂的玻璃纖維層（prepreg，PP）或其他合適材料。在一些實施例中，第一黏著材料層220’未與中介層基板200’接觸的一側可包括離型膜222，也就是說，第一黏著材料層220’位於中介層基板200’與離型膜222之間，但本發明不以此為限。
請參照圖2H，形成穿槽230於中介層基板200’中，以形成中介層200。舉例來說，可透過沖壓(punch)或雷射的方式形成穿槽230。穿槽230可貫穿第一絕緣層202、第一導電層205、第一黏著材料層220’及離型膜222(若有)。在一些實施例中，穿槽230位於兩相鄰同軸導電件210之間。
經過上述製程後可大致上完成包含同軸導電件210且具有穿槽230的中介層200的製作。
圖3A至圖3C是依照本發明的一實施例的一種第一導電連接件的製造流程的剖視示意圖。圖4A至圖4B是圖3A的區域R1的一種局部上視示意圖。圖3A可以為接續圖2H的製程。
請參照圖3A，形成多個通孔V1於第一黏著材料層220’及離型膜222(若有)中，以暴露出部分同軸導電件210。舉例來說，可透過雷射鑽孔的方式形成多個通孔V1於第一黏著材料層220’及離型膜222(若有)中。多個通孔V1可以暴露出同軸導電件210的部分第一接墊部分214a與部分第二接墊部分216a。
在一些實施例中，以俯視觀之，如圖4A所示，多個通孔V1可包括通孔V1a以及環繞通孔V1a的多個通孔V1b。通孔V1a對應於第一接墊部分214a以暴露出部分第一接墊部分214a，多個通孔V1b對應於第二接墊部分216a以暴露出部分第二接墊部分216a。本實施例中僅示意性的繪示6個環繞通孔V1a的通孔V1b，但並非用以限定本發明，通孔V1b的數量可依據實際需求調整。舉例來說，相鄰的通孔V1b之間的最短距離可以設計為小於或等於所欲傳輸的無線電波波長的1/10。
在其他實施例中，以俯視觀之，如圖4B所示，多個通孔V1可包括通孔V1a’以及環繞通孔V1a’的單一通孔V1b’。通孔V1a’對應於第一接墊部分214a以暴露出部分第一接墊部分214a。通孔V1b’的形狀可對應於第二接墊部分216a設置為環形，以暴露出部分第二接墊部分216a。
請參照圖3B及圖3C，形成第一導電連接材料240’於多個通孔V1中，之後移除離型膜222(若有)。第一導電連接材料240’例如可以是銀膠、銅膠、暫態液相燒結(Transient Liquid Phase Sintering；TLPS)導電膠或其他合適材料。
圖5A至圖5C是依照本發明的一實施例的一種線路結構的示意圖。圖5A是依照本發明的一實施例的一種線路結構的剖視示意圖。圖5B是圖5A的區域R2的一種仰視示意圖。圖5C是圖5A的區域R2的另一種仰視示意圖。
請參照圖5A至圖5C，線路結構300包括第一核心層301、第一天線層312、第二天線層314以及多個接墊316。第一核心層301具有第一表面301a及與第一表面301a相對的第二表面301b。第一天線層312設置在第一表面301a上。第二天線層314與多個接墊316設置在第二表面301b上，也就是說，第二天線層314與多個接墊316為相同膜層。多個接墊316可與同軸導電件210對應，以便於後續與同軸導電件210的連接。舉例來說，多個接墊316可包括第一接墊316a及第二接墊316b。第一接墊316a對應於同軸導電件210的第一接墊部分214a，第二接墊316b對應於同軸導電件210的第二接墊部分216a。
在一些實施例中，如圖5B所示，第二接墊316b可為多個第二接墊316b’。多個第二接墊316b’對應於同軸導電件210的第二導電結構216，其中多個第二接墊316b’環繞第一接墊316a。在其他實施例中，如圖5C所示，第二接墊316b可為單一第二接墊316b。第二接墊316b為環形且環繞第一接墊316a，並可對應於同軸導電件210的第二導電結構216。
在一些實施例中，線路結構300還包括導電層311、313以及絕緣層302、303。導電層311、313分別設置於核心層301的第一表面301a、第二表面301b上。絕緣層302設置於導電層311與第一天線層312之間，並具有導通孔CV1設置於絕緣層302中以使導電層311與第一天線層312電性連接。絕緣層303設置於導電層313與第二天線層314之間，並具有導通孔CV2設置於絕緣層303中以使導電層313與第二天線層314或接墊316電性連接。
在一些實施例中，線路結構300還包括貫穿第一核心層301的導電柱305，以電性連接導電層311與導電層313。導電柱305例如可以是實心金屬柱或是空心金屬柱並有絕緣材料填充於空心金屬柱中，本發明不以此為限。在其他實施例中，線路結構300可不包括貫穿第一核心層301的導電柱。
應理解，圖5A僅示意性的繪示線路結構300的絕緣層、導電層及天線層，但並非用以限定本發明，絕緣層、導電層及天線層的數量及佈線設計可依實際需求調整。
圖6A至圖6E是依照本發明的一實施例的一種電子封裝結構的製造流程的剖視示意圖。
請參照圖6A，提供線路結構300。線路結構300例如為前述圖5A所示的線路結構300，相關描述請參考上述內容，在此不贅述。形成阻焊層320於絕緣層302、303的表面上，以覆蓋第一天線層312與第二天線層314。阻焊層320具有多個通孔V2，以暴露出部分接墊316。阻焊層320的材料可以為防焊材料(例如綠漆)、感光型介電材料或其他合適材料。
然後，將線路結構300的多個接墊316與中介層200的第一導電連接材料240’對應連接。中介層200例如為前述圖3C所示的中介層200，相關描述請參考上述內容，在此不贅述。舉例來說，將設置於同軸導電件210的第一接墊部分214a上的第一導電連接材料240’對應連接線路結構300的接墊316a，將設置於同軸導電件210的第二接墊部分216a上的第一導電連接材料240’對應連接線路結構300的接墊316b。
請參照圖6B，覆蓋離型層250於中介層200相對於第一導電連接材料240’(標示於圖6A)的一側上，以使離型層250填充於穿槽230中，以避免尚未固化的第一黏著材料層220’ (標示於圖6A)自穿槽230流出。舉例來說，離型層250可設置於第一絕緣層202的下表面202b上，以覆蓋位於第一絕緣層202的下表面202b上的第一接墊部分214a與第二接墊部分216a、穿槽的側壁(即第一絕緣層202、第一導電層205、第一黏著材料層220’的側壁)及阻焊層320。
請繼續參照圖6B，於第一溫度下，壓合線路結構300與中介層200，以固化第一黏著材料層220’至C階段(C-stage)，而形成第一黏著層220。第一溫度例如在180℃至220℃之間。
在一些實施例中，第一導電連接材料240’可於第一溫度下加熱熔融後，再固化形成第一導電連接件240，以使線路結構300的多個接墊316與對應的同軸導電件210可良好的接合且電性連接。在一些實施例中，若第一導電連接材料240’為暫態液相燒結導電膠，由於其包括金屬焊料粒子(例如銅、錫鉍合金等)，透過加熱可於界面產生液相的金屬粒子的組合，進而固化形成金屬間化合物(intermetallic compound，IMC)，以提升界面的接合力，並具有良好的導電性。
請參照圖6C，移除離型層250，並於第一絕緣層202的下表面202b上形成阻焊層260。阻焊層260包括多個通孔V3，以暴露出同軸導電件210位於下表面202b上的部分第一接墊部分214a及部分第二接墊部分216a。阻焊層260的材料可以為防焊材料(例如綠漆)、感光型介電材料或其他合適材料。
請參照圖6D，形成第二導電連接材料270’於多個通孔V3(標示於圖6C)中。第二導電連接材料270’例如可以為錫膏、焊球或其他合適材料。
請參照圖6D及6E，透過第二導電連接材料270’接合中介層200與電路基板100。 舉例來說，可先將晶片130設置於電路基板100上，如前述圖1C所示的電路基板結構100’，相關描述請參考上述內容，在此不贅述。然後，第二導電連接材料270’可與電路基板100的接墊114對應連接。在一些實施例中，第二導電連接材料270’可於第二溫度下進行回焊製程，以形成第二導電連接件270，以提升中介層200與電路基板100的接合強度。
經過上述製程後可大致上完成電子封裝結構10的製作。
圖7是圖6E的電子封裝結構沿剖線A-A’的一種局部上視示意圖。
請參照圖6E與圖7，電子封裝結構10包括電路基板100、中介層200、晶片130、線路結構300以及同軸導電件210。中介層200設置於電路基板100上，其中中介層200具有穿槽230。晶片130設置於穿槽230中且位於電路基板100上，以與電路基板100電性連接。線路結構300設置於中介層200上。同軸導電件210貫穿中介層200，以將線路結構300與電路基板100電性連接。同軸導電件210包括第一導電結構214、第二導電結構216以及第一絕緣結構212。第二導電結構216環繞第一導電結構214。第一絕緣結構212設置於第一導電結構214與第二導電結構216之間。
由於晶片130可設置於中介層200的穿槽230中，可有效利用空間，進而減小電子封裝結構10的體積。由於電子封裝結構10包括同軸導電件210設置於中介層中，可降低線路結構300所接收或發出的射頻訊號在傳輸過程中的訊號損耗，並可屏蔽電磁干擾訊號，以提升訊號的完整性。
在一些實施例中，線路結構300包括第一核心層301、第一天線層312、第二天線層314以及多個接墊316。第一核心層301具有第一表面301a及與第一表面301a相對的第二表面301b，其中第二表面301b面向中介層200。第一天線層312設置在第一表面301a上。第二天線層314與多個接墊316設置在第二表面301b上。多個接墊316可包括第一接墊316a及第二接墊316b。第一接墊316a對應於同軸導電件210的第一導電結構214，多個第二接墊316b對應於同軸導電件210的第二導電結構216。
在一些實施例中，電子封裝結構10還包括第一導電連接件240。第一導電連接件240可設置於線路結構300的多個接墊316與同軸導電件210之間，以使接墊316與同軸導電件210電性連接。在一些實施例中，第一導電連接件240的材料可包括銅、銀、銅合金、銅錫合金、錫鉍合金或其他合適材料，本發明不以此為限。
在一些實施例中，由俯視觀之，如圖7所示，對應於同軸導電件210的第一導電連接件240的排列圖案可與如圖5B所示的線路結構300的多個接墊316的排列對應。也就是說，第一導電連接件240可以包括與接墊316a對應的中間導電連接件240a，以及與多個接墊316b’對應的多個周邊導電連接件240b’。多個周邊導電連接件240b’環繞中間導電連接件240a。在其他實施例中，由俯視觀之，如圖7所示，對應於同軸導電件210的第一導電連接件240的排列圖案可與如圖5C所示的線路結構300的多個接墊316的排列對應。也就是說，第一導電連接件240可以包括與接墊316a對應的中間導電連接件240a，以及與單一接墊316b對應的周邊導電連接件240b。周邊導電連接件240b為環形，且環繞中間導電連接件240a。
圖7中雖繪示電子封裝結構10包括兩種對應於同軸導電件210的第一導電連接件240的排列圖案，但並非用以限定本發明。電子封裝結構10的第一導電連接件240可以僅包括一種對應於同軸導電件210的排列圖案。
在一些實施例中，同軸導電件210可設置於穿槽230的周圍，例如穿槽230的兩側，但本發明不以此為限。圖6E、7中雖繪示同軸導電件210對稱設置於晶片130的兩側，但並非用以限定本發明，同軸導電件210的位置及數量可依據實際需求調整。
在一些實施例中，中介層200可包括第一絕緣層202以及第一導電層205。第一導電層205設置在第一絕緣層202的上表面202a和下表面202b上。穿槽230可貫穿第一絕緣層202及第一導電層205。在一些實施例中，第一絕緣層202及第一導電層205於穿槽230的側壁基本上切齊。
在一些實施例中，穿槽230的尺寸(例如長、寬、高)至少大於晶片130的尺寸，以使晶片130可容納於穿槽230中。
在一些實施例中，電子封裝結構10還包括第一黏著層220。第一黏著層220可設置於中介層200與線路結構300之間，以利中介層200與線路結構300的接合。
在一些實施例中，電路基板100可包括對應於同軸導電件210的多個接墊114。電子封裝結構10還包括第二導電連接件270，其可設置於電路基板100與同軸導電件210之間。舉例來說，第二導電連接件270可設置於電路基板100的接墊114與同軸導電件210之間，以使接墊114與同軸導電件210電性連接。在一些實施例中，第二導電連接件270的材料可包括錫、銅錫合金、無鉛合金或其他合適材料，本發明不以此為限。
在一些實施例中，同軸導電件210的第一導電結構214適於傳輸訊號，第二導電結構216適於接地或與電源連接。也就是說，電路基板100對應於第一導電結構214的接墊114可為訊號接墊，電路基板100對應於第二導電結構216的接墊114可為接地接墊或電源接墊。
綜上所述，本發明的電子封裝結構10可整合電路基板100、中介層200以及線路結構300於一封裝結構中，且晶片130設置於中介層200的穿槽230中，使空間得以有效的被利用，進而有利於電子封裝結構10的微型化。此外，電子封裝結構10還包括同軸導電件210設置於中介層中，可以有效防止射頻訊號在傳輸過程中發散而導致訊號損耗，並可屏蔽電磁干擾訊號，以提升訊號的完整性。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10:電子封裝結構 100:電路基板 100’:電路基板結構 101:核心基板 102:絕緣層 110:線路層 112,114:接墊 120:阻焊層 130:晶片 132:接點 140:底膠 200:中介層 201,200’:中介層基板 202:第一絕緣層 202a:上表面 202b:下表面 203:第一導電材料層 204:第二導電材料層 205:第一導電層 210:同軸導電件 211:絕緣材料 212:第一絕緣結構 214:第一導電結構 214a:第一接墊部分 214b:第一導電柱部分 216:第二導電結構 216a:第二接墊部分 216b:第二導電柱部分 220:第一黏著層 220’:第一黏著材料層 222:離型膜 230:穿槽 240:第一導電連接件 240a:中間導電連接件 240b,240b’:周邊導電連接件 240’:第一導電連接材料 250:離型層 260:阻焊層 270:第二導電連接件 270’:第二導電連接材料 300:線路結構 301:第一核心層 301a:第一表面 301b:第二表面 302,303:絕緣層 305:導電柱 311,313:導電層 312:第一天線層 314:第二天線層 316:接墊 316a:第一接墊 316b,316b’:第二接墊 320:阻焊層 A-A’:剖線 CV1,CV2:導通孔 OP:開口 R1,R2:區域 TH1:第一貫通孔 TH2:第二貫通孔 V1,V1a,V1b,V1a’,V1b’,V2,V3:通孔 d1,d3:孔徑 d2:厚度 d4,d5:直徑 s1:側壁
圖1A至圖1C是依照本發明的一實施例的一種電路基板與晶片接合的製造流程的剖視示意圖。 圖2A至圖2H是依照本發明的一實施例的一種中介層的製造流程的剖視示意圖。 圖3A至圖3C是依照本發明的一實施例的一種第一導電連接件的製造流程的剖視示意圖。 圖4A至圖4B是圖3A的區域R1的一種局部上視示意圖。 圖5A至圖5C是依照本發明的一實施例的一種線路結構的示意圖。 圖6A至圖6E是依照本發明的一實施例的一種電子封裝結構的製造流程的剖視示意圖。 圖7是圖6E的電子封裝結構沿剖線A-A’的一種局部上視示意圖。
10:電子封裝結構
100:電路基板
112,114:接墊
130:晶片
200:中介層
202:第一絕緣層
205:第一導電層
210:同軸導電件
212:第一絕緣結構
214:第一導電結構
216:第二導電結構
220:第一黏著層
230:穿槽
240:第一導電連接件
270:第二導電連接件
300:線路結構
301:第一核心層
301a:第一表面
301b:第二表面
312:第一天線層
314:第二天線層
316:接墊
316a:第一接墊
316b:第二接墊
A-A’:剖線

Claims (20)

  1. 一種電子封裝結構，包括： 電路基板； 中介層，設置於所述電路基板上，其中所述中介層具有穿槽； 晶片，設置於所述穿槽中且位於所述電路基板上，以與所述電路基板電性連接； 線路結構，設置於所述中介層上；以及 同軸導電件，貫穿所述中介層，以將所述線路結構與所述電路基板電性連接，其中所述同軸導電件包括： 第一導電結構； 第二導電結構，環繞所述第一導電結構；以及 第一絕緣結構，設置於所述第一導電結構與所述第二導電結構之間。
  2. 如請求項1所述的電子封裝結構，其中所述中介層包括： 第一絕緣層，具有上表面及與所述上表面相對的下表面；以及 第一導電層，設置在所述上表面與所述下表面，其中所述穿槽貫穿所述第一絕緣層及所述第一導電層。
  3. 如請求項1所述的電子封裝結構，其中所述同軸導電件設置於所述穿槽的周圍。
  4. 如請求項1所述的電子封裝結構，其中所述線路結構包括： 第一核心層，具有第一表面及與所述第一表面相對的第二表面，其中所述第二表面面向所述中介層； 第一天線層，設置在所述第一表面上； 第二天線層，設置在所述第二表面上；以及 多個接墊，設置在所述第二表面上且對應於所述同軸導電件。
  5. 如請求項4所述的電子封裝結構，其中所述多個接墊包括： 第一接墊，對應於所述同軸導電件的所述第一導電結構；以及 第二接墊，對應於所述同軸導電件的所述第二導電結構，其中所述第二接墊為環形。
  6. 如請求項4所述的電子封裝結構，其中所述多個接墊包括： 第一接墊，對應於所述同軸導電件的所述第一導電結構；以及 多個第二接墊，對應於所述同軸導電件的所述第二導電結構，其中所述多個第二接墊環繞所述第一接墊。
  7. 如請求項4所述的電子封裝結構，更包括： 第一導電連接件，設置於所述線路結構的所述多個接墊與所述同軸導電件之間。
  8. 如請求項1所述的電子封裝結構，更包括： 第一黏著層，設置於所述中介層與所述線路結構之間。
  9. 如請求項1所述的電子封裝結構，其中所述電路基板包括對應於所述同軸導電件的多個接墊，所述電子封裝結構更包括： 第二導電連接件，設置於所述電路基板的所述多個接墊與所述同軸導電件之間。
  10. 如請求項1所述的電子封裝結構，其中所述同軸導電件的所述第一導電結構適於傳輸訊號，所述第二導電結構適於接地或與電源連接。
  11. 一種電子封裝結構的製造方法，包括： 提供電路基板； 設置晶片於所述電路基板上； 提供中介層基板； 形成同軸導電件於所述中介層基板中，其中所述同軸導電件包括： 第一導電結構； 第二導電結構，環繞所述第一導電結構；以及 第一絕緣結構，設置於所述第一導電結構與所述第二導電結構之間； 形成穿槽於所述中介層基板中，以形成中介層； 提供線路結構，於第一溫度下，將所述線路結構壓合於所述中介層上；以及 在所述線路結構壓合於所述中介層上之後，於第二溫度下，將所述中介層與所述電路基板接合，並使所述晶片設置於所述中介層的所述穿槽中。
  12. 如請求項11所述的製造方法，其中所述中介層基板包括第一絕緣層以及覆蓋於所述第一絕緣層的上表面與下表面的第一導電材料層，所述上表面與所述下表面相對，其中形成所述同軸導電件於所述中介層基板中的步驟包括： 形成第一貫通孔於所述中介層基板中； 形成第二導電材料層於所述中介層基板上及所述第一貫通孔的側壁； 填充絕緣材料於所述第一貫通孔中； 形成第二貫通孔於所述絕緣材料中； 形成第三導電材料層於所述中介層基板上及所述第二貫通孔中；以及 圖案化所述第三導電材料層，以形成所述同軸導電件。
  13. 如請求項12所述的製造方法，其中所述第一貫通孔的孔徑在250μm至450μm之間，所述第二貫通孔的孔徑在50μm至100μm之間。
  14. 如請求項12所述的製造方法，更包括： 形成第一黏著材料層於所述第一絕緣層的所述上表面上，其中所述第一黏著材料層為半固化狀態； 在形成所述第一黏著材料層於所述第一絕緣層的所述上表面上之後，形成穿槽於所述中介層基板中，以形成所述中介層； 形成多個通孔於所述第一黏著材料層中，以暴露出部分所述同軸導電件； 形成第一導電連接材料於所述多個通孔中。
  15. 如請求項14所述的製造方法，其中所述第一導電連接材料包括銅膠、銀膠或暫態液相燒結膠。
  16. 如請求項14所述的製造方法，其中將所述線路結構壓合於所述中介層上的步驟包括： 將所述線路結構的多個接墊與所述第一導電連接材料對應連接； 覆蓋離型層於所述中介層相對於所述第一導電連接材料的一側上，以使所述離型層填充於所述穿槽中； 於所述第一溫度下，壓合所述線路結構與所述中介層，以固化第一黏著材料層；以及 移除所述離型層。
  17. 如請求項12所述的製造方法，其中所述中介層與所述電路基板接合的步驟包括： 形成阻焊層於所述第一絕緣層的所述下表面上，其中所述阻焊層包括多個通孔，以暴露出部分所述同軸導電件； 形成第二導電連接材料於所述多個通孔中；以及 透過所述第二導電連接材料接合所述中介層與所述電路基板。
  18. 如請求項17所述的製造方法，其中所述第二導電連接材料包括錫膏或焊球。
  19. 如請求項17所述的製造方法，其中所述第二導電連接材料於所述第二溫度下進行回焊製程，以形成第二導電連接件，其中所述第二溫度大於所述第一溫度。
  20. 如請求項11所述的製造方法，其中所述第一溫度在180℃至220℃之間，所述第二溫度在250℃至270℃之間。
TW111127319A 2022-02-18 2022-07-21 電子封裝結構及其製造方法 TW202347642A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US17/890,279 US20230268256A1 (en) 2022-02-18 2022-08-18 Electronic package structure and manufacturing method thereof
US18/337,438 US20230335466A1 (en) 2022-02-18 2023-06-20 Electronic packaging structure and manufacturing method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202263311449P 2022-02-18 2022-02-18
US63/311,449 2022-02-18

Publications (1)

Publication Number Publication Date
TW202347642A true TW202347642A (zh) 2023-12-01

Family

ID=87712371

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111127319A TW202347642A (zh) 2022-02-18 2022-07-21 電子封裝結構及其製造方法

Country Status (2)

Country Link
CN (1) CN116666367A (zh)
TW (1) TW202347642A (zh)

Also Published As

Publication number Publication date
CN116666367A (zh) 2023-08-29

Similar Documents

Publication Publication Date Title
KR102380304B1 (ko) 전자부품 내장 기판 및 그 제조방법
JP5100081B2 (ja) 電子部品搭載多層配線基板及びその製造方法
US8942003B2 (en) Multilayered printed wiring board
US10219390B2 (en) Fabrication method of packaging substrate having embedded passive component
TWI469700B (zh) 具有內埋元件的電路板及其製作方法
TWI513379B (zh) 內埋元件的基板結構與其製造方法
JPH1056099A (ja) 多層回路基板およびその製造方法
KR20160032985A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
TWI506758B (zh) 層疊封裝結構及其製作方法
US20090288293A1 (en) Metal core package substrate and method for manufacturing the same
JP2005026573A (ja) 部品内蔵モジュールの製造方法
JP2008182039A (ja) 多層配線板およびその製造方法
JP2001274555A (ja) プリント配線基板、プリント配線用素板、半導体装置、プリント配線基板の製造方法、及び半導体装置の製造方法
JP5108253B2 (ja) 部品実装モジュール
JP2007059588A (ja) 配線基板の製造方法および配線基板
JP5539453B2 (ja) 電子部品搭載多層配線基板及びその製造方法
TWI825870B (zh) 電子封裝結構及其製造方法
TW202347642A (zh) 電子封裝結構及其製造方法
WO2014069107A1 (ja) 部品内蔵基板および通信端末装置
KR20160008848A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 이용한 적층형 패키지
US20230268256A1 (en) Electronic package structure and manufacturing method thereof
US20230268257A1 (en) Electronic package structure and manufacturing method thereof
KR20190089733A (ko) 반도체 칩 적층 패키지 및 그 제조 방법
JP6062884B2 (ja) 部品内蔵基板及びその製造方法並びに実装体
CN114391304B (zh) 板对板连接结构及其制作方法