TW202345289A - 具有多孔結構的半導體結構 - Google Patents

Abstract

本申請提供一種半導體結構，在一導電墊與一金屬層之間具有一多孔結構。該半導體結構包括：一基底，包括一互連結構；一介電層，設置於該基底上；一導電墊，設置於該介電層上；一鈍化層，設置於該介電層上並部分曝露該導電墊；以及一多孔層，被該介電層包圍並在該基底與該導電墊之間延伸。

Description

具有多孔結構的半導體結構

本申請案主張美國第17/742,541及17/742,612號專利申請案之優先權（即優先權日為「2022年5月12日」），其內容以全文引用之方式併入本文中。

本揭露關於一種半導體結構，特別是有關於一種具有多孔結構的半導體結構。

半導體元件被用於各種電子應用，如個人電腦、行動電話、數位相機及其他電子裝置。半導體元件的尺寸正在不斷縮小，以滿足日益增長的計算能力的需求。然而，在縮小尺寸的過程中出現了各種問題，而且這些問題的數量和複雜性都在不斷增加。因此，在實現提高品質、產量、性能和可靠性以及降低複雜性方面仍然存在挑戰。

上文之「先前技術」說明僅係提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應作為本案之任一部分。

本揭露的一個方面提供一種半導體結構。該半導體結構包括：一基底，包括一互連結構；一介電層，設置於該基底上；一導電墊，設置於該介電層上；一鈍化層，設置於該介電層上並部分曝露該導電墊；以及一多孔層，被該介電層包圍並在該基底與該導電墊之間延伸。

在一些實施例中，該半導體結構更包括：一第一襯墊，圍繞該多孔層並設置於該介電層內。

在一些實施例中，該第一襯墊至少部分地圍繞該多孔層的一側壁及一底部表面。

在一些實施例中，該第一襯墊圍繞該多孔層的一側壁，而該多孔層與該基底接觸。

在一些實施例中，該半導體結構更包括：一導電通孔，與該多孔層相鄰設置，並且電性連接該導電墊及該互連結構。

在一些實施例中，該介電層的一部分設置於該導電通孔與該多孔層之間。

在一些實施例中，該導電通孔的一頂部橫截面積實質上大於該多孔層的一頂部橫截面積。

在一些實施例中，該導電通孔延伸穿過該介電層。

在一些實施例中，該導電通孔包括複數個導電通孔，且該複數個導電通孔彼此分開。

在一些實施例中，該複數個導電通孔被該導電墊覆蓋。

在一些實施例中，該多孔層的一孔隙率在5%至30%之間。

在一些實施例中，該多孔層的一孔隙率在10%至15%之間。

在一些實施例中，該半導體結構更包括：一第二襯墊，設置於該多孔層與該導電墊之間。

在一些實施例中，該多孔層被該第一襯墊及該第二襯墊包圍。

在一些實施例中，從一俯視角度看，該多孔層設置於該導電墊的一中心區域。

本揭露的另一個方面提供了一種半導體結構。該半導體結構包括：一基底，包括一互連結構；一介電層，設置於該基底上；一多孔柱，設置於該基底上並延伸穿過該介電層；一第一防潮層，圍繞該多孔柱並設置於該介電層內；一導電通孔，在該介電層內延伸並鄰近該多孔柱設置；以及一導電墊，設置於該介電層上並覆蓋該導電通孔及該多孔柱。

在一些實施例中，該半導體結構更包括：一第二防潮層，設置於該多孔柱與該導電墊之間。

在一些實施例中，該導電通孔穿透該第二防潮層並接觸該導電墊。

在一些實施例中，該半導體結構更包括：一鈍化層，設置於該介電層上，並藉由該第二防潮層與該介電層分開。

在一些實施例中，該多孔柱包括一種或多種低k(介電常數)材料。

在一些實施例中，該導電通孔包括鎢、銅、鈷、釕、鉬或其組合。

在一些實施例中，該導電通孔包括：一阻障部件及被該導電通孔包圍的一導電部件。

在一些實施例中，該阻障層包括鈦、鉭、氮化鈦、氮化鉭，或其組合。

在一些實施例中，該第一防潮層包括氮化物、高k材料或其組合。

本揭露的另一個方面提供一種半導體結構的製備方法。該製備方法包括：在一基底上形成一介電層；在該介電層中形成一開口；形成與該開口共形的一第一襯墊；在該開口中形成一多孔層並被該第一襯墊包圍；形成穿透該介電層的一導電通孔；以及在該介電層上形成一導電墊，其中該導電墊覆蓋該多孔層及該導電通孔。

在一些實施例中，該製備方法更包括：在形成該導電通孔之前，在該介電層上形成一第二襯墊，其中該導電通孔穿透該第二襯墊。

在一些實施例中，該多孔層的一頂部表面與該第一襯墊的一頂部表面實質上對齊。

在一些實施例中，該第一襯墊的形成包括：沉積與該介電層及該開口共形的一第一氮化物層；以及移除該介電層上方及該開口中的該第一氮化物層的水平部分。

在一些實施例中，該導電墊的形成包括：在該介電層上沉積一導電層；在該導電層上形成一光阻層；移除通過該光阻層曝露的該導電層的一部分以形成該導電墊；以及移除該光阻層。

在一些實施例中，該製備方法更包括：在該介電層及該導電墊上形成一鈍化材料；以及曝露該導電墊的至少一部分。

在一些實施例中，該多孔層的形成包括：在該介電層上及該開口中形成一能量可移除材料；對該能量可移除材料執行一能量處理；以及移除設置於該介電層上方的該能量可移除材料的一部分。

在一些實施例中，該能量可移除材料包括一熱分解材料、一光子分解材料、一電子束分解材料，或其組合。

在一些實施例中，該能量可移除材料包括一基礎材料及一可分解致孔材料。

在一些實施例中，該基礎材料包括一種基於甲矽烷基的材料，而可分解致孔材料包括一種致孔有機化合物。

在一些實施例中，該能量處理包括將一熱源或一光源應用於該能量可移除材料。

上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或過程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。

現在用具體的語言來描述附圖中說明的本揭露的實施例，或實例。應理解的是，在此不打算限制本揭露的範圍。對所描述的實施例的任何改變或修改，以及對本文所描述的原理的任何進一步應用，都應被認為是與本揭露內容有關的技術領域的普通技術人員通常會做的。參考數字可以在整個實施例中重複，但這並不一定表示一實施例的特徵適用於另一實施例，即使它們共用相同的參考數字。

應理解的是，儘管用語第一、第二、第三等可用於描述各種元素、元件、區域、層或部分，但這些元素、元件、區域、層或部分不受這些用語的限制。相反，這些用語只是用來區分一元素、元件、區域、層或部分與另一元素、元件、區域、層或部分。因此，下面討論的第一元素、元件、區域、層或部分可以稱為第二元素、元件、區域、層或部分而不偏離本發明概念的教導。

本文使用的用語僅用於描述特定的實施例，並不打算局限於本發明的概念。正如本文所使用的，單數形式的"一"、"一個"及"該"也包括複數形式，除非上下文明確指出。應進一步理解，用語"包含"及"包括"，當在本說明書中使用時，指出了所述特徵、整數、步驟、操作、元素或元件的存在，但不排除存在或增加一個或多個其他特徵、整數、步驟、操作、元素、元件或其組。

圖1是橫截面圖，例示本揭露一些實施例之半導體結構100。半導體結構100可包括基底10、介電層21、導電墊52、鈍化層54及多孔層33。在一些實施例中，基底10包括互連結構12。為了便於說明及簡化附圖，圖1中只描繪最上面的金屬層Mn。在一些實施例中，金屬層Mn包括多個金屬線124及圍繞金屬線124的金屬間介電(IMD)層123。金屬線124可以藉由IMD層123彼此分開及電性隔離。在一些實施例中，介電層21設置於基底10上。在一些實施例中，導電墊52設置於介電層21上。在一些實施例中，鈍化層54設置於介電層21上。在一些實施例中，鈍化層54覆蓋導電墊52。在一些實施例中，導電墊52至少部分地通過鈍化層54曝露。在一些實施例中，多孔層33在導電墊52與基底10之間延伸。在一些實施例中，多孔層33夾於導電墊52與基底10之間。在一些實施例中，多孔層33由介電層21包圍。在一些實施例中，多孔層33的孔隙率在5%至30%之間。在一些實施例中，多孔層33的孔隙率在10%至15%之間。在一些實施例中，多孔層33包括低k(介電常數)材料。在一些實施例中，多孔層33具有柱狀構造。在一些實施例中，多孔層33可以被稱為多孔柱33。

多孔層33的製作技術可包含能量可移除材料，如下文所述。在一些實施例中，能量可移除材料可包括例如熱分解材料、光子分解材料、電子束分解材料，或其組合。例如，能量可移除材料可包括一基礎材料及一可分解致孔材料，該材料在曝露於能量源時被犧牲掉。

多孔層33可包括骨架及設置於骨架之間的複數個空位。複數個空位可以相互連接，並可以填充空氣。骨架可包括，例如，氧化矽或甲基矽倍半氧烷(methylsilsesquioxane)。多孔層33在半導體結構100的製程期間或在應用半導體結構100時可做為力的吸收者。在一些實施例中，由於多孔結構的特性，多孔層33可以在製程期間吸收半導體結構100或導電墊52的結合力。因此，可以減少半導體結構100的缺陷或損壞，並且提高半導體結構100或其應用的性能及生產產量。

半導體結構100還可包括圍環多孔層33的第一襯墊31。在一些實施例中，第一襯墊31延伸穿過介電層21。在一些實施例中，第一襯墊31的至少一部分設置於介電層21內。在一些實施例中，第一襯墊31也設置於介電層21上。在一些實施例中，第一襯墊31僅圍繞多孔層33的側壁(在圖1中未顯示)。在一些實施例中，第一襯墊31圍繞多孔層33的側壁及底部表面332。在一些實施例中，第一襯墊31包括氮化物、高k材料或其組合。在一些實施例中，第一襯墊31包括氮化矽。

半導體結構100還可包括設置於多孔層33與導電墊52之間的第二襯墊34。在一些實施例中，第二襯墊34更設置於介電層21與導電墊52之間。在一些實施例中，第二襯墊34更設置於介電層21與鈍化層54之間。在一些實施例中，多孔層33被第一襯墊31及第二襯墊34包圍。在一些實施例中，第二襯墊34是平面層。在一些實施例中，第二襯墊34包括氮化物。在一些實施例中，第二襯墊34包括與第一襯墊31相同的材料。第一襯墊31及第二襯墊34經配置以防止水氣進入多孔層33。在一些實施例中，第一襯墊31及第二襯墊34被稱為第一防潮層31及第二防潮層34。

半導體結構100還可包括至少一個導電通孔45。導電通孔45可將導電墊52與互連結構12電性連接。更具體地說，導電通孔45可將導電墊52與互連結構12的最上面的金屬層Mn中的金屬線124電性連接。在一些實施例中，導電通孔45設置於基底10上的介電層21中。在一些實施例中，導電通孔45與多孔層33相鄰。在一些實施例中，介電層21的一部分設置於導電通孔45與多孔層33之間。在一些實施例中，導電通孔45藉由介電層21與多孔層33物理隔離。在一些實施例中，導電通孔45延伸穿過介電層21。在一些實施例中，導電通孔45延伸穿過第一襯墊31。在一些實施例中，導電通孔45延伸穿過第二襯墊34。在一些實施例中，導電通孔45包括鎢、銅、鈷、釕、鉬，或其組合。

圖2是俯視圖，例示本揭露一些實施例之導電墊52、導電通孔45及多孔層33。在一些實施例中，圖1是沿圖2中A-A'線的橫截面圖。在一些實施例中，半導體結構100包括如圖1及圖2所示的多個導電通孔45。在一些實施例中，導電通孔45是彼此分開。在一些實施例中，導電通孔45全部由導電墊52覆蓋。在一些實施例中，多孔層33設置於導電墊52的中心區域523。在一些實施例中，多孔層33與導電墊52的中心525(用點表示)重疊。在一些實施例中，如圖2所示，導電通孔45圍繞著多孔層33。然而，只要導電墊52能與基底10的互連結構12電性連接，導電通孔45的排列在此不受限制。在一些實施例中，導電通孔45的頂部橫截面積(從圖2所示的俯視角度看到的面積)實質上大於多孔層33的頂部橫截面積(從圖2所示的俯視角度看到的面積)，以達到降低電阻及提高導電性的目的。在一些實施例中，導電通孔45的頂部橫截面積是導電通孔45的頂部表面的總面積。在一些實施例中，多孔層33的頂部橫截面積是多孔層33的頂部表面的面積。

圖3是流程圖，例示本揭露一些實施例之半導體結構(類似於半導體結構100)的製備方法S1。製備方法S1包括一些操作(S11、S12、S13、S14、S15及S16)，描述和說明不應視為對操作順序的限制。在操作S11中，在一基底上形成一介電層。在操作S12中，在該介電層中形成一開口。在操作S13中，形成與該開口共形的一第一襯墊。在操作S14中，在該開口中形成一多孔層，並且該多孔層被該第一襯墊包圍。在操作S15中，形成穿透該介電層的一導電通孔。在操作S16中，在該介電層上形成一導電墊，其中該導電墊覆蓋該多孔層及該導電通孔。應該注意的是，製備方法S1的操作可以在各方面的範圍內重新安排或以其他方式修改。在製備方法S1之前、期間和之後可以提供額外的製程，而且一些其他的製程在此可能只是簡單地描述。因此，在本文描述的各方面的範圍內，其他實施方式是可能的。

圖4至圖26是橫截面圖，例示本揭露一些實施例之半導體結構200的製備方法S1所構建的各種製備階段。圖4至圖26中所示的階段也在圖3的製備流程中示意性地說明。在隨後的討論中，參照圖3中的製備操作來討論圖4至圖26中所示的製備階段。

參照圖4，圖4是橫截面圖，例示本揭露一些實施例之製備方法S1的製備階段。在操作S11之前，提供、接收或形成基底10。

基底10可包括設置於或形成於基底層11上的互連結構12。基底層11可以是半導體基底，例如塊狀(bulk)半導體、絕緣體上的半導體(SOI)基底等。基底層11可以包含第一導電性類型，例如P型基底(電子接受者類型)，或第二導電性類型，例如N型半導體基底(電子給予者類型)。另外，基底層11可包括元素的(elementary)半導體，包括單晶形式、多晶形式或無定形(amorphou)形式的矽或鍺；複合半導體材料，包括碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦及銻化銦中的至少一種；合金半導體材料，包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP及GaInAsP中的至少一種；任何其他適合的材料；或其組合。在一些實施例中，合金半導體基底可以是具有梯度Si:Ge特徵的SiGe合金，其中Si及Ge的成分從梯度SiGe特徵的位置的比例變為另位置的比例。在另一實施例中，SiGe合金是形成在矽基底上。在一些實施例中，SiGe合金可以被與SiGe合金接觸的另一種材料機械地拉緊。

在一些實施例中，基底層11可以是多層結構，或者基底層11可包括多層化合物半導體結構。在一些實施例中，基底層11包括半導體元件、電組件(electrical component)、電元素(electrical element)或其組合。在一些實施例中，基底層11包括電晶體或電晶體的功能單元。半導體元件、電組件或電元素可以按照半導體的常規製備方法形成在基底層11中。半導體元件、電組件或電元素可以是主動(active)組件或元件，並且可包括不同類型或不同世代的元件。半導體元件、電組件或電元素可包括平面電晶體、多閘極電晶體、閘極環繞場效應電晶體(GAAFET)、鰭式場效應電晶體(FinFET)、垂直電晶體、奈米片電晶體、奈米線電晶體、被動(passive)元件、電容器、記憶體元件或其組合。

互連結構12可包括多個金屬層M1至Mn，其中n是大於1的正整數。互連結構12還可包括在金屬層之間交替排列的多個通孔層，用於金屬層之間的電氣連接。在一些實施例中，每個金屬層包含金屬線及圍繞金屬線的金屬間介電(IMD)層。在一些實施例中，每個通孔層包含金屬通孔及圍繞金屬通孔的IMD層。在一些實施例中，互連結構12的金屬層M1是基底層11上方的第一金屬層。在一些實施例中，金屬層Mn代表互連結構12的最上面的金屬層。在一些實施例中，金屬層Mn包括IMD層123及由IMD層123包圍的多個金屬線124。在一些實施例中，最上面的通孔層包括IMD層121及多個通孔122，將金屬線124與下面的金屬層電性連接。為了簡單起見，在下面的描述及相關數字中只描述及說明基底10的金屬層Mn，但這種描述並不是為了限制本揭露內容。在一些實施例中，金屬線124包括一種或多種金屬，如鎢、銅、鈷、釕、鉬、鈦、鉭、鎳、鉑、鉺、其組合、其合金或其合金的組合。在一些實施例中，金屬線124包括鎢、銅、鉑或其組合。

參照圖5，圖5是橫截面圖，例示本揭露一些實施例之製備方法S1的製備階段。在提供、接收或形成基底10後，在操作S11中，在基底10上形成介電層21。在一些實施例中，介電層21形成在基底10的頂部表面101上。在一些實施例中，介電層21是層間介電質(ILD)層。在一些實施例中，介電層21包括一種或多種介電材料。在一些實施例中，介電材料包括氧化矽(SiOx)、氮化矽(SixNy)、氮氧化矽(SiON)，或其組合。在一些實施例中，介電層21包括二氧化矽(SiO2)。

在一些實施例中，介電材料包括聚合物材料、有機材料、無機材料、光阻材料或其組合。在一些實施例中，介電材料包括一種或多種低k介電材料，其介電常數(k值)小於3.9。在一些實施例中，低k介電材料包括氟摻雜的二氧化矽、有機矽玻璃(OSG)、碳摻雜的氧化物(CDO)、多孔二氧化矽、旋塗有機聚合物介電質、旋塗矽基聚合物介電質，或其組合。在一些實施例中，介電材料包括一種或多種高k介電材料，其介電常數(k值)大於3.9。高k介電材料可包括氧化鉿(HfO2)、氧化鋯(ZrO2)、氧化鑭(La2O3)、氧化釔(Y2O3)、氧化鋁(Al2O3)、氧化鈦(TiO2)或其他適用材料。其他適合的材料也在本揭露的考量範圍之內。

在一些實施例中，介電層21的製作技術包含毯狀沉積。在一些實施例中，介電層21的製作技術包含化學氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)、低壓化學氣相沉積(LPCVD)、電漿增強CVD(PECVD)或其組合。

參照圖6，圖6是橫截面圖，例示本揭露一些實施例之製備方法S1的製備階段。在操作S12之前，在介電層21上形成光阻層61。在一些實施例中，介電層21的一部分由光阻層61界定並通過光阻層61曝露。光阻層61經配置以在隨後執行的定圖形(patterning)操作中保護被光阻層61覆蓋的介電層21的部分。

參照圖7，圖7是橫截面圖，例示本揭露一些實施例之製備方法S1的製備階段。在操作S12中，介電層21經定圖形以曝露基底10的一部分並形成開口91。在一些實施例中，基底10的部分通過介電層21曝露在開口91中。在一些實施例中，開口91是由介電層21及基底10界定。在一些實施例中，介電層21的定圖形包括離子束蝕刻、定向乾式蝕刻、反應性離子蝕刻或其組合。在一些實施例中，介電層21的定圖形包括乾式蝕刻操作81，並且乾式蝕刻操作81在基底10的曝光處停止。在一些實施例中，開口91曝露基底10中金屬線124的一部分。在一些實施例中，在操作S11之後及操作S12之前，依次執行預清潔操作、光阻應用(光阻層21的形成)、曝光、顯影及蝕刻，以形成開口91。

參照圖8，圖8是橫截面圖，例示本揭露一些實施例之製備方法S1的製備階段。在操作S12之後，光阻層61被移除。在一些實施例中，執行濕式蝕刻操作以移除光阻層61。在一些實施例中，在移除光阻層61之後，可選擇地執行後清洗操作。

參照圖9，圖9是橫截面圖，例示本揭露一些實施例之製備方法S1的製備階段。在操作S13中，在介電層21上形成第一襯墊31。在一些實施例中，第一襯墊31襯著開口91及介電層21的頂部表面211。在一些實施例中，第一襯墊31的輪廓與介電層21及基底10的輪廓共形。在一些實施例中，執行沉積以形成第一襯墊31。在一些實施例中，第一襯墊31的製作技術包含化學氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)、低壓化學氣相沉積(LPCVD)、電漿增強CVD(PECVD)或其組合。在一些實施例中，第一襯墊31包括一種或多種介電材料。在一些實施例中，第一襯墊31包括氮化物、氧化物、高k材料，或其組合。在一些實施例中，第一襯墊31包括氮化矽。在一些實施例中，第一襯墊31的厚度在1至50奈米之間，以達到防潮的目的。在一些實施例中，第一襯墊31的厚度在整個第一襯墊31中實質上一致。

參照圖10，圖10是橫截面圖，例示本揭露一些實施例之製備方法S1的製備階段。在操作S14之前，在介電層21上及開口91中形成能量可移除材料32。更具體地說，能量可移除材料32形成在第一襯墊31上及開口91中。在一些實施例中，能量可移除材料32的製作技術包含毯狀沉積。在一些實施例中，能量可移除材料32至少填充開口91。在一些實施例中，能量可移除材料32的頂部表面321位於第一襯墊31上方。在一些實施例中，能量可移除材料32的頂部表面321實質上是平面的。能量可移除材料32可包括一種材料，如熱分解材料、光子分解材料、電子束分解材料，或其組合。例如，能量可移除材料32可包括基礎材料及可分解致孔材料，該材料在曝露於能量源時被犧牲掉。基礎材料可包括一種基於甲矽烷基的材料。可分解致孔材料可包括一種致孔有機化合物，在曝露於能量源後為能量可移除材料32的基礎材料提供孔隙率。或者，在另一實施例中，基礎材料可以是氧化矽。可分解致孔材料可包括不飽和鍵的化合物，如雙鍵或三鍵化合物。

參照圖11及圖12，圖11及12是橫截面圖，例示本揭露一些實施例之製備方法S1的不同製備階段。在操作S14中，對如圖11所示的能量可移除材料32執行能量處理71，以形成如圖12所示的多孔層33。能量處理71可以通過將能量源施加到如圖11所示的中間半導體結構上來執行。該能量源可包括熱、光或其組合。當熱做為能量源時，能量處理71的溫度可以在大約800°C至大約1000°C之間。當光做為能量源時，可以使用紫外線。能量處理71可以將可分解致孔材料從能量可移除材料32中移除，以產生空隙或孔隙，而基礎材料仍留在原處。在如上所述的其他實施例中，基礎材料可以是氧化矽，而可分解致孔材料可包括具有不飽和鍵的化合物，如雙鍵或三鍵化合物。在這樣的實施例中，在能量處理71期間，可分解致孔材料的不飽和鍵可與基礎材料的氧化矽交聯。因此，可分解致孔材料可能會收縮並產生空隙或孔隙，而基礎材料則保持原位。空的空隙或孔隙可以用空氣填充，以便多孔層33可以為將在多孔層33上方形成的導電墊提供支撐，也可以做為緩衝墊或緩衝區來吸收半導體結構100上的力而不被損壞。在一些實施例中，多孔層33的孔隙率在5%至30%之間。在一些實施例中，多孔層33的孔隙率在10%至15%之間。在一些實施例中，多孔層33包括低k材料。

多孔層33的孔隙率可以由可分解致孔材料及能量可移除材料32的基礎材料的濃度決定。為了形成具有5%至30%(或如上所述的10%至15%)孔隙率的多孔層33，能量可移除材料32可包括相對較低濃度的可分解致孔材料及相對較高濃度的基礎材料。例如，能量可移除材料32可包括大約5%或更多的可分解致孔材料，以及大約95%或更少的基礎材料。在另一個例子中，能量可移除材料32可包括約10%或更多的可分解致孔材料，以及約90%或更少的基礎材料。在另一個例子中，能量可移除材料32可包括約15%的可分解致孔材料，以及約85%的基礎材料。

參照圖13，圖13是橫截面圖，例示本揭露一些實施例之製備方法S1的製備階段。在操作S14之後，如圖12所示，對多孔層33執行回蝕操作81。在一些實施例中，第一襯墊31或介電層21上方的多孔層33的一部分被移除。在一些實施例中，當檢測到第一襯墊31的曝露時，回蝕操作81停止。在一些實施例中，在回蝕操作81之後，開口91中的多孔層33的一部分仍然存在。在一些實施例中，多孔層33的剩餘部分的頂部表面331實質上與第一襯墊31的頂部表面311對齊。在一些實施例中，多孔層33的剩餘部分的頂部表面331與第一襯墊31的頂部表面311實質上共面。在一些實施例中，多孔層33在回蝕操作81後具有柱狀構造。在一些實施例中，多孔層33在回蝕操作81後被稱為多孔柱33。

應該注意的是，如圖9至圖11所示的操作順序可以改變，以實現圖11所示結構的相同結果。在一些實施例中，能量處理71可以在回蝕操作81之後執行。第一襯墊31或介電層21上方的能量可移除材料32的一部分可以通過回蝕操作81移除。然後對設置於開口91中的能量可移除材料32的剩餘部分執行能量處理71，以形成多孔柱33，如圖13所示。

參照圖14，圖14是橫截面圖，例示本揭露一些實施例的製備方法S1的製備階段。在操作S15之前，在多孔柱33上形成第二襯墊34。在一些實施例中，執行沉積以形成第二襯墊34。在一些實施例中，第二襯墊34的製作技術包含化學氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)、低壓化學氣相沉積(LPCVD)、電漿增強CVD(PECVD)或其組合。在一些實施例中，第二襯墊34的製作技術包含毯狀沉積。在一些實施例中，第二襯墊34設置於多孔柱33及第一襯墊31上。在一些實施例中，第二襯墊34與多孔柱33的頂部表面331及第一襯墊31的頂部表面311接觸。在一些實施例中，第二襯墊34包括一種或多種介電材料。在一些實施例中，第二襯墊34包括氮化物、氧化物、高k材料或其組合。在一些實施例中，第二襯墊34包括氮化矽。在一些實施例中，第二襯墊34的厚度在1至50奈米的範圍內，以達到防潮的目的。在一些實施例中，第二襯墊34的厚度在整個第二襯墊34中實質上一致。在一些實施例中，第二襯墊34的介電材料與第一襯墊31的介電材料相同，以便在後續製程中蝕刻形成導電通孔。在一些實施例中，多孔柱33被第一襯墊31及第二襯墊34包圍。

參照圖15，圖15是橫截面圖，例示本揭露一些實施例之製備方法S1的製備階段。在第二襯墊34的形成之後及操作S15之前，部分的基底10被曝露。在一些實施例中，對第二襯墊34、第一襯墊31及介電層21執行蝕刻操作。在一些實施例中，部分的第二襯墊34、第一襯墊31及介電層21被蝕刻操作所移除。一個或多個開口92的製作技術包含蝕刻操作。在一些實施例中，金屬線124的一個或多個部分由一個或多個開口92曝露。在一些實施例中，一個或多個開口92由基底10、介電層21、第一襯墊31及第二襯墊34界定。在一些實施例中，一個或多個開口92與多孔柱33分開。在一些實施例中，一個或多個開口92延伸穿過介電層21。在一些實施例中，一個或多個開口92穿透介電層21、第一襯墊31及第二襯墊34。在一些具有一個開口92的實施例中，開口92與多孔柱33相鄰或圍繞多孔柱3。在一些具有多個開口92的實施例中，開口92是彼此分開。

在一些實施例中，開口92的製作技術包含一個或多個蝕刻操作。在一些實施例中，開口92的製作技術包含一個蝕刻操作，在蝕刻操作中使用的蝕刻劑對第一襯墊31、第二襯墊34及介電層21的選擇性很低。在一些實施例中，第一襯墊31及第二襯墊34包括相同的材料，這可以有利於蝕刻操作的蝕刻劑的選擇。在一些實施例中，第一襯墊31、第二襯墊34及介電層21可以通過一系列不同的蝕刻操作來移除。在一些實施例中，每個不同的蝕刻操作對相應的目標層(例如，第一襯墊31、第二襯墊34或介電層21)具有高選擇性。

參照圖16，圖16是橫截面圖，例示本揭露一些實施例之製備方法S1的製備階段。在形成開口92之後，形成與開口92共形的阻障層41。在一些實施例中，阻障層41襯著開口92。在一些實施例中，阻障層41覆蓋第二襯墊34。在一些實施例中，阻障層41的製作技術包含共形沉積。在一些實施例中，阻障層41的製作技術包含化學氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)、低壓化學氣相沉積(LPCVD)、電漿增強CVD(PECVD)，或其組合。在一些實施例中，阻障層41包括鈦、鉭、其氮化物、其合金，或其組合。在一些實施例中，阻障層41可以是多層結構。在一些實施例中，阻障層41包括鈦子層及氮化鈦子層。然而，本發明並不限於此。

參照圖17，圖17是橫截面圖，例示本揭露一些實施例之製備方法S1的製備階段。在形成阻障層41後，在阻障層41上形成導電材料42。在一些實施例中，導電材料42填充開口92，並設置於阻障層41上。在一些實施例中，導電材料42包括一種或多種金屬，如鎢、銅、鈷、釕、鉬、鈦、鉭、鎳、鉑、鉺、其組合、其合金或其合金的組合。在一些實施例中，導電材料42包括鎢、銅或其組合。在一些實施例中，導電材料42的製作技術包含化學氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)、低壓化學氣相沉積(LPCVD)、電漿增強CVD(PECVD)、電鍍、無電解鍍、濺鍍或其組合。

參照圖18，圖18是橫截面圖，例示本揭露一些實施例之製備方法S1的製備階段。在操作S15中，在圖17中所示的導電材料42及阻障層41上執行回蝕操作82，以形成圖18中所示的一個或多個導電通孔45。在一些實施例中，第二襯墊34上方的導電材料42及阻障層41的部分被回蝕操作82移除。在一些實施例中，留在開口92中的導電材料42的一個或多個部分成為一個或多個導電部件44。在一些實施例中，留在開口92中的阻障層41的部分成為一個或多個阻障部件43。在一些實施例中，阻障部件43及導電部件44共同成為一個或多個導電通孔45。在一些實施例中，每個導電通孔45包括導電部件44及阻障部件43。在一些實施例中，阻障部件43圍繞著導電部件44。在一些實施例中，導電部件44藉由阻障部件43與介電層21、第一襯墊31或第二襯墊34分開。在一些實施例中，導電通孔45的頂部表面451位於介電層21的頂部表面211或第一襯墊31的頂部表面311上方的標高處。在一些實施例中，導電通孔45的頂部表面451實質上與第二襯墊34的頂部表面341對齊。

參照圖19，圖19是橫截面圖，例示本揭露一些實施例之製備方法S1的製備階段。在操作S16之前，在介電層21上形成接觸材料51。在一些實施例中，接觸材料51設置於多孔柱33、導電通孔45及第二襯墊34上。在一些實施例中，接觸材料51包括一種或多種金屬，如鎢、銅、鋁、鈷、釕、鉬、鈦、鉭、鎳、鉑、鉺、其組合、其合金或其合金的組合。在一些實施例中，接觸材料51包括鋁。在一些實施例中，接觸材料51的製作技術包含化學氣相沉積(CVD)、物理氣相沉積(PVD)、低壓化學氣相沉積(LPCVD)、電漿增強CVD(PECVD)、電鍍、無電解鍍、濺鍍或其組合。在一些實施例中，接觸材料51藉由第二襯墊34與多孔柱33分開。

參照圖20，圖20是橫截面圖，例示本揭露一些實施例之製備方法S1的製備階段。在操作S16之前，在接觸材料51上形成光阻層62。在一些實施例中，接觸材料51的一部分由光阻層62界定並通過光阻層62曝露。光阻層62經配置以在隨後執行的定圖形操作中保護被光阻層62覆蓋的介電層21的部分。

參照圖21，圖21是橫截面圖，例示本揭露一些實施例之製備方法S1的製備階段。在操作S16中，接觸材料51經定圖形以形成導電墊52。在一些實施例中，通過光阻層62曝露的接觸材料51的一部分經定圖形操作82而移除。在一些實施例中，定圖形操作82包括離子束蝕刻、定向乾式蝕刻、反應性離子蝕刻，或其組合。在一些實施例中，接觸材料51的定圖形操作82包括乾式蝕刻操作。在一些實施例中，乾式蝕刻操作在第二襯墊34的曝光處(或第二襯墊34的材料的曝光處)停止。

在一些實施例中，導電墊52至少覆蓋多孔柱33及導電通孔45。在一些實施例中，導電墊52覆蓋多孔柱33的全部及導電通孔45的全部。在一些實施例中，導電墊52與導電通孔45電性連接。在一些實施例中，導電墊52與導電通孔45物理接觸。在一些實施例中，導電墊52通過導電通孔45與基底10的互連結構12的金屬線124電性連接。

參照圖22，圖22是橫截面圖，例示本揭露一些實施例之製備方法S1的製備階段。在操作S16之後，光阻層62被移除。在一些實施例中，執行濕式蝕刻操作以移除光阻層62。在一些實施例中，在移除光阻層62之後，可選擇地執行後清洗操作。

參照圖23，圖23是橫截面圖，例示本揭露一些實施例之製備方法S1的製備階段。在移除光阻層62後，在導電墊52上形成鈍化材料53。在一些實施例中，鈍化材料53設置於導電墊52及第二襯墊34上。在一些實施例中，鈍化材料53接觸導電墊52及第二襯墊34。在一些實施例中，鈍化材料53與導電墊52及第二襯墊34接觸。在一些實施例中，鈍化材料53覆蓋導電墊52的全部。在一些實施例中，鈍化材料53的頂部表面531實質上是平面的。在其他實施例中，鈍化材料53的頂部表面531與導電墊52及第二襯墊34的輪廓共形，這取決於鈍化材料53的製作方法。

參照圖24，圖24是橫截面圖，例示本揭露一些實施例之製備方法S1的製備階段。在形成鈍化材料53之後，在鈍化材料53上形成光阻層63。在一些實施例中，鈍化材料53的一部分由光阻層63界定並通過光阻層63曝露。光阻層63經配置以在隨後執行的定圖形操作中保護被光阻層63覆蓋的鈍化材料53的部分。

參照圖25，圖25是橫截面圖，例示本揭露一些實施例之製備方法S1的製備階段。在形成光阻層63之後，鈍化材料53經定圖形以形成鈍化層54。在一些實施例中，通過光阻層63曝露的鈍化材料53的一部分經定圖形操作83而移除。在一些實施例中，定圖形操作83包括離子束蝕刻、定向乾式蝕刻、反應性離子蝕刻，或其組合。在一些實施例中，鈍化材料53上的定圖形操作83包括乾式蝕刻操作。在一些實施例中，乾式蝕刻操作在鈍化材料53(或鈍化層54)的曝光處停止。

在一些實施例中，導電墊52的至少一部分通過鈍化層54曝露。在一些實施例中，導電墊52的頂部表面521的至少一部分通過鈍化層54曝露。如圖25所示，鈍化層54覆蓋導電墊52的頂部表面521的週邊。在其他實施例中，導電墊52的整個頂部表面521都通過鈍化層54曝露。在一些實施例中，鈍化層54至少覆蓋導電墊52的側壁522。導電墊52的頂部表面521的至少一部分的曝露是為了與其它電組件或電氣元件進行電氣連接。

參照圖26，圖26是橫截面圖，例示本揭露一些實施例之製備方法S1的製備階段。在圖25所示的定圖形操作83之後，光阻層63被移除。在一些實施例中，執行濕式蝕刻操作以移除光阻層63。在一些實施例中，在移除光阻層63後，可選擇執行後清洗操作。

如圖26所示，與半導體結構100相似的半導體結構200由此形成。在一些實施例中，多孔柱33經設計以在導電墊52的中心區域523，而導電通孔45經設計以在導電墊52的週邊區域524。在一些實施例中，圖26所示的半導體結構200的導電墊52的俯視圖可以類似於圖2所示，其中圖26所示的構造可以是沿線A-A'的截面。然而，從俯視圖來看，導電通孔45的配置在此不受限制。

參考圖27，圖27是俯視圖，例示本揭露一些實施例之半導體結構200的導電墊52、多孔柱33、第一襯墊31及導電通孔45。在一些實施例中，圖26中所示的半導體結構200可以是沿圖27中所示的B-B'線的橫截面。在一些實施例中，每個導電通孔45具有環形形狀。在一些實施例中，導電通孔45中的每具有方形環的構造。在一些實施例中，每個導電通孔45都圍繞著多孔柱33及/或第一襯墊31。在一些實施例中，每個導電通孔45都環繞著多孔柱33及/或第一襯墊31。在一些實施例中，導電通孔45的頂部橫截面積實質上大於多孔柱33的頂部橫截面積，以達到降低電阻及提高導電性的目的。

本揭露提供一種半導體結構及該結構的製備方法。本揭露的半導體結構包括多孔結構，特別是在互連結構的最上面的金屬層與被鈍化層覆蓋的導電墊之間。多孔結構具有吸收半導體結構上的應力(例如，在製程期間的接合應力)的功能，並且可以改善半導體結構的容力公差(force tolerance)。因此，可以防止因半導體結構上的力或應力(例如，在半導體結構與另一晶片、晶圓或電氣結構的結合製程期間)造成的損壞或缺陷。產品的產量及性能可以因此得到改善。

圖28至圖31是示意圖，例示本揭露備選實施例之半導體結構300的製備方法S1所構建的各種製備階段。圖28至圖31中所示的階段也在圖3的製備流程中示意性地說明。在隨後的討論中，參照圖3中的製備步驟來討論圖28至圖31中所示的製備階段。

為了便於說明，具有類似或相同功能及特性的參考數字在不同的實施例及圖中被重複。為了簡潔起見，在以下說明中，只強調與上述實施例的不同之處，而省略對類似或相同的元素、功能、特性及/或處理的描述。

參照圖28，圖28是橫截面圖，例示本揭露一些實施例之製備方法S1的製備階段。在一些實施例中，在形成能量可移除材料32之前，對圖9所示的中間結構的第一襯墊31執行蝕刻操作84。在一些實施例中，蝕刻操作84包括定向蝕刻操作。在一些實施例中，介電層21上方及開口91中的第一襯墊31的水平部分被移除。在一些實施例中，第一襯墊31的剩餘部分成為第三襯墊35。在一些實施例中，第三襯墊35襯著開口91的側壁911。在一些實施例中，在蝕刻操作84之後，基底10的一部分(或基底10的金屬線124)被曝露。換句話說，在蝕刻操作84之後，開口91的底部表面912可以曝露。

參照圖29，圖29是橫截面圖，例示本揭露一些實施例之製備方法S1的製備階段。類似於圖10至圖14所示的操作被應用於圖28所示的中間結構，並在多孔柱33、第三襯墊35及介電層21上形成第二襯墊34。在一些實施例中，多孔柱33的頂部表面331與介電層21的頂部表面211及/或第三襯墊35的頂部表面351實質上對齊。在一些實施例中，多孔柱33的頂部表面331與介電層21的頂部表面211及/或第三襯墊35的頂部表面351實質上共面。在一些實施例中，第二襯墊34與介電層21的頂部表面211接觸。

參照圖30，圖30是橫截面圖，例示本揭露一些實施例之製備方法S1的製備階段。類似於圖15所示的操作被應用於圖29所示的中間結構，並形成開口93。在一些實施例中，開口93圍繞著多孔柱33及第三襯墊35(在下面的描述中提供進一步的說明)。在一些實施例中，開口93由介電層21及第二襯墊34界定。

參照圖31，圖31是橫截面圖，例示本揭露一些實施例之製備方法S1的製備階段。類似於圖16至圖26所示的操作被應用於圖30所示的中間結構，並由此形成半導體結構300。在一些實施例中，形成圍繞多孔柱33的一個導電通孔45。

參照圖32，圖32是俯視圖，例示本揭露一些實施例之半導體結構300的導電墊52、多孔柱33、第三襯墊35及導電通孔45。在一些實施例中，圖31中所示的半導體結構300可以是沿圖32中所示的C-C'線的橫截面。在一些實施例中，半導體結構300只包括單個的導電通孔45。在一些實施例中，導電通孔45圍繞或環繞多孔柱33及第三襯墊35。應該注意的是，導電通孔45的構造及多孔柱33的構造在此不受限制。在圖32所示的實施例中，導電通孔45是環繞著矩形多孔柱33的矩形環。在其他實施例中，導電通孔45及多孔柱33都可以是圓形，導電通孔45可以是圓形環或多邊形環。在一些實施例中，導電通孔45的形狀可以對應於圖32中所示的多孔柱33的形狀。在其他實施例中，導電通孔45及多孔柱33的形狀可以不同。

本揭露的一個方面提供一種半導體結構。該半導體結構包括：一基底，包括一互連結構；一介電層，設置於該基底上；一多孔柱，設置於該基底上並延伸穿過該介電層；一第一防潮層，圍繞該多孔柱並設置於該介電層內；一導電通孔，在該介電層內延伸並鄰近該多孔柱設置；以及一導電墊，設置於該介電層上並覆蓋該導電通孔及該多孔柱。

本揭露的另一個方面提供一種半導體結構的製備方法。該製備方法包括：在一基底上形成一介電層；在該介電層中形成一開口；形成與該開口共形的一第一襯墊；在該開口中形成一多孔層並被該第一襯墊包圍；形成穿透該介電層的一導電通孔；以及在該介電層上形成一導電墊，其中該導電墊覆蓋該多孔層及該導電通孔。

綜上所述，本申請揭露一種半導體結構的製備方法及其半導體結構。本申請揭露的半導體結構包括多孔結構，特別是在互連結構的最上面的金屬層與被鈍化層覆蓋的導電墊之間。多孔結構具有吸收半導體結構上的應力(例如，在製程期間的接合應力)的功能，並且可以改善半導體結構的容力公差(force tolerance)。因此，可以防止因半導體結構上的力或應力(例如，在半導體結構與另一晶片、晶圓或電氣結構的結合期間)造成的損壞或缺陷。產品的產量及性能可以因此得到改善。

雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所界定之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多過程，並且以其他過程或其組合替代上述的許多過程。

再者，本申請案的範圍並不受限於說明書中所述之過程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質上相同結果之現存或是未來發展之過程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等過程、機械、製造、物質組成物、手段、方法、或步驟係包括於本申請案之申請專利範圍內。

10:基底 11:基底層 12:互連結構 21:介電層 31:第一襯墊 32:能量可移除材料 33:多孔層 34:第二襯墊 35:第三襯墊 41:阻障層 42:導電材料 43:阻障部件 44:導電部件 45:導電通孔 51:接觸材料 52:導電墊 53:鈍化材料 54:鈍化層 61:光阻層 62:光阻層 63:光阻層 71:能量處理 81:乾式蝕刻操作 82:回蝕操作 83:定圖形操作 84:蝕刻操作 91:開口 92:開口 93:開口 100:半導體結構 101:頂部表面 121:金屬間介電(IMD)層 122:通孔 123:IMD層 124:金屬線 200:半導體結構 211:頂部表面 300:半導體結構 321:頂部表面 331:頂部表面 332:底部表面 341:頂部表面 351:頂部表面 451:頂部表面 521:頂部表面 522:側壁 523:中心區域 524:週邊區域 525:中心 531:頂部表面 911:側壁 912:底部表面 A-A':線 B-B':線 C-C':線 M1:金屬層 Mn:金屬層 S1:製備方法 S11:操作 S12:操作 S13:操作 S14:操作 S15:操作 S16:操作

參閱實施方式與申請專利範圍合併考量圖式時，可得以更全面了解本申請案之揭示內容，圖式中相同的元件符號係指相同的元件。 圖1是橫截面圖，例示本揭露一些實施例之半導體結構。 圖2是俯視圖，例示本揭露一些實施例之半導體結構。 圖3是流程圖，例示本揭露一些實施例之半導體結構的製備方法。 圖4至圖26是橫截面圖，例示本揭露一些實施例之半導體結構的製備中間階段。 圖27是俯視圖，例示本揭露一些實施例之半導體結構。 圖28至圖31是橫截面圖，例示本揭露一些實施例之半導體結構的製備中間階段。 圖32是俯視圖，例示本揭露一些實施例之半導體結構。

10:基底

12:互連結構

21:介電層

31:第一襯墊

33:多孔層

34:第二襯墊

45:導電通孔

52:導電墊

54:鈍化層

100:半導體結構

123:金屬間介電(IMD)層

124:金屬線

331:頂部表面

332:底部表面

Mn:金屬層

Claims (20)

1. 一種半導體結構，包括： 一基底，包括一互連結構； 一介電層，設置於該基底上； 一導電墊，設置於該介電層上； 一鈍化層，設置於該介電層上並部分曝露該導電墊；以及 一多孔層，被該介電層包圍，並在該基底與該導電墊之間延伸。
2. 如請求項1所述的半導體結構，更包括： 一第一襯墊，圍繞該多孔層並設置於該介電層內，其中該第一襯墊至少部分地圍繞該多孔層的一側壁及一底部表面。
3. 如請求項1所述的半導體結構，其中該第一襯墊圍繞環該多孔層的一側壁，而該多孔層與該基底接觸。
4. 如請求項1所述的半導體結構，更包括： 一導電通孔，與該多孔層相鄰設置，並且電性連接該導電墊及該互連結構。
5. 如請求項4所述的半導體結構，其中該介電層的一部分設置於該導電通孔與該多孔層之間。
6. 如請求項4所述的半導體結構，其中該導電通孔的一頂部橫截面積實質上大於該多孔層的一頂部橫截面積。
7. 如請求項4所述的半導體結構，其中該導電通孔延伸穿過該介電層。
8. 如請求項4所述的半導體結構，其中該導電通孔包括複數個導電通孔，該複數個導電通孔彼此分開，且該複數個導電通孔被該導電墊覆蓋。
9. 如請求項1所述的半導體結構，其中該多孔層的一孔隙率在5%至30%之間。
10. 如請求項1所述的半導體結構，其中該多孔層的一孔隙率在10%至15%之間。
11. 如請求項1所述的半導體結構，更包括： 一第二襯墊，設置於該多孔層與該導電墊之間，其中該多孔層被該第一襯墊及該第二襯墊包圍。
12. 如請求項1所述的半導體結構，其中從一俯視角度看，該多孔層設置於該導電墊的一中心區域。
13. 一種半導體結構，包括： 一基底，包括一互連結構； 一介電層，設置於該基底上； 一多孔柱，設置於該基底上並延伸穿過該介電層； 一第一防潮層，圍繞該多孔柱並設置於該介電層內； 一導電通孔，在該介電層內延伸並鄰近該多孔柱設置；以及 一導電墊，設置於該介電層上，覆蓋該導電通孔及該多孔柱。
14. 如請求項13所述的半導體結構，更包括： 一第二防潮層，設置於該多孔柱與該導電墊之間。
15. 如請求項14所述的半導體結構，其中該導電通孔穿透該第二防潮層並接觸該導電墊。
16. 如請求項14所述的半導體結構，更包括： 一鈍化層，設置於該介電層上，並藉由該第二防潮層與該介電層分開。
17. 如請求項13所述的半導體結構，其中該多孔柱包括一種或多種低k (介電常數)材料。
18. 如請求項13所述的半導體結構，其中該導電通孔包括鎢、銅、鈷、釕、鉬或其組合。
19. 如請求項13所述的半導體結構，其中該導電通孔包括一阻障部件及被該導電通孔包圍的一導電部件，該阻障部件包括鈦、鉭、氮化鈦、氮化鉭或其組合。
20. 如請求項13所述的半導體結構，其中該第一防潮層包括氮化物、高k材料或其組合。