TW202342836A - 在複數個基板上形成磊晶堆疊之方法及非暫態電腦可讀取媒體 - Google Patents

在複數個基板上形成磊晶堆疊之方法及非暫態電腦可讀取媒體 Download PDF

Info

Publication number
TW202342836A
TW202342836A TW112101460A TW112101460A TW202342836A TW 202342836 A TW202342836 A TW 202342836A TW 112101460 A TW112101460 A TW 112101460A TW 112101460 A TW112101460 A TW 112101460A TW 202342836 A TW202342836 A TW 202342836A
Authority
TW
Taiwan
Prior art keywords
wafer boat
substrates
processing chamber
epitaxial
epitaxial layer
Prior art date
Application number
TW112101460A
Other languages
English (en)
Inventor
埃德 史蒂芬 范
威爾科 韋爾維
迪特 派瑞克斯
凱莉 霍本
伯特 鍾布勒德
彼德 威斯壯
Original Assignee
荷蘭商Ａｓｍ Ｉｐ私人控股有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 filed Critical 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司
Publication of TW202342836A publication Critical patent/TW202342836A/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/68—Crystals with laminate structure, e.g. "superlattices"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/12—Substrate holders or susceptors
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C30B25/165—Controlling or regulating the flow of the reactive gases
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/52—Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67303—Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67742—Mechanical parts of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber vertical transfer of a batch of workpieces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • H01L21/67766—Mechanical parts of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68764—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Robotics (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本發明提供一種在複數個基板上形成一磊晶堆疊之方法。在一較佳實施例中，方法包含提供一半導體處理設備。此半導體處理設備包含一處理室及在處理室中處理之前或之後用於安置一晶舟的一旋轉料架。方法進一步包含將晶舟載入處理室中，晶舟包含複數個基板。方法進一步包含在處理室中處理複數個基板，藉此在複數個基板上形成磊晶堆疊。此磊晶堆疊具有預定厚度。處理包含將晶舟自處理室卸載至旋轉料架一或多次，直到磊晶堆疊達到預定厚度。

Description

在複數個基板上形成磊晶堆疊之方法及非暫態電腦可讀取媒體
本發明係關於半導體處理領域。特定而言，本發明係關於在複數個基板上形成磊晶堆疊之處理方法。
使用磊晶形成膜係半導體製造中的關鍵處理步驟之一。當半導體行業為了延續半導體裝置的製造、尤其是面臨著對縮放之限制而正努力趕上縮放等級時，此步驟可能變得更加重要。此可能需要形成較厚磊晶堆疊以及在處理設備方面及在整個半導體製造方面就產出量及良率而言提出的挑戰低。
關於磊晶堆疊的形成，尤其是較厚磊晶堆疊的形成，所關注之一個重大領域係製造3DDRAM裝置作為應對縮放限制及能夠進一步製造記憶體裝置的補救方案。
因此，此項技術中需要形成有助於改良3DDRAM裝置之製造而無損於製造生產量及良率的磊晶堆疊。
本發明之一目標為提供在複數個基板上形成磊晶堆疊的改良方法。更特定而言，某些實施例可提供在複數個基板上形成較厚磊晶堆疊、同時減少基板損傷或基板斷裂的改良方法。為至少部分地達成此目的，本發明可提供如獨立請求項中所定義之方法。方法之其他實施例提供於附屬請求項中。
在第一態樣中，本發明係關於一種用於在複數個基板上形成磊晶堆疊的方法。方法可包含提供半導體處理設備。此半導體處理設備可包含處理室及在處理室中處理之前或之後用於安置晶舟的旋轉料架。方法亦可包含將晶舟載入處理室中，晶舟包含複數個基板。方法亦可包含在處理室中處理複數個基板，藉此在複數個基板上形成磊晶堆疊。此磊晶堆疊可具有預定厚度。處理可包含將晶舟自處理室卸載至旋轉料架一或多次，直到磊晶堆疊達到預定厚度。
本發明中呈現的發明方法可有利地克服晶舟中所含之複數個基板黏附或換言之，附接至晶舟，使得複數個基板不受此問題的影響。
本發明之實施例的優點亦可在於，在磊晶堆疊形成期間以增量厚度干預複數個基板的處理可允許在克服基板黏附或換言之，附接至晶舟方面實現更好的控制。
因此，本發明之實施例的另一優點可為，在複數個基板上形成磊晶堆疊之後，在自晶舟卸載基板的同時，可因此避免由於基板黏附或由於基板附接至晶舟而可能引起的基板損傷或基板斷裂，基板損傷或基板斷裂對基板的完整性構成挑戰。
本發明之實施例的另一優點可為，其可允許在複數個基板上形成較厚磊晶堆疊。另外，本發明之實施例的一個優點可為，可在無損於基板完整性的情況下，形成較厚磊晶堆疊，對基板完整性的損害係在較厚磊晶堆疊形成之後，在自晶舟卸載的同時，經由基板損傷或基板斷裂而形成。
根據本發明之實施例形成較厚磊晶堆疊可進一步有利於製造半導體裝置，尤其是3DDRAM裝置，原因在於其可為提供針對此等裝置之平面縮放限制的補救方案開闢途徑。此對提高商業成功可作出進一步的貢獻。
本發明之實施例的優點亦可在於，可在磊晶堆疊形成期間監測磊晶堆疊厚度的演變。此可允許磊晶堆疊達成精確的厚度。
本發明之實施例的另一優點可在於，儘管對複數個基板的處理存在著正被干預的實情，但其可允許磊晶堆疊在形成期間保持完整性。此可允許接著形成磊晶堆疊，其中磊晶堆疊存在缺陷或損傷的機率減小。
本發明之實施例的另一優點可在於，由於複數個基板可在同一個處理操作中及在同一個處理室中一起處理，因此可降低半導體處理成本，藉此達成經濟處理。
在第二態樣中，本發明係關於非暫態電腦可讀取媒體。非暫態電腦可讀取媒體可包含指令，其當由包含處理室及旋轉料架之半導體處理設備的控制器執行時，可促使半導體處理設備執行以下操作：將晶舟載入處理室中，晶舟包含複數個基板；及在處理室中處理複數個基板，藉此在複數個基板上形成磊晶堆疊，磊晶堆疊具有預定厚度，其中處理可包含將晶舟自處理室中卸載至旋轉料架一或多次，直到磊晶堆疊達到預定厚度。
本發明之第二態樣的優點可在於，控制器可促使半導體處理設備以達成如下結果的方式處理複數個基板：在處理完成之後，當複數個基板自晶舟卸載時，基板損傷或基板斷裂的機率減小。此有利的原因可在於如下實情：晶舟自處理室卸載至旋轉料架一或多次直到磊晶堆疊達到預定厚度，可為基板脫離晶舟支架創造機會。
減小基板損傷或基板斷裂機率繼而可有利地達成製程產出量、製程良率的改良。此可進一步特別有利於製造三維動態隨機存取記憶體(3DDRAM)裝置。另外，其可進一步有利於半導體製造之產出量及良率的總體改良。由於基板損傷或基板斷裂機率減小，因此可避免非計劃維護週期的出現，藉此對個別製程及總體半導體製造產出量及良率的改良作出另外的貢獻。
在第三態樣中，本發明係關於一種資料處理系統。資料處理系統可包含處理器，處理器經組態以執行如下步驟：將晶舟載入半導體處理設備中所包含的處理室中，晶舟包含複數個基板；及在處理室中處理複數個基板，從而在複數個基板上形成磊晶堆疊，磊晶堆疊具有預定厚度，其中半導體處理設備可進一步包含旋轉料架且其中處理可包含將晶舟自處理室卸載至旋轉料架一或多次，直到磊晶堆疊達到預定厚度。
第三態樣之優點可在於，其可有利地允許在處理完成之後，使得複數個基板的基板損傷或基板斷裂機率減小。此繼而可改良半導體製造的製程產出量及製程良率並且改良半導體製造的總生產量及總良率。由於不可預見的基板損傷或基板斷裂機率減小，因此其可進一步提供妥善排定半導體處理設備之維護週期的優點。
本發明呈現的構思咸信體現著本領域中的新發展。本發明構思中包括對先前技術實務的偏離，從而得到改良的方法。
利用以下詳細描述，結合附圖，將清晰理解本發明之上述及其他特徵、特點及優點。此描述僅為了舉例，而非限制本發明之範疇而給出。下文提及的參考圖式係指附圖。此等圖繪示了例如本發明之原理。
本發明之特定及較佳態樣闡明於隨附的獨立及附屬請求項中。來自附屬項的特徵可依適當方式而非僅依申請專利範圍內所闡述的方式與其他獨立項的特徵組合。
本發明將針對具體實施例並參照特定圖式描述。然而，本發明並未受限於此，而僅受限於申請專利範圍。為了實施本發明，圖中的尺度不對應於實際的縮減。出於繪示性目的，圖中一些元件的尺寸可以不按比例繪製。因此，所述圖僅具示意性且無限制性。
說明書中多處提及「實施例」不一定皆指、但可以指相同實施例。另外，在一或多個實施例中，具體特點、結構或特徵可以任何適合方式在本發明中組合，正如一般技術者所顯而易見。
說明書通篇提及「一些實施例」意謂結合此等實施例描述之具體結構、特點或步驟包括在本發明之一些實施例中。因此，在說明書不同處出現的片語，諸如「在一些實施例中」，不一定指、但可以指實施例的相同集合。
須注意，申請專利範圍內所用的術語「包含(comprising)」不應解釋為受限於其後所列出的構件。其不排除其他元件、特點、步驟或組件。因此，其解釋為指明存在所述元件、特點、步驟或組件，正如所提及。然而，其不妨礙一或多種其他元件、特點、步驟或組件或其群組的存在或添加。
須注意，申請專利範圍中所用的術語「基本上包含」係指可存在、但不一定必須存在的除特別提及之組件之外的其他組件，亦即，實質上不影響所提及之材料、化合物或組成物之基本特徵的彼等組件。
應理解，在本發明之例示性實施例的描述中，本發明之各種特徵有時在單一實施例、圖式、或描述中係歸類在一起，以便幫助理解本發明態樣之一或多者。繼實施方式之後的申請專利範圍係併入實施方式，其中每一請求項為獨立存在作為本發明的個別實施例。
本文所述之一些實施例包括一些、但非包括在其他實施例中的其他特徵。然而，不同實施例之特點的組合及不同實施例的形成意欲屬於本發明之範疇內，正如熟習此項技術者所理解。在所包括的申請專利範圍內，所主張之實施例的任何者可例如以任何組合使用。
說明書中出現的術語第一、第二、第三以及其類似者係幫助區分類似元件、類似特點、類似步驟或類似組件。因此，其不一定用於以任何方式描述次序或順序。因此，應理解，說明書中所述之本發明實施例能夠以除所述順序之外的其他順序使用。應進一步理解，此類術語可在適合條件下互換。
以下術語僅為了幫助理解本發明而提供。
如本文所用，且除非另外規定，否則術語「旋轉料架」係指安置晶舟的旋轉台。
如本文所用，且除非另外規定，否則表述「周邊區域」係指磊晶堆疊在複數個基板中之每一者之周向邊緣處的表面區域。
如本文所用，且除非另外規定，否則表述「基板完整性」係指基板損傷或基板斷裂程度；亦即：較低完整性可指基板損傷或基板斷裂的機率較高，或較高完整性可指較低的基板損傷或基板斷裂。
如本文所用，且除非另外規定，否則表述「厚度非均一性」係指整個基板表面上的磊晶堆疊厚度發生變化。
如本文所用，且除非另外規定，否則表述「不含針孔」係指第三磊晶層不具有針孔或每個表面區域的針孔數目較低，因此其不影響第三磊晶層的完整性及材料特性。
現將藉由本發明之若干實施例的詳細描述來描述本發明。應瞭解，本發明之其他實施例可根據熟習此項技術者的知識來組態。此可在不脫離本發明之技術教示內容的情況下完成且本發明僅藉由隨附申請專利範圍限定。
現參看圖1及圖2，其展示根據本發明之實施例之例示性方法的流程圖。
在複數個基板上形成磊晶堆疊的方法(100)可包含提供(110)半導體處理設備。半導體處理設備可包含處理室及在處理室中處理之前或之後用於安置晶舟的旋轉料架。
方法(100)可包含將晶舟載入(120)處理室中。晶舟可包含複數個晶圓。複數個晶圓可在晶舟中沿豎直方向堆疊。方法可包含在處理室中處理(130)複數個基板，藉此在複數個基板上形成磊晶堆疊，磊晶堆疊具有預定厚度。由於複數個基板可一起在同一個處理室中一次加以處理，因此，能夠在立式爐中處理複數個基板可有利於改良半導體製造製程的總產出量。複數個基板可為可在立式爐中處理的任何類型之基板。在實施例中，複數個基板可為半導體基板。在實施例中，基板上可存在或可形成一或多個表面層。在較佳實施例中，半導體基板可為Si(100)或Si(111)基板。在替代實施例中，複數個基板可為絕緣體上矽(SOI)基板，其中矽層為Si(100)或Si(111)層。
複數個基板的處理(130)可包含將晶舟自處理室卸載(132)至旋轉料架一或多次，直到磊晶堆疊達到預定厚度。在處理期間將晶舟自處理室卸載一或多次可允許減小複數個基板黏附或換言之，膠黏至晶舟的機率。隨著磊晶堆疊生長，複數個基板可能黏附至晶舟。隨著其生長，磊晶堆疊尤其可能自基板的邊緣黏附至晶舟。處理完成之後，當自晶舟卸載基板時，複數個基板黏附或膠黏至晶舟因此會導致基板損傷或基板斷裂。當形成較厚磊晶堆疊時，基板黏附或膠黏至晶舟的機會尤其會令人擔心。因此，本發明中所揭示之方法可有利地提供可靠的基板處理，而無損於製程的良率。另外，因基板黏附至晶舟所致的非期望基板損傷或基板斷裂可導致半導體處理設備出現停工時間，因為在恢復處理之前，其需要經歷維護及製程驗證。因此，本發明中所揭示之方法可有利地減小非計劃維護週期的風險，從而在一方面亦對製程產出量且在另一方面對總體半導體製造產出量作出貢獻。
半導體處理設備可為臥式爐或立式爐。
在較佳實施例中，半導體處理設備可為立式爐。處理室因此可在豎直方向上延伸且可經組態以便在豎直方向上接收晶舟。在半導體製造環境中，立式爐可有利地節省潔淨室空間。
在一些實施例中，處理可進一步包含在自處理室卸載晶舟之前，降低處理室溫度。應瞭解，在降低處理室溫度期間，處理室中不再發生磊晶生長。溫度可降低100℃至200℃範圍內的值而低於製程溫度。在實施例中，此溫度可降低至少100℃至最多125℃，或至少125℃至最多150℃，或至少150℃至最多175℃，或至少175℃至最多200℃，而低於製程溫度。
由此可提供在複數個基板與晶舟之間產生機械應力的優點，從而當晶舟仍處於處理室中時，允許複數個基板脫離晶舟。為了獲得較高機械應力，晶舟材料與複數個基板的材料彼此不同可為有利的。因此，由於熱膨脹係數存在差異，因此當處理室溫度降低時，可達成較高機械應力，從而當晶舟仍處於處理室中時，更能夠使複數個基板脫離晶舟。因此，在其中複數個基板為例如矽基板的實施例中，因此可使用石英晶舟。
在實施例中，當晶舟在自處理室卸載(132)之後安置於旋轉料架上時，晶舟中所包含的複數個基板可冷卻。當晶舟安置於旋轉料架上時，由於惰性氣體流過複數個基板而發生冷卻。冷卻發生的原因在於複數個基板與流動的惰性氣體之間存在溫度差。為了促進基板冷卻，在一些實施例中，可使用吹風機將惰性氣體吹過複數個基板。在實施例中，惰性氣體可基本上包含N 2。
在替代實施例中，當晶舟自處理室卸載(132)之後安置於旋轉料架上時，晶舟中所包含的複數個基板可經受比熱容(以焦耳/公克.克耳文(J/gr.K)表示)在溫度下高於N 2的氣體。應瞭解，為了增強冷卻效應，可增加氣體流動速度。在實施例中，比熱容高於N 2的氣體可包含CO 2。在一些實施例中，比熱容高於N 2的氣體可基本上包含CO 2。
旋轉料架上發生的複數個基板之冷卻可引起複數個基板收縮。收縮可有利地幫助基板脫離晶舟，使得當晶舟裝載回處理室中且恢復處理時，隨著磊晶堆疊生長得愈來愈厚，出現晶舟更容易脫離基板的機會。
在實施例中，晶舟可包含用於支撐複數個基板的複數個晶舟支架。半導體處理設備可進一步包含基板搬運機器人且方法可進一步包含在將晶舟自處理室卸載至旋轉料架之後，使用基板搬運機器人抬升(132-1)複數個基板中之每一者。此有助於複數個基板中之每一者脫離晶舟支架且隨後可將複數個基板中之每一者放置 (132-2)回晶舟中。因此，當晶舟自處理室卸載之後安置於旋轉料架上時，可抬升複數個基板中之每一者。
使用基板搬運機器人使複數個基板中之每一者脫離晶舟支架可進一步增強複數個基板脫離晶舟支架，或換言之，對複數個基板脫離晶舟支架作出進一步的貢獻。隨著磊晶堆疊生長得愈來愈厚，此可尤其有利，且因此，單獨地在旋轉料架上提供冷卻不足以使基板脫離晶舟。由於磊晶堆疊愈來愈厚，因此不足以使基板脫離晶舟可能是各基板與晶舟支架之間在基板邊緣處接觸表面面積增加而導致基板黏附或膠黏至晶舟支架之機會增加的結果。
在一些實施例中，當晶舟自處理室卸載至旋轉料架時，可以使得所有基板可同時脫離的方式對複數個基板的脫離作出進一步的貢獻。
在一些實施例中，當晶舟自處理室卸載至旋轉料架時，可藉由整合於晶舟堆疊中的機構對複數個基板的脫離作出進一步的貢獻。複數個基板可保留於晶舟中且接著可藉由此機構抬升複數個基板。
在實施例中，自處理室卸載晶舟一或多次可包含獲得磊晶堆疊的厚度直到其達到預定厚度為止。預定厚度可表示在處理室中完成處理之後獲得的磊晶堆疊之所需最終厚度。獲得磊晶堆疊之厚度可允許在處理室中進行完全處理期間監測磊晶堆疊厚度的演變。此監測可以若干方式執行。
一種監測方式可包含計算自處理室每次卸載(132)至旋轉料架之前獲得之磊晶堆疊的累積厚度。後續兩次卸載之間達成的增量厚度可基於處理室中使用特定製程參數進行的製程。利用關於所討論製程之製程參數的校準曲線可查到此增量厚度，製程參數顯示為所得厚度的函數。此校準曲線已基於處理室中預執行之實驗製程操作中所用的各種製程參數建立。此監視方式可包括如下實情：後續兩次卸載之間達成的增量厚度可彼此不同以及彼此相同。
或者，若以後續兩次卸載之間達成的增量厚度相同為目標，則可將此等增量厚度中之每一者加總。此加總可藉由整合於半導體處理設備之硬體內的軟體自動地完成或可由操作半導體處理設備的操作員人工觸發。
在實施例中，處理(130)可進一步包括將包含冷卻之複數個基板的晶舟自旋轉料架裝載(133)回處理室中。此可允許處理延續，藉此增加磊晶堆疊之厚度直到預定厚度。因此，應理解，在晶舟自處理室卸載(132)與晶舟裝載(133)回處理室之間，晶舟仍可安置於旋轉料架上。在裝載(133)回處理室完成之後，可增加處理室溫度以便達到製程溫度且在達到穩定的製程溫度之後，處理室中可恢復處理。
在實施例中，可使用置放於處理室內部的熱電偶監測製程溫度。熱電偶可位於處理室的上部中且在容納複數個基板之晶舟的上部上方。在一些實施例中，可使用複數個熱電偶。複數個熱電偶中之每一者可置放於處理室內部的不同位置，以便對處理室內部進行更好的溫度控制。
在實施例中，當晶舟自旋轉料架裝載(133)回時，處理室溫度值可低於第一或第二沉積溫度。由此可提供減小複數個基板氧化之機率的優點。在實施例中，在晶舟裝載與沉積之間，處理室溫度差值可在100℃至200℃範圍內。在實施例中，此溫度差可為至少100℃至最多125℃，或至少125℃至最多150℃，或至少150℃至最多175℃，或至少175℃至最多200℃。
現參看圖3，根據本發明實施例之磊晶堆疊成型件的示意性橫截面圖。
在實施例中，磊晶堆疊(500)可包含複數個磊晶對(50)。此等磊晶對(50)中之每一者可包含第一磊晶層(20)及第二磊晶層(30)，第二磊晶層(30)不同於第一磊晶層(20)且與第一磊晶層(20)交替且重複堆疊。因此，在磊晶堆疊(50)中，第一磊晶層(20)中之每一者似乎可夾在第二磊晶層(30)之間或第二磊晶層(30)中之每一者似乎可夾在第一磊晶層(20)之間。
在實施例中，第一磊晶層(20)中之每一者可與第二磊晶層(30)中之每一者直接接觸。
因此，在實施例中，磊晶堆疊的預定厚度亦可指欲達成之磊晶堆疊中之磊晶對總數的厚度。
在實施例中，第一磊晶層(20)或第二磊晶層(30)可設置在基板(10)之上表面(11)上。在較佳實施例中，第一磊晶層(20)可設置於基板(10)之上表面(11)上。第一磊晶層(20)設置於基板(10)上之前，可對複數個基板進行預清潔製程。此預清潔製程可在其中形成磊晶堆疊(500)的同一處理室中進行，因此，為原位預清潔製程。在替代實施例中，此預清潔製程可在半導體處理設備之不同腔室中進行，半導體處理設備因此為叢集工具，隨後可將包含複數個基板的晶舟轉移至半導體處理設備之處理室中以便形成磊晶堆疊(500)。
在實施例中，磊晶對(50)之數目可為至少50。在實施例中，複數個磊晶對(50)之數目可多達550，但不限於此。因此，在一些實施例中，磊晶對(50)之數目可為至少50至最多150，或至少150至最多250，或至少250至最多350，或至少350至最多450，或至少450至最多550。此尤其可允許使用具有此類磊晶堆疊之複數個基板製造3DDRAM裝置，藉此克服此等裝置之平面縮放限制。因此，其可對商業成功作出進一步的貢獻。
在實施例中，第一磊晶層(20)或第二磊晶層(30)中的至少一者可具有5 nm至50 nm範圍內的厚度。因此，在實施例中，第一磊晶層(20)或第二磊晶層(30)中之至少一者的厚度範圍可為至少5 nm至最多15 nm，或至少15 nm至最多20 nm，或至少20 nm至最多25 nm，或至少25 nm至最多30 nm，或至少30 nm至最多35 nm，或至少35 nm至最多40 nm，或至少40 nm至最多45 nm，或至少45 nm至最多50 nm。
在一些實施例中，第一磊晶層(20)與第二磊晶層(30)的厚度可相同，而在一些實施例中，第一磊晶層(20)與第二磊晶層(30)的厚度可彼此不同。
現參看圖4a至4e，根據本發明實施例之磊晶堆疊成型件的示意性橫截面圖。
在實施例中，處理(130)可進一步包含在每次卸載（132）晶舟之前及之後，執行複數次沉積循環(131)，直到磊晶堆疊(500)已達到低於預定厚度的臨限厚度( t)(圖4a)。
此可提供如下優點：當達到此臨限厚度值( t)後執行卸載(132)時，複數個基板黏附或膠黏至晶舟的機率或複數個基板黏附或膠黏至晶舟的程度可減小。此可提供如下優點：晶舟自處理室卸載後且安置於旋轉料架上的同時，冷卻效應可足以使複數個基板脫離晶舟支架。在冷卻不提供足夠脫離的情況下，使用基板搬運機器人可提供所需的脫離(132-1)。由於晶舟係在達到臨限值( t)後卸載，因此當進一步使用基板搬運機器人使基板脫離晶舟支架時，可有利地減小基板損傷或基板斷裂機率。
在實施例中，臨限厚度可在1 µm至5 µm範圍內。在實施例中，臨限厚度可為至少1 µm至最多1.5 µm，或至少1.5 µm至最多2 µm，或至少2 µm至最多2.5 µm，或至少2.5 µm至最多3 µm，或至少3 µm至最多3.5 µm，或至少3.5 µm至最多4 µm，或至少4 µm至最多4.5 µm，或至少4.5 µm至最多5 µm。
應理解，臨限厚度對應於所形成之第一磊晶層(20)與第二磊晶層(30)的總厚度，達到此厚度後，需要自處理室(132)卸載晶舟。換言之，臨限厚度亦可與磊晶對的臨限數目相關，臨限數目個磊晶對形成後，需要將晶舟自處理室卸載至旋轉料架(132)。
此範圍內的臨限值可允許逐漸地控制或干預複數個基板黏附或膠黏至晶舟支架。此可歸因於如下實情：在臨限厚度時，磊晶堆疊在複數個基板中之每一者之周向邊緣處的表面區域，亦即，周邊區域，大不足以引起實質性黏附或膠黏至晶舟，亦即，晶舟支架。因此，由於冷卻及/或藉由基板搬運機器人而使複數個基板脫離晶舟支架可在無損於基板完整性的情況下達成，亦即，在不引起基板損傷或基板斷裂的情況下達成。
在晶舟自處理室之後續卸載之間，可測定處理室中所得之磊晶堆疊的臨限厚度。
臨限厚度的測定可基於複數個基板處於處理室中的同時，用於形成磊晶層之沉積脈衝的持續時間。為此，首先可測定第一磊晶層(20)及第二磊晶層(30)的生長速率。此可藉由建立如本文中所提及的校準曲線來進行，校準曲線可基於處理室中預執行之實驗製程操作中所用的各種製程參數。因此，沉積脈衝的持續時間接著可有助於計算所得厚度；亦即：臨限厚度。因此，臨限厚度可指如本文中所提及的增量厚度。
在實施例中，晶舟可進一步包含用於容納複數個基板的複數個凹槽；亦即：狹槽。此等凹槽可由複數個突出特徵自各晶舟支架沿著第一軸向晶舟支架所形成的內部空間延伸而形成。當複數個基板置放於形成凹槽的突出特徵上時，複數個基板中之每一者可定位於晶舟中或換言之，可在晶舟中保持就位。
在一些實施例中，晶舟可使得複數個突出特徵可自各晶舟支架沿著第二軸向內部空間延伸，第二軸相對於第一軸成角度α，第一軸垂直於晶舟支架。此可稱為角型狹槽式晶舟。此可提供使各基板與各凹槽之間的接觸面積減小的優點。由於接觸面積減小，因此可降低黏附或膠黏的機率。黏附或膠黏的機率降低可有利地促使複數個基板藉由冷卻效應(當晶舟安置於旋轉料架上時及/或當使用基板搬運機器人時所提供)更容易且更快地脫離晶舟支架。
應理解，角度α愈高，則可容納於晶舟中之基板的數目愈少。此歸因於如下實情：當增大角度α時，則可能需要增加用於固持基板之各狹槽之間的距離，以便避免基板彼此觸碰及/或使得其仍可容易自晶舟卸載而對基板不造成損傷。由於可處理之基板數目最終可減少，因此較高的角度α可引起半導體處理設備的生產量降低。
在實施例中，角度α因此可在2至5度範圍內。
在較佳實施例中，角度為3度。
在一些實施例中，複數個突出特徵可沿著第一軸向晶舟支架所形成的內部空間延伸，第一軸垂直於晶舟支架。在此等實施例中，使與複數個基板中之每一者之表面將接觸之複數個突出特徵中之每一者的表面變粗糙可為有利的。此可減小基板表面與突出特徵之間的接觸面積，藉此使得其更容易脫離基板。
沉積循環可包含第一沉積脈衝(131-1)。此第一沉積脈衝可包含將第一反應氣體混合物供應至處理室，藉此形成第一磊晶層(20)。沉積循環可進一步包含第二沉積脈衝(131-2)。第二沉積脈衝可包含將第二反應氣體混合物供應至處理室，藉此形成第二磊晶層(30)，第二反應氣體混合物不同於第一反應氣體混合物，。
在實施例中，第一磊晶層(20)可包含第一半導體材料，且供應第一反應氣體混合物可包含供應第一半導體材料前驅物。第二磊晶層(30)可包含不同於第一半導體材料的第二半導體材料，且供應第二反應氣體混合物可包含供應第二半導體材料前驅物。
在實施例中，第一半導體材料前驅物可包含第一含鍺化合物及第一含矽化合物。第二半導體材料前驅物可基本上包含第二含矽化合物。
在實施例中，第一含鍺化合物可為鍺烷。在一些實施例中，鍺烷可為高階鍺烷。高階鍺烷可為二鍺烷(Ge 2H 6)、三鍺烷(Ge 3H 8)或四鍺烷(Ge 4H 10)以及具有通式Ge xH 2X+2之其他高階鍺烷。
在一些實施例中，鍺烷可為單鍺烷。
在一些實施例中，鍺烷可為鹵基鍺烷。鹵基鍺烷具有式GeH nX 4-n，其中X為鹵素，諸如F、Cl、Br或I，且其中n為整數0至3。在實施例中，鹵基鍺烷可為氟鍺烷、氯鍺烷、溴鍺烷或碘鍺烷。在實施例中，氯鍺烷可選自GeCl 3H、GeCl 4、GeClH 3、GeCl 2H 2及Ge 2ClH 5。
在實施例中，第一含矽化合物及/或第二含矽化合物可為矽烷。矽烷具有通用分子式Si nH 2n+2，n為至少1至最多20的整數。在實施例中，矽烷可為單矽烷、高階矽烷或環狀矽烷。
高階矽烷提供的優勢為在比典型磊晶層形成更低的沉積溫度下形成磊晶層。此歸功於低能量Si-Si鍵的存在。在實施例中，高階矽烷可為高階直鏈矽烷或高階分支矽烷。高階直鏈矽烷具有通用分子式Si nH 2n+2，n為至少2至最多20的整數。高階分支矽烷具有通式Si nH 2n+2，其中n為至少4至最多20的整數。
環狀矽烷或換言之，環矽烷具有環結構，藉此具有較低的Si-Si及Si-H鍵強度。因此，此可提供在較低沉積溫度下形成磊晶層的優點。其具有通用分子式Si nH 2n，其中n為至少3至最多20或至少5至最多10的整數，且其為具有環結構的矽烷。
在實施例中，包含於第二磊晶層(30)中之第二半導體材料可為Si。
在實施例中，第一磊晶層(20)中所包含的第一半導體材料可為Si XGe 1-X，x為0或1。在一些實施例中，x可在0.15至0.30範圍內。因此，在一些實施例中，x可為至少0.15至最多0.2，或至少0.2至最多0.25，或至少0.25至最多0.3。
此可允許針對第二半導體材料Si提供蝕刻選擇性。因此，視x值而定，可定製蝕刻選擇性。另外，其允許第一磊晶層及第二磊晶層在應力鬆弛之機率減小的情況下生長。
在實施例中，磊晶堆疊在達到臨限厚度( t)後，可使第二磊晶層(30)所包含的上表面(31)暴露(圖4a)。因此，當磊晶堆疊(500)達到臨限厚度( t)時，在此等實施例中，磊晶堆疊(500)之最上層可為具有暴露之上表面(31)的第二磊晶層(30)。方法接著可進一步包含在臨限厚度( t)時自處理室卸載晶舟之前，執行第三沉積脈衝(131-3)，正如圖2中示意性地所示。第三沉積脈衝(131-3)可包含將第三反應氣體混合物供應至處理室，藉此在磊晶堆疊(500)之暴露的上表面(31)上形成第三磊晶層(40)(圖4b)，第三磊晶層(40)不同於第一磊晶層(20)且不同於第二磊晶層(30)。因此，在此等實施例中，在臨限厚度( t)時，第三磊晶層(40)可與磊晶堆疊(500)之第二磊晶層(30)的暴露的上表面(31)直接接觸。
在一些實施例中，在執行第三沉積脈衝之前，第二磊晶層(30)的厚度可對應於欲形成之第二磊晶層(30)的厚度。但在一些實施例中，當第二磊晶層(30)仍尚未達成所需厚度時，可執行第三沉積脈衝。
在臨限厚度(t)的磊晶堆疊上設置第三磊晶層(40)的優勢可在於當自處理室(132)卸載晶舟時，保護暴露的上表面(31)。第三磊晶層(40)提供的保護作用尤其可抵禦上表面(31)氧化。當晶舟在安置於旋轉料架之後裝載回處理室(133)時，氧化層存在於暴露的上表面(31)可有損於磊晶生長。儘管裝載回處理室時進行預清潔製程可為移除氧化層的選項，但在移除氧化層期間及/或移除氧化層完成後，此會產生損傷磊晶堆疊上表面的風險。
在實施例中，第三磊晶層(40)可包含第三半導體材料。第三半導體材料可不同於第一半導體材料且不同於第二半導體材料。
在實施例中，第三磊晶層(40)中所含之第三半導體材料可為Ge。
在實施例中，供應第三反應氣體混合物可包含供應第三半導體材料前驅物。第三半導體材料前驅物可基本上包含第二含鍺化合物。第二含鍺化合物可與第一含鍺化合物相同，或其可不同於第一含鍺化合物。
因此，在實施例中，第二含鍺化合物可為鍺烷。在一些實施例中，鍺烷可為高階鍺烷。高階鍺烷可為二鍺烷(Ge 2H 6)、三鍺烷(Ge 3H 8)或四鍺烷(Ge 4H 10)以及具有通式Ge xH 2X+2之其他高階鍺烷。
在一些實施例中，鍺烷可為單鍺烷GeH 4。
在一些實施例中，鍺烷可為鹵基鍺烷。鹵基鍺烷具有式GeH nX 4-n，其中X為鹵素，諸如F、Cl、Br或I，且其中n為整數0至3。在實施例中，鹵基鍺烷可為氟鍺烷、氯鍺烷、溴鍺烷或碘鍺烷。在實施例中，氯鍺烷可選自GeCl 3H、GeCl 4、GeClH 3、GeCl 2H 2及Ge 2ClH 5。
在較佳實施例中，第二含鍺化合物可為GeH 4或GeCl 4。
可選擇第三磊晶層(40)之厚度，使得第三磊晶層(40)不含針孔。由此防止磊晶堆疊之設置有第三磊晶層的上表面與其可暴露的環境發生化學或物理相互作用。另外，可選擇第三磊晶層(40)的厚度，使得第三磊晶層在暴露於氧化環境後或暴露於包含氧化劑的環境後不會完全氧化，亦即：氧化的發生貫穿總厚度。整個總厚度缺乏完全氧化可阻止氧化前沿達到第三磊晶層(40)與磊晶堆疊之間的界面或阻止氧化前沿在磊晶堆疊中進一步向下移動。因此，氧化達到第三磊晶層(40)與磊晶堆疊之間的界面或在磊晶堆疊中進一步向下發生可有損於磊晶層的進一步生長。
在實施例中，第三磊晶層(40)之厚度可為至多10 nm。在實施例中，第三磊晶層(40)的厚度可為至少1 nm至最多10 nm，或至少1 nm至最多3 nm，或至少3 nm至最多5 nm，或至少5 nm至最多7 nm，或至少7 nm至最多10 nm。
隨著第三磊晶層(40)的厚度增加，其在製程產出量方面構成挑戰；亦即：可降低厚度。在磊晶層恢復進一步生長之前，移除第三磊晶層(40)花費的時間較長可引起製程生產量降低。此類挑戰可開始出現於第三磊晶層(40)之超過10 nm的厚度處。
在實施例中，第一沉積脈衝可在第一沉積溫度下進行，第二沉積脈衝可在第二沉積溫度下進行，第三沉積脈衝可在第三沉積溫度下進行，且第一沉積溫度、第二沉積溫度以及第三沉積溫度可小於600℃。
在實施例中，第一沉積溫度、第二沉積溫度及第三沉積溫度的溫度範圍可為至少300℃至最多600℃，或至少300℃至最多350℃，或至少350℃至最多400℃，或至少400℃至最多450℃，或至少450℃至最多500℃，或至少500℃至最多550℃，或至少550℃至最多600℃。
執行小於600℃的三個沉積脈衝可提供低溫形成磊晶、同時仍向磊晶層(20、30、40)提供可接受之生長速率的優點。另外，其可減小應力鬆弛的風險，當形成較厚磊晶堆疊(諸如具有超過50個磊晶對的磊晶堆疊)時，此可尤其有益。在諸如厚度非均一性方面，其可進一步提供減少整個基板之均一性問題的優點。
儘管在晶舟自處理室卸載時及/或其安置於旋轉料架上時，第三磊晶層(40)的至少一個上部會面臨被氧化的風險，但可選擇第三磊晶層(40)中所包含的第三半導體材料，使得當晶舟自旋轉料架裝載回處理室中時，可藉由在形成磊晶堆疊之溫度範圍內的溫度下進行熱處理來移除其氧化物。因此，在實施例中，可在小於600℃的溫度下進行熱處理。
在實施例中，熱處理的溫度範圍可為至少300℃至最多600℃，或至少300℃至最多350℃，或至少350℃至最多400℃，或至少400℃至最多450℃，或至少450℃至最多500℃，或至少500℃至最多550℃，或至少550℃至最多600℃。
因此，在較佳實施例中，第三磊晶層(40)中所包含的第三半導體材料可為Ge。當作為第三磊晶層(40)之Ge層的表面被氧化時，形成氧化鍺層。然而，在高於430℃的溫度下形成熱處理後，可移除此氧化鍺層。
在實施例中，方法可進一步包括在將包含冷卻之複數個基板的晶舟裝載(133)回處理室中之後，將處理室的溫度提高至第一沉積溫度或第二沉積溫度。
將晶舟中所包含的複數個基板裝載回處理室中之後，磊晶生長從而可延續。在第二磊晶層(30)已達成所需厚度、隨後執行第三沉積脈衝的實施例中，接著可將處理室的溫度提高至第一沉積溫度，以便在晶舟裝載回處理室中之後，藉由形成第一磊晶層(20)而延續磊晶生長。在第二磊晶層(30)尚未達成所需厚度、隨後執行第三沉積脈衝的實施例中，接著可將處理室的溫度提高至第二沉積溫度，以便在晶舟裝載回處理室中之後，延續且完成第二磊晶層(30)的磊晶生長。
將處理室的溫度提高至第一沉積溫度或第二沉積溫度的優勢可在於促進第三磊晶層(40)之至少上部可能已形成的氧化層移除。因此，將處理室之溫度升高至第一沉積溫度或第二沉積溫度可對應於執行熱處理以移除第三磊晶層(40)之至少上部的氧化層。
應理解，在第三磊晶層(40)中所包含的第三半導體材料為Ge的實施例中，在晶舟被裝載(133)回處理室中之後，當製程溫度的溫度升回磊晶形成溫度以便恢復磊晶形成時，氧化鍺可能已在溫度提高期間蒸發，尤其是溫度因此升高至或高於430℃時。
在溫度升高期間或在430℃或高於430℃執行特定熱處理期間移除氧化鍺後，接著可將晶舟中所包含的複數個晶圓暴露於包含含氯化合物的氣體環境，藉此自磊晶堆疊中移除第三磊晶層(40)；亦即：Ge(圖4c)。自磊晶堆疊中移除第三磊晶層(40)可允許第二磊晶層(30)的上表面暴露。此有利地允許製備已形成的磊晶堆疊以便進一步形成磊晶對。
應理解，在當晶舟自處理室卸載(132)至旋轉料架時可能已發生氧化的情況下，暴露於包含含氯化合物的氣體環境允許移除第三磊晶層(40)之未氧化部分。在第三磊晶層(40)不存在任何氧化的情況下，暴露於包含含氯化合物的氣體環境允許移除第三磊晶層(40)。
因此，晶舟被裝載(133)回處理室中後，磊晶堆疊可繼續生長，直到再次達到臨限厚度(圖4d)。再次達到臨限厚度後，接著可設置第三磊晶層(圖4e)。
應理解，在實施例中，在晶舟自處理室(132)之每次卸載之間，處理室中所得之臨限厚度( t)可彼此相同或不同。
在實施例中，含氯化合物可為HCl或Cl 2。
在實施例中，方法可進一步包含在自處理室卸載(132)晶舟期間及/或在將晶舟裝載(133)回處理室中期間，將晶舟中所包含的複數個基板暴露於還原氣體。在實施例中，晶舟中所包含的複數個基板亦可在安置於旋轉料架上時，從而在自處理室卸載(132)與裝載(133)回處理室之間，暴露於還原氣體。典型地，在晶舟卸載(132)期間，在晶舟裝載(133)期間及在晶舟安置於旋轉料架上期間，使晶舟暴露於惰性氣體。然而，由於惰性氣體中可包含的氧氣的可能存在，因此磊晶堆疊的上表面可面臨著被氧化的風險。晶舟裝載(133)回處理室中後，磊晶堆疊之上表面的氧化會有損於磊晶層的進一步形成。此可歸因於如下實情：在磊晶層連續進一步形成之前，氧化層需加以移除且此氧化物移除處理可能在磊晶層的上表面形成損傷或缺陷。因此，還原氣體可有利地允許在晶舟卸載(132)及/或裝載(133)期間降低氧化的機率。
在磊晶堆疊上可存在第三磊晶層(40)的實施例中，複數個基板暴露於還原氣體從而阻止第三磊晶層(40)被氧化。
在實施例中，暴露於還原氣體可包含在晶舟自處理室卸載(132)之前及/或在晶舟裝載回(133)至處理室之前，藉由使還原氣體流入處理室來供應還原氣體。此可有利地為降低磊晶堆疊之上表面氧化的機率提供另一種防護措施。以此方式，除卸載的同時暴露於還原氣體之外，亦可使晶舟在即將卸載之前暴露於還原氣體。另外，除在裝載的同時暴露於還原氣體之外，亦可使晶舟在裝載於處理室中之後立即暴露於還原氣體。
因此，在卸載(132)之前可將第三磊晶層(40)設置於暴露之上表面(31)的實施例中，可使此第三磊晶層(40)之上表面的氧化減少。在缺乏第三磊晶層(40)的實施例中，可使磊晶堆疊之暴露之上表面(31)的氧化減少。
在實施例中，方法可進一步包括在晶舟安置於旋轉料架上的同時，將晶舟中所包含的複數個基板暴露於還原氣體。在晶舟安置於旋轉料架上的同時，使惰性氣體流過複數個基板以向基板提供冷卻。然而，惰性氣體可包含氧氣。此可使磊晶堆疊的上表面易發生氧化。因此，複數個基板在安置於旋轉料架上的同時暴露於還原氣體、而非惰性氣體進一步允許降低氧化的機率。
在實施例中，還原氣體可包含H 2。此可有助於移除磊晶堆疊的暴露之上表面的氧化層或有助於阻止磊晶堆疊的暴露之上表面形成氧化層，不論第三磊晶層(40)或第二磊晶層(30)是否包含暴露的上表面；亦即，在第三磊晶層(40)不設置於磊晶堆疊之上表面(31)的情況下。
在實施例中，還原氣體可為H 2與N 2之混合物。因此，在實施例中，還原氣體可為組成氣體，其中H 2含量為5體積%。5體積%的H 2含量可允許在半導體處理設備中安全處理，在較高H 2含量下可能需要採取進一步的安全防護措施。
在本發明之實施例中，揭示一種在半導體設備中處理之後自晶舟卸載期間減少複數個基板之損傷的方法。方法可包含執行根據本發明之第一態樣之實施例的方法。在半導體處理設備中完成處理之後，當自晶舟卸載基板時，可能對複數個基板造成損傷。此可歸因於基板黏附或膠黏至晶舟中所包含的晶舟支架。當磊晶堆疊形成於複數個基板上時，會發生黏附或膠黏。當形成較厚磊晶堆疊(諸如具有高於50個磊晶對)時，此可尤其有意義。因此，當基板自晶舟卸載時，黏附或膠黏可引起基板損傷或基板斷裂。歸功於所揭示的方法，可有利地降低晶舟支架之黏附或膠黏的機率，從而可有利地減少基板損傷或基板斷裂。
在本發明之第二態樣中，揭示一種非暫態可讀媒體。非暫態可讀媒體可包含指令，指令當由可包含處理室及旋轉料架之半導體處理設備的控制器執行時，可促使半導體處理設備執行以下操作，其中之一可為將晶舟載入處理室中。晶舟可包含複數個基板。半導體處理設備可為立式或臥式設備。在一些實施例中，半導體處理設備為立式半導體處理設備且處理室因此可在豎直方向上延伸。因此，晶舟當置於處理室中時可在豎直方向上延伸。
另一操作可為在處理室中處理複數個基板，藉此在複數個基板上形成磊晶堆疊，磊晶堆疊具有預定厚度，其中處理可包含將晶舟自處理室卸載至旋轉料架一或多次，直到磊晶堆疊達到預定厚度。
預定厚度可指磊晶堆疊欲達成的所需厚度。磊晶堆疊可包含磊晶對，各對包含第一磊晶層及第二磊晶層。因此，在實施例中，預定厚度亦可指欲達成之磊晶堆疊中之磊晶對總數的厚度。在實施例中，磊晶對數目至少可為50。
在實施例中，磊晶對(50)數目可多達550，但不限於此。因此，在一些實施例中，磊晶對(50)之數目可為至少50至最多150，或至少150至最多250，或至少250至最多350，或至少350至最多450，或至少450至最多550。此尤其可允許使用具有此類磊晶堆疊之複數個基板製造3DDRAM裝置，藉此克服此等裝置之平面縮放限制。因此，其可對商業成功作出進一步的貢獻。
因此，在實施例中，可包含指令的非暫態可讀媒體當由可包含處理室及旋轉料架之半導體處理設備的控制器執行時，可促使半導體處理設備執行根據本發明之第一態樣所揭示之方法步驟。
因此，此可有利地促使半導體處理設備以達成如下結果的方式處理複數個基板：完成處理之後，當自晶舟卸載複數個基板時，基板損傷或基板斷裂的機率減小。此有利的原因可在於如下實情：晶舟自處理室卸載至旋轉料架一或多次直到磊晶堆疊達到預定厚度，可為基板脫離晶舟支架創造機會。脫離機會可歸因於當包含複數個基板之晶舟安置於旋轉料架上時提供的冷卻效應或進一步由基板搬運機器人當其抬升且將複數個基板中之每一者放置回晶舟(當晶舟安置於旋轉料架上時)中時提供的冷卻效應。
減小基板損傷或基板斷裂機率繼而可有利地達成製程產出量、製程良率的改良。此可進一步尤其有利於3DDRAM裝置的製造。另外，其可進一步有利於半導體製造之產出量及良率的總體改良。由於基板損傷或基板斷裂的機率減小，因此可避免非計劃維護週期的出現。此可對個別製程及半導體製造總產出量及良率的改良作出進一步的貢獻。
在實施例中，控制器可包含處理器。其亦可包含與處理器通信之記憶體及輸入/輸出裝置。在實施例中，記憶體可含有一或多個非暫態記憶體，諸如儲存器，或一或多個暫態記憶體，諸如隨機存取記憶體。在實施例中，記憶體可為軟碟、隨機存取記憶體、唯讀記憶體、硬碟或任何其他數位儲存媒體。
根據本發明執行的操作可以軟體常用程式的形式保存於記憶體中且當其由控制器之處理器執行時，控制器接著可促使半導體處理設備執行處理室中的操作。
在本發明之第三態樣中，揭示一種資料處理系統。此資料處理系統可包含處理器，處理器組態成執行將晶舟載入半導體處理設備所包含的處理室中的步驟。晶舟可包含複數個基板。在實施例中，半導體處理設備可為立式或臥式設備。在一些實施例中，半導體處理設備為立式半導體處理設備且處理室因此可在豎直方向上延伸。因此，晶舟當置於處理室中時可在豎直方向上延伸。
另一操作可為在處理室中處理複數個基板，藉此在複數個基板上形成磊晶堆疊，磊晶堆疊具有預定厚度。半導體處理設備可進一步包含旋轉料架。旋轉料架係用於處理室中處理之前及之後安置晶舟。處理可包含將晶舟自處理室卸載至旋轉料架一或多次，直到磊晶堆疊達到預定厚度。
預定厚度可指磊晶堆疊欲達成的所需厚度。磊晶堆疊可包含磊晶對，各對包含第一磊晶層及第二磊晶層。因此，在實施例中，預定厚度亦可指欲達成之磊晶堆疊中之磊晶對總數的厚度。在實施例中，磊晶對數目至少可為50。
在實施例中，磊晶對(50)數目可多達550，但不限於此。因此，在一些實施例中，磊晶對(50)之數目可為至少50至最多150，或至少150至最多250，或至少250至最多350，或至少350至最多450，或至少450至最多550。此尤其可允許使用具有此類磊晶堆疊之複數個基板製造3DDRAM裝置，藉此克服此等裝置之平面縮放限制。因此，其可對商業成功作出進一步的貢獻。
此資料處理系統可在處理完成之後，有利地使得複數個基板之基板損傷或基板斷裂的機率減小。此繼而可改良半導體處理設備之產出量及良率並且改良半導體製造的總生產量及總良率。由於不可預見的基板損傷或基板斷裂機率減小，因此其可進一步提供妥善排定半導體處理設備之維護週期的優點。
10:基板 11:基板之上表面 20:第一磊晶層 30:第二磊晶層 31:暴露的上表面 40:第三磊晶層 50:磊晶對 100:方法 110:步驟 120:步驟 130:步驟 131:步驟 131-1:步驟 131-2:步驟 131-3:步驟 132:步驟 132-1:步驟 132-2:步驟 133:步驟 500:磊晶堆疊 t:臨限厚度
以下說明性及非限制性詳細描述將有助於更好地理解本發明構思的上述以及其他目標、特點及優點。亦參考附圖。除非另有說明，否則圖中相同的元件將使用相同的元件符號。 圖1顯示根據本發明之第一態樣之實施例的例示性方法流程圖。 圖2顯示根據本發明之第一態樣之實施例的例示性方法之另一流程圖。 圖3為根據本發明之第一態樣之實施例所得之磊晶堆疊的示意性橫截面圖。 圖4a至圖4e為根據本發明第一態樣之實施例之磊晶堆疊成型件的示意性橫截面圖。
100:方法
110:步驟
120:步驟
130:步驟

Claims (19)

  1. 一種在複數個基板上形成一磊晶堆疊的方法，該方法包含： 提供一半導體處理設備，該半導體處理設備可包含一處理室及在該處理室中處理之前或之後用於安置一晶舟的一旋轉料架， 將該晶舟載入該處理室中，該晶舟包含該等基板， 在該處理室中處理該等基板，藉此在該等基板上形成該磊晶堆疊，該磊晶堆疊具有一預定厚度， 其中該處理包含將該晶舟自該處理室卸載至該旋轉料架一或多次，直到該磊晶堆疊達到該預定厚度。
  2. 如請求項1之方法，其中當該晶舟自該處理室卸載之後安置於該旋轉料架上時，冷卻該晶舟中所包含的該等基板。
  3. 如請求項1或2之方法，其中該晶舟包含用於支撐該等基板的複數個晶舟支架且該半導體處理設備進一步包含一基板搬運機器人，且其中該方法進一步包含在將該晶舟自該處理室卸載至該旋轉料架之後： 使用該基板搬運機器人抬升經冷卻的該等基板中之每一者，藉此使該等基板中之每一者脫離該等晶舟支架，以及隨後， 將該等基板中之每一者放置回該晶舟中。
  4. 如請求項1之方法，其中將該晶舟自該處理室卸載一或多次包含獲得該磊晶堆疊之厚度，直到該磊晶堆疊達到該預定厚度。
  5. 如請求項1之方法，其中該處理進一步包括將包含經冷卻的該等基板的該晶舟自該旋轉料架裝載回該處理室中。
  6. 如請求項1之方法，其中該磊晶堆疊包含複數個磊晶對，其中該等磊晶對中之每一者包含一第一磊晶層及一第二磊晶層，該第二磊晶層不同於該第一磊晶層且與該第一磊晶層交替且重複地堆疊。
  7. 如請求項6之方法，其中該處理進一步包含在該晶舟每次卸載之前及之後，執行複數個沉積循環，直到該磊晶堆疊已達到低於該預定厚度的一臨限厚度，其中一沉積循環包含： 一第一沉積脈衝，其包含將一第一反應氣體混合物供應至該處理室，藉此形成該第一磊晶層；及 一第二沉積脈衝，其包含將一第二反應氣體混合物供應至該處理室，該第二反應氣體混合物不同於該第一反應氣體混合物，藉此形成該第二磊晶層。
  8. 如請求項7之方法，其中該臨限厚度在1 µm至5 µm範圍內。
  9. 如請求項7或8之方法，其中該第一磊晶層包含一第一半導體材料且其中該第一反應氣體混合物的供應包含供應一第一半導體材料前驅物，且 該第二磊晶層包含不同於該第一半導體材料的一第二半導體材料，且其中該第二反應氣體混合物的供應包含供應一第二半導體材料前驅物。
  10. 如請求項9之方法，其中該第一半導體材料前驅物包含一第一含鍺化合物及一第一含矽化合物且其中該第二半導體材料前驅物基本上包含一第二含矽化合物。
  11. 如請求項7之方法，其中該磊晶堆疊在達到該臨限厚度後，該第二磊晶層包含一暴露的上表面，且 其中該方法進一步包含在該臨限厚度時，自該處理室卸載該晶舟之前， 執行一第三沉積脈衝，該第三沉積脈衝包含將一第三反應氣體混合物供應至該處理室，藉此在該磊晶堆疊之該暴露的上表面上形成一第三磊晶層，該第三磊晶層不同於該第一磊晶層且不同於該第二磊晶層。
  12. 如請求項11之方法，其中該第三反應氣體混合物的供應包含供應一第三半導體材料前驅物，該第三半導體材料前驅物基本上包含一第二含鍺化合物，該第二含鍺化合物與該第一含鍺化合物相同或不同。
  13. 如請求項7之方法，其中該第一沉積脈衝係在一第一沉積溫度下進行，該第二沉積脈衝係在一第二沉積溫度下進行，該第三沉積脈衝係在一第三沉積溫度下進行，且其中該第一沉積溫度、該第二沉積溫度以及該第三沉積溫度小於600℃。
  14. 如請求項7之方法，其中該方法進一步包含在將包含經冷卻的該等基板的該晶舟裝載回該處理室中之後， 將該處理室中的溫度提高至該第一沉積溫度或該第二沉積溫度， 使該等基板暴露於一包含含氯化合物的氣體環境，藉此自該磊晶堆疊移除該第三磊晶層。
  15. 如請求項1之方法，其中該方法進一步包含在自該處理室卸載該晶舟期間及/或在將該晶舟裝載回該處理室期間，將該晶舟中所包含的該等基板暴露於一還原氣體。
  16. 如請求項15之方法，其中該等基板對該還原氣體的該暴露包含在自該處理室卸載該晶舟之前及/或在將該晶舟裝載回該處理室之前，藉由使該還原氣體流入該處理室來供應該還原氣體。
  17. 如請求項15或16之方法，其中該方法進一步包含在將該晶舟安置於該旋轉料架上的同時，使該晶舟中所包含的該等基板暴露於該還原氣體。
  18. 如請求項1之方法，其中該半導體處理設備為一立式爐。
  19. 一種包含指令的非暫態電腦可讀取媒體，該等指令當由一半導體處理設備之一控制器執行時，促使該半導體處理設備執行以下操作，該半導體處理設備包含一處理室及一旋轉料架： 將一晶舟載入該處理室中，該晶舟包含複數個基板， 在該處理室中處理該等基板，藉此在該等基板上形成一磊晶堆疊，該磊晶堆疊具有一預定厚度， 其中該處理包含將該晶舟自該處理室卸載至該旋轉料架一或多次，直到該磊晶堆疊達到該預定厚度。
TW112101460A 2022-01-13 2023-01-13 在複數個基板上形成磊晶堆疊之方法及非暫態電腦可讀取媒體 TW202342836A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202263299212P 2022-01-13 2022-01-13
US63/299,212 2022-01-13

Publications (1)

Publication Number Publication Date
TW202342836A true TW202342836A (zh) 2023-11-01

Family

ID=87070258

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112101460A TW202342836A (zh) 2022-01-13 2023-01-13 在複數個基板上形成磊晶堆疊之方法及非暫態電腦可讀取媒體

Country Status (4)

Country Link
US (1) US20230220588A1 (zh)
KR (1) KR20230110199A (zh)
CN (1) CN116435170A (zh)
TW (1) TW202342836A (zh)

Also Published As

Publication number Publication date
KR20230110199A (ko) 2023-07-21
US20230220588A1 (en) 2023-07-13
CN116435170A (zh) 2023-07-14

Similar Documents

Publication Publication Date Title
JP5158068B2 (ja) 縦型熱処理装置及び熱処理方法
KR102138961B1 (ko) 반도체 장치의 제조 방법, 열처리 장치 및 기억 매체
JPS61191015A (ja) 半導体の気相成長方法及びその装置
US9343304B2 (en) Method for depositing films on semiconductor wafers
JP2008085198A (ja) 半導体装置の製造方法
WO2014192870A1 (ja) 基板処理装置、半導体装置の製造方法および基板処理方法
TWI435377B (zh) Epitaxial silicon wafers and their manufacturing methods
CN109778140B (zh) 清洁方法和成膜方法
JP2004014543A (ja) 半導体製造装置および半導体装置の製造方法
TW202342836A (zh) 在複數個基板上形成磊晶堆疊之方法及非暫態電腦可讀取媒體
JPWO2009060914A1 (ja) エピタキシャルウェーハ
JP2007073865A (ja) 熱処理装置
JP2007073628A (ja) 半導体製造装置及び半導体製造方法
JP5350623B2 (ja) シリコンウエハの熱処理方法
JP2006237625A (ja) 熱処理装置、半導体装置の製造方法及び基板の製造方法
JP2002164300A (ja) 半導体ウェーハの製造方法
KR101921979B1 (ko) 에피텍셜 웨이퍼 제조 방법 및 장치
JP2010177495A (ja) シリコンウェーハの熱処理方法
JP2009289807A (ja) 半導体装置の製造方法
JP2005285819A (ja) 基板処理装置
JP2010283153A (ja) 半導体装置の製造方法、熱処理装置、及び熱処理用部材
JP2006080294A (ja) 基板の製造方法
JP2008078427A (ja) 熱処理装置
JP5331224B2 (ja) 基板の製造方法、半導体装置の製造方法、基板処理方法、クリーニング方法及び処理装置
JP2005243736A (ja) 基板処理装置