TW202341001A - 佈局設計工具及修改佈局的方法 - Google Patents
佈局設計工具及修改佈局的方法 Download PDFInfo
- Publication number
- TW202341001A TW202341001A TW112110012A TW112110012A TW202341001A TW 202341001 A TW202341001 A TW 202341001A TW 112110012 A TW112110012 A TW 112110012A TW 112110012 A TW112110012 A TW 112110012A TW 202341001 A TW202341001 A TW 202341001A
- Authority
- TW
- Taiwan
- Prior art keywords
- layout
- pattern
- modification
- layer
- temporary
- Prior art date
Links
- 238000013461 design Methods 0.000 title claims abstract description 45
- 238000000034 method Methods 0.000 title claims description 7
- 238000012986 modification Methods 0.000 claims abstract description 178
- 230000004048 modification Effects 0.000 claims abstract description 178
- 238000012545 processing Methods 0.000 claims abstract description 19
- 230000009466 transformation Effects 0.000 claims description 147
- 238000004049 embossing Methods 0.000 claims 1
- 238000000605 extraction Methods 0.000 description 80
- 239000004065 semiconductor Substances 0.000 description 38
- 238000010586 diagram Methods 0.000 description 26
- 238000004519 manufacturing process Methods 0.000 description 23
- 238000006243 chemical reaction Methods 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 3
- 239000000284 extract Substances 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000011960 computer-aided design Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000002715 modification method Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/31—Design entry, e.g. editors specifically adapted for circuit design
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2117/00—Details relating to the type or aim of the circuit design
- G06F2117/12—Sizing, e.g. of transistors or gates
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Architecture (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
一種佈局設計工具,用於基於第一輸入及修改輸入而產生佈局圖形,佈局設計工具包含處理電路系統,所述處理電路系統產生其中圖案基於第一輸入腳本化的暫時佈局,且基於修改輸入修改暫時佈局以產生佈局圖形,且處理電路系統基於修改輸入而指定待在暫時佈局上修改的多個修改區,且指定背景層上的多個變換區,暫時佈局的多個修改區,且佈局設計工具藉由提取包含於多個修改區中的任一者中的圖案群組來產生圖案層,且藉由將圖案層置放於背景層的多個變換區上來產生佈局圖形。
Description
無
相關申請案的交叉參考
本申請案根據35 U.S.C. § 119主張2022年3月18日在韓國智慧財產局申請的韓國專利申請案第10-2022-0033739號的優先權,所述申請案的揭露內容以全文引用的方式併入本文中。
各種實例實施例是關於一種半導體設計系統,且更特定言之,是關於一種佈局設計工具。
藉由在諸如半導體晶圓的基板上圖案化裝置及其內連線來製造半導體裝置。作為實例,可經由電子設計自動化(electronic design automation;EDA)工具設計及/或製造半導體裝置。EDA使得能夠藉由允許佈局設計者定位及連接電路的各種組件以一起工作來設計積體電路。佈局設計者可使用電子設計自動化來產生半導體裝置的佈局。
半導體裝置的佈局包含電路組件、連接佈線以及實體位置,以及各種層的尺寸。藉由驗證此類半導體裝置的佈局且將所述佈局轉移於半導體基底上,可製造半導體裝置。
各種實例實施例提供一種以低或較低計算使用對包含相同圖案群組的修改區執行修改的佈局修改模組。
替代地或另外,各種實例實施例提供一種以低計算對包含相同圖案群組的修改區執行修改的佈局修改方法。
根據各種實例實施例,一種用於基於使用者輸入及修改輸入而產生佈局圖形的佈局設計工具包含:處理電路系統,經組態以執行機器可讀指令,所述機器可讀指令在由處理電路系統執行時使得處理電路系統進行以下操作:產生其中圖案基於第一輸入腳本化的暫時佈局;基於修改輸入修改暫時佈局以產生佈局圖形;以及基於修改輸入而指定待在暫時佈局上修改的多個修改區,且指定背景層上的多個變換區。暫時佈局的多個修改區包含具有相同形狀的圖案群組,且處理電路系統經組態以藉由提取包含於多個修改區中的任一者中的圖案群組來產生圖案層,及藉由將圖案層置放於背景層的多個變換區上來產生佈局圖形。
根據各種實例實施例,一種用佈局設計工具修改佈局的方法包含:指定待在暫時佈局上修改的多個修改區,所述多個修改區包含具有相同形狀的圖案群組;藉由自多個修改區中的任一者提取圖案群組來產生圖案層;藉由移除暫時佈局中的多個修改區內的圖案群組來產生背景層;指定背景層上的變換區;以及將圖案層置放於背景層的變換區上以產生最終佈局圖形。
根據各種實例實施例,一種用於藉由基於第一輸入及修改輸入產生佈局圖形來製造半導體裝置的半導體製造系統包含:佈局設計工具,經組態以執行機器可讀指令,所述機器可讀指令在由佈局設計工具執行時使得佈局設計工具基於第一輸入及修改輸入而產生佈局圖形;及半導體製造裝置,經組態以基於佈局圖形而製造半導體裝置。佈局設計工具經組態以產生其中圖案基於第一輸入腳本化的暫時佈局,及基於修改輸入修改暫時佈局以產生佈局圖形。佈局設計工具經組態以基於修改輸入而指定待在暫時佈局上修改的多個修改區,且指明背景層上的多個變換區,暫時佈局的多個修改區包含具有相同形狀的圖案群組。佈局設計工具經組態以藉由提取包含於多個修改區中的任一者中的圖案群組來產生圖案層,及藉由將圖案層置放於背景層的多個變換區上來產生佈局圖形。
下文中,可以使得所屬領域中具有通常知識者易於實施本揭露的程度詳細且清楚地描述本揭露的實例實施例。
圖1為示出根據各種實例實施例的半導體製造系統的方塊圖。
參考圖1,半導體製造系統10可包含佈局設計工具100及半導體製造裝置200。在各種實例實施例中,半導體製造系統10可藉由基於輸入資訊DI及輸入資訊MI設計積體電路來製造半導體裝置。
佈局設計工具100可產生佈局圖形LayO,其中半導體裝置中的積體電路經腳本化或待製造。舉例而言,佈局設計工具100可接收第一資料(諸如使用者輸入DI及修改輸入MI),且可基於接收到的輸入資訊DI及MI而產生佈局圖形LayO。
在各種實例實施例中,使用者輸入DI可包含用於設計半導體積體電路的變數。在各種實例實施例中,修改輸入MI可包含用於修改佈局的變數。舉例而言,修改輸入MI可包含用於執行佈局上的圖案的座標變換的變數。自佈局設計工具100輸出的佈局圖形LayO可包含其中積體電路經腳本化或待圖案化的多個階層式層。
在一些實例實施例中,佈局設計工具100可藉由使用電腦輔助設計(computer-aided design;CAD)工具來產生佈局圖形LayO。佈局設計工具100可以軟體或機器可讀指令的形式儲存於儲存媒體中,且可由電腦讀取及/或執行。儲存媒體可包含但不限於例如光碟、軟磁碟、隨機存取記憶體(random access memory;RAM)及/或唯讀記憶體(read only memory;ROM)中的一或多者。
佈局圖形LayO可包含積體電路及/或用於製造構成積體電路的半導體裝置的圖案。圖案可包含例如對應於電容器、摻雜區、閘極線、主動區、接觸件、通孔、絕緣層及/或佈線的形狀。
半導體製造裝置200可自佈局設計工具100接收佈局圖形LayO。佈局設計工具100可輸出佈局圖形LayO且可將其提供至半導體製造裝置200。半導體製造裝置200可使用接收到的佈局圖形LayO來製造包含積體電路的半導體裝置。在一些實例實施例中,半導體製造裝置200可包含基於接收到的佈局圖形LayO而製造一或多個微影罩幕的裝置,及/或基於微影罩幕而製造及圖案化半導體裝置的裝置。在下文中,除非在所使用的術語當中另外定義,否則在佈局設計工具100的操作中參考的佈局可具有與佈局圖形相同的含義。
圖2為示出圖1的佈局設計工具的方塊圖。
參考圖1及圖2,佈局設計工具100可包含佈局產生模組110、佈局修改模組120以及控制模組130。在各種實例實施例中,佈局設計工具100可基於使用者輸入DI及修改輸入MI而產生及輸出佈局圖形LayO。在下文中,自佈局設計工具100輸出的佈局圖形LayO可稱為最終佈局圖形LayO。
佈局產生模組110可基於使用者輸入DI而產生暫時佈局LayG。使用者輸入DI可包含用於設計半導體積體電路的變數。舉例而言,使用者輸入DI可包含關於待形成於暫時佈局LayG上的圖案的形狀及/或位置座標的資訊。佈局產生模組110可藉由基於使用者輸入DI判定各種圖案的形狀及/或位置而腳本化或定位各種圖案來產生暫時佈局LayG。在各種實例實施例中,可在暫時佈局LayG上以壓印方式使各種圖案中的至少一些腳本化。替代地或另外,可在暫時佈局LayG上以壓花方式使各種圖案中的至少一些腳本化。
在暫時佈局LayG上腳本化的圖案可包含對應於電容器、通孔、主動區、閘極佈線、摻雜區、接觸件、絕緣層、佈線等等中的一或多者的形狀。作為實例,形狀中的一些可週期性地配置於暫時佈局LayG上的圖案中,但實例實施例不限於此。
暫時佈局LayG可包含多個層。可階層式地提供多個層。多個層中的任一者可包含多個單元區。舉例而言,暫時佈局LayG可包含第一單元區CELL1、第二單元區CELL2以及第三單元區CELL3。第一單元區CELL1、第二單元區CELL2以及第三單元區CELL3可為或對應於用於在半導體製造裝置200中形成對應半導體單元的區。替代地或另外,暫時佈局LayG可包含用於形成積體電路的周邊電路區(未示出)。可將由佈局產生模組110產生的暫時佈局LayG提供至佈局修改模組120。
控制模組130可基於修改輸入MI而產生變換資訊TD。修改輸入MI可包含用於暫時佈局LayG上的圖案的座標變換的變數。舉例而言,修改輸入MI可包含用於平行地或對稱地移動暫時佈局LayG上的一些圖案的變數。
根據各種實例實施例,變換資訊TD可包含關於暫時佈局中的修改目標層、修改目標單元區、修改目標區以及座標變換區的資訊。可將由控制模組130產生的變換資訊TD提供至佈局修改模組120。
佈局修改模組120可基於變換資訊TD而修改暫時佈局LayG。舉例而言,佈局修改模組120可對暫時佈局LayG上的圖案中的一些或全部進行座標變換。在下文中,為方便描述起見,由佈局修改模組120基於變換資訊TD對暫時佈局LayG進行修改被稱為修改操作及/或對於暫時佈局LayG的修改操作。
對於暫時佈局LayG的修改操作可包含對稱地移動及/或平行地移動暫時佈局LayG上的圖案中的一些,例如平移、旋轉或折轉(reflect)中的一或多者圖案中的一些的操作。在暫時佈局LayG上具有相同形狀的一些圖案可經由修改操作進行座標變換。
佈局修改模組120可藉由基於變換資訊TD修改暫時佈局LayG來輸出最終佈局圖形LayO。可將由佈局修改模組120產生的最終佈局圖形LayO提供至半導體製造裝置200(參考圖1)。在下文中,將描述佈局修改模組120的詳細組態及操作。
圖3為示出圖2的佈局修改模組的實施例的方塊圖。
參考圖2及圖3,佈局修改模組120可包含提取模組121、圖案層產生模組122以及變換模組123。
提取模組121可接收暫時佈局LayG及第一變換資訊TD1。接收到的暫時佈局LayG可包含多個階層式層。作為實例,接收到的多個層中的任一者或多者可包含以壓印方式腳本化的圖案。第一變換資訊TD1可包含用於指定暫時佈局LayG中的修改目標層、修改目標單元區以及修改目標區的資訊。
修改目標層中的資訊可為或可包含用於指定暫時佈局LayG的多個階層式層當中待經修改的層的資訊。關於修改目標單元區的資訊可為或可包含用於指定包含於修改目標層中的單元區當中待經修改的單元區的資訊。關於修改目標區的資訊可為或可包含用於指定待在修改目標單元區上修改的修改區的資訊。
舉例而言,提取模組121可基於第一變換資訊TD1的關於修改目標層的資訊而指定暫時佈局LayG的多個階層式層當中待經修改的一個層。提取模組121可基於第一變換資訊TD1的關於修改目標單元區的資訊而指定所指定層上的單元區當中待經修改的單元區。提取模組121可基於第一變換資訊TD1的關於修改目標區的資訊而指定待在所指定層上的所指定單元區中修改的修改區。
基於第一變換資訊TD1指定的修改區可包含具有相同形狀的圖案群組。圖案群組可指包含於修改區中的圖案。圖案群組中的各者可包含多個形狀,且構成修改區中的各者中的圖案群組或包含於所述圖案群組中的形狀彼此可具有相同形狀及/或相同配置。
提取模組121可執行基於第一變換資訊TD1而自所指定修改區中的任一者提取圖案群組的提取操作。提取模組121可藉由使用經由提取操作提取的圖案群組來產生暫時圖案層TPL。
在各種實例實施例中,由提取模組121產生的暫時圖案層TPL可為或可包含分離層,所述分離層包含提取的圖案群組。作為實例,暫時圖案層TPL可為或可包含其中圖案群組以壓花形式腳本化的層。
暫時圖案層TPL的尺寸可設定成與修改區的尺寸相同。作為實例,暫時圖案層TPL可設定成具有與修改區的頂點座標相同的頂點座標。可將由提取模組121產生的暫時圖案層TPL提供至圖案層產生模組122。
提取模組121可產生背景層LayB。背景層LayB可為或可包含在暫時佈局LayG中自其移除修改區內部的圖案的層。可將由提取模組121產生的背景層LayB提供至變換模組123。
圖案層產生模組122可接收暫時圖案層TPL且可產生延伸框EBX及圖案層PLYR。
在各種實例實施例中,延伸框EBX可為與暫時圖案層TPL具有相同尺寸且涵蓋圖案群組的分離層。作為實例,延伸框EBX可為或可包含與修改區具有相同尺寸及形狀的多邊形框層,但不限於此。
舉例而言,當修改區及暫時圖案層TPL的形狀為多邊形時,延伸框EBX可為頂點對應於暫時圖案層TPL的頂點的多邊形延伸框EBX。作為實例,延伸框EBX的頂點的座標可與暫時圖案層TPL的頂點的座標相同。作為實例,延伸框EBX可為與暫時圖案層TPL具有相同尺寸且其中未使圖案腳本化的分離層。可將由圖案層產生模組122產生的延伸框EBX提供至變換模組123。
圖案層產生模組122可使用自提取模組121接收到的暫時圖案層TPL來產生延伸框EBX及圖案層PLYR。在各種實例實施例中,可藉由將暫時圖案層TPL置放於延伸框EBX上且接著移除與暫時圖案層TPL重疊的區來產生圖案層PLYR。
在各種實例實施例中,圖案層產生模組122可執行將暫時圖案層TPL重疊於延伸框EBX上且接著翻轉或消除圖案的翻轉操作。可藉由翻轉操作來移除延伸框EBX中與在經壓花暫時圖案層TPL中腳本化的圖案群組重疊的區。因此,圖案群組可在延伸框EBX中以壓印方式腳本化以產生圖案層PLYR。可將由圖案層產生模組122產生的圖案層PLYR提供至變換模組123。
變換模組123可接收延伸框EBX、圖案層PLYR、背景層LayB以及第二變換資訊TD2以產生最終佈局圖形LayO。
第二變換資訊TD2可包含用於指定其中待置放有圖案層PLYR的變換區的資訊。在各種實例實施例中,第二變換資訊TD2可包含關於待將圖案層PLYR置放於背景層LayB上的變換區的座標的資訊。變換區可為或可包含修改區在暫時佈局LayG中進行座標變換的區。變換模組可基於第二變換資訊TD2而指定背景層LayB上的變換區。
變換模組123可執行將圖案層PLYR置放於背景層LayB的變換區上的置放操作。置放操作可包含複製圖案層PLYR且將經複製圖案層反覆黏貼在變換區上的操作。變換模組123可將圖案層PLYR置放於背景層LayB的變換區上,且接著可將其作為最終佈局圖形LayO輸出。
在各種實例實施例中,變換模組123可執行移除背景層LayB的變換區的變換區移除操作。變換區移除操作可包含將延伸框EBX置放於變換區上且接著移除與延伸框EBX重疊的區的操作。變換區移除操作可在將圖案層PLYR置放於變換區上之前執行。
根據各種實例實施例,用於提取圖案群組的提取操作可在變換包含相同圖案群組的修改區的座標時僅執行一次。此後,使用所提取圖案群組PTG產生圖案層且將圖案層置放於變換區上,藉此獲得修改區內的圖案群組在變換區上進行座標變換的效應。
根據一些實例實施例,由於在對暫時佈局進行修改操作時僅執行用於提取圖案群組的提取操作一次,因此可減少在修改操作期間執行的計算的量。替代地或另外,與執行提取所有修改區上的圖案群組的提取操作的情況相比,修改操作所需的時間可減少。
圖4及圖5為示出圖3中提供至提取模組121的暫時佈局的實例的圖。在下文中,將參考圖3、圖4以及圖5詳細地描述由提取模組121基於第一變換資訊TD1指定暫時佈局LayG上的修改區PTR。
參考圖3、圖4以及圖5,提取模組121可接收暫時佈局LayG及第一變換資訊TD1。暫時佈局LayG可包含多個階層式層。
提取模組121可基於第一變換資訊TD1當中的關於修改目標層的資訊而指定待在暫時佈局LayG中修改的層。在各種實例實施例中,圖4可指示基於修改目標層資訊指定的暫時佈局LayG的任一層。在下文中,暫時佈局LayG可指基於修改目標層資訊指定的層的層。
暫時佈局LayG可包含多個單元區CELL1、單元區CELL2以及單元區CELL3,及周邊電路區(未示出)。舉例而言,暫時佈局LayG可包含第一單元區CELL1、第二單元區CELL2以及第三單元區CELL3。第一單元區CELL1、第二單元區CELL2以及第三單元區CELL3可配置成彼此間隔開。多個單元區CELL1、單元區CELL2以及單元區CELL3可為記憶體裝置的區,諸如DRAM裝置及/或快閃裝置;然而,實例實施例不限於此。
暫時佈局LayG可包含在單元區CELL1、單元區CELL2以及單元區CELL3以壓印方式腳本化的圖案。在各單元區中腳本化的圖案的形狀可相同,但不限於此。
舉例而言,第一單元區CELL1可包含以壓印方式腳本化的圖案,且第一單元區CELL1可包含相同圖案。舉例而言,第二單元區CELL2可包含以壓花方式腳本化的圖案,且第二單元區CELL2可包含相同圖案。如在以上描述中,在第三單元區CELL3中腳本化的圖案亦可具有例如與第一單元區CELL1的形狀相同的形狀。
提取模組121可基於關於修改目標單元區的資訊而指定待在暫時佈局LayG中修改的單元區。舉例而言,暫時佈局LayG上的第一單元區CELL1可經指定為修改目標單元區。
提取模組121可基於修改目標區的資訊而指定修改目標單元區中的修改區PTR。修改區PTR可包含具有相同形狀的圖案群組PTG。各修改區PTR可為涵蓋圖案群組PTG的區。舉例而言,修改區PTR可為涵蓋圖案群組PTG的矩形區。
圖案群組PTG中的各者可包含多個形狀SHP,且構成修改區PTR中的各者中的圖案群組PTG或包含於所述圖案群組PTG中的形狀SHP彼此可具有相同形狀及/或相同配置。舉例而言,圖案群組PTG可包含多個規則配置的形狀SHP,但實例實施例不限於此。
圖6為示出圖3的提取模組藉由自暫時佈局提取圖案群組來產生暫時圖案層的流程圖。圖7為用於描述對應於圖6的提取模組的操作的圖。在下文中,參考圖3、圖6以及圖7,將詳細地描述提取模組121提取圖案群組PTG以產生暫時圖案層TPL。
參考圖3、圖6以及圖7,在操作S110中,提取模組121可指定包含於暫時佈局LayG上的修改區PTR中的任一者或多者中的圖案群組PTG。
在操作S120中,提取模組121可執行獲得與圖案群組PTG相關聯的座標資訊的操作。在各種實例實施例中,獲得與圖案群組PTG相關聯的座標資訊可包含獲得構成圖案群組PTG的形狀SHP的座標資訊。舉例而言,形狀SHP的座標資訊可包含形狀SHP的邊緣上的多個點POT的座標資訊。
舉例而言,當形狀SHP為多邊形(未示出)時,可獲得對應於多邊形形狀SHP的頂點的點的座標。作為另一實例,當形狀SHP為圓形時,可單獨設定多個點POT的數目,待在形狀SHP的邊緣上自所述多個點獲得座標資訊。作為非限制性實例,多個點POT的數目可設定為八個。因此,可獲得在各形狀SHP的邊緣上的八個點POT的座標。當形狀SHP的形狀為圓形時,由於點POT的數目經設定成較多,因此可更準確地提取形狀SHP的形狀。
在操作S130中,提取模組121可基於圖案群組PTG的所獲得座標資訊而產生其中圖案群組PTG經腳本化的暫時圖案層TPL。
暫時圖案層TPL的尺寸可設定成與修改區PTR的尺寸相同。作為實例,暫時圖案層TPL可設定成具有與修改區PTR的頂點座標相同的頂點座標。
在各種實例實施例中,產生暫時圖案層TPL可包含連接對應於包含於在操作S120中獲得的圖案群組PTG中的形狀SHP的點以恢復形狀SHP。因此,可產生其中圖案群組PTG以壓花方式腳本化的暫時圖案層TPL。根據一些實例,在暫時圖案層TPL中,圖案群組PTG可以壓花方式腳本化,且不包含圖案群組PTG的區可為空白的。
圖8為用於描述圖3的提取模組產生背景層的流程圖。圖9為用於描述對應於圖8的提取模組的操作的圖。在下文中,參考圖3、圖8以及圖9,將詳細地描述提取模組121產生背景層LayB。
參考圖3、圖8以及圖9,在操作S140中,提取模組121可基於第一變換資訊TD1而指定暫時佈局上的修改區PTR。包含於修改區PTR中的圖案群組PTG均可具有相同形狀。
在操作S150中,可執行移除第一單元區CELL1的修改區PTR內部的圖案的圖案移除操作。可經由圖案移除操作來移除修改區PTR中的圖案群組PTG。
提取模組121可藉由經由操作S140及操作S150移除暫時佈局LayG上的修改區PTR內部的圖案來產生背景層LayB。在由提取模組121產生的背景層LayB中,圖案可不存在於修改區PTR中。可將由提取模組121產生的背景層LayB提供至變換模組123。
圖10為示出圖3的圖案層產生模組產生延伸框及圖案層的流程圖。圖11為用於描述對應於圖10的圖案層產生模組的操作的圖。在下文中,參考圖3、圖10以及圖11,將詳細地描述圖案層產生模組122產生延伸框EBX及圖案層LYR。
參考圖3、圖10以及圖11,在操作S210中,圖案層產生模組122可產生包含暫時圖案層TPL的圖案群組PTG的延伸框EBX。產生延伸框EBX可包含例如提取暫時圖案層TPL的頂點BPOT的座標以產生具有相同頂點的分離層。因此,延伸框EBX可具有與暫時圖案層TPL及修改區PTR相同的尺寸。可將在操作S210中獲得的延伸框EBX提供至變換模組123。
在操作S220中,圖案層產生模組122可藉由使延伸框EBX中的圖案群組PTG腳本化來產生圖案層PLYR。在各種實例實施例中,圖案層產生模組122可藉由使圖案群組PTG在延伸框EBX中以壓印方式腳本化來產生圖案層PLYR。
舉例而言,圖案層產生模組122可將暫時圖案層TPL置放於延伸框EBX上,使得暫時圖案層TPL的頂點BPOT與延伸框EBX的頂點重合,且接著可執行翻轉操作以移除延伸框EBX中與暫時圖案層TPL的圖案群組PTG重疊的區。可將在操作S220中產生的圖案層PLYR提供至變換模組123。
圖12為用於描述圖3的變換模組產生最終佈局圖形的流程圖。圖13為用於描述對應於圖12的變換模組的操作的圖。在下文中,參考圖3、圖12以及圖13,將詳細地描述變換模組123產生最終佈局圖形LayO。
參考圖12及圖13,在操作S310中,變換模組123可基於自控制模組130接收到的第二變換資訊TD2而指定自提取模組121接收到的背景層LayB上的變換區TRG。
第二變換資訊TD2可包含關於變換區TRG的位置座標的資訊。舉例而言,第二變換資訊TD2可包含與變換區TRG中的各者的頂點相關聯的座標資訊。
在各種實例實施例中,變換區TRG可為或可包含待將圖案層PLYR置放於第一單元區CELL1上的區。舉例而言,變換區TRG可為或可包含修改區PTR內部的圖案進行座標變換且置放於暫時佈局LayG上的區。變換區TRG的位置可在對應第一單元區CELL1上彼此相同或不同。變換區TRG中的各者的尺寸及形狀可與延伸框EBX及圖案層PLYR的尺寸及形狀相同。
變換區TRG可為修改輸入MI意欲對修改區PTR內部的圖案的座標進行變換的目標區。舉例而言,可藉由在朝向第二單元區CELL2的方向上將暫時佈局LayG的第一單元區CELL1的修改區平行地移動預定距離來獲得變換區。
在操作S320中,變換模組123可執行將自圖案層產生模組122接收到的延伸框EBX置放於背景層LayB的變換區TRG上的置放操作。置放延伸框EBX可包含反覆地執行複製延伸框EBX且將經複製延伸框EBX黏貼在變換區TRG上的操作。作為非限制性實例,可置放延伸框EBX以使得變換區TRG中的各者的頂點與延伸框EBX的頂點彼此重疊。
在操作S330中,變換模組123可執行自背景層LayB移除與延伸框EBX重疊的區的移除操作。舉例而言,可執行翻轉置放於背景層LayB中的變換區TRG上的延伸框EBX的翻轉操作。因此,變換區TRG可自待雕刻的背景層LayB移除。
在操作S340中,變換模組可執行將自圖案層產生模組122接收到的圖案層PLYR置放於背景層LayB的變換區TRG上的置放操作。圖案層PLYR的置放操作可包含反覆地執行複製圖案層PLYR且將經複製圖案層PLYR黏貼在變換區TRG上的操作。舉例而言,圖案層PLYR可經置放以使得變換區TRG中的各者的頂點與圖案層PLYR的頂點彼此重疊。
變換模組123可輸出將圖案層PLYR置放於背景層LayB的變換區TRG上的狀態,作為最終佈局圖形LayO。因此,最終佈局圖形LayO可包含置放於背景層LayB及變換區TRG上的多個圖案層PLYR。可將自變換模組123輸出的最終佈局圖形LayO提供至半導體製造裝置200(參考圖1)。
圖14為示出圖2的佈局修改模組的另一實施例的方塊圖。在下文中,將參考圖14詳細地描述佈局修改模組120的各種實例實施例。
參考圖14,佈局修改模組120可包含提取模組121及變換模組123。在各種實例實施例中,佈局修改模組120可修改其中經壓花圖案基於變換資訊TD腳本化的暫時佈局LayG以產生最終佈局圖形LayO。
在各種實例實施例中,提取模組121可產生圖案層PLYR及背景層LayB。可將由提取模組121產生的圖案層PLYR及背景層LayB提供至變換模組123。
提取模組121可接收暫時佈局LayG及第一變換資訊TD1。接收到的暫時佈局LayG可包含多個階層式層。作為實例,接收到的多個層中的任一者可包含以壓花方式腳本化的圖案。如在圖3中,第一變換資訊TD1可包含用於指定暫時佈局LayG的修改目標層、修改目標單元區以及修改目標區的資訊。
在各種實例實施例中,提取模組121可基於第一變換資訊TD1的關於修改目標層的資訊而指明暫時佈局LayG的多個階層式層當中待經修改的一個層。提取模組121可基於第一變換資訊TD1的關於修改目標單元區的資訊而指定所指定層上的單元區當中待經修改的單元區。提取模組121可基於第一變換資訊TD1的關於修改目標區的資訊而指定待在所指定層上的所指定單元區中修改的修改區。
基於第一變換資訊TD1指定的修改區可包含具有相同形狀的圖案群組。圖案群組可指包含於修改區中的圖案。圖案群組中的各者可包含多個形狀,且構成修改區中的各者中的圖案群組的形狀彼此可具有相同形狀及配置。
提取模組121可執行基於第一變換資訊TD1而自所指定修改區中的任一者提取圖案群組的提取操作。提取模組121可藉由使用經由提取操作提取的圖案群組來產生圖案層PLYR。
在各種實例實施例中,由提取模組121產生的圖案層PLYR可為包含提取的圖案群組的分離層。作為實例,圖案層PLYR可為其中圖案群組以壓花形式腳本化的層。
圖案層PLYR的尺寸可設定成與修改區的尺寸相同。作為實例,圖案層PLYR的尺寸可設定成具有與修改區的頂點座標相同的頂點座標。可將由提取模組121產生的圖案層PLYR提供至變換模組123。
提取模組121可產生背景層LayB。背景層LayB可為在暫時佈局LayG中自其移除修改區內部的圖案的層。可將由提取模組121產生的背景層LayB提供至變換模組123。
變換模組123可接收圖案層PLYR、背景層LayB以及第二變換資訊TD2以產生最終佈局圖形LayO。
第二變換資訊TD2可包含用於指定其中待置放有圖案層PLYR的變換區的資訊。在各種實例實施例中,第二變換資訊TD2可包含關於待將圖案層PLYR置放於背景層LayB上的變換區的座標的資訊。變換區可為修改區在暫時佈局LayG中進行座標變換的區。變換模組可基於第二變換資訊TD2而指定背景層LayB上的變換區。
變換模組123可執行將圖案層PLYR置放於背景層LayB的變換區上的置放操作。置放操作可包含複製圖案層PLYR且將經複製圖案層反覆黏貼在變換區上的操作。變換模組123可將圖案層PLYR置放於背景層LayB的變換區上,且接著可將其作為最終佈局圖形LayO輸出。
圖15為示出提供至圖14中的提取模組的暫時佈局的實例的圖。在下文中,參考圖14及圖15,將詳細地描述提取模組121基於第一變換資訊TD1而指定修改目標層的暫時佈局LayG上的修改區PTR。
參考圖14及圖15,提取模組121可接收暫時佈局LayG及第一變換資訊TD1。接收到的暫時佈局LayG可包含多個階層式層。
提取模組121可基於第一變換資訊TD1當中的關於修改目標層的資訊而指定待在暫時佈局LayG中修改的層。在各種實例實施例中,圖15可指示基於修改目標層資訊指定的暫時佈局LayG的任一層。在下文中,暫時佈局LayG可指基於修改目標層資訊指定的層的層。
暫時佈局LayG可包含多個單元區CELL1、單元區CELL2以及單元區CELL3,及周邊電路區(未示出)。舉例而言,暫時佈局LayG可包含第一單元區CELL1、第二單元區CELL2以及第三單元區CELL3。第一單元區CELL1、第二單元區CELL2以及第三單元區CELL3可配置成彼此間隔開。
在各種實例實施例中,暫時佈局LayG可包含在單元區上進行壓花的腳本化圖案。在各單元區中腳本化的圖案的形狀可相同,但不限於此。
提取模組121可基於關於修改目標單元區的資訊而指定待在暫時佈局LayG中修改的單元區。舉例而言,暫時佈局LayG上的第一單元區CELL1可經指定為修改目標單元區。
提取模組121可基於關於修改目標區的資訊而指定修改目標單元區中的修改區PTR。修改區PTR可包含具有相同形狀的圖案群組PTG。各修改區PTR可為涵蓋圖案群組PTG的區。舉例而言,修改區PTR可為涵蓋圖案群組PTG的矩形區。
圖案群組PTG中的各者可包含多個形狀SHP,且構成修改區PTR中的各者中的圖案群組PTG的形狀SHP彼此可具有相同形狀及配置。舉例而言,圖案群組PTG可包含多個規則配置的形狀SHP,但不限於此。
圖16為用於描述產生提取模組的圖案層的操作的圖。在各種實例實施例中,提取模組121可根據與圖6的流程圖中所描述相同的流程來操作。在下文中,參考圖6及圖16,將詳細地描述提取模組121提取圖案群組PTG以產生圖案層PLYR。
參考圖6、圖14以及圖16,在操作S110中,提取模組121可指定包含於暫時佈局LayG上的修改區PTR中的任一者中的圖案群組PTG。
在操作S120中,提取模組121可執行獲得與圖案群組PTG相關聯的座標資訊的操作。在各種實例實施例中,獲得與圖案群組PTG相關聯的座標資訊可包含獲得構成圖案群組PTG的形狀SHP的座標資訊。舉例而言,形狀SHP的座標資訊可包含形狀SHP的邊緣上的多個點POT的座標資訊。
在操作S130中,提取模組121可基於圖案群組PTG的所獲得座標資訊而產生其中圖案群組PTG經腳本化的圖案層PLYR。
圖案層PLYR的尺寸可設定成與修改區PTR的尺寸相同。作為實例,圖案層PLYR可設定成具有與修改區PTR的頂點座標相同的頂點座標。
在各種實例實施例中,產生圖案層PLYR可包含連接對應於構成在操作S120中獲得的圖案群組PTG的形狀SHP的點以恢復形狀SHP。因此,可產生其中圖案群組以壓花方式腳本化的圖案層PLYR。換言之,在圖案層PLYR中,圖案群組PTG可以壓花方式腳本化,且不包含圖案群組PTG的區可為空白的。
圖17為用於描述產生提取模組的背景層的操作的圖。在各種實例實施例中,提取模組121可根據與圖8的流程圖中所描述相同的流程來操作。在下文中,參考圖8、圖14以及圖17,將詳細地描述提取模組121產生背景層LayB。
參考圖8、圖14以及圖17,提取模組121可基於第一變換資訊TD1而指定暫時佈局上的修改區PTR。包含於修改區PTR中的圖案群組PTG均可具有相同形狀。
在操作S150中,可執行移除第一單元區CELL1的修改區PTR內部的圖案的圖案移除操作。可經由圖案移除操作來移除修改區PTR中的圖案群組PTG。
提取模組121可藉由經由操作S140及操作S150移除暫時佈局LayG上的修改區PTR內部的圖案來產生背景層LayB。在由提取模組121產生的背景層LayB中,圖案可不存在於修改區PTR中。可將由提取模組121產生的背景層LayB提供至變換模組123。
圖18為用於描述圖14的變換模組產生最終佈局圖形的流程圖。圖19為用於描述對應於圖18的變換模組的操作的圖。在下文中,參考圖14、圖18以及圖19,將詳細地描述變換模組123產生最終佈局圖形LayO。
參考圖18及圖19,在操作S350中,變換模組123可基於自控制模組130接收到的第二變換資訊TD2而指定自提取模組121接收到的背景層LayB上的變換區TRG。
在各種實例實施例中,變換區TRG可為待將圖案層PLYR置放於第一單元區CELL1上的區。亦即,變換區TRG可為修改區PTR內部的圖案進行座標變換且置放於暫時佈局LayG上的區。變換區TRG的位置可在對應第一單元區CELL1上彼此相同或不同。變換區TRG中的各者的尺寸及形狀可與延伸框EBX及圖案層PLYR的尺寸及形狀相同。
變換區TRG可為修改輸入MI意欲對修改區PTR內部的圖案的座標進行變換的目標區。舉例而言,可藉由在朝向第二單元區CELL2的方向上將暫時佈局LayG的第一單元區CELL1的修改區平行地移動預定距離來獲得變換區。
在操作S360中,變換模組可執行將自圖案層產生模組122接收到的圖案層PLYR置放於背景層LayB的變換區TRG上的置放操作。圖案層PLYR的置放操作可包含反覆地執行複製圖案層PLYR且將經複製圖案層PLYR黏貼在變換區TRG上的操作。舉例而言,圖案層PLYR可經置放以使得變換區TRG中的各者的頂點與圖案層PLYR的頂點彼此重疊。
變換模組123可輸出將圖案層PLYR置放於背景層LayB的變換區TRG上的狀態,作為最終佈局圖形LayO。因此,最終佈局圖形LayO可包含置放於背景層LayB及變換區TRG上的多個圖案層PLYR。可將由變換模組123產生的最終佈局圖形LayO提供至半導體製造裝置200(參靠圖1)。
根據各種實例實施例,可提供一種以低計算對包含相同圖案群組的修改區執行修改的佈局修改模組。
根據各種實例實施例,可提供一種以低計算對包含相同圖案群組的修改區執行修改的佈局修改方法。
上文所揭露的元件及/或功能區塊中的任一者可包含或實施於處理電路系統中,所述處理電路系統為諸如包含邏輯電路的硬體、諸如執行軟體的處理器的硬體/軟體組合或其組合。舉例而言,處理電路系統更特定言之可包含但不限於中央處理單元(central processing unit;CPU)、算術邏輯單元(arithmetic logic unit;ALU)、數位信號處理器、微電腦、場可程式化閘陣列(field programmable gate array;FPGA)、系統晶片(System-on-Chip;SoC)、可程式化邏輯單元、微處理器、特殊應用積體電路(application-specific integrated circuit;ASIC)等。處理電路系統可包含諸如電晶體、電阻器、電容器等中的至少一者的電組件。處理電路系統可包含諸如包含AND閘極、OR閘極、NAND閘極、NOT閘極等中的至少一者的邏輯閘極的電組件。
以上為用於進行本發明概念的各種態樣的各種實例實施例。可包含簡單地改變設計及/或容易地改變的實施例以及上文所描述的各種實例實施例。另外,藉由使用以上實施例容易地改變及實施的技術可包含於本揭露中。儘管已參考本發明概念的實施例描述本發明概念例,但所屬領域中具有通常知識者將顯而易見的是,可在不脫離如以下申請專利範圍中所闡述的本揭露的精神及範疇的情況下對其進行各種變化及修改。此外,實例實施例未必為互斥的。舉例而言,一些實例實施例可包含參考一或多個圖式所描述的一或多個特徵,且亦可包含參考一或多個其他圖式所描述的一或多個其他特徵。
10:半導體製造系統
100:佈局設計工具
110:佈局產生模組
120:佈局修改模組
121:提取模組
122:圖案層產生模組
123:變換模組
130:控制模組
200:半導體製造裝置
BPOT:頂點
CELL1:第一單元區
CELL2:第二單元區
CELL3:第三單元區
DI:使用者輸入
EBX:延伸框
LayB:背景層
LayG:暫時佈局
LayO:佈局圖形
MI:修改輸入
PLYR:圖案層
POT:點
PTG:圖案群組
PTR:修改區
S110、S120、S130、S140、S150、S210、S220、S310、S320、S330、S340、S350、S360:操作
SHP:形狀
TD:變換資訊
TD1:第一變換資訊
TD2:第二變換資訊
TPL:暫時圖案層
TRG:變換區
提供各圖式的詳細描述以促進對本揭露內容的實施方式中所參考的圖式的更徹底理解。
圖1為示出根據各種實例實施例的半導體製造系統的方塊圖。
圖2為示出根據本揭露的佈局設計工具的方塊圖。
圖3為示出根據各種實例實施例的佈局修改模組的方塊圖。
圖4及圖5為示出圖3中提供至提取模組121的暫時佈局的實例的圖。
圖6為示出圖3的提取模組藉由自暫時佈局提取圖案群組來產生暫時圖案層的流程圖。
圖7為用於描述對應於圖6的提取模組的操作的圖。
圖8為用於描述圖3的提取模組產生背景層的流程圖。
圖9為用於描述對應於圖8的提取模組的操作的圖。
圖10為示出圖3的圖案層產生模組產生延伸框(extension box)及圖案層的流程圖。
圖11為用於描述對應於圖10的圖案層產生模組的操作的圖。
圖12為用於描述圖3的變換模組產生最終佈局圖形的流程圖。
圖13為用於描述對應於圖12的變換模組的操作的圖。
圖14為示出根據各種實例實施例的佈局修改模組的方塊圖。
圖15為示出提供至圖14中的提取模組的暫時佈局的實例的圖。
圖16為用於描述產生提取模組的圖案層的操作的圖。
圖17為用於描述產生提取模組的背景層的操作的圖。
圖18為用於描述圖14的變換模組產生最終佈局圖形的流程圖。
圖19為用於描述對應於圖18的變換模組的操作的圖。
10:半導體製造系統
100:佈局設計工具
200:半導體製造裝置
DI:使用者輸入
MI:修改輸入
LayO:佈局圖形
Claims (10)
- 一種佈局設計工具,經組態以基於第一輸入及修改輸入而產生佈局圖形,所述佈局設計工具包括: 處理電路系統,經組態以在被執行時,執行導致所述處理電路系統的機器可讀指令: 產生其中圖案基於所述第一輸入腳本化的暫時佈局, 基於所述修改輸入修改所述暫時佈局以產生所述佈局圖形, 基於所述修改輸入而指定待在所述暫時佈局上修改的多個修改區,及指定背景層上的多個變換區,所述暫時佈局的所述多個修改區包含具有相同形狀的多個圖案群組, 藉由提取包含於所述多個修改區中的任一者中的所述圖案群組來產生圖案層,以及 藉由將所述圖案層置放於所述背景層的所述多個變換區上來產生所述佈局圖形。
- 如請求項1所述的佈局設計工具,其中所述多個圖案群組在所述多個修改區上以壓印方式腳本化,以及 所述處理電路系統經組態以 接收所述暫時佈局及所述修改輸入,及產生其中所述圖案群組以壓花方式腳本化的暫時圖案層, 接收所述暫時佈局及所述修改輸入, 藉由移除所述暫時佈局中的所述多個修改區的所述多個圖案群組來產生所述背景層, 接收所述暫時圖案層及產生其中所述圖案群組以壓印方式腳本化的所述圖案層, 接收所述圖案層及所述背景層,以及 執行將所述圖案層置放於所述背景層的所述多個變換區上的置放操作。
- 如請求項2所述的佈局設計工具,其中處理電路系統經組態以複製所述圖案層且將經複製的所述圖案層黏貼至所述多個變換區上以執行所述置放操作。
- 如請求項2所述的佈局設計工具,其中所述處理電路系統經組態以獲得與所述圖案群組相關聯的座標資訊,及藉由使用所獲得的所述座標資訊來產生其中所述圖案群組以壓花方式腳本化的所述暫時圖案層。
- 如請求項4所述的佈局設計工具,其中 所述暫時圖案層的尺寸與所述修改區的尺寸相同,以及 所述圖案層的尺寸與所述暫時圖案層的尺寸相同。
- 如請求項1所述的佈局設計工具,其中所述處理電路系統經組態以 使所述多個圖案群組在所述多個修改區上以壓花方式腳本化, 接收所述暫時佈局及所述修改輸入,及產生其中所述圖案群組以壓花方式腳本化的所述圖案層, 接收所述暫時佈局及所述修改輸入,及藉由移除所述暫時佈局中的所述多個修改區的所述多個圖案群組來產生所述背景層, 接收所述圖案層及所述背景層,以及 執行將所述圖案層置放於所述背景層的所述多個變換區上的置放操作。
- 如請求項6所述的佈局設計工具,其中所述處理電路系統經組態以複製所述圖案層且將經複製的所述圖案層黏貼至所述多個變換區上以執行所述置放操作。
- 如請求項6所述的佈局設計工具,其中所述處理電路系統經組態以獲得與所述圖案群組相關聯的座標資訊,及藉由使用所獲得的所述座標資訊來產生其中所述圖案群組以壓花方式腳本化的所述圖案層。
- 如請求項8所述的佈局設計工具,其中所述圖案層的尺寸與所述修改區的尺寸相同。
- 一種修改佈局的方法,所述方法包括: 指定待在暫時佈局上修改的多個修改區,所述多個修改區包含具有相同形狀的多個圖案群組; 藉由自所述多個修改區中的任一者提取所述圖案群組來產生圖案層; 藉由移除所述暫時佈局中的所述多個修改區內的所述多個圖案群組來產生背景層; 指定所述背景層上的多個變換區;以及 將所述圖案層置放於所述背景層的所述多個變換區上以產生最終佈局圖形。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2022-0033739 | 2022-03-18 | ||
KR1020220033739A KR20230136262A (ko) | 2022-03-18 | 2022-03-18 | 레이아웃 설계 장치 |
US18/184,902 US20230297746A1 (en) | 2022-03-18 | 2023-03-16 | Layout design tool |
US18/184,902 | 2023-03-16 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202341001A true TW202341001A (zh) | 2023-10-16 |
TWI840170B TWI840170B (zh) | 2024-04-21 |
Family
ID=87993706
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW112110012A TWI840170B (zh) | 2022-03-18 | 2023-03-17 | 佈局設計工具及修改佈局的方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20230297746A1 (zh) |
KR (1) | KR20230136262A (zh) |
CN (1) | CN116776805A (zh) |
TW (1) | TWI840170B (zh) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102627943B1 (ko) * | 2018-12-13 | 2024-01-22 | 삼성전자주식회사 | 반도체 회로 및 반도체 회로의 레이아웃 시스템 |
US10878160B1 (en) * | 2019-07-31 | 2020-12-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Analog cells utilizing complementary mosfet pairs |
US11288436B2 (en) * | 2020-01-30 | 2022-03-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of analyzing and detecting critical cells |
CN113113404B (zh) * | 2020-04-20 | 2024-03-29 | 台湾积体电路制造股份有限公司 | 集成电路结构、器件和计算机实现的方法 |
-
2022
- 2022-03-18 KR KR1020220033739A patent/KR20230136262A/ko unknown
- 2022-12-15 CN CN202211616528.2A patent/CN116776805A/zh active Pending
-
2023
- 2023-03-16 US US18/184,902 patent/US20230297746A1/en active Pending
- 2023-03-17 TW TW112110012A patent/TWI840170B/zh active
Also Published As
Publication number | Publication date |
---|---|
KR20230136262A (ko) | 2023-09-26 |
TWI840170B (zh) | 2024-04-21 |
CN116776805A (zh) | 2023-09-19 |
US20230297746A1 (en) | 2023-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11747786B2 (en) | Synchronized parallel tile computation for large area lithography simulation | |
TWI709053B (zh) | 積體電路設計系統以及用於積體電路設計之方法 | |
US8015511B2 (en) | Adjustment of mask shapes for improving printability of dense integrated circuit layout | |
JP4266189B2 (ja) | 半導体集積回路パターンの検証方法、フォトマスクの作成方法、半導体集積回路装置の製造方法、及び半導体集積回路パターンの検証方法を実現するためのプログラム | |
TWI671902B (zh) | 積體電路及形成及製作方法 | |
US20220026812A1 (en) | Method of Modeling a Mask Having Patterns With Arbitrary Angles | |
US20200293709A1 (en) | Method of modeling a mask by taking into account of mask pattern edge interaction | |
KR102675303B1 (ko) | 반도체 소자의 제조 방법 | |
US8161421B2 (en) | Calibration and verification structures for use in optical proximity correction | |
TW202107329A (zh) | 插入虛擬邊界單元至積體電路的方法 | |
JP2010016044A (ja) | 設計レイアウトデータ作成方法および半導体装置の製造方法 | |
JP4896898B2 (ja) | パターン作成方法および半導体装置の製造方法 | |
TWI840170B (zh) | 佈局設計工具及修改佈局的方法 | |
US7263677B1 (en) | Method and apparatus for creating efficient vias between metal layers in semiconductor designs and layouts | |
JP2009210707A (ja) | フォトマスク及びその設計方法と設計プログラム | |
US10324369B2 (en) | Methods for generating a mandrel mask | |
US20220035982A1 (en) | Circuit layouts and related methods | |
US8954919B1 (en) | Calculation method for generating layout pattern in photomask | |
JP6415154B2 (ja) | パターンの作成方法、プログラムおよび情報処理装置 | |
US20220328455A1 (en) | Vertical interconnect structures in three-dimensional integrated circuits | |
JP6888771B2 (ja) | 半導体チップの設計方法、半導体チップの設計プログラム、半導体デバイスの製造方法、及び演算装置 | |
JP2001351984A (ja) | ダミーパターンのレイアウト決定方法、それを用いた半導体装置およびその製造方法 | |
CN112347730A (zh) | 插入虚拟边界单元至集成电路的方法 | |
TW202221552A (zh) | 最佳化布局單元 | |
Vikram et al. | Multi-dimensional design layout analysis in ASIC manufacturing |