TW202339119A - 記憶體裝置的形成方法 - Google Patents

記憶體裝置的形成方法 Download PDF

Info

Publication number
TW202339119A
TW202339119A TW112104022A TW112104022A TW202339119A TW 202339119 A TW202339119 A TW 202339119A TW 112104022 A TW112104022 A TW 112104022A TW 112104022 A TW112104022 A TW 112104022A TW 202339119 A TW202339119 A TW 202339119A
Authority
TW
Taiwan
Prior art keywords
layer
metal
source
metal layer
semiconductor material
Prior art date
Application number
TW112104022A
Other languages
English (en)
Inventor
詹舜翔
周昂昇
倪懿池
吳志毅
Original Assignee
台灣積體電路製造股份有限公司
國立臺灣大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司, 國立臺灣大學 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202339119A publication Critical patent/TW202339119A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02568—Chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一種方法包括在基板上方形成2-D半導體材料層；在2-D半導體材料層的源極/汲極區上方形成源極/汲極觸點；及在2-D半導體材料層的通道區上方形成閘極結構。形成源極/汲極觸點包括執行第一沉積製程以在2-D半導體材料層上方沉積第一金屬層；及在第一沉積製程完成之後，執行第二沉積製程以在第一金屬層上方沉積第二金屬層，其中第二金屬層具有比第一金屬層更高的熔點。

Description

記憶體裝置及其形成方法
無。
半導體積體電路(integrated circuit，IC)行業已經歷快速增長。積體電路材料及設計的技術進步已產生一代又一代的積體電路。與前一代相比，每一代都有更小更複雜的電路。然而，這些進步會增加積體電路加工及製造的複雜性。在積體電路的發展過程中，功能密度（即，每一晶片面積的互連裝置數目）通常有所增加，而幾何尺寸（即，可使用製造製程產生的最小組件（或接線））有所減少。這種縮小規模的過程通常通過提高生產效率及降低相關成本來提供益處。然而，由於特徵尺寸繼續減小，製造製程繼續變得更加困難。因此，以越來越小的尺寸形成可靠的半導體裝置係一挑戰。
無。
以下揭示內容提供用於實施所提供標的物的不同特徵的許多不同實施例、或實例。下文描述組件及配置的特定實例以簡化本揭露。當然，這些僅為實例且非意欲為限制性的。舉例而言，在以下描述中第一特徵於第二特徵上方或上的形成可包括第一特徵與第二特徵直接接觸地形成的實施例，且亦可包括額外特徵可形成於第一特徵與第二特徵之間使得第一特徵與第二特徵可不直接接觸的實施例。此外，本揭露在各種實例中可重複參考數字及/或字母。此重複係出於簡單及清楚之目的，且本身且不指明所論述之各種實施例及/或組態之間的關係。
此外，為便於描述，在本文中可使用空間相對術語，諸如「在……下方」、「在……之下」、「下部」、「在……之上」、「上部」及類似者，來描述諸圖中圖示之一個元件或特徵與另一（多個）元件或特徵之關係。空間相對術語意欲涵蓋除了諸圖中所描繪的定向以外的裝置在使用或操作時的不同定向。器件可另外定向（旋轉90度或處於其他定向），且本文中所使用之空間相對描述符可類似地加以相應解釋。
第1A圖至第8圖圖示根據本揭露的一些實施例的製造半導體裝置的各個階段的方法。
參考第1A圖。所示係一基板100。在一些實施例中，基板100可用於為後續步驟中形成的特徵或結構提供機械及/或結構支撐。這些特徵或結構可係半導體裝置（例如，電晶體或記憶體裝置）的部件或部分，其可形成於基板100上或上方。
通常，第1A圖中所示的基板100可包括體半導體基板或絕緣體上矽(silicon-on-insulator，SOI)基板。SOI基板包括在作為SOI基板的活性層的薄半導體層之下的絕緣體層。活性層半導體及體半導體通常包括結晶半導體材料矽，但可包括一或多個其他半導體材料，諸如鍺、矽鍺合金、化合物半導體（例如，GaAs、AlAs、InAs、GaN、AlN、及類似物）、或其合金（例如，Ga xAl 1-xAs、Ga xAl 1-xN、In xGa 1-xAs及類似物）、氧化物半導體（例如，ZnO、SnO 2、TiO 2、Ga 2O 3、及類似物）或其組合物。半導體材料可經摻雜或無摻雜。可使用的其他基板包括多層基板、梯度基板、或混合取向基板。在一些其他實施例中，基板100可包括藍寶石（例如，結晶Al 2O 3），例如，藍寶石的大粒或單晶層或藍寶石塗佈層。作為另一實例，基板100可係藍寶石基板，例如，透明藍寶石基板，作為實例，包含α-Al 2O 3。鍺等其他元素半導體亦可用於基板100。
在基板100上方形成介電層105。在一些實施例中，介電層105可由氧化矽、氧氮化矽、氧化鋁、其組合物、或另一適合材料製成。在一些實施例中，根據一些實施例，介電層105包括高介電常數材料（高k材料）。根據一些實施例，高k材料包括金屬氧化物、金屬氮化物、金屬矽酸鹽、過渡金屬氧化物、過渡金屬氮化物、過渡金屬矽酸鹽、金屬氧氮化物、氧化鋁、二氧化鉿-氧化鋁(HfO 2-Al 2O)合金、另一適合材料、或其組合物。根據一些實施例，高k材料包括氧化鉿(HfO 2)、氧化鉿矽(HfSiO)、氧氮化鉿矽(HfSiON)、氧化鉿鉭(HfTaO)、氧化鉿鈦(HfTiO)、氧化鉿鋯(HfZrO)、或其組合物。在一些實施例中，介電層105可藉由適合的沉積製程形成，諸如CVD、PVD、ALD、或類似者。在一些實施例中，介電層105具有約10 nm至約100 nm範圍內的厚度。
在基板100上方形成2-D材料層110。在一些實施例中，2-D材料層110與介電層105的頂表面直接接觸。如本文所用，與固態材料領域內的公認定義一致，「2-D材料」可指由單層原子組成的晶體材料。如本領域廣泛接受的，「2-D材料」亦可稱為「單層」材料。在本揭露中，除非另有明確指出，否則「2-D材料」與「單層」材料可互換使用而沒有含義上的區別。2-D材料層110可係適合厚度的2-D材料。在一些實施例中，2-D材料在其單層結構中之各者中包括單層原子，因此2-D材料的厚度指2-D材料的單層數目，其可係一個單層或多個單層。2-D材料的兩個相鄰單層之間的耦合包括凡得瓦力，其弱於單個單層內原子之間/中的化學鍵。
在一些實施例中，2-D材料層110可係2-D半導體（或半導體）材料，其通常為幾層厚，並作為具有弱層間凡得瓦吸引力的強結合層的堆疊存在，允許該些層經機械或化學剝落成單獨原子薄層。2-D半導體材料有希望成為電晶體的通道、源極、及汲極材料的候選材料。2-D半導體材料的實例包括過渡金屬二硫化物(TMD)、石墨烯、分層III–VI硫族化合物、石墨烯、六面氮化硼(h-BN)、黑磷、或類似物。在一些實施例中，2-D半導體可包括一或多個層，且可具有約0.5~100 nm範圍內的厚度。少數層2D半導體的一個有利特徵係高電子遷移率值。在一些實施例中，2-D材料層110將用作通道層，因此2-D材料層110亦可稱為2-D材料通道層。
第1B圖圖示根據本揭露的一些實施例的過渡金屬二硫化物化合物（例如，2-D材料層110）的分子圖。一分子厚TMD材料層包括過渡金屬原子1002及硫化物原子1004。過渡金屬原子1002可在一分子厚TMD材料層的中間區域中形成層，硫化物原子1004可在過渡金屬原子1002中間層上方形成第一層，並下伏過渡金屬原子1002中間層形成第二層。過渡金屬原子1002可係W原子或Mo原子，而硫族原子1004可係S原子、Se原子、或Te原子。在整個描述中，包括一層過渡金屬原子1002與兩層硫族原子1004的組合的所示交叉鍵合層稱為TMD單層。類似於石墨烯，過渡金屬二硫化物材料一般以平面單層排列。亦類似於石墨烯，過渡金屬二硫化物材料表現出高導電性及高載流子遷移率。
在2-D材料層110由TMD單層構成的一些實施例中，TMD單層可包括二硫化鉬(MoS 2)、二硫化鎢(WS 2)、二硒化鎢(WSe 2)、或類似物。在一些實施例中，可使用適合的方法在2-D材料層110上方形成MoS 2及WS 2。舉例而言，MoS 2及WS 2可藉由微機械剝落並在2-D材料層110上方耦合形成，或藉由在2-D材料層110上方對預沉積鉬(Mo)膜或鎢(W)膜進行硫化形成。在替代實施例中，WSe 2可藉由微機械剝離並在2-D材料層110上方耦合形成，或藉由使用熱裂Se分子在2-D材料層110上方對預沉積鎢(W)膜進行硒化來形成。
在一些實施例中，2-D材料層110的形成亦包括處理2-D材料層110以獲得2-D材料層110的預期電子性質。處理製程包括減薄（即，減小2-D材料層110的厚度）、摻雜、或應變，以使2-D材料層110表現出某些半導體性質，例如，包括直接帶隙。
參考第2圖。在2-D材料層110上方形成遮罩層115以用於圖案化，如將在第3圖中討論的。在一些實施例中，遮罩層115係光阻劑。光阻劑可係本領域中使用的適合材料，諸如聚(甲基丙烯酸甲酯)(PMMA)、聚(甲基戊二醯亞胺)(PMGI)、酚醛樹脂(DNQ/酚醛清漆)、SU-8，並可係正型或負型光阻劑。遮罩層115的材料可作為液體施加，且通常經旋裝塗佈以確保厚度的均勻性。
參考第3圖。遮罩層115經圖案化，以便在遮罩層115中形成曝光2-D材料層110的頂表面的開口O1。在一些實施例中，可使用光學微影術圖案化製程來圖案化遮罩層115。光學微影術圖案化製程可包括光阻劑塗佈、軟烘烤、遮罩對準、曝光、曝光後烘烤、顯影光阻劑、沖洗、乾燥（例如，硬烘烤）、其他適合製程、及/或其組合。
參考第4A圖及第4B圖，其中第4B圖係根據本揭露的一些實施例的沉積腔室。執行第一沉積製程以在第3圖的結構上方形成第一金屬層120。更詳細地，第一金屬層120形成於遮罩層115的開口O1中，並與2-D材料層110的頂表面接觸。第一金屬層120亦可形成於遮罩層115的頂表面上方。此處，遮罩層115或2-D材料層110的「頂表面」可係遮罩層115或2-D材料層110的遠離於基板100的表面。
第一沉積製程可使用電子槍蒸發沉積腔室形成，如第4B圖中所述。舉例而言，可將第3圖的結構設置於其上的晶圓移入電子槍蒸發沉積腔室中。接著，將該結構翻轉並固定於電子槍蒸發沉積腔室中。經蒸發第一金屬120E產生於電子槍蒸發沉積腔室中，並在第3圖的結構上方冷凝以形成第一金屬層120。
經蒸發第一金屬120E及第一金屬層120可由包括低熔點的金屬製成，諸如錫(Sn)、鉍(Bi)、銦(In)、或其他適合的金屬。在一些實施例中，第一金屬層120可在高真空下以約0.5Å/秒至約1.0Å/秒範圍內的沉積速度沉積。舉例而言，在第一金屬層120的沉積期間，電子槍蒸發沉積腔室的壓力可保持低於1x10 -6托，諸如1x10 -7托。在一些實施例中，第一金屬層120具有約15 nm至約25 nm範圍內的厚度，諸如在一些實施例中為20 nm。此處，包括「低熔點」的金屬可指具有低於後工序(back-end-of-line，BEOL)熱預算的熔點（諸如約450℃）的金屬。在一些實施例中，低熔點金屬的熔點可在約100℃至約300℃的範圍內。
第4B圖係根據本揭露的一些實施例的電子槍蒸發沉積腔室的實例。電子槍蒸發沉積腔室包括基板保持器1120。在一些實施例中，基板保持器1120具有圓頂形狀，因此亦可稱為基板圓頂。基板保持器1120包括複數個槽1122，其中設置晶圓。舉例而言，包括第3圖的結構的晶圓可經翻轉並設置於基板保持器1120的槽1122中之一者中。
電子槍蒸發沉積腔室進一步包括填充有金屬源1132的坩堝1130及電子源1138（或電子槍）。在一些實施例中，電子源1138使用燈絲在真空腔室內發射自由電子。這些自由電子由磁場導引進入含有金屬源1132的坩堝1130中。與自由電子相關聯的能量由金屬源1132的固體前驅物吸收，產生溫度快速上升的衝擊區。結果，金屬源1132的一部分經液化或昇華，釋放蒸汽進入電子槍蒸發沉積腔室中。快門1135可打開以允許金屬源1132的至少一部分蒸發至蒸發室中，金屬源1132的蒸發顆粒可在晶圓上冷凝以在晶圓上方產生薄膜。
電子槍蒸發沉積腔室進一步包括加熱器1140。在一些實施例中，加熱器1140係加熱構件，用於將基板保持器1120的槽1122中的晶圓加熱至適當的溫度，以改善諸如待氣相沉積於基板保持器1120的槽1122中的晶圓上的薄膜的黏附性的性質。電子槍蒸發沉積腔室進一步包括晶體型薄膜厚度計1145。在一些實施例中，晶體型膜厚計1145用於判定在晶圓上方形成的薄膜的膜薄厚度是否達到預定的所需薄膜厚度。電子槍蒸發沉積腔室進一步包括真空泵1150。在一些實施例中，真空泵1150可在電子槍蒸發沉積腔室中產生真空環境，真空環境允許蒸發顆粒直接行進至沉積靶材，諸如設置於基板保持器1120的槽1122中的晶圓。
參考第5圖。在完成第4A圖的第一沉積製程之後，執行第二沉積製程以在第4A圖的結構上方形成第二金屬層130。更詳細地，第二金屬層130形成於遮罩層115的開口O1中。第二金屬層130亦可形成於遮罩層115的頂表面上方。
類似於第一沉積製程，第二沉積製程亦可使用第4B圖中所述的電子槍蒸發沉積腔室形成。舉例而言，可將晶圓（第4A圖中所示結構的設置處）移入電子槍蒸發沉積腔室中。接著，將該結構翻轉並固定於電子槍蒸發沉積腔室中。經蒸發第二金屬130E在電子槍蒸發沉積腔室中產生，並在第4A圖的結構上方冷凝以形成第二金屬層130。第一沉積製程與第二沉積製程之間的區別在於金屬源（例如，第4B圖的金屬源1132）的材料不同。
經蒸發第二金屬130E及第二金屬層130可由包括高熔點的金屬製成，諸如金(Au)、鉑(Pt)、鈀(Pd)、或其他適合的金屬。在一些實施例中，可在高真空下以約1.0Å/秒至約2.0Å/秒範圍內的沉積速度沉積第二金屬層130。舉例而言，在第一金屬層120的沉積期間，電子槍蒸發沉積腔室的壓力可保持低於1x10 -6托，諸如1x10 -7托。在一些實施例中，第二金屬層130具有約15 nm至約25 nm範圍內的厚度，諸如在一些實施例中為20 nm。此處，包括「高熔點」的金屬可指具有高於後工序(back-end-of-line，BEOL)熱預算的熔點（諸如約450℃）的金屬。在一些實施例中，高熔點金屬的熔點可在約1000℃至約1700℃的範圍內。
在一些實施例中，經蒸發第一金屬120E及第一金屬層120的材料（見第4A圖）具有低於經蒸發第二金屬130E及第二金屬層130的材料的熔點。因此，將第二金屬層130的材料自固相改變為氣相（例如，經蒸發第二金屬130E）比將第一金屬層120的材料自固相改變為氣相（例如，經蒸發第一金屬120E）需要更高的溫度。因此，在第5圖的第二沉積製程期間，高溫第二金屬層130將「重新熔化」第4A圖的第一金屬層120，並將第一金屬層120自固相改變為液相（或氣相）。舉例而言，如第5圖中所示，將固體第一金屬層120重新熔化為經熔化第一金屬層122M。
如上所述，第二金屬層130具有高於第一金屬層120（見第4A圖）的熔點。因此，當溫度降低時，在第一金屬層120的材料改變為固相之前，第二金屬層130的材料將改變為固相。如第5圖中所示，在第二沉積製程期間，可形成固體第二金屬層130，而經熔化第一金屬層122M可仍處於液相（或氣相），使得液相第一金屬122在固相第二金屬130上係可流動的。因此，在經熔化第一金屬層122M由於冷卻而變成固相之後，經熔化第一金屬層122M將共形地塗佈於第二金屬層130的表面上。更詳細地，在第5圖的橫截面圖中，經熔化第一金屬層122M塗佈於第二金屬層130的頂表面、相對側壁、及底表面上。換言之，在第5圖的橫截面圖中，經熔化第一金屬層122M塗佈於第二金屬層130的至少四個側面上。因此，經熔化第一金屬層122M可將第二金屬層130與遮罩層115的側壁分離開。在一些實施例中，第一金屬層122具有小於第一金屬層120（參見第4A圖）厚度的厚度，這係因為第一金屬層120經重新熔化並塗佈於第二金屬層130的更大表面上。
參考第6圖。在第5圖的第二沉積完成之後，形成第二金屬層130及第一金屬層122。更詳細地，當溫度降低時，第5圖的經熔化第一金屬層122M成為固體第一金屬層122。亦即，在第4A圖至第6圖中所述的製程期間，第一金屬層120首先透過第一沉積製程沉積於基板上方。接著透過第二沉積製程在基板上方沉積第二金屬層130，而第一金屬層120在第二沉積製程期間經重新熔化，並成為經熔化第一金屬層122M。經熔化第一金屬層122M隨後成為固相第一金屬層122。
參考第7A圖及第7B圖，其中第7B圖係第7A圖的示意圖。遮罩層115經移除。在遮罩層115為光阻劑的一些實施例中，可藉由剝離製程移除遮罩層115。第一金屬層122及第二金屬層130在遮罩層115的頂表面上方的部分與遮罩層115一起移除，同時將第一金屬層122及第二金屬層130的部分留在遮罩層115的開口O1中，保持在2-D材料層110上方。在移除遮罩層115之後，形成金屬結構140。更詳細地，金屬結構140中之各者包括第一金屬層122及第二金屬層130的剩餘部分。在一些實施例中，金屬結構140可形成於2-D材料層110的源極/汲極部分上方，並將在最終電晶體裝置中用作源極/汲極觸點，因此金屬結構140亦可稱為源極/汲極觸點140或源極/汲極導電觸點140。
自另一角度來看，金屬結構140中之各者具有內部部分142及包覆內部部分142的外部部分144。亦即，外部部分144覆蓋內部部分142的頂表面、相對側壁及底表面。在一些實施例中，金屬結構140中之各者係第一金屬與第二金屬的混合物。舉例而言，第一金屬係第一金屬層122的材料，其包括低熔點金屬，諸如錫(Sn)、鉍(Bi)、銦(In)、或其他適合的金屬。第二金屬係第二金屬層130的材料，其包括高熔點金屬，諸如金(Au)、鉑(Pt)、鈀(Pd)、或其他適合的金屬。在一些實施例中，外部部分144中第一金屬的原子濃度大於外部部分144中第二金屬的原子濃度。此外，內部部分142中第一金屬的原子濃度低於內部部分142中第二金屬的原子濃度。換言之，外部部分144中第一金屬的原子濃度大於內部部分142中第一金屬的原子濃度。此外，外部部分144中第二金屬的原子濃度低於內部部分142中第二金屬的原子濃度。然而，自另一角度來看，沿著各個金屬結構140的頂表面、側壁及底表面，第一金屬的原子濃度高於第二金屬的原子濃度。此外，第一金屬在金屬結構140中之各者的中間部分處的原子濃度低於第二金屬在金屬結構140中之各者的中間部分處的原子濃度。
第7B圖係第7A圖的示意圖。在第7B圖中，圖示四個金屬結構140。在一些實施例中，金屬結構140中之各者可自2-D材料層110的頂表面延伸至介電層105的頂表面。
參考第8圖。閘極結構150形成於基板100上方，並覆蓋2-D材料層110的通道部分。在一些實施例中，閘極結構150包括閘極介電層152及閘極介電層152上方的閘電極154。在一些實施例中，2-D材料層110、閘極結構150、及源極/汲極觸點140可共同用作電晶體。
更詳細地，閘極介電層152形成為與2-D材料層110接觸並覆蓋2-D材料層110的通道區。此外，閘極介電層152與金屬結構140的第一金屬層122的側壁接觸。在一些實施例中，因為第二金屬層130由第一金屬層122包覆，所以第二金屬層130與閘極結構150的閘極介電層152分離。
閘極介電層152包括氧化矽、氧氮化矽、其組合、或另一適合材料。在一些實施例中，根據一些實施例，閘極介電層152包括高介電常數材料（高k材料）。根據一些實施例，高k材料包括金屬氧化物、金屬氮化物、金屬矽酸鹽、過渡金屬氧化物、過渡金屬氮化物、過渡金屬矽酸鹽、金屬氧氮化物、氧化鋁、二氧化鉿-氧化鋁(HfO 2-Al 2O 3)合金、另一適合材料、或其組合物。根據一些實施例，高k材料包括氧化鉿(HfO 2)、氧化鉿矽(HfSiO)、氧氮化鉿矽(HfSiON)、氧化鉿鉭(HfTaO)、氧化鉿鈦(HfTiO)、氧化鉿鋯(HfZrO)、或其組合物。使用化學氣相沉積製程或另一適合製程形成閘極介電層152。
閘電極154可由適合的導電材料形成，包括多晶矽及金屬，包括一或多層的鋁、銅、鈦、鉭、鎢、鈷、鉬、鎳、錳、銀、鈀、錸、銥、釕、鉑、鋯、氮化鉭、矽化鎳、矽化鈷、TiN、WN、TiAl、TiAlN、TaCN、TaC、TaSiN、金屬合金、其他適合材料、及/或其組合物。閘電極154可由一或多個沉積製程形成，諸如化學氣相沉積(chemical vapor deposition，CVD)、原子層沉積(atomic layer deposition，ALD)、物理氣相沉積(physical vapor deposition，PVD)（濺射）、電鍍、及/或其他適合的方法，接著係一或多個蝕刻製程，以圖案化閘電極154的沉積材料。
在省略第一沉積製程的一些實施例中，即，僅沉積第二金屬層（例如，第二金屬層130），具有更高熔點的第二金屬層可對下伏2-D材料層（例如，2-D材料層110）造成熱損傷，並將導致更高的接觸電阻。在僅沉積第二金屬層的一些實施例中，額外的冷卻系統設置於晶圓的背側上，以防止來自具有高溫的第二金屬層的熱損傷。然而，這亦將導致第二金屬層結晶度差，因此將導致裝置性能差。
另一方面，在省略第二沉積製程的一些實施例中，即，僅沉積第一金屬層（例如，第一金屬層120），儘管第一金屬層可能不會對下伏結構造成熱損傷，但在形成第一金屬層期間可誘發群集效應，因此，第一金屬層不能很好地黏附於基板上方及2-D材料層上方。
在本揭露的一些實施例中，提供一種形成源極/汲極觸點的方法，其中執行第一沉積製程以沉積第一金屬層（例如，第一金屬層120），接著執行第二沉積製程，以沉積第二金屬層（例如，第二金屬層130）,第二金屬層具有比第一金屬層更高的熔點。因此，在第二沉積製程期間，第二金屬層可重新熔化第一金屬層，並使經熔化第一金屬層（例如，經熔化第一金屬層122M）塗佈於第二金屬層的表面上。經熔化第一金屬層可充當緩衝層，以防止第二金屬層造成熱損傷。此外，所得源極/汲極觸點（例如，源極/汲極觸點140）可包括更佳的結晶度及黏附性，這進而將降低接觸電阻。此外，可在不使用額外冷卻系統的情況下形成源極/汲極觸點。因此，可提高裝置性能。
第9圖係根據本揭露的一些實施例的半導體裝置的實驗結果。具體而言，第9圖的實驗結果自第8圖的半導體裝置獲得，其中第8圖的2-D材料層110由MoS 2製成，源極/汲極觸點140的第一金屬層122由Sn製成，而源極/汲極觸點140的第二金屬層130由Au製成。結果顯示，當汲極電壓V DS為約1V時，裝置的導通電流I on可高達約480μA/μm，優於僅包括第一金屬層122或僅包括第二金屬層130的樣品。
第10圖係根據本揭露的一些實施例的半導體裝置的實驗結果。具體而言，第10圖的實驗結果自第8圖的半導體裝置獲得，其中第8圖的2-D材料層110由MoS 2製成，源極/汲極觸點140的第一金屬層122由Sn製成，而源極/汲極觸點140的第二金屬層130由Au製成。結果顯示，當通道長度約為35nm時，所揭示源極/汲極觸點140的接觸電阻降至約0.84kΩ∙μm，載流子密度約為1x10 13cm -2，且無需有意摻雜2-D材料層110。相比之下，若源極/汲極觸點由鎳（高熔點）製成，則當通道長度約為35nm時，源極/汲極觸點的接觸電阻約為3.3 kΩ∙μm。
第11圖係根據本揭露的一些實施例的半導體裝置的實驗結果。具體而言，第11圖的實驗結果自第8圖的半導體裝置獲得，其中第8圖的2-D材料層110由MoS 2製成，源極/汲極觸點140的第一金屬層122由Sn製成，而源極/汲極觸點140的第二金屬層130由Au製成。結果顯示，在不同溫度（例如，150K及300K）下，當閘極電壓自0增加至30V時，汲極電流呈線性。高電流線性意謂2-D材料層110與第一金屬層122之間的介面（例如，Sn-MoS 2介面）具有可忽略的肖特基能障高度，因此介面處的接觸電阻低。
第12圖係根據本揭露的一些實施例的半導體裝置的實驗結果。具體而言，第12圖的實驗結果自第8圖的半導體裝置獲得，其中第8圖的2-D材料層110由MoS 2製成，源極/汲極觸點140的第一金屬層122由Sn製成，而源極/汲極觸點140的第二金屬層130由Au製成。結果顯示，所揭示源極/汲極觸點140的電性質在低溫（例如室溫；RT）下得到改善。然而，若源極/汲極觸點由Ni（高熔點）製成，則其電性質在低溫（例如，室溫；RT）下會惡化。這係因為當源極/汲極觸點140包括Sn及Au時，源極/汲極觸點140的接觸電阻低，且總體阻抗以通道為主。因此，當溫度降低時，由於低溫下聲子間碰撞減少，故裝置的遷移率將增加，且因此電流將增加。然而，對於Ni源極/汲極觸點，接觸電阻很高，且因此整體阻抗以觸點為主。由於Ni源極/汲極觸點中的載流子係藉由熱發射傳導的，故電流在低溫下將降低，並將導致高總電阻。
第13圖至第40圖圖示根據本揭露的一些實施例的製造半導體裝置的各個階段的方法。
參考第13圖。所示係一基板200。基板200可類似於第1A圖至第8圖所述的基板100。基板200可經摻雜。舉例而言，基板200可摻雜有p型雜質，因此基板200可稱為p型基板200。
在基板200上方形成光阻劑層205。光阻劑層205可係本領域中使用的適合材料，諸如聚(甲基丙烯酸甲酯)(PMMA)、聚(戊二醯亞胺)(PMGI)、酚醛樹脂（DNQ/酚醛清漆）、SU-8，並可係正型或負型光阻劑。
參考第14圖。使用遮罩MA1對光阻劑層205執行曝光製程。在一些實施例中，光阻劑層205的部分經由遮罩MA1曝光。
參考第15圖。在曝光製程期間經曝光的光阻劑層205的部分經由顯影製程移除。在光阻劑層205的部分經移除之後，基板200的頂表面的部分由光阻劑層205曝光。
參考第16圖。藉由使用經圖案化光阻劑層205作為蝕刻遮罩，對基板200執行蝕刻製程。結果，在基板200中形成溝槽T1。在一些實施例中，基板200可包括第一突出部分200A及第二突出部分200B，其中第一突出部分200A與第二突出部分200B由溝槽T1分離開。
參考第17圖。移除光阻劑層205。在一些實施例中，光阻劑層205可藉由剝離製程移除。
參考第18圖。在基板200的第一突出部分200A及第二突出部分200B上方形成經圖案化遮罩層208。在一些實施例中，經圖案化遮罩層208可係光阻劑或可係硬遮罩，並可使用適合的光學微影術製程經圖案化。
參考第19圖。淺溝槽隔離(shallow trenches isolation，STI)結構210形成於基板200的溝槽T1中。在形成STI結構210之後，移除經圖案化遮罩層208，使得STI結構210自基板200的第一突出部分200A及第二突出部分200B的頂表面突出。在一些實施例中，STI結構210可由氧化物製成，諸如氧化矽(SiO 2)。
參考第20圖。介電層215分別形成於基板200的第一突出部分200A及第二突出部分200B上方。在一些實施例中，介電層215可由氮化物，諸如氮化矽(Si 3N 4)製成。
參考第21圖。形成經圖案化遮罩217，覆蓋基板200的突出部分200A，同時曝光基板200的突出部分200B。隨後，在基板200的突出部分200B上方形成2-D材料層220。2-D材料層220可藉由與第1A圖至第8圖中所述用於形成2-D材料層110的類似方法形成。
參考第22圖。在形成2-D材料層220之後，移除經圖案化遮罩217，並形成覆蓋2-D材料層220的經圖案化遮罩218，同時曝光基板200的突出部分200A。隨後，在基板200的突出部分200A上方形成2-D材料層222。2-D材料層222可藉由與第1A圖至第8圖中所述用於形成2-D材料層110的類似方法形成。在一些實施例中，2-D材料層220及222由不同的2-D材料製成。舉例而言，2-D材料層222由WS 2製成，而2-D材料層220由MoS 2製成。在一些實施例中，由WS 2製成的2-D材料層222可用於P型裝置，諸如P-FET，而由MoS 2製成的2-D材料層220可用於N型裝置，諸如N-FET。在一些實施例中，可對由WS 2製成的2-D材料層222執行處理製程，以使2-D材料層222表現出與2-D材料層220不同的導電性。處理製程包括減薄（即，減小2-D材料層222的厚度）、摻雜、或應變。
參考第23圖。在形成2-D材料層222之後，移除經圖案化遮罩218。參考第24圖。光阻劑層225形成於基板200上方，並覆蓋基板200的突出部分200A及200B。
參考第25圖。光阻劑層225經圖案化以形成開口O2，開口O2曝光2-D材料層220及222的部分。更詳細地，開口O2可分別曝光2-D材料層220及222的源極/汲極區。
參考第26圖。源極/汲極觸點230形成於光阻劑層225的開口O2中，並分別與2-D材料層220及222的源極/汲極區接觸。更詳細地，源極/汲極觸點230中之各者包括第一金屬層232及第二金屬層234。源極/汲極觸點230、第一金屬層232、及第二金屬層234可類似於第1A圖至第8圖中所述的源極/汲極觸點140、第一金屬層122、及第二金屬層130，其形成方法可類似於第1A圖至第8圖中所述的製程。
舉例而言，執行第一沉積製程以沉積第一金屬層232，接著執行第二沉積製程以沉積具有高於第一金屬層232的熔點的第二金屬層234。在第二沉積製程期間，具有高沉積溫度的第二金屬層234可重新熔化第一金屬層232，並使經熔化第一金屬層232塗佈於第二金屬層234的表面上。在形成源極/汲極觸點230之後，藉由適合的製程（諸如剝離製程）移除光阻劑層225。在一些實施例中，源極/汲極觸點230可包括約30nm至約60nm範圍內的厚度。
參考第27圖。閘極介電層235分別形成於2-D材料層220及222的經曝光部分上方。更詳細地，閘極介電層235可分別與2-D材料層220及222的通道區接觸，並可分別與源極/汲極觸點230的側壁接觸。在一些實施例中，閘極介電層235可類似於第1A圖至第8圖中所述的閘極介電層152。閘極介電層235可藉由適合的沉積製程形成，並可使用適合的光學微影術製程來圖案化。在一些實施例中，閘極介電層235具有約10nm至約100nm範圍內的厚度。
功函數金屬層236、閘電極237、及硬遮罩238分別形成於閘極介電層235上方。在一些實施例中，功函數金屬層236、閘電極237、及硬遮罩238可藉由例如在基板200上方順序沉積功函數金屬層236、閘電極237、及硬遮罩238的材料，並圖案化這些材料來形成功函數金屬層236、閘電極237、及硬遮罩238。
在一些實施例中，各個閘極介電層235以及上覆功函數金屬層236及閘電極237可統稱為閘極結構240。因此，在基板200的突出部分200A上方形成一個閘極結構240，並在基板200的突出部分200B上方形成一個閘極結構240。基板200的突出部分200A上方的2-D材料層220、閘極結構240、及源極/汲極觸點230可共同形成第一電晶體。在2-D材料層220由MoS 2製成的一些實施例中，第一電晶體可係N型電晶體，諸如N-FET。基板200的突出部分200B上方的2-D材料層222、閘極結構240、及源極/汲極觸點230可共同形成第二電晶體。在2D材料層222由WS 2製成的一些實施例中，第一電晶體可係P型電晶體，諸如P-FET。
在一些實施例中，功函數金屬層236分別形成於閘極介電層235上。在一些實施例中，功函數金屬層236可包括n型功函數層、p型功函數層、或其組合，以獲得所需功函數值。例示性p型功函數金屬包括TiN、TaN、Ru、Mo、Al、WN、ZrSi 2、MoSi 2、TaSi 2、NiSi 2、其他適合的p型功函數材料、或其組合物。例示性n型功函數金屬包括Ti、Ag、TaAl、TaAlC、TiAlN、TaC、TaCN、TaSiN、Mn、Zr、其他適合的n型功函數材料、或其組合物。在一些實施例中，閘電極237可包括鎢(W)。在一些其他實施例中，閘電極237包括鋁(Al)、銅(Cu)或其他適合的導電材料。在一些實施例中，硬遮罩238可係氧化物。
複數個閘極間隔物239設置於閘極結構240的相對側上。在一些實施例中，閘極間隔物239可包括SiO 2、Si 3N 4、SiO xN y、SiC、SiCN薄膜、SiOC、SiOCN薄膜、及/或其組合物。
接觸蝕刻終止層(contact etch stop layer，CESL) 245設置於STI結構210上方及硬遮罩238上方。層間介電(interlayer dielectric，ILD)層246設置於CESL 245上方，並側向圍繞閘極結構240。在一些實施例中，CESL 245包括氮化矽、氧氮化矽或其他適合的材料。可使用例如電漿增強CVD、低壓CVD、ALD或其他適合的技術來形成CESL 245。在一些實施例中，ILD層246可包括氧化矽、氮化矽、氧氮化矽、四乙氧基矽烷(TEOS)、磷矽玻璃(PSG)、硼磷矽玻璃(BPSG)、低k介電材料、及/或其他適合的介電材料。低k介電材料的實例包括但不限於氟化矽玻璃(FSG)、碳摻雜氧化矽、非晶態氟化碳、帕利烯、雙苯并環丁烯(BCB)、或聚醯亞胺。ILD層246可使用例如CVD、ALD、旋裝玻璃(SOG)或其他適合的技術形成。
導電特徵250形成於ILD層246中，並與源極/汲極觸點230接觸。在一些實施例中，各個導電特徵250包括襯裡252及插座254。襯裡252在插座254與下伏源極/汲極觸點230之間。在一些實施例中，襯裡252有助於插座254的沉積，並有助於減少插座254材料穿過閘極間隔物239的擴散。在一些實施例中，襯裡252包括鈦(Ti)、氮化鈦(TiN)、鉭(Ta)、氮化鉭(TaN)、或其他適合的材料。插座254包括導電材料，諸如鎢(W)、銅(Cu)、鋁(Al)、釕(Ru)、鈷(Co)、鉬(Mo)、鎳(Ni)、或其他適合的導電材料。
參考第28圖。在ILD層246及導電特徵250上方形成蝕刻終止層(etch stop layer，ESL) 260。參考第29圖。金屬間介電(inter-metal dielectric，IMD)層265設置於ESL 260上方。ESL 260的材料及形成方法類似於CESL 245的材料及形成方法。此外，IMD層265的材料及形成方法類似於ILD層246的材料及形成方法。
參考第30圖。ESL 260及IMD層265經圖案化以形成開口O3。接著，在開口O3中形成襯裡270及金屬種晶層275。在一些實施例中，襯裡270包括鈦(Ti)、氮化鈦(TiN)、鉭(Ta)、氮化鉭(TaN)、或其他適合的材料。金屬種晶層275可係銅(Cu)、鈷(Co)、鑷(Ni)、鐵(Fe)、或適合的導電材料。
參考第31圖。石墨烯層280沉積於金屬種晶層275上方。石墨烯層280可藉由磊晶石墨烯生長形成。在一些實施例中，碳化矽介電質用作種晶層，以促進石墨烯在基板200上的磊晶生長。在一些實施例中，用於形成石墨烯層的另一例示性技術係直接在基板200上利用CVD（化學氣相沉積）。在一些其他實施例中，石墨烯層可形成於背襯材料（諸如膠帶）上，背襯材料可黏附至基板200。接著，可移除背襯材料，同時將石墨烯層留在基板200上。在一些其他實施例中，石墨烯係藉由金屬薄膜與碳化矽反應以形成金屬碳化物而形成的。金屬碳化物經退火以自剩餘的碳產生金屬矽化物及石墨烯。在其他例示性實施例中，使用氧化石墨烯水溶液沉積石墨烯層。
參考第32圖。填充金屬290沉積於石墨烯層280上方並填充開口O3。在一些實施例中，填充金屬290的材料可類似於金屬種晶層275。在一些實施例中，填充金屬290可藉由例如PVD、CVD、ALD、電鍍、或適合製程形成。在一些實施例中，可在形成填充金屬290之後執行退火製程。
參考第33圖。執行化學機械研磨(mechanical polishing，CMP)製程以移除填充金屬290、石墨烯層280、金屬種晶層275、及襯裡270的多餘材料，直至IMD層265經曝光。在一些實施例中，剩餘填充金屬290、石墨烯層280、金屬種晶層275、及襯裡270在後工序(back-end-of-line，BEOL)製程期間可稱為金屬-1 (M1)層。
參考第34圖。複數個石墨烯層295沉積於剩餘填充金屬290、石墨烯層280、金屬種晶層275、及襯裡270上。在一些實施例中，石墨烯層295傾向於在石墨烯表面及/或金屬表面上而非介電表面上生長。作為第34圖中的實例，石墨烯層295選擇性地形成於填充金屬290、石墨烯層280、金屬種晶層275、及襯裡270上，且石墨烯層295不形成於IMD層265上。
參考第35圖。在IMD層265上方順序形成ESL 300、IMD層305、ESL 310、及IMD層315。ESL 300及310類似於ESL 260，IMD層305及315類似於IMD層265，因此為簡潔起見，相關細節將不再重複。
參考第36圖。ESL 300、IMD層305、ESL 310及IMD層315經圖案化以形成通孔開口O4。在一些實施例中，通孔開口O4與石墨烯層295對準並經曝光。在一些實施例中，通孔開口O4可藉由例如在IMD層315上方形成經圖案化光阻劑層，接著執行蝕刻製程以移除ESL 300、IMD層305、ESL 310、及IMD層315的部分，且接著移除光阻劑層來形成。
參考第37圖。ESL 310及IMD層315經圖案化以形成溝槽T2，溝槽T2在通孔開口O4之上對準。在一些實施例中，溝槽T2可藉由例如在IMD層315上方形成經圖案化光阻劑層，接著執行蝕刻製程以移除ESL 310、及IMD層315的部分，且接著移除光阻劑層來形成。
參考第38圖。襯裡320、金屬種晶層325、及石墨烯層330順序形成於IMD層315上方以及通孔開口O4及溝槽T2中。襯裡320及金屬種晶層325分別類似於襯裡270及金屬種晶層275，因此為簡潔起見，相關細節將不再重複。石墨烯層330類似於石墨烯層295，因此為簡潔起見，將不重複相關細節。
參考第39圖。填充金屬340沉積於石墨烯層330上方，並填充通孔開口O4及溝槽T2。填充金屬340類似於填充金屬290，因此下文不再重複相關細節。
參考第40圖。執行化學機械研磨(mechanical polishing，CMP)製程以移除填充金屬340、石墨烯層330、金屬種晶層325、及襯裡320的多餘材料，直至IMD層315經曝光。在一些實施例中，剩餘填充金屬340、石墨烯層330、金屬種晶層325、及襯裡320在後工序(back-end-of-line，BEOL)製程期間可稱為金屬-2 (M2)層。
第41A圖至第41E圖圖示根據本揭露的一些實施例的半導體裝置。注意，第41A圖至第41E圖中描述的一些元件可類似於第1A圖至第8圖中描述的元件，因此為簡潔起見，相關細節將不再重複。第41A圖至第41E圖係「頂閘極」半導體裝置的實例，其中源極/汲極觸點與2-D材料通道層的頂表面直接接觸。
參考第41A圖。裝置包括基板400、基板400上方的介電層405、基板400上方的2-D材料通道層410、2-D材料通道層410的源極/汲極區上方的源極/汲極觸點420、及2-D材料通道層410的通道區上方的閘極結構430。
在一些實施例中，源極/汲極觸點420中之各者包括第一金屬層422及第二金屬層424。源極/汲極觸點420、第一金屬層422、及第二金屬層424可類似於第1A圖至第8圖中所述的源極/汲極觸點140、第一金屬層122、及第二金屬層130，且其形成方法可類似於第1A圖至第8圖中所述的製程。
參考第41B圖。閘極結構430包括閘極介電層432及閘極介電層432上方的閘電極434。在一些實施例中，閘極介電層432具有約1nm至約10nm範圍內的厚度。在一些實施例中，閘電極434不與源極/汲極觸點420重疊。
參考第41C圖。閘極結構430包括閘極介電層432及閘極介電層432上方的閘電極435。不同於第41B圖的閘電極434，閘極435與源極/汲極觸點420重疊。
參考第41D圖。第41D圖類似於第41B圖，第41D圖與第41B圖之間的區別在於，在閘極結構430的閘極介電層432與2-D材料通道層410之間設置間隔物450。在一些實施例中，間隔物450具有約0.4 nm至約0.8 nm範圍內的厚度。在一些實施例中，間隔物450可由聚甲基丙烯酸甲酯(PMMA)、聚二甲基矽氧烷(PDMS)、或光阻劑(PR)製成。
參考第41E圖。第41E圖類似於第41C圖，第41E圖與第41C圖之間的區別在於，在閘極結構430的閘極介電層432與2-D材料通道層410之間設置間隔物450。
第42A圖至第42E圖圖示根據本揭露的一些實施例的半導體裝置。注意，第42A圖至第42E圖中所述的一些元件類似於第1A圖至第8圖中所述的元件，因此為簡潔起見，將不再重複相關細節。第42A圖至第42E圖係「頂閘極」半導體裝置的實例，其中源極/汲極觸點與2-D材料通道層的邊緣接觸。
參考第42A圖。裝置包括基板500、基板500上方的介電層505、基板500上方的2-D材料通道層510、與2-D材料通道層510的源極/汲極區接觸的源極/汲極觸點520、及2-D材料通道層510的通道區上方的閘極結構530。在一些實施例中，源極/汲極觸點520經由2-D材料通道層510的邊緣與2-D材料通道層510接觸。
在一些實施例中，源極/汲極觸點520中之各者包括第一金屬層522及第二金屬層524。源極/汲極觸點520、第一金屬層522、及第二金屬層524可類似於第1A圖至第8圖中所述的源極/汲極觸點140、第一金屬層122、及第二金屬層130，其形成方法可類似於第1A圖至第8圖中所述的製程。
參考第42B圖。閘極結構530包括閘極介電層532及閘極介電層532上方的閘電極534。在一些實施例中，閘極介電層532具有約1nm至約10nm範圍內的厚度。在一些實施例中，閘電極734不與源極/汲極觸點520重疊。
參考第42C圖。閘極結構530包括閘極介電層532及閘極介電層532上方的閘電極535。不同於第42B圖的閘電極534，閘電極535與源極/汲極觸點520重疊。
參考第42D圖。第42D圖類似於第42B圖，第42D圖與第42B圖之間的區別在於，在閘極結構530的閘極介電層532與2-D材料通道層510之間設置間隔物550。在一些實施例中，間隔物550具有約0.4 nm至約0.8 nm範圍內的厚度。在一些實施例中，間隔物550可由聚甲基丙烯酸甲酯(PMMA)、聚二甲基矽氧烷(PDMS)、或光阻劑(PR)製成。
參考第42E圖。第42E圖類似於第42C圖，第42E圖與第42C圖之間的區別在於，在閘極結構530的閘極介電層532與2-D材料通道層510之間設置間隔物550。
第43A圖至第43E圖圖示根據本揭露的一些實施例的半導體裝置。注意，第43A圖至第43E圖中所述的一些元件可不同於第1A圖至第8圖中所述的元件，因此為簡潔起見，相關細節將不再重複。第43A圖至第43E圖係「底閘極」半導體裝置的實例，其中源極/汲極觸點與2-D材料通道層的頂表面直接接觸。
參考第43A圖。裝置包括2-D材料通道層610、設置於2-D材料通道層610的頂表面上方的源極/汲極觸點620、及設置於2-D材料通道層610的底表面上的閘極結構630。
在一些實施例中，源極/汲極觸點620中之各者包括第一金屬層622及第二金屬層624。源極/汲極觸點620、第一金屬層622、及第二金屬層624可類似於第1A圖至第8圖中所述的源極/汲極觸點140、第一金屬層122、及第二金屬層130，其形成方法可類似於第1A圖至第8圖中所述的製程。
參考第43B圖。介電層605設置於基板600上方。閘極結構630設置於介電層605上方。2-D材料通道層610設置於閘極結構630上方。源極/汲極觸點620設置於2-D材料通道層610上方。閘極結構630包括閘極介電層632及閘極介電層632之下的閘電極634。在一些實施例中，閘極介電層632具有約1nm至約10nm範圍內的厚度。在一些實施例中，閘電極634不與源極/汲極觸點620重疊。
參考第43C圖。閘極結構630包括閘極介電層632及閘極介電層632之下的閘電極635。不同於第43B圖的閘電極634，閘電極635與源極/汲極觸點620重疊。
參考第43D圖。第43D圖類似於第43B圖，第43D圖與第43B圖之間的區別在於，在2-D材料通道層610上方設置間隔物650。在一些實施例中，間隔物450具有約0.4 nm至約0.8 nm範圍內的厚度。在一些實施例中，間隔物450可由聚甲基丙烯酸甲酯(PMMA)、聚二甲基矽氧烷(PDMS)、或光阻劑(PR)製成。
參考第43E圖。第43E圖類似於第43C圖，第43E圖與第43C圖之間的區別在於，在2-D材料通道層610上方設置間隔物650。
第44A圖至第44E圖圖示根據本揭露的一些實施例的半導體裝置。注意，第44A圖至第44E圖中描述的一些元件可不同於第1A圖至第8圖中描述的元件，因此為簡潔起見，相關細節將不再重複。第44A圖至第44E圖係「底閘極」半導體裝置的實例，其中源極/汲極觸點與2-D材料通道層的邊緣接觸。
參考第44A圖。裝置包括2-D材料通道層710、設置於2-D材料通道層710的相對側上的源極/汲極觸點720、及設置於2-D材料通道層710的底表面上的閘極結構730。在一些實施例中，源極/汲極觸點720經由2-D材料通道層710的邊緣與2-D材料通道層710接觸。
在一些實施例中，源極/汲極觸點720中之各者包括第一金屬層722及第二金屬層724。源極/汲極觸點720、第一金屬層722、及第二金屬層724可類似於第1A圖至第8圖中所述的源極/汲極觸點140、第一金屬層122、及第二金屬層130，且其形成方法可類似於第1A圖至第8圖中所述的製程。
參考第44B圖。介電層705設置於基板700上方。閘極結構730設置於介電層705上方。2-D材料通道層710設置於閘極結構730上方。源極/汲極觸點720設置於2-D材料通道層710的相對側上。閘極結構730包括閘極介電層732及閘極介電層732之下的閘電極734。在一些實施例中，閘極介電層732具有約1nm至約10nm範圍內的厚度。在一些實施例中，閘電極734不與源極/汲極觸點720重疊。
參考第44C圖。閘極結構730包括閘極介電層732及閘極介電層732之下的閘電極735。不同於第43B圖的閘電極734，閘電極735與源極/汲極觸點720重疊。
參考第44D圖。第44D圖類似於第44B圖，第44D圖與第44B圖之間的區別在於，在2-D材料通道層710上方設置間隔物750。在一些實施例中，間隔物750具有約0.4 nm至約0.8 nm範圍內的厚度。在一些實施例中，間隔物750可由聚甲基丙烯酸甲酯(PMMA)、聚二甲基矽氧烷(PDMS)、或光阻劑(PR)製成。
參考第44E圖。第44E圖類似於第44C圖，第44E圖與第44C圖之間的區別在於，在2-D材料通道層710上方設置間隔物750。
第45A圖至第45E圖圖示根據本揭露的一些實施例的半導體裝置。注意，第45A圖至第45E圖中描述的一些元件可類似於第1A圖至第8圖中描述的元件，因此為簡潔起見，相關細節將不再重複。第45A圖至第45E圖係「雙閘極」半導體裝置的實例，其中源極/汲極觸點與2-D材料通道層的頂表面接觸。
參考第45A圖。裝置包括2-D材料通道層810、設置於2-D材料通道層810的頂表面上的源極/汲極觸點820、設置於2-D材料通道層810的頂表面上的閘極結構830、及設置於2-D材料通道層810的底表面上的閘極結構840。
在一些實施例中，源極/汲極觸點820中之各者包括第一金屬層822及第二金屬層824。源極/汲極觸點820、第一金屬層822、及第二金屬層824可類似於第1A圖至第8圖中所述的源極/汲極觸點140、第一金屬層122、及第二金屬層130，其形成方法可類似於第1A圖至第8圖中所述的製程。
參考第45B圖。介電層805設置於基板800上方。閘極結構840設置於介電層805上方。2-D材料通道層810設置於閘極結構840上方。源極/汲極觸點820設置於2-D材料通道層810上方。閘極結構830設置於2-D材料通道層810上方。閘極結構830包括閘極介電層832及閘極介電層832上方的閘電極834。閘極結構840包括閘極介電層842及閘極介電層842之下的閘電極844。在一些實施例中，閘極介電層832及842具有約1nm至約10nm範圍內的厚度。在一些實施例中，閘電極834及844不與源極/汲極觸點820重疊。
參考第45C圖。閘極結構830包括閘極介電層832及閘極介電層832上方的閘電極835。閘極結構840包括閘極介電層842及閘極介電層842之下的閘電極845。不同於第45B圖中的閘電極834及844，閘電極835及845與源極/汲極觸點820重疊。
參考第45D圖。第45D圖類似於第45B圖，第45D圖與第45B圖之間的區別在於，在閘極結構830的閘極介電層832與2-D材料通道層810之間設置間隔物850。在一些實施例中，間隔物850具有約0.4 nm至約0.8 nm範圍內的厚度。在一些實施例中，間隔物850可由聚甲基丙烯酸甲酯(PMMA)、聚二甲基矽氧烷(PDMS)、或光阻劑(PR)製成。
參考第45E圖。第45E圖類似於第45C圖，第45E圖與第45C圖之間的區別在於，在閘極結構830的閘極介電層832與2-D材料通道層810之間設置間隔物850。
第46A圖至第46E圖圖示根據本揭露的一些實施例的半導體裝置。注意，第46A圖至第46E圖中描述的一些元件可類似於第1A圖至第8圖中描述的元件，因此為簡潔起見，相關細節將不再重複。第46A圖至第46E圖係「雙閘極」半導體裝置的實例，其中源極/汲極觸點與2-D材料通道層的邊緣接觸。
參考第46A圖。裝置包括2-D材料通道層910、設置於2-D材料通道層910的相對側上的源極/汲極觸點920、設置於2-D材料通道層910的頂表面上的閘極結構930、及設置於2-D材料通道層910的底表面上的閘極結構940。在一些實施例中，源極/汲極觸點920經由2-D材料通道層910的邊緣與2-D材料通道層910接觸。
在一些實施例中，源極/汲極觸點920中之各者包括第一金屬層922及第二金屬層924。源極/汲極觸點920、第一金屬層922、及第二金屬層924可類似於第1A圖至第8圖中所述的源極/汲極觸點140、第一金屬層122、及第二金屬層130，其形成方法可類似於第1A圖至第8圖中所述的製程。
參考第46B圖。介電層905設置於基板900上方。閘極結構940設置於介電層905上方。2-D材料通道層910設置於閘極結構940上方。源極/汲極觸點920設置於2-D材料通道層910的相對側上。閘極結構930設置於2-D材料通道層910上方。閘極結構930包括閘極介電層932及閘極介電層932上方的閘電極934。閘極結構940包括閘極介電層942及閘極介電層942之下的閘電極944。在一些實施例中，閘極介電層932及942具有約1nm至約10nm範圍內的厚度。在一些實施例中，閘極934及944不與源極/汲極觸點920重疊。
參考第46C圖。閘極結構930包括閘極介電層932及閘極介電層932上方的閘電極935。閘極結構840包括閘極介電層942及閘極介電層942之下的閘電極945。不同於第46B圖中的閘電極934及944，閘電極935及945與源極/汲極觸點920重疊。
參考第46D圖。第46D圖類似於第46B圖，第46D圖與第46B圖之間的區別在於，在閘極結構930的閘極介電層932與2-D材料通道層910之間設置間隔物950。在一些實施例中，間隔物950具有約0.4 nm至約0.8 nm範圍內的厚度。在一些實施例中，間隔物950可由聚甲基丙烯酸甲酯(PMMA)、聚二甲基矽氧烷(PDMS)、或光阻劑(PR)製成。
參考第46E圖。第46E圖類似於第46C圖，第46E圖與第46C圖之間的區別在於，在閘極結構930的閘極介電層932與2-D材料通道層910之間設置間隔物950。
基於上述討論，可看出本揭露提供了優點。然而，應理解，其他實施例可提供額外的優點，並非所有的優點都必須在本文揭示，且沒有特定的優點需要用於所有的實施例。執行第一沉積製程以沉積第一金屬層，接著執行第二沉積製程以沉積熔點高於第一金屬層的第二金屬層。因此，在第二沉積製程期間，第二金屬層可重新熔化第一金屬層，並使經熔化第一金屬層塗佈於第二金屬層的表面上。本揭露的一個優點係，經熔化第一金屬層可充當緩衝層，以防止第二金屬層造成熱損傷。此外，所得源極/汲極觸點可包括更佳的結晶度及黏附性，這進而將降低接觸電阻。此外，可在不使用額外冷卻系統的情況下形成源極/汲極觸點。因此，可提高裝置性能。
在本揭露的一些實施例中，一種方法包括在基板上方形成2-D半導體材料層；在2-D半導體材料層的源極/汲極區上方形成源極/汲極觸點；及在2-D半導體材料層的通道區上方形成閘極結構。形成源極/汲極觸點包括執行第一沉積製程以在2-D半導體材料層上方沉積第一金屬層；及在第一沉積製程完成之後，執行第二沉積製程以在第一金屬層上方沉積第二金屬層，其中第二金屬層具有比第一金屬層更高的熔點。
在一些實施例中，執行第二沉積製程，使得第一金屬層熔化，且經熔化第一金屬層共形地塗佈於第二金屬層上。
在一些實施例中，閘極結構與第一金屬層接觸並與第二金屬層分離。
在一些實施例中，形成源極/汲極觸點進一步包括在2-D半導體材料層上方形成遮罩層；圖案化遮罩層以在遮罩層中形成開口，開口曝光2-D半導體材料層的源極/汲極區；及在第二沉積製程完成之後移除遮罩層。
在一些實施例中，執行第二沉積製程以使第一金屬層熔化，且經熔化第一金屬層將第二金屬層與遮罩層分離開。
在一些實施例中，方法進一步包括在形成2-D半導體材料層之前在基板上方形成介電層。
在一些實施例中，第一金屬層由錫(Sn)、鉍(Bi)、或銦(In)製成，而第二金屬層由金(Au)、鉑(Pt)、或鈀(Pd)製成。
在本揭露的一些實施例中，一種方法包括在基板上方形成2-D半導體材料層；在基板上方形成經圖案化遮罩，其中經圖案化遮罩包括曝光2-D半導體材料層的源極/汲極區的開口；在經圖案化遮罩的開口中沉積第一金屬；在沉積第一金屬之後，在經圖案化遮罩的開口中沉積第二金屬；移除經圖案化遮罩，同時將第一金屬及第二金屬的部分留在2-D材料層上方以形成源極/汲極觸點，其中源極/汲極觸點中之各者包括內部部分及包覆內部部分的外部部分，且第一金屬在外部部分處的原子濃度高於第二金屬在外部部分處的原子濃度；及在2-D半導體材料層的通道區上方形成閘極結構。
在一些實施例中，第一金屬的熔點低於第二金屬。
在一些實施例中，第一金屬在沉積第二金屬期間重新熔化。
在一些實施例中，第一金屬在源極/汲極觸點中之各者外部部分處的原子濃度高於第一金屬在源極/汲極觸點中之各者內部部分處的原子濃度。
在一些實施例中，第二金屬在源極/汲極觸點中之各者外部部分處的原子濃度低於第二金屬在源極/汲極觸點中之各者內部部分處的原子濃度。
在一些實施例中，第一金屬在源極/汲極觸點中之各者內部部分處的原子濃度低於第二金屬在源極/汲極觸點中之各者內部部分處的原子濃度。
在一些實施例中，藉由電子槍蒸發製程沉積第一金屬及第二金屬。
在本揭露的一些實施例中，裝置包括基板、基板上方的2-D半導體材料層、與2-D半導體材料層的第一區域接觸的第一導電觸點、與2-D半導體材料層的第二區域（第二區域與2-D半導體材料層的第一區域間隔開）接觸的第二導電觸點、在2-D半導體材料層上方並側向位於第一導電觸點與第二導電觸點之間的閘極結構。第一導電觸點係第一金屬與第二金屬的混合物，且第一金屬在第一導電觸點的外部部分處的原子濃度高於在第一導電觸點的內部部分處的原子濃度。
在一些實施例中，第二導電觸點係亦第一金屬與第二金屬的混合物，且第一金屬在第二導電觸點外部部分處的原子濃度高於在第二導電觸點內部部分處的原子濃度。
在一些實施例中，第一金屬的熔點低於第二金屬。
在一些實施例中，第一金屬由錫(Sn)、鉍(Bi)、或銦(In)製成，而第二金屬由金(Au)、鉑(Pt)、或鈀(Pd)製成。
在一些實施例中，裝置進一步包括基板與2-D半導體材料層之間的介電層。
在一些實施例中，閘極結構包括延伸至第一導電觸點及第二導電觸點的頂表面的閘極介電層。
前述內容概述若干實施例的特徵，使得熟習此項技術者可更佳地理解本揭露的態樣。熟習此項技術者應瞭解，其可易於使用本揭露作為用於設計或修改用於實施本文中引入之實施例之相同目的及/或達成相同優勢之其他製程及結構的基礎。熟習此項技術者亦應認識到，此類等效構造並不偏離本揭露的精神及範疇，且此類等效構造可在本文中進行各種改變、取代、及替代而不偏離本揭露的精神及範疇。
100:基板 105:介電層 110:2-D材料層 115:遮罩層 120:第一金屬層 120E:經蒸發第一金屬 122:第一金屬層/固相第一金屬層 122M:經熔化第一金屬層 130:第二金屬層 130E:經蒸發第二金屬 140:金屬結構/源極/汲極觸點 142:內部部分 144:外部部分 150:閘極結構 152:閘極介電層 154:閘電極 200:基板 200A:第一突出部分 200B:第二突出部分 205:光阻劑層 208:經圖案化遮罩層 210:STI結構 215:介電層 217:經圖案化遮罩 218:經圖案化遮罩 220:2-D材料層 222:2-D材料層 225:光阻劑層 230:源極/汲極觸點 232:第一金屬層 234:第二金屬層 235:閘極介電層 236:功函數金屬層 237:閘電極 238:硬遮罩 239:閘極間隔物 240:閘極結構 245:CESL 246:ILD層 250:導電特徵 252:襯裡 254:插座 260:ESL 265:IMD層 270:襯裡 275:金屬種晶層 280:石墨烯層 290:填充金屬 295:石墨烯層 300:ESL 305:IMD層 310:ESL 315:IMD層 320:襯裡 325:金屬種晶層 330:石墨烯層 340:填充金屬 400:基板 405:介電層 410:2-D材料通道層 420:源極/汲極觸點 422:第一金屬層 424:第二金屬層 430:閘極結構 432:閘極介電層 434:閘電極 435:閘電極 450:間隔物 500:基板 505:介電層 510:2-D材料通道層 520:源極/汲極觸點 522:第一金屬層 524:第二金屬層 530:閘極結構 532:閘極介電層 534:閘電極 535:閘電極 550:間隔物 605:介電層 610:2-D材料通道層 620:源極/汲極觸點 622:第一金屬層 624:第二金屬層 630:閘極結構 632:閘極介電層 634:閘電極 635:閘電極 650:間隔物 700:基板 705:介電層 710:2-D材料通道層 720:源極/汲極觸點 722:第一金屬層 724:第二金屬層 730:閘極結構 732:閘極介電層 734:閘電極 735:閘電極 750:間隔物 800:基板 805:介電層 810:2-D材料通道層 820:源極/汲極觸點 822:第一金屬層 824:第二金屬層 830:閘極結構 832:閘極介電層 834:閘電極 835:閘電極 840:閘極結構 842:閘極介電層 844:閘電極 845:閘電極 850:間隔物 900:基板 905:介電層 910:2-D材料通道層 920:源極/汲極觸點 922:第一金屬層 924:第二金屬層 930:閘極結構 932:閘極介電層 934:閘電極 935:閘電極 940:閘極結構 942:閘極介電層 944:閘電極 945:閘電極 950:間隔物 1002:硫化物原子/硫族原子 1004:過渡金屬原子 1120:基板保持器 1122:槽 1130:坩堝 1132:金屬源 1135:快門 1138:電子源 1140:加熱器 1145:晶體型薄膜厚度計 1150:真空泵 MA1:遮罩 O1~O3:開口 O4:通孔開口 T1~T2:溝槽
本揭露的態樣在與隨附圖式一起研讀時自以下詳細描述內容來最佳地理解。應注意，根據行業中的標準規範，各種特徵未按比例繪製。實際上，各種特徵的尺寸可為論述清楚經任意地增大或減小。 第1A圖至第8圖圖示根據本揭露的一些實施例的製造半導體裝置的各個階段的方法。 第9圖係根據本揭露的一些實施例的半導體裝置的實驗結果。 第10圖係根據本揭露的一些實施例的半導體裝置的實驗結果。 第11圖係根據本揭露的一些實施例的半導體裝置的實驗結果。 第12圖係根據本揭露的一些實施例的半導體裝置的實驗結果。 第13圖至第40圖圖示根據本揭露的一些實施例的製造半導體裝置的各個階段的方法。 第41A圖至第41E圖圖示根據本揭露的一些實施例的半導體裝置。 第42A圖至第42E圖圖示根據本揭露的一些實施例的半導體裝置。 第43A圖至第43E圖圖示根據本揭露的一些實施例的半導體裝置。 第44A圖至第44E圖圖示根據本揭露的一些實施例的半導體裝置。 第45A圖至第45E圖圖示根據本揭露的一些實施例的半導體裝置。 第46A圖至第46E圖圖示根據本揭露的一些實施例的半導體裝置。
100:基板
105:介電層
110:2-D材料層
122:第一金屬層
130:第二金屬層
140:金屬結構
150:閘極結構
152:閘極介電層
154:閘電極

Claims (20)

  1. 一種方法，其包含以下步驟： 在一基板上方形成一2-D半導體材料層； 在該2-D半導體材料層的多個源極/汲極區上方形成多個源極/汲極觸點，其中形成該些源極/汲極觸點包含以下步驟： 執行一第一沉積製程以在該2-D半導體材料層上方沉積一第一金屬層；及 在該第一沉積製程完成之後，執行一第二沉積製程以在該第一金屬層上方沉積一第二金屬層，其中該第二金屬層具有比該第一金屬層更高的一熔點；及 在該2-D半導體材料層的一通道區上方形成一閘極結構。
  2. 如請求項1所述之方法，其中該第二沉積製程經執行使得該第一金屬層熔化，並將該經熔化第一金屬層共形地塗佈於該第二金屬層上。
  3. 如請求項1所述之方法，其中該閘極結構與該第一金屬層接觸並與該第二金屬層分離。
  4. 如請求項1所述之方法，其中形成該些源極/汲極觸點之步驟進一步包含以下步驟： 在該2-D半導體材料層上方形成一遮罩層； 圖案化該遮罩層以在該遮罩層中形成多個開口，該些開口曝光該2-D半導體材料層的該些源極/汲極區；及 在該第二沉積製程完成之後移除該遮罩層。
  5. 如請求項4所述之方法，其中該第二沉積製程經執行使得該第一金屬層熔化，且該經熔化第一金屬層將該第二金屬層與該遮罩層分離。
  6. 如請求項1所述之方法，其進一步包含以下步驟：在形成該2-D半導體材料層之前在該基板上方形成一介電層。
  7. 如請求項1所述之方法，其中該第一金屬層由錫(Sn)、鉍(Bi)、或銦(In)製成，且該第二金屬層由金(Au)、鉑(Pt)、或鈀(Pd)製成。
  8. 一種方法，其包含以下步驟： 在一基板上方形成一2-D半導體材料層； 在該基板上方形成一經圖案化遮罩，其中該經圖案化遮罩包含曝光該2-D半導體材料層的多個源極/汲極區的多個開口； 在該經圖案化遮罩的該些開口中沉積一第一金屬； 在沉積該第一金屬之後，在該經圖案化遮罩的該些開口中沉積一第二金屬； 移除該經圖案化遮罩，同時將該第一金屬及該第二金屬的多個部分留在該2-D半導體材料層上方以形成多個源極/汲極觸點，其中該些源極/汲極觸點中之各者包含一內部部分及包覆該內部部分的一外部部分，且該第一金屬在該外部部分處的一原子濃度高於該第二金屬在該外部部分處的一原子濃度；及 在該2-D半導體材料層的一通道區上方形成一閘極結構。
  9. 如請求項8所述之方法，其中該第一金屬具有低於該第二金屬的一熔點。
  10. 如請求項8所述之方法，其中該第一金屬在沉積該第二金屬期間重新熔化。
  11. 如請求項8所述之方法，其中該第一金屬在該些源極/汲極觸點中之各者的該外部部分處的該原子濃度高於該第一金屬在該些源極/汲極觸點中之各者的該內部部分處的一原子濃度。
  12. 如請求項8所述之方法，其中該第二金屬在該些源極/汲極觸點中之各者的該外部部分處的該原子濃度低於該第二金屬在該些源極/汲極觸點中之各者的該內部部分處的一原子濃度。
  13. 如請求項8所述之方法，其中該第一金屬在該些源極/汲極觸點中之各者的該內部部分處的一原子濃度低於該第二金屬在該些源極/汲極觸點中之各者的該內部部分處的一原子濃度。
  14. 如請求項8所述之方法，其中該第一金屬及該第二金屬藉由一電子槍蒸發製程沉積。
  15. 一種裝置，其包含： 一基板； 該基板上方的一2-D半導體材料層； 與該2-D半導體材料層的一第一區域接觸的一第一導電觸點，其中該第一導電觸點係該第一金屬與該第二金屬的一混合物，且該第一金屬在該第一導電觸點的一外部部分處具有比在該第一導電觸點的一內部部分處更高的一原子濃度； 與該2-D半導體材料層的一第二區域接觸的一第二導電觸點，該第二區域與該2-D半導體材料層的該第一區域間隔開；及 一閘極結構，在該2-D半導體材料層上方且側向位於該第一導電觸點與該第二導電觸點之間。
  16. 如請求項15所述之裝置，其中該第二導電觸點亦係該第一金屬與該第二金屬的一混合物，且該第一金屬在該第二導電觸點的一外部部分中具有比在該第二導電觸點的一內部部分中更高的一原子濃度。
  17. 如請求項15所述之裝置，其中該第一金屬具有低於該第二金屬的一熔點。
  18. 如請求項15所述之裝置，其中該第一金屬由錫(Sn)、鉍(Bi)、或銦(In)製成，而該第二金屬由金(Au)、鉑(Pt)、或鈀(Pd)製成。
  19. 如請求項15所述之裝置，其進一步包含該基板與該2-D半導體材料層之間的一介電層。
  20. 如請求項15所述之裝置，其中該閘極結構包含延伸至該第一導電觸點及該第二導電觸點的多個頂表面的一閘極介電層。
TW112104022A 2022-03-18 2023-02-04 記憶體裝置的形成方法 TW202339119A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/698,696 2022-03-18
US17/698,696 US20230317852A1 (en) 2022-03-18 2022-03-18 Semiconductor device and method for forming the same

Publications (1)

Publication Number Publication Date
TW202339119A true TW202339119A (zh) 2023-10-01

Family

ID=88193669

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112104022A TW202339119A (zh) 2022-03-18 2023-02-04 記憶體裝置的形成方法

Country Status (2)

Country Link
US (1) US20230317852A1 (zh)
TW (1) TW202339119A (zh)

Also Published As

Publication number Publication date
US20230317852A1 (en) 2023-10-05

Similar Documents

Publication Publication Date Title
US20210184029A1 (en) Thin-Sheet FinFET Device
US10418361B2 (en) Circuit incorporating multiple gate stack compositions
WO2011079594A1 (zh) 一种半导体器件及其制造方法
WO2013071656A1 (zh) 一种半导体结构及其制造方法
TW201714297A (zh) 包含具不同厚度的過渡金屬二硫族化物層的裝置和製造方法
US9034749B2 (en) Gate electrode with stabilized metal semiconductor alloy-semiconductor stack
TW201814831A (zh) 半導體元件及其製造方法
TW202207368A (zh) 形成半導體裝置的方法
US20240030325A1 (en) Semiconductor device and method of fabricating the same
US20240105813A1 (en) Tuning Threshold Voltage in Field-Effect Transistors
US9646823B2 (en) Semiconductor dielectric interface and gate stack
CN107785249B (zh) 制造半导体装置的方法
US9478468B1 (en) Dual metal contact scheme for CMOS devices
US20240021697A1 (en) Gate Structure of Semiconductor Device and Method of Forming Same
TWI508296B (zh) 形成具有包含經沉積之介金屬化合物材料之閘電極的取代閘極結構的方法
US9390913B2 (en) Semiconductor dielectric interface and gate stack
TW202339119A (zh) 記憶體裝置的形成方法
WO2011124059A1 (zh) 一种高速晶体管结构及其制造方法
TW202230790A (zh) 半導體元件與其製造方法
US20240030310A1 (en) Semiconductor device and method for forming the same
TWI820428B (zh) 電晶體閘極結構及其形成方法
US20230261063A1 (en) Semiconductor device and method of forming the same
US20230327007A1 (en) Semiconductor device and method for forming the same
US20240186394A1 (en) Gate Dielectric for Bonded Stacked Transistors
US20240105779A1 (en) Integrated circuit structure and method for forming the same