TW202339110A - 半導體結構及其製造方法 - Google Patents

半導體結構及其製造方法 Download PDF

Info

Publication number
TW202339110A
TW202339110A TW111133273A TW111133273A TW202339110A TW 202339110 A TW202339110 A TW 202339110A TW 111133273 A TW111133273 A TW 111133273A TW 111133273 A TW111133273 A TW 111133273A TW 202339110 A TW202339110 A TW 202339110A
Authority
TW
Taiwan
Prior art keywords
fin
drain
type
epitaxial
field effect
Prior art date
Application number
TW111133273A
Other languages
English (en)
Inventor
沙哈吉 Ｂ 摩爾
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202339110A publication Critical patent/TW202339110A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

半導體結構包含第一多閘極裝置、第二多閘極裝置和隔離結構。第一多閘極裝置具有第一通道層沿第一方向在第一磊晶源極/汲極之間延伸。第二多閘極裝置具有第二通道層沿第一方向在第二磊晶源極/汲極之間延伸。第一磊晶源極/汲極和第二磊晶源極/汲極沿不同於第一方向的第二方向分別具有第一寬度和第二寬度。隔離結構包含基底隔離部件上方的介電鰭片。介電鰭片介於第一磊晶源極/汲極和第二磊晶源極/汲極之間。介電鰭片具有沿第二方向的第三寬度。沿第二方向之第一磊晶源極/汲極與第二磊晶源極/汲極之間的距離大於第三寬度、小於第二寬度且小於第一寬度。

Description

半導體結構及其製造方法
本發明實施例關於半導體製造技術，特別關於多閘極裝置及其製造方法。
多閘極裝置包含閘極結構，其部分地或完全地圍繞通道區延伸以在至少兩側上提供通道區的進接。例示性多閘極裝置包含鰭狀場效電晶體（fin-like field effect transistors，FinFETs）和全繞式閘極（gate-all around，GAA）電晶體，例如奈米線電晶體。多閘極裝置可以大幅縮減積體電路技術、保持閘極控制並減輕短通道效應（short-channel effects，SCE），同時與傳統積體電路製造製程無縫地整合。然而，隨著多閘極裝置持續縮減，需要磊晶源極/汲極配置來促進更小的積體電路部件尺寸和更密集的先進積體電路技術節點所需的積體電路部件封裝。
根據一些實施例提供半導體結構。此半導體結構包含第一多閘極裝置，具有第一通道層沿第一方向在多個第一磊晶源極/汲極之間延伸，其中第一磊晶源極/汲極沿不同於第一方向的第二方向具有第一寬度；第二多閘極裝置，具有第二通道層沿第一方向在多個第二磊晶源極/汲極之間延伸，其中第二磊晶源極/汲極沿第二方向具有第二寬度；隔離結構，具有基底隔離部件上方的介電鰭片，其中介電鰭片介於第一磊晶源極/汲極和第二磊晶源極/汲極之間，並且介電鰭片具有沿第二方向的第三寬度；以及其中第一磊晶源極/汲極與第二磊晶源極/汲極沿第二方向之間的距離大於第三寬度、小於第二寬度且小於第一寬度。
根據另一些實施例提供半導體結構。此半導體結構包含第一多閘極裝置，具有第一通道層沿第一方向在多個第一磊晶源極/汲極之間延伸；第二多閘極裝置，具有第二通道層沿第一方向在多個第二磊晶源極/汲極之間延伸；第三多閘極裝置，具有第三通道層沿第一方向在多個第三磊晶源極/汲極之間延伸；第四多閘極裝置，具有第四通道層沿第一方向在多個第四磊晶源極/汲極之間延伸；第一隔離鰭片和第二隔離鰭片，其中第一隔離鰭片介於第一磊晶源極/汲極和第二磊晶源極/汲極之間，第二隔離鰭片介於第三磊晶源極/汲極和第四磊晶源極/汲極之間，第一隔離鰭片沿不同於第一方向的第二方向具有第一寬度，並且第二隔離鰭片沿第二方向具有第二寬度；以及其中：第一多閘極裝置鄰近第二多閘極裝置，並且第三多閘極裝置鄰近第四多閘極裝置，第一距離沿第二方向介於第一磊晶源極/汲極和第二磊晶源極/汲極之間，第二距離沿第二方向介於第三磊晶源極/汲極和第四磊晶源極/汲極之間，以及第一距離不同於第二距離，第一距離大於第一寬度且第二距離大於第二寬度。
根據又一些實施例提供半導體結構的製造方法。此方法包含形成從基底延伸的第一鰭片、第二鰭片、第三鰭片和第四鰭片，其中第一鰭片、第二鰭片、第三鰭片和第四鰭片各自沿第一方向縱向延伸，第一空間沿不同於第一方向的第二方向介於第一鰭片和第二鰭片之間，並且第二空間沿第二方向介於第三鰭片和第四鰭片之間；在基底上方形成第一隔離鰭片和第二隔離鰭片，其中第一隔離鰭片位於第一鰭片和第二鰭片之間的第一空間中，第二隔離鰭片位於第三鰭片和第四鰭片之間的第二空間中，第一隔離鰭片沿第二方向具有第一寬度，並且第二隔離鰭片沿第二方向具有第二寬度；在第一鰭片上方形成多個第一磊晶源極/汲極、在第二鰭片上方形成多個第二磊晶源極/汲極、在第三鰭片上方形成多個第三磊晶源極/汲極、並且在第四鰭片上方形成多個第四磊晶源極/汲極；以及其中調整第一磊晶源極/汲極、第二磊晶源極/汲極、第三磊晶源極/汲極和第四磊晶源極/汲極的形成以提供：第一磊晶源極/汲極和第二磊晶源極/汲極之間沿第二方向的第一距離，第三磊晶源極/汲極和第四磊晶源極/汲極之間沿第二方向的第二距離，以及其中第一距離不同於第二距離，第一距離大於第一寬度，並且第二距離大於第二寬度。
本發明實施例總體關於磊晶源極/汲極的配置，其可以增強效能及/或促進多閘極裝置的密集封裝，多閘極裝置例如鰭狀場效電晶體（FET）及/或全繞式閘極（GAA）場效電晶體。
以下內容提供許多不同實施例或範例，用於實施本發明實施例的不同部件。組件和配置的具體範例描述如下，以簡化本發明實施例。當然，這些僅僅是範例，而非用於限定本發明實施例。舉例來說，敘述中提及第一部件形成於第二部件上或上方，可能包含形成第一部件和第二部件直接接觸的實施例，也可能包含額外的部件形成於第一部件和第二部件之間，使得第一部件和第二部件不直接接觸的實施例。另外，本文可能使用空間相對用語，例如「下」、「上」、「水平的」、「垂直的」、「在……之上」、「在……上方」、「在……之下」、「在……下方」、「向上」、「向下」、「頂部」、「底部」等及前述之衍生物（例如「水平地」、「向下地」、「向上地」等），這些空間相對用語係為了便於描述一部件與另一部件之間的關係。這些空間相對用語係為了涵蓋包含這些部件之裝置的不同方位。此外，當以「約」、「近似」及類似的用語描述數值或數值範圍時，此用語係為了涵蓋在合理範圍內的數值，此範圍考量到製造期間本技術領域中具有通常知識者可以理解的固有變化。舉例來說，數值或數值範圍涵蓋包含所述數值的合理範圍，例如在所述數值的+/-10%內，基於與製造部件相關的已知製造公差，此部件具有與所述數值相關的特性。舉例來說，材料層具有「約5 nm」的厚度可以涵蓋4.5 nm至5.5 nm的尺寸範圍，其中與沉積材料層相關的製造公差本技術領域中具有通常知識者已知為+/-10%。更進一步，本發明實施例在不同範例中可重複使用參考標號及/或字母。此重複是為了簡化和清楚之目的，而非代表所討論的不同實施例及/或組態之間有特定的關係。
對於先進的積體電路技術節點，非平面電晶體，例如鰭狀場效電晶體和全繞式閘極電晶體（統稱為多閘極裝置），已成為高性能和低漏電應用之流行且有希望的候選裝置。第1圖係根據本發明實施例的各個面向之例示性多閘極裝置10的部分或全部的局部透視圖。多閘極裝置10是包含從基底20延伸的鰭片15的鰭狀場效電晶體。鰭片15具有沿y方向的長度、沿x方向的寬度（W fin）和沿z方向的高度。在第1圖中，鰭片15具有設置在凹陷部分之間的非凹陷部分，並且鰭狀場效電晶體更包含閘極堆疊25和磊晶源極/汲極30，閘極堆疊25包覆並接合鰭片15的非凹陷部分（例如閘極堆疊25設置在鰭片15的非凹陷部分的兩側壁和頂部），磊晶源極/汲極30設置在鰭片15的凹陷部分上方（例如磊晶源極/汲極30設置在鰭片15的凹陷部分的頂部）。鰭狀場效電晶體具有設置在源極/汲極區（source/drain regions，S/D）之間的通道區（C），其中通道區由鰭片15的非凹陷部分提供，並且源極/汲極區由磊晶源極/汲極30和下方的鰭片15的凹陷部分提供。在鰭狀場效電晶體的操作期間，電流可以流過通道區（例如鰭片15的非凹陷部分）和源極/汲極區（例如磊晶源極/汲極結構30）之間。閘極堆疊25具有沿y方向的閘極長度（L G），並且在描繪的實施例中，閘極堆疊25包含閘極介電質25A和閘極電極25B。在一些實施例中，閘極間隔物沿著閘極堆疊25的側壁設置，並且閘極間隔物包覆鰭片15的非凹陷部分。基底隔離部件40（例如淺溝槽隔離（shallow trench isolation，STI）結構）將鰭狀場效電晶體與其他裝置及/或多閘極裝置10的其他區域電性隔離。基底隔離部件40設置在基底20上方，沿著鰭片15的凹陷部分的側壁，以及沿著鰭片15的非凹陷部分的下部的側壁。閘極堆疊25在基底隔離部件40的頂部上方延伸。在一些實施例中，基底隔離部件40環繞鰭片15的下部。在一些實施例中，鰭片15在鰭狀場效電晶體的源極/汲極區中不凹陷，並且磊晶源極/汲極30包覆鰭片15（例如磊晶源極/汲極30設置在鰭片15的頂部和兩側壁上）。在一些實施例中，在磊晶源極之前形成介電側壁間隔物，例如設置在基底隔離部件40上方並沿著鰭片15的側壁的一部分之鰭片側壁間隔物以及設置在基底隔離部件40上方並沿著閘極堆疊25的側壁之閘極間隔物/汲極30。在一些實施例中，多閘極裝置10是積體電路晶片、單晶片系統（system on chip，SoC）或其部分的一部分，其包含各種被動和主動微電子裝置，例如電阻器、電容器、電感器、二極體、p型FET（PFET）、n型FET（NFET）、金屬氧化物半導體場效電晶體（metal-oxide semiconductor FETs，MOSFET）、互補式金屬氧化物半導體（complementary metal-oxide semiconductor，CMOS）電晶體、雙極性接面電晶體（bipolar junction transistors，BJTs）、橫向式擴散金屬氧化物半導體（laterally diffused MOS，LDMOS）電晶體、高壓電晶體、高頻電晶體、其他合適的組件或前述之組合。為了清楚，已簡化第1圖以更加理解本發明實施例的發明概念。可以在多閘極裝置10中添加額外的部件，並且可以在多閘極裝置10的其他實施例中替換、修改或消除以下描述的一些部件。
通常形成金屬接觸件以提供與鰭狀場效電晶體的電連接並促進其操作，例如至閘極堆疊25的閘極接觸件和至磊晶源極/汲極30的源極/汲極接觸件。由於積體電路部件尺寸隨著先進積體電路技術節點持續縮減，磊晶源極/汲極30的橫向尺寸相應地降低，這導致源極/汲極接觸件著陸寬裕度（landing windows）/區域降低，並且鰭狀場效電晶體在製造期間對源極/汲極接觸件覆蓋/對準問題的敏感性增加。為了擴大源極/汲極接觸件著陸寬裕度，期望增加磊晶源極/汲極30的橫向尺寸，例如藉由配置磊晶成長製程參數以增加磊晶源極/汲極材料的橫向成長並使磊晶源極/汲極磊晶源極/汲極30沿x方向橫向延伸超過鰭片15的側壁。然而，增加磊晶源極/汲極磊晶源極/汲極30的橫向尺寸降低磊晶源極/汲極30與相鄰鰭狀場效電晶體的磊晶源極/汲極30之間的間距，這可能導致非預期地合併磊晶源極/汲極30與相鄰鰭狀場效電晶體的磊晶源極/汲極，特別是當降低鰭片節距（pitches）及/或閘極節距以增加裝置密度時。作為一範例，已經觀察到在實施以在沉積之後活化磊晶源極/汲極中的摻質之退火製程期間，從磊晶源極/汲極擠出的摻質導致相鄰鰭狀場效電晶體的磊晶源極/汲極的合併。作為另一範例，已經觀察到在為形成源極/汲極接觸件而實施的退火製程期間，從磊晶源極/汲極擠出的摻質，例如用於在磊晶源極/汲極上方形成矽化物部件的摻質，導致相鄰鰭狀場效電晶體的磊晶源極/汲極的合併。相鄰鰭狀場效電晶體的磊晶源極/汲極的非預期合併會造成電短路，其降低多閘極裝置的效能及/或可靠性。此外，因為微影分辨率（即，可以印刷到光阻層上的最小部件尺寸）受限，所以當製造具有更緊密鰭片節距及/或鰭片間距（spacing）的鰭狀場效電晶體時，用於暴露n型鰭狀場效電晶體區的光阻開口的尺寸可能大於預期且意外暴露p型鰭狀場效電晶體區，這可能導致在n型鰭狀場效電晶體區的源極/汲極區中沉積n型磊晶源極/汲極材料時，在p型鰭狀場效電晶體區中形成n型磊晶源極/汲極殘留物。這種n型磊晶源極/汲極殘留物（有時稱為裝置殘留缺陷）可以防止及/或減少在p型鰭狀場效電晶體區的源極/汲極區中沉積p型磊晶源極/汲極材料，並也負面地影響及/或不想要地改變p型鰭狀場效電晶體區中的鰭狀場效電晶體的效能。n型鰭狀場效電晶體區也可能出現裝置殘留缺陷，例如p型磊晶源極/汲極殘留物。
本發明實施例解決了這些挑戰並提供具有用於先進技術節點之最佳化的橫向尺寸及/或橫向間距之磊晶源極/汲極的鰭狀場效電晶體，例如具有約20 nm至約35 nm的鰭片節距及/或約35 nm至約60 nm的閘極節距的那些，以使鰭狀場效電晶體密度及/或裝置密度最大化。舉例來說，增加磊晶源極/汲極的橫向尺寸（例如寬度）會在形成源極/汲極接觸件時放寬源極/汲極接觸件對準/覆蓋要求及/或增加源極/汲極接觸件著陸寬裕度。本文描述的磊晶源極/汲極因此具有最大化源極/汲極接觸件著陸寬裕度同時最小化及/或防止相鄰鰭狀場效電晶體的磊晶源極/汲極之間的非預期合併之橫向尺寸和橫向間距。作為另一範例，本文描述的磊晶源極/汲極的橫向尺寸和橫向間距使n型鰭狀場效電晶體區和p型鰭狀場效電晶體區中的磊晶材料殘留物（即，裝置殘留缺陷）降至最低，其中磊晶材料殘留物可能來自有限的微影分辨率。本文揭示之橫向尺寸及/或橫向間距也考慮了不同類型多閘極裝置的磊晶源極/汲極輪廓變化以及由設置在磊晶源極/汲極之間的隔離鰭片提供之額外隔離及/或額外合併防止。舉例來說，橫向間距被配置為大於隔離鰭片的寬度以減少及/或防止在磊晶源極/汲極的製造期間形成及/或保留在隔離鰭片上的磊晶材料殘留物。不同的實施例可能具有不同的優點，並且任何實施例都不一定需要特定的優點。
第2～4圖係根據本發明實施例的各個面向之部分或全部具有最佳化的磊晶源極/汲極尺寸之多閘極裝置的局部剖面圖。舉例來說，第2圖描繪多閘極裝置100，第3圖描繪多閘極裝置200，以及第4圖描繪多閘極裝置300。多閘極裝置100、多閘極裝置200和多閘極裝置300各自包含至少一個鰭狀場效電晶體，其通常指通道由至少一個從基底延伸的半導體鰭片形成之電晶體，其中通道設置在源極和汲極之間，並且電晶體的閘極包覆至少一個半導體鰭片（例如閘極設置在通道的三個側面，與平面電晶體中通道的一側相反）。第2～4圖的剖面圖是由沿第1圖所示之x方向「切割」多閘極裝置100、多閘極裝置200和多閘極裝置300的鰭狀場效電晶體獲得，因此第2～4圖可稱為x切視圖。此外，x切視圖的擷取經過鰭狀場效電晶體的源極/汲極區（即，包含例如磊晶源極/汲極並位於鰭狀場效電晶體的閘極/通道區外部而因此未被閘極包覆之鰭狀場效電晶體的部分）。因此，多閘極裝置100、多閘極裝置200和多閘極裝置300的鰭狀場效電晶體的閘極在第2～4圖中不直接可見。多閘極裝置100、多閘極裝置200和多閘極裝置300或前述之組合可以包含在微處理器、記憶體、其他積體電路裝置或前述之組合中。在一些實施例中，多閘極裝置100、多閘極裝置200、多閘極裝置300或前述之組合是積體電路晶片、SoC或其部分的一部分，其包含各種被動和主動微電子裝置，例如電阻器、電容器、電感器、二極體、PFET、NFET、MOSFET、CMOS電晶體、BJT、LDMOS電晶體、高壓電晶體、高頻電晶體、其他合適的組件或前述之組合。為了清楚之目的，已簡化第2～4圖以更加理解本發明實施例的發明概念。可以在多閘極裝置100、多閘極裝置200、多閘極裝置300或前述之組合中添加額外的部件，並且可以在多閘極裝置100、多閘極裝置200、多閘極裝置300或前述之組合的其他實施例中替換、修改或消除以下描述的一些部件。
參照第2圖，多閘極裝置100包含裝置區102A和裝置區102B。裝置區102A包含p型鰭狀場效電晶體104A和p型鰭狀場效電晶體104B，並且裝置區102B包含p型鰭狀場效電晶體104C、p型鰭狀場效電晶體104D、n型鰭狀場效電晶體106A和n型鰭狀場效電晶體106B。P型鰭狀場效電晶體104A～104D、n型鰭狀場效電晶體106A和n型鰭狀場效電晶體106B各自都是單鰭片鰭狀場效電晶體（即，每個鰭狀場效電晶體包含單個鰭片，其中鰭狀場效電晶體的通道形成在單個鰭片中）。舉例來說，p型鰭狀場效電晶體104A～104D分別具有從基底112延伸的鰭片110A、鰭片110B、鰭片110C、鰭片110D，並且每個n型鰭狀場效電晶體106A和n型鰭狀場效電晶體106B分別具有從基底112延伸的鰭片110E和鰭片110F。鰭片110A～110F彼此大致平行定向，沿y方向縱向延伸（即，長度沿y方向，寬度沿x方向，高度沿z方向），並沿x方向彼此隔開。在第2圖中，間距S1在p型鰭狀場效電晶體的鰭片之間（例如鰭片110A和鰭片110B以間距S1隔開），間距S2在n型鰭狀場效電晶體的鰭片之間（例如鰭片110E和鰭片110F以間距S2隔開），並且間隔S3在不同類型的鰭狀場效電晶體的鰭片之間（例如鰭片110C和鰭片110E以間距S3隔開，並且鰭片110F和鰭片110D以間距S3隔開）。在一些實施例中，間距S1為約40 nm至約60 nm。在一些實施例中，間距S2為約40 nm至約60 nm。在一些實施例中，間距S3為約35 nm至約55 nm。在一些實施例中，間距S1、間距S2和間距S3相同。在一些實施例中，間距S1和間距S2不同。在一些實施例中，間距S1和間距S3不同。在一些實施例中，間距S2和間距S3不同。
鰭片110A～110F及/或基底112包含元素半導體，例如矽及/或鍺；化合物半導體，例如碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、銻化銦或前述之組合；合金半導體，例如SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、GaInAsP或前述之組合；或前述之組合。在一些實施例中，基底112是矽基底，並且鰭片110A～110F包含矽、鍺、矽鍺、其他合適的半導體材料或前述之組合。在一些實施例中，鰭片110A～110F是基底112的一部分，例如基底112的材料層的一部分。舉例來說，在基底112包含矽的情況下，鰭片110A～110F是矽鰭片。在一些實施例中，鰭片110A～110F是設置在基底112上的半導體層。在一些實施例中，鰭片110A～110F包含相同的材料（例如鰭片110A～110F是矽鰭片）。在一些實施例中，鰭片110A～110F包含不同的材料。在一些實施例中，基於鰭片110A～110F所屬的鰭狀場效電晶體的類型來配置鰭片110A～110F的組成。舉例來說，形成p型鰭狀場效電晶體104A～104D的一部分的鰭片110A～110D是矽鍺鰭片，而形成n型鰭狀場效電晶體106A和n型鰭狀場效電晶體106B的一部分的鰭片110E和鰭片110F是矽鰭片。在一些實施例中，基底112是絕緣體上覆半導體基底，例如絕緣體上覆矽基底、絕緣體上覆矽鍺基底或絕緣體上覆鍺基底。
鰭片110A～110F的源極/汲極區在第2圖中描繪為鰭片110A～110F的凹陷部分。P型鰭狀場效電晶體104A～104D分別具有從鰭片110A～110D的凹陷部分延伸的p型磊晶源極/汲極120A，並且n型鰭狀場效電晶體106A和n型鰭狀場效電晶體106B具有分別從鰭片110E和鰭片110F的凹陷部分延伸的n型磊晶源極/汲極120B。P型磊晶源極/汲極120A包含摻雜p型摻質（例如硼、銦、其他p型摻質或前述之組合）的半導體材料。N型磊晶源極/汲極120B包含摻雜n型摻質（例如磷、砷、其他n型摻質或前述之組合）的半導體材料。在一些實施例中，p型磊晶源極/汲極120A和n型磊晶源極/汲極120B包含相同的半導體材料。在一些實施例中，p型磊晶源極/汲極120A和n型磊晶源極/汲極120B包含不同的半導體材料。舉例來說，p型磊晶源極/汲極120A包含摻雜硼、其他p型摻質或前述之組合的矽和鍺，n型磊晶源極/汲極120B包含摻雜磷、其他n型摻質或前述之組合的矽及/或碳。在一些實施例中，p型磊晶源極/汲極120A及/或n型磊晶源極/汲極120B具有多層結構，例如本文所述。可以在p型磊晶源極/汲極120A及/或n型磊晶源極/汲極120B中設置輕摻雜源極/汲極（Lightly doped source/drain，LDD）區、重摻雜源極/汲極（heavily doped source/drain，HDD）區、其他摻雜區或前述之組合。這樣的摻雜區可以延伸到鰭片110A～110F中。本發明實施例考慮到鰭片110A～110F的源極/汲極區沒有凹陷的實施例，使得p型磊晶源極/汲極120A設置在鰭片110A～110D的頂部和側壁上方以及n型磊晶源極/汲極120B設置在鰭片110E和鰭片110F的頂部和側壁上方。在這樣的實施例中，鰭片110A～110F可以被相應的p型磊晶源極/汲極120A或n型磊晶源極/汲極120B包覆。
在描繪的實施例中，p型磊晶源極/汲極120A和n型磊晶源極/汲極120B各自具有下部和上部。p型磊晶源極/汲極120A的下部和n型磊晶源極/汲極120B的下部在相應的鰭片間隔物125之間橫向（例如沿x方向）延伸，從相應的鰭片110A～110F垂直（例如沿z方向）延伸到相應的鰭片間隔物125的頂表面，並且寬度大致等於相應鰭片110A～110F的寬度。p型磊晶源極/汲極120A的上部和n型磊晶源極/汲極120B的上部從各個鰭片間隔物125的頂表面垂直（例如沿z方向）延伸到各個鰭片間隔物125上方的高度，並橫向（例如沿x方向）延伸到超出相應鰭片間隔物125的外側壁（即，與鰭片間隔物125的內側壁相對的鰭片間隔物125的側壁）的距離。p型磊晶源極/汲極120A的上部的寬度W1大於鰭片110A～110D的寬度，並且n型磊晶源極/汲極120B的上部的寬度W2大於鰭片110E和鰭片110F的寬度。寬度W1是p型磊晶源極/汲極120A沿x方向的最大寬度，並且寬度W2是n型磊晶源極/汲極120B沿x方向的最大寬度。換言之，寬度W1和寬度W2分別介於p型磊晶源極/汲極120A和n型磊晶源極/汲極120B的最外側壁（也稱為最外側表面、最外側點及/或最外刻面（facets））之間。在第2圖中，寬度W1大於寬度W2。在一些實施例中，這樣的寬度差異來自具有不同剖面輪廓及/或形狀的p型磊晶源極/汲極120A和n型磊晶源極/汲極120B。舉例來說，在第2圖中，p型磊晶源極/汲極120A的上部為菱形，並且n型磊晶源極/汲極120B的上部為橢圓形。在此類實施例中，p型磊晶源極/汲極120A橫向延伸超過鰭片間隔物125的距離大於n型磊晶源極/汲極120B橫向延伸超過鰭片間隔物125的距離。在一些實施例中，寬度W1為約20 nm至約40 nm。在一些實施例中，寬度W2為約15 nm至約35 nm。寬度分別大於約40 nm和約35 nm的p型磊晶源極/汲極120A及/或n型磊晶源極/汲極120B可能與直接相鄰的不同鰭狀場效電晶體的磊晶源極/汲極非預期地合併，導致磊晶－磊晶短路、電氣短路及/或裝置退化。寬度分別小於約20 nm和約15 nm的p型磊晶源極/汲極120A及/或n型磊晶源極/汲極120B可能無法提供足夠的源極/汲極接觸件著陸寬裕度，進而增加隨後源極/汲極接觸件著陸於p型磊晶源極/汲極120A及/或n型磊晶源極/汲極120B上的難度，並增加鰭狀場效電晶體對源極/汲極接觸件未對準及/或疊對位移（overlay shifts）的敏感性。此外，寬度分別小於約20 nm和約15 nm的p型磊晶源極/汲極120A及/或n型磊晶源極/汲極120B可能太小而不能充分抵消及/或降低短通道效應（特別是當電晶體的閘極長度小於約10 nm時可能出現的短通道效應）、最小化寄生電容、最小化寄生電阻或前述之組合。
間距S4在p型單鰭片鰭狀場效電晶體的磊晶源極/汲極之間，例如在p型鰭狀場效電晶體104A和p型鰭狀場效電晶體104B的p型磊晶源極/汲極120A之間。間距S5在n型單鰭片鰭狀場效電晶體的磊晶源極/汲極之間，例如在n型鰭狀場效電晶體106A和n型鰭狀場效電晶體106B的n型磊晶源極/汲極120B之間。間距S6在n型單鰭片鰭狀場效電晶體和p型單鰭片鰭狀場效電晶體的磊晶源極/汲極之間，例如在p型鰭狀場效電晶體104C的p型磊晶源極/汲極120A和n型鰭狀場效電晶體106A的n型磊晶源極/汲極120B之間以及n型鰭狀場效電晶體106B的n型磊晶源極/汲極120B和p型鰭狀場效電晶體104D的p型磊晶源極/汲極120A之間。間距S4、間距S5和間距S6各自沿x方向，例如鰭片110A～110F的寬度方向以及p型磊晶源極/汲極120A和n型磊晶源極/汲極120B的寬度方向。間距S4、間距S5和間距S6是直接相鄰的鰭狀場效電晶體的磊晶源極/汲極之間的最小距離。舉例來說，間距S4是直接相鄰的不同的p型鰭狀場效電晶體的p型磊晶源極/汲極120A之間的最小距離，間距S5是直接相鄰的不同的n型鰭狀場效電晶體的n型磊晶源極/汲極120B之間的最小距離，並且間距S6是直接相鄰的p型鰭狀場效電晶體的p型磊晶源極/汲極120A和n型鰭狀場效電晶體的n型磊晶源極/汲極120B之間的最小距離。間距S4小於間距S1，間距S5小於間距S2，並且間距S6小於間距S3，以允許p型磊晶源極/汲極120A和n型磊晶源極/汲極120B的橫向延展/擴展（因此擴展磊晶體積及/或擴大磊晶橫向尺寸，這增加源極/汲極接觸件著陸區）。間距S4和間距S5也分別小於寬度W1和寬度W2。在一些實施例中，間距S4、間距S5及/或間距S6也小於隔離鰭片140的寬度W3，隔離鰭片140插入不同的鰭狀場效電晶體的相鄰磊晶源極/汲極之間並在下文進一步描述。在一些實施例中，寬度W3為約5 nm至約10 nm。
在一些實施例中，間距S4為約15 nm至約30 nm。在一些實施例中，間距S5為約10 nm至約25 nm。在一些實施例中，間距S6為約10 nm至約20 nm。將間距S4、間距S5及/或間距S6降低至小於約10 nm會導致在磊晶源極/汲極形成期間、磊晶源極/汲極形成之後的熱處理（例如在用於活化磊晶源極/汲極中的摻質的退火製程期間及/或在源極/汲極接觸件形成期間實施的退火製程期間，例如用於在磊晶源極/汲極上方形成矽化物部件的退火製程）、其他後續製程或前述之組合非預期合併不同鰭狀場效電晶體的相鄰磊晶源極/汲極。在一些實施例中，將間距S4、間距S5及/或間距S6降低至小於約10 nm可能導致隨後形成的源極/汲極接觸件與不同鰭狀場效電晶體的相鄰磊晶源極/汲極的非預期合併。此外，太小（例如小於約10 nm）的間距S4、間距S5及/或間距S6可能無法在裝置之間提供足夠的隔離（即，寬度W3相應地降低）。在固定鰭片節距及/或鰭片間距（例如分別為間距S1、間距S2和間距S3）以維持多閘極裝置100的期望鰭狀場效電晶體密度及/或裝置密度的情況下，將間距S4、間距S5及/或間距S6分別增加至大於約30 nm、25 nm和20 nm，可以降低磊晶源極/汲極的相應寬度及/或面積，其過多地降低源極/汲極接觸件著陸寬裕度，使其難以將隨後形成的源極/汲極接觸件著陸於磊晶源極/汲極上。此外，將間距S4、間距S5及/或間距S6分別增加至大於約30 nm、25 nm和20 nm，可以降低磊晶源極/汲極的相應體積，使得磊晶源極/汲極太小而無法充分抵消及/或降低短通道效應（特別是當電晶體的閘極長度小於約10 nm時可能出現的短通道效應）、最小化寄生電容、最小化寄生電阻或前述之組合。更進一步，太大（例如分別大於約30 nm、25 nm和20 nm）的間距S4、間距S5及/或間距S6不想要地降低裝置密度（即，較少裝置可以在給定區域內製造及/或位於給定區域內）及/或增加製造成本。
多閘極裝置100被配置為具有單鰭片鰭狀場效電晶體的磊晶源極/汲極之間的最佳間距。舉例來說，相同類型的單鰭片鰭狀場效電晶體之間的磊晶源極/汲極間距（1F N-N間距及/或1F P-P間距）大於不同類型的單鰭片鰭狀場效電晶體之間的磊晶源極/汲極間距（1F N-P間距及/或1F P-N間距），並且p型單鰭片鰭狀場效電晶體之間的磊晶源極/汲極間距（1F P-P間距）大於n型單鰭片鰭狀場效電晶體之間的磊晶源極/汲極間距（1F N-N間距）。這樣的間距差異解釋了不同類型磊晶源極/汲極的輪廓變化以及由隔離鰭片140提供的額外隔離及/或額外的非預期合併減少/防止。舉例來說，由於n型磊晶源極/汲極的寬度和超出鰭片側壁的橫向延伸小於p型磊晶源極/汲極的寬度和超出鰭片側壁的橫向延伸，相鄰的N-N磊晶源極/汲極和相鄰的N-P磊晶源極/汲極各自比相鄰的P-P磊晶源極/汲極更不易受到非預期合併的影響。作為另一範例，由於n型磊晶源極/汲極和p型磊晶源極/汲極通常分開形成，以在形成p型磊晶源極/汲極時保護n型磊晶源極/汲極（例如被遮罩層（例如光阻層）覆蓋）及/或反之亦然，相鄰的N-P磊晶源極/汲極比相鄰的P-P磊晶源極/汲極及/或相鄰的N-N磊晶源極/汲極更不易受到非預期合併的影響。因此，1F N-N間距（間距S5，其容納兩個n型磊晶源極/汲極，其寬度和橫向延伸小於p型磊晶源極/汲極）和1F N-P間距（間距S6，其容納一個p型磊晶源極/汲極和一個n型磊晶源極/汲極的橫向尺寸）可以被配置為小於1F P-P間距（間距S4，其容納兩個p型磊晶源極/汲極，其寬度和橫向延伸大於n型磊晶源極/汲極）。在第2圖中，間距S5小於間距S4（即，1F N-N間距小於1F P-P間距），並且間距S6小於間距S4（即，1F N-P/P-N間距小於1F P-P間距）。間距S5比間距S4小約5%至約30%，並且間距S6比間距S4小約20%至約40%，以將相鄰磊晶源極/汲極的非預期合併最小化，同時將磊晶源極/汲極橫向尺寸和源極/汲極接觸件著陸寬裕度最大化。間距S6也小於間距S5（即，1F N-P/N-P間距小於1F N-N間距），例如比間距S5小約20%至約40%，以將相鄰磊晶源極/汲極的非預期合併最小化，同時將磊晶源極/汲極橫向尺寸和源極/汲極接觸件著陸寬裕度最大化。
鰭片110A～110F的通道區是鰭片110A～110F的非凹陷部分，在第2圖中用虛線描繪。在一些實施例中，p型磊晶源極/汲極120A及/或n型磊晶源極/汲極120B包含在鰭片110A～110F的通道區中實現期望的拉伸應力及/或壓縮應力的材料及/或摻質。鰭片110A～110F的通道區位於相應的p型磊晶源極/汲極120A或相應的n型磊晶源極/汲極120B之間並在其間沿y方向延伸，並在第2圖中描繪在相應的p型磊晶源極/汲極120A或相應的n型磊晶源極/汲極120B之後。閘極堆疊在X-Z平面中包覆鰭片110A～110F的通道區（舉例來說，鰭片110A～110F中的每一個都具有設置在其頂部和其側壁上方的相應閘極堆疊），並且在Y-Z平面中，在鰭片110A～110F的通道區的頂部上方。閘極堆疊被配置為根據多閘極裝置100的設計要求實現期望的功能，使得p型鰭狀場效電晶體104A～104D、n型鰭狀場效電晶體106A和n型鰭狀場效電晶體106B的閘極堆疊可以包含相同或不同的層及/或材料。
多閘極裝置100更包含各種介電結構，例如鰭片間隔物125、基底隔離部件130、隔離鰭片140和介電層150。舉例來說，每個描繪的多閘極裝置100的鰭狀場效電晶體具有沿其相應的磊晶源極/汲極（例如p型磊晶源極/汲極120A或n型磊晶源極/汲極120B）的側壁設置的鰭片間隔物125。在描繪的實施例中，鰭片間隔物125具有內側壁和相對於內側壁的外側壁，其中內側壁物理接觸p型磊晶源極/汲極120A或n型磊晶源極/汲極120B，並且外側壁物理接觸介電層150。鰭片間隔物125更具有物理接觸基底隔離部件130的底表面和物理接觸p型磊晶源極/汲極120A或n型磊晶源極/汲極120B的頂表面，其中底表面和頂表面在內側壁和外側壁之間延伸。鰭片間隔物125包含矽、氧、碳、氮、其他合適的介電材料成分或前述之組合，例如氧化矽、氮化矽、氧氮化矽、碳化矽、氮碳化矽、氮碳氧化矽或前述之組合。鰭片間隔物125可以具有多層結構。舉例來說，鰭片間隔物125可以包含第一介電層和第二介電層，第一介電層包含氮化矽及/或氧化矽，第二介電層包含氮碳氧化矽。在一些實施例中，鰭片間隔物125包含多於一組間隔物，例如鰭片間隔物襯墊（例如L形間隔物襯墊）和設置在鰭片間隔物襯墊上方的主鰭片間隔物。在一些實施例中，從多閘極裝置100中省略鰭片間隔物125。
基底隔離部件130、隔離鰭片140和介電層150組合以電性隔離多閘極裝置100的p型鰭狀場效電晶體、n型鰭狀場效電晶體或前述之組合的主動區，例如p型鰭狀場效電晶體104A～104D、n型鰭狀場效電晶體106A和n型鰭狀場效電晶體106B。基底隔離部件130設置在基底112中並將鰭片110A～110F彼此電性隔離。基底隔離部件130沿著鰭片110A～110F的源極/汲極區設置，覆蓋鰭片110A～110F的源極/汲極區的側壁，並填充鰭片110A～110F之間的間距（例如間距S1、間距S2和間距S3）。在第2圖中，鰭片110A～110F的源極/汲極區的頂表面低於基底隔離部件130的頂表面，並且p型磊晶源極/汲極120A和n型磊晶源極/汲極120B在基底隔離部件130的頂表面下方延伸。因此，基底隔離部件130也沿著p型磊晶源極/汲極120A及/或n型磊晶源極/汲極120B的側壁的一部分設置並覆蓋此部分。在一些實施例中，鰭片110A～110F的源極/汲極區的頂表面在基底隔離部件130的頂表面之上，並且p型磊晶源極/汲極120A及/或n型磊晶源極/汲極120B不延伸到基底隔離部件130的頂表面下方。
基底隔離部件130包含矽、氧、氮、碳、其他合適的隔離及/或介電成分、或前述之組合。舉例來說，基底隔離部件130包含氧化矽、氮化矽、氮氧化矽、其他合適的隔離材料或前述之組合。基底隔離部件130被配置為淺溝槽隔離結構、深溝槽隔離（deep trench isolation，DTI）結構、矽局部氧化（local oxidation of silicon，LOCOS）結構、其他合適的隔離結構或前述之組合。在描繪的實施例中，基底隔離部件130是淺溝槽隔離結構。基底隔離部件130可以具有多層結構。在一些實施例中，基底隔離部件130包含設置在氮化矽襯墊上方的氧化物層。在一些實施例中，基底隔離部件130包含設置在摻雜襯墊上方的介電層，例如硼矽酸鹽玻璃（boron silicate glass，BSG）襯墊及/或磷矽玻璃（phosphosilicate glass，PSG）襯墊。在一些實施例中，基底隔離部件130包含設置在介電襯墊上方的塊體介電層。
隔離鰭片140位於不同鰭狀場效電晶體的磊晶源極/汲極之間並將其電性隔離，例如p型鰭狀場效電晶體104A和p型鰭狀場效電晶體104B的p型磊晶源極/汲極120A、n型鰭狀場效電晶體106A和p型鰭狀場效電晶體106B的n型磊晶源極/汲極120B、p型鰭狀場效電晶體104C的p型磊晶源極/汲極120A和n型鰭狀場效電晶體106A的n型磊晶源極/汲極120B、以及p型鰭狀場效電晶體104D的p型磊晶源極/汲極120A和n型鰭狀場效電晶體106B的n型磊晶源極/汲極120B。隔離鰭片140可以進一步將鰭片110A～110F彼此電性隔離。隔離鰭片140設置在介電層150中並延伸到基底隔離部件130中，使得隔離鰭片140在基底隔離部件130的頂表面下方延伸。在第2圖中，隔離鰭片140進一步在鰭片110A～110F的頂表面下方延伸。相鄰磊晶源極/汲極之間的間距被配置為大於隔離鰭片140的寬度，以減少及/或防止在形成磊晶源極/汲極後，在隔離鰭片140上形成及/或保留磊晶源極/汲極殘留物，進而降低及/或消除裝置殘留缺陷。舉例來說，在隔離鰭片140沿x方向具有寬度W3的情況下，間距S4、間距S5和間距S6大於寬度W3。在這樣的實施例中，介電層150介於隔離鰭片140和p型磊晶源極/汲極120A之間以及介於隔離鰭片140和n型磊晶源極/汲極120B之間。在一些實施例中，寬度W3為約5 nm至約10 nm，其中5 nm是直接相鄰裝置的主動區之間的最小允許間距（例如磊晶源極/汲極之間的最小允許間距）。在這樣的實施例中，間距S6可以大於約5 nm，並且間距S4和間距S6可以大於約10 nm。
隔離鰭片140包含矽、氧、氮、碳、其他合適的隔離及/或介電成分、或前述之組合。舉例來說，隔離鰭片140包含氧化矽、氮化矽、氮氧化矽、氮碳化矽、氮碳氧化矽、其他合適的隔離材料或前述之組合。本發明實施例考慮到隔離鰭片的各種配置。舉例來說，隔離鰭片140可以具有多層結構，例如設置在介電襯墊（例如氮化矽襯墊）上方的塊體介電層（例如氧化物層）。在一些實施例中，隔離鰭片140包含下介電部分和上介電部分，其中下介電部分和上介電部分被不同地配置。在一些實施例中，下部包含設置在介電襯墊上方的介電層（例如氧化物層）。在一些實施例中，上部包含高介電常數介電層。
介電層150設置在p型磊晶源極/汲極120A、n型磊晶源極/汲極120B、鰭片間隔物125、基底隔離部件130和隔離鰭片140上方。因為間距S4、間距S5和間距S6小於寬度W3，所以介電層150位於隔離鰭片140和p型磊晶源極/汲極120A、隔離鰭片140和n型磊晶源極/汲極120B、以及隔離鰭片140和鰭片間隔物125之間。介電層150包含介電材料，其不同於絕緣鰭片140的外表面上的介電材料，使得在源極/汲極接觸件形成期間可以相對於隔離鰭片140選擇性地蝕刻介電層150。介電層150可以具有多層結構，例如形成在接觸蝕刻停止層（contact etch stop layer，CESL）上方的層間介電（interlayer dielectric，ILD）層。層間介電層包含介電材料，包含例如氧化矽、摻雜碳的氧化矽、氮化矽、氮氧化矽、四乙氧基矽烷（TEOS）形成的氧化物、磷矽酸鹽玻璃（PSG）、硼矽酸鹽玻璃（BSG）、硼磷矽酸鹽玻璃（BPSG）、氟矽玻璃（FSG）、黑鑽石（BlackDiamond®，加利福尼亞州聖塔克拉拉的應用材料）、乾凝膠（Xerogel）、氣凝膠（Aerogel）、非晶的氟化碳、聚對二甲苯（Parylene）、以苯環丁烯（BCB）為主的介電材料、SiLK（密歇根州米德蘭的陶氏化學）、聚醯亞胺（polyimide）、其他合適的介電材料或前述之組合。在一些實施例中，層間介電層包含介電材料，其介電常數小於二氧化矽的介電常數（例如k＜3.9）。在一些實施例中，層間介電層包含介電常數小於約2.5的介電材料（即，極低k（extreme low-k，ELK）介電材料），例如SiO 2（例如多孔二氧化矽）、碳化矽（SiC）及/或摻雜碳的氧化物（例如以SiCOH為主的材料（具有例如Si-CH 3鍵）），這些介電材料中的每一個都被調整/配置成介電常數小於約2.5。層間介電層可以包含具有多種介電材料的多層結構。接觸蝕刻停止層包含不同於層間介電層的材料，例如不同於層間介電層的介電材料的介電材料。舉例來說，在層間介電層包含介電材料包含矽和氧並且介電常數小於約二氧化矽的介電常數的情況下，接觸蝕刻停止層可以包含矽和氮，例如氮化矽或氮氧化矽。
參照第3圖，為了清楚和簡化，第2圖中的多閘極裝置100和第3圖中的多閘極裝置200的相似部件由相同的圖式標記表示。多閘極裝置200在許多面向類似於多閘極裝置100。舉例來說，多閘極裝置200包含類似於鰭片110A～110F的鰭片210A～210F、類似於基底112的基底212、類似於p型磊晶源極/汲極120A的p型磊晶源極/汲極220A、類似於n型磊晶源極/汲極120B的n型磊晶源極/汲極220B、鰭片間隔物125、基底隔離部件130、隔離鰭片140以及介電層150。在第3圖中，多閘極裝置200包含裝置區202A和裝置區202B。裝置區202A包含p型鰭狀場效電晶體204A和p型鰭狀場效電晶體204B，並且裝置區202B包含n型鰭狀場效電晶體206A和n型鰭狀場效電晶體206B。P型鰭狀場效電晶體204A和n型鰭狀場效電晶體206A是單鰭片鰭狀場效電晶體（即，每個鰭狀場效電晶體包含一個鰭片，其中鰭狀場效電晶體的通道形成在一個鰭片中），並且p型鰭狀場效電晶體204B和n型鰭狀場效電晶體206B是雙鰭片鰭狀場效電晶體（即，每個鰭狀場效電晶體包含兩個鰭片，其中鰭狀場效電晶體的通道形成在兩個鰭片中）。舉例來說，p型鰭狀場效電晶體204A包含從基底212延伸的鰭片210A，p型鰭狀場效電晶體204B包含從基底212延伸的鰭片210B和鰭片210C，n型鰭狀場效電晶體206A包含從基底212延伸的鰭片210D，以及n型鰭狀場效電晶體206B包含從基底212延伸的鰭片210E和鰭片210F。
間距S7在p型雙鰭片鰭狀場效電晶體的鰭片之間（例如鰭片210B和鰭片210C以間距S7隔開），間距S8在p型單鰭片鰭狀場效電晶體的鰭片和p型雙鰭片鰭狀場效電晶體的鰭片之間（例如鰭片210A和鰭片210B以間距S8隔開），間距S9在n型雙鰭片鰭狀場效電晶體的鰭片之間（例如鰭片210E和鰭片210F以間距S9隔開），並且間距S10在n型單鰭片鰭狀場效電晶體的鰭片和n型雙鰭片鰭狀場效電晶體的鰭片之間（例如鰭片210D和鰭片210E以間距S10隔開）。在第3圖中，間距S7大於間距S8且間距S9大於間距S10以最佳化磊晶源極/汲極合併。舉例來說，這樣的間距增強了直接相鄰的雙鰭片鰭狀場效電晶體的磊晶源極/汲極的合併，同時排除了單鰭片鰭狀場效電晶體的磊晶源極/汲極與直接相鄰的其他鰭狀場效電晶體的磊晶源極/汲極的合併。在一些實施例中，間距S7為約10 nm至約20 nm。在一些實施例中，間距S8為約40 nm至約60 nm。在一些實施例中，間距S9為約10 nm至約20 nm。在一些實施例中，間距S10為約40 nm至約60 nm。從間距S7及/或間距S9大於約20 nm的鰭片成長的磊晶源極/汲極可能不會合併以為雙鰭片鰭狀場效電晶體提供合併的磊晶源極/汲極，而當間距S8及/或間距S10分別小於約40 nm時，從單鰭片鰭狀場效電晶體的鰭片成長的磊晶源極/汲極可能不想要地與直接相鄰的雙鰭片鰭狀場效電晶體的磊晶源極/汲極合併。在一些實施例中，間距S7和間距S9相同。在一些實施例中，間距S7和間距S9不同。在一些實施例中，間距S8和間距S10相同。在一些實施例中，間距S8和間距S10不同。
P型鰭狀場效電晶體204A具有從鰭片210A的凹陷部分延伸的p型磊晶源極/汲極220A，並且n型鰭狀場效電晶體206A具有從鰭片210D的凹陷部分延伸的n型磊晶源極/汲極220B。P型鰭狀場效電晶體204B的p型磊晶源極/汲極220A從鰭片210B和鰭片210C的凹陷部分延伸並合併在一起以形成合併的p型磊晶源極/汲極220A-M，並且n型鰭狀場效電晶體206B的n型磊晶源極/汲極220B從鰭片210E和鰭片210F的凹陷部分延伸並合併在一起以形成合併的n型磊晶源極/汲極220B-M。p型鰭狀場效電晶體204A的p型磊晶源極/汲極220A的上部具有寬度W1，並且n型鰭狀場效電晶體206A的n型磊晶源極/汲極220B的上部具有寬度W2。p型鰭狀場效電晶體204B的合併的p型磊晶源極/汲極220A-M的上部具有寬度W4，並且n型鰭狀場效電晶體206B的合併的n型磊晶源極/汲極220B-M的上部具有寬度W5。寬度W4是合併的p型磊晶源極/汲極220A-M沿x方向的最大寬度，並且寬度W5是合併的n型磊晶源極/汲極220B-M沿x方向的最大寬度。換言之，寬度W4和寬度W5分別介於合併的p型磊晶源極/汲極220A-M和合併的n型磊晶源極/汲極220B-M的最外側壁之間。在第3圖中，寬度W4大於寬度W5。在一些實施例中，這樣的寬度差異來自具有不同剖面輪廓及/或形狀的p型磊晶源極/汲極220A和n型磊晶源極/汲極220B。舉例來說，在第3圖中，p型磊晶源極/汲極220A的上部為菱形，並且n型磊晶源極/汲極220B的上部為橢圓形。在一些實施例中，寬度W4為約40 nm至約80 nm。在一些實施例中，寬度W5為約35 nm至約65 nm。寬度W4和寬度W5分別小於約40 nm和35 nm可能無法提供足夠的源極/汲極接觸件著陸區，而寬度W4和寬度W5分別大於約80 nm和65 nm，對先進技術節點的鰭片節距及/或鰭片間距來說可能太大，導致非預期合併及/或裝置缺陷（例如磊晶殘留物）。在一些實施例中，寬度W4與寬度W5的比值為約1.1至約1.5。在一些實施例中，合併的p型磊晶源極/汲極220A-M的合併區域沿z方向的長度（d1）大於n型磊晶源極/汲極220A-M的合併區域沿z方向的長度（d2）。
間距S11在p型鰭狀場效電晶體204A的p型磊晶源極/汲極220A和p型鰭狀場效電晶體204B的合併的p型磊晶源極/汲極220A-M之間，並且間距S12在n型鰭狀場效電晶體206A的n型磊晶源極/汲極220B和n型鰭狀場效電晶體206B的合併的n型磊晶源極/汲極220B-M之間。間距S11和間距S12沿x方向，例如鰭片210A～210F的寬度方向。間距S11是直接相鄰的p型單鰭片鰭狀場效電晶體和p型雙鰭片鰭狀場效電晶體的磊晶源極/汲極之間的最小距離，並且間距S12是直接相鄰的n型單鰭片鰭狀場效電晶體和n型雙鰭片鰭狀場效電晶體的磊晶源極/汲極之間的最小距離。舉例來說，間距S11是p型鰭狀場效電晶體204A的p型磊晶源極/汲極220A與p型鰭狀場效電晶體204B的合併的p型磊晶源極/汲極220A-M之間的最小距離，並且間距S12是n型鰭狀場效電晶體206A的n型磊晶源極/汲極220B與n型鰭狀場效電晶體206B的合併的n型磊晶源極/汲極220B-M之間的最小距離。在一些實施例中，間距S11為約15 nm至約30 nm。在一些實施例中，間距S12為約20 nm至約35 nm。將間距S11及/或間距S12降低至小於約15 nm會導致在磊晶源極/汲極形成期間、磊晶源極/汲極形成之後的熱處理期間（例如在沉積之後用於活化磊晶源極/汲極中的摻質的退火製程期間及/或在源極/汲極接觸件形成期間實施的退火製程期間，例如用於在磊晶源極/汲極上方形成矽化物部件的退火製程）、其他後續製程或前述之組合非預期合併直接相鄰的不同鰭狀場效電晶體的磊晶源極/汲極。在一些實施例中，將間距S11及/或間距S12降低至小於約15 nm可能導致隨後形成的源極/汲極接觸件與直接相鄰的不同鰭狀場效電晶體的磊晶源極/汲極的非預期合併。在固定鰭片節距及/或鰭片間距（例如分別為間距S8和間距S10）以維持多閘極裝置200的期望鰭狀場效電晶體密度及/或裝置密度的情況下，將間距S11及/或間距S12增加至大於約35 nm可以降低磊晶源極/汲極的相應寬度及/或面積，其降低源極/汲極接觸件著陸寬裕度，使其難以將隨後形成的源極/汲極接觸件著陸於磊晶源極/汲極上。此外，將間距S11及/或間距S12增加至大於約35 nm可以降低磊晶源極/汲極的相應體積，使得磊晶源極/汲極太小而無法充分抵消及/或減少短通道效應（特別是當電晶體的閘極長度小於約10 nm時可能出現的短通道效應）、最小化寄生電容、最小化寄生電阻或前述之組合。
多閘極裝置200被配置為具有相同類型的單鰭片鰭狀場效電晶體和雙鰭片鰭狀場效電晶體的磊晶源極/汲極之間的最佳間距。舉例來說，p型單鰭片鰭狀場效電晶體和p型雙鰭片鰭狀場效電晶體之間的磊晶源極/汲極間距（1F到2F P-P間距）小於n型單鰭片鰭狀場效電晶體和n型雙鰭片鰭狀場效電晶體之間的磊晶源極/汲極間距（1F至2F N-N間距），p型單鰭片鰭狀場效電晶體和p型雙鰭片鰭狀場效電晶體之間的磊晶源極/汲極間距大於p型單鰭片鰭狀場效電晶體之間的磊晶源極/汲極間距（1F P-P間距），並且n型單鰭片鰭狀場效電晶體和n型雙鰭片鰭狀場效電晶體之間的磊晶源極/汲極間距大於n型單鰭片鰭狀場效電晶體之間的磊晶源極/汲極間距（1F N-N間距）。這樣的間距差異解釋了不同類型磊晶源極/汲極的輪廓變化以及由隔離鰭片140提供的額外隔離及/或額外合併防止。舉例來說，在第3圖中，間距S11和間距S12大於寬度W3（即，隔離鰭片140的寬度），間距S11小於間距S12（即，1F到2F P-P間距小於1F到2F N-N間距），間距S11大於間距S4（即，1F到2F P-P間距大於1F P-P間距），並且間距S12大於間距S5（即，1F到2F N-N大於1F N-N間距）。間距S12大於間距S11，因為n型磊晶源極/汲極的寬度（例如寬度W2和寬度W5）小於p型磊晶源極/汲極的寬度（例如寬度W1和寬度W4），因此相鄰N-N磊晶源極/汲極之間的間距大於相鄰P-P磊晶源極/汲極之間的間距。在一些實施例中，間距S12和間距S11之間的差（即，間距S12-間距S11）為約3 nm至約10 nm。間距S11和間距S12也分別大於寬度W1和寬度W2。此外，為了確保合併雙鰭片鰭狀場效電晶體的磊晶源極/汲極，用於形成雙鰭片鰭狀場效電晶體的磊晶源極/汲極的磊晶成長/沉積參數可被配置為不同於用於形成單鰭片鰭狀場效電晶體的磊晶源極/汲極的磊晶成長/沉積參數。舉例來說，相較於形成單鰭片鰭狀場效電晶體的磊晶源極/汲極時，在形成雙鰭片鰭狀場效電晶體的磊晶源極/汲極時可以使用較長的沉積時間，以確保從兩個鰭片成長的磊晶源極/汲極彼此合併。確保合併的不同磊晶成長/沉積參數會導致合併的磊晶源極/汲極在雙鰭片鰭狀場效電晶體的鰭片側壁之外的橫向成長大於單鰭片鰭狀場效電晶體的鰭片側壁之外的磊晶源極/汲極的橫向成長。本發明實施例藉由將1F到2F P-P間距配置為大於1F P-P間距以及將1F到2F N-N間距配置為大於1F N-N間距來解決這種橫向成長差異，藉此阻止相同類型的雙鰭片鰭狀場效電晶體和相鄰單鰭片鰭狀場效電晶體的磊晶源極/汲極的非預期合併。在一些實施例中，間距S4和間距S11之間的差（即，間距S11-間距S4）為約2 nm至約10 nm。在一些實施例中，間距S5和間距S12之間的差（即，間距S12-間距S5）為約5 nm至約10 nm。
參照第4圖，為了清楚和簡化，第2圖中的多閘極裝置100、第3圖中的多閘極裝置200和第4圖中的多閘極裝置300的相似部件由相同的圖式標記表示。多閘極裝置300在許多面向類似於多閘極裝置100及/或多閘極裝置200。舉例來說，多閘極裝置300包含類似於鰭片110A～110F及/或鰭片210A～210F的鰭片310A～310D、類似於基底112及/或基底212的基底312、類似於p型磊晶源極/汲極120A及/或p型磊晶源極/汲極220A的p型磊晶源極/汲極320A、類似於n型磊晶源極/汲極120B及/或n型磊晶源極/汲極220B的n型磊晶源極/汲極320B、類似於合併的p型磊晶源極/汲極220A-M的合併的p型磊晶源極/汲極320A-M、類似於合併的n型磊晶源極/汲極220B-M的n型磊晶源極/汲極320B-M、鰭片間隔物125、基底隔離部件130、隔離鰭片140以及介電層150。在第4圖中，多閘極裝置300包含具有p型鰭狀場效電晶體304和n型鰭狀場效電晶體306的裝置區302。P型鰭狀場效電晶體304和n型鰭狀場效電晶體306B均為雙鰭片鰭狀場效電晶體（即，每個鰭狀場效電晶體包含兩個鰭片，其中鰭狀場效電晶體的通道形成於兩個鰭片中）。舉例來說，p型鰭狀場效電晶體304包含從基底312延伸並具有間距S7的鰭片310A和鰭片310B，並且n型鰭狀場效電晶體306包含從基底312延伸並具有間距S9的鰭片310C和鰭片310D。P型鰭狀場效電晶體304的p型磊晶源極/汲極320A從鰭片310A和鰭片310B的凹陷部分延伸並合併以形成具有寬度W4之合併的p型磊晶源極/汲極320A-M，並且n型鰭狀場效電晶體306的n型磊晶源極/汲極320B從鰭片310C和鰭片310D的凹陷部分延伸並合併以形成具有寬度W5之合併的n型磊晶源極/汲極320B-M。
在第4圖中，間距S14在p型鰭狀場效電晶體304的合併的p型磊晶源極/汲極320A-M和n型鰭狀場效電晶體306的合併的n型磊晶源極/汲極320B-M之間。間距S14沿x方向，例如鰭片310A～310D的寬度方向以及合併的p型磊晶源極/汲極320A-M和合併的n型磊晶源極/汲極320B-M的寬度方向。間距S14是直接相鄰的不同類型的雙鰭片鰭狀場效電晶體之合併的磊晶源極/汲極之間的最小距離。舉例來說，間距S14是直接相鄰的合併的p型磊晶源極/汲極320A-M和合併的n型磊晶源極/汲極320B-M之間的最小距離。在一些實施例中，間距S14為約15 nm至約25 nm。將間距S14降低至小於約15 nm會導致在磊晶源極/汲極形成期間、磊晶源極/汲極形成之後的熱處理（例如在沉積之後用於活化磊晶源極/汲極中的摻質的退火製程期間及/或在源極/汲極接觸件形成期間實施的退火製程期間，例如用於在磊晶源極/汲極上方形成矽化物部件的退火製程）、其他後續製程或前述之組合非預期合併合併的p型磊晶源極/汲極320A-M和合併的n型磊晶源極/汲極320B-M。在固定鰭片節距及/或鰭片間距（例如間距S13）以維持多閘極裝置300的期望鰭狀場效電晶體密度及/或裝置密度的情況下，將間距S14增加至大於約25 nm可以降低合併的p型磊晶源極/汲極320A-M及/或合併的n型磊晶源極/汲極320B-M的相應寬度及/或面積，其降低源極/汲極接觸件著陸寬裕度，使其難以將隨後形成的源極/汲極接觸件著陸於合併的p型磊晶源極/汲極320A-M及/或合併的n型磊晶源極/汲極320B-M。
多閘極裝置300被配置為具有不同類型的雙鰭片鰭狀場效電晶體的磊晶源極/汲極之間的最佳間距。舉例來說，不同類型的雙鰭片鰭狀場效電晶體之間的磊晶源極/汲極間距（2F N-P間距）小於p型單鰭片鰭狀場效電晶體之間的磊晶源極/汲極間距、大於n型單鰭片鰭狀場效電晶體之間的磊晶源極/汲極間距、並且大於不同類型的單鰭片鰭狀場效電晶體之間的磊晶源極/汲極間距。在第4圖中，間距S14大於寬度W3（即，隔離鰭片140的寬度）、小於間距S4（1F P-P間距）、大於間距S5（1F N-N間距）、並且大於間距S6（1F N-P間距）。這樣的間距差異解釋了不同類型的磊晶源極/汲極的輪廓變化以及由隔離鰭片140提供的額外隔離及/或額外合併防止。舉例來說，由於n型磊晶源極/汲極的寬度和超出鰭片側壁的橫向延伸小於p型磊晶源極/汲極的寬度和超出鰭片側壁的橫向延伸，相鄰的N-P磊晶源極/汲極比相鄰的P-P磊晶源極/汲極更不易意外合併，但比相鄰的N-N磊晶源極/汲極更容易意外合併。因此，2F N-P間距（間距S14，其容納一個p型磊晶源極/汲極和一個n型磊晶源極/汲極的橫向尺寸）可以被配置為小於1F P-P間距（間距S4，其容納兩個p型磊晶源極/汲極，其寬度和橫向延伸大於n型磊晶源極/汲極）但大於1F N-N間距（間距S5，其容納兩個n型磊晶源極/汲極，其寬度和橫向延伸小於p型磊晶源極/汲極）。在一些實施例中，間距S4和間距S14之間的差（即，間距S4-間距S14）為約2 nm至約6 nm。在一些實施例中，間距S14和間距S5之間的差（即，間距S14-間距S5）為約1 nm至約5 nm。此外，為了確保合併雙鰭片鰭狀場效電晶體的磊晶源極/汲極，用於形成雙鰭片鰭狀場效電晶體的磊晶源極/汲極之磊晶成長/沉積參數可以被配置為不同於用於形成單鰭片鰭狀場效電晶體的磊晶源極/汲極之磊晶成長/沉積參數。舉例來說，相較於形成單鰭片鰭狀場效電晶體的磊晶源極/汲極時，在形成雙鰭片鰭狀場效電晶體的磊晶源極/汲極時可以使用更長的沉積時間，以確保從兩個鰭片成長的磊晶源極/汲極彼此合併。確保合併的不同磊晶成長/沉積參數會導致合併的磊晶源極/汲極在雙鰭片鰭狀場效電晶體的鰭片側壁之外的橫向成長大於單鰭片鰭狀場效電晶體的鰭片側壁之外的磊晶源極/汲極的橫向成長。本發明實施例藉由將2F N-P間距配置為大於1F N-P間距來解決這種橫向成長差異，藉此阻止不同類型的雙鰭片鰭狀場效電晶體之相鄰合併的磊晶源極/汲極之間的非預期合併。
本發明實施例考慮了多個實施例，其中多閘極裝置100、多閘極裝置200及/或多閘極裝置300的裝置區及/或鰭狀場效電晶體被製造在相同晶圓或不同晶圓上以提供不同的裝置及/或結構。舉例來說，本發明實施例考慮了多閘極裝置的各種實施例，其包含裝置區102A、裝置區102B、裝置區202A、裝置區202B、裝置區302或前述之組合。在另一範例中，本發明實施例考慮了多閘極裝置的各種實施例，其包含p型鰭狀場效電晶體104A、p型鰭狀場效電晶體104B、p型鰭狀場效電晶體104C、p型鰭狀場效電晶體104D、n型鰭狀場效電晶體106A、n型鰭狀場效電晶體106B、p型鰭狀場效電晶體204A、p型鰭狀場效電晶體204B、n型鰭狀場效電晶體206A、n型鰭狀場效電晶體206B、p型鰭狀場效電晶體304、n型鰭狀場效電晶體306或前述之組合。在一些實施例中，各種裝置區彼此直接相鄰。在一些實施例中，各種裝置區位於晶圓上的不同位置，使得一或多個其他裝置區及/或裝置結構設置在它們之間。
第5A～5F圖係根據本發明實施例的各個面向之在各個製造階段的多閘極裝置的p型裝置區402A的部分或全部的局部剖面圖。第6A～6F圖係根據本發明實施例的各個面向之在各個製造階段的多閘極裝置的n型裝置區402B的部分或全部的局部剖面圖。P型裝置區402A類似多閘極裝置200的裝置區202A，而n型裝置區402B類似多閘極裝置200的裝置區202B。為了便於描述和理解，本文同時討論第5A～5F圖和第6A～6F圖。為了清楚之目的，已簡化第5A～5F圖和第6A～6F圖以更加理解本發明實施例的發明概念。可以在描繪的多閘極裝置的p型裝置區402A及/或n型裝置區402B中添加額外的部件，並且在描繪的多閘極裝置的p型裝置區402A及/或n型裝置區402B的其他實施例中，可以替換、修改或消除以下描述的一些部件。
轉向第5A圖和第6A圖，製程開始於在形成鰭片、形成隔離結構和形成虛設閘極之後接收多閘極裝置。多閘極裝置包含p型裝置區402A，其包含具有兩個鰭片（例如鰭片410A和鰭片410B）的p型鰭狀場效電晶體404A和具有一個鰭片（例如鰭片410C）的p型鰭狀場效電晶體404B以及n型裝置區402B，其包含具有兩個鰭片（例如鰭片410D和鰭片410E）的n型鰭狀場效電晶體406A和具有一個鰭片（例如鰭片410F）的n型鰭狀場效電晶體406B。鰭片410A～410F類似於本文所述的鰭片110A～110F、鰭片210A～210F及/或鰭片310A～310D。P型裝置區402A和n型裝置區402B各自更包含類似於鰭片間隔物125的鰭片間隔物425、類似於基底隔離部件130的基底隔離部件430以及類似於隔離鰭片140的隔離鰭片440。在一些實施例中，基底412是矽基底，鰭片410A～410C是矽鍺鰭片，鰭片410D～410F是矽鰭片。在第5A圖中，鰭片410A和鰭片410B之間具有間距S8，鰭片410B和鰭片410C之間具有間距S7，鰭片410A～410C具有沿z方向的高度H1，並且鰭片間隔物425具有沿z方向的高度H2。在第6A圖中，鰭片410D和鰭片410E之間具有間距S9，鰭片410E和鰭片410F之間具有間距S10，鰭片410D～410F具有沿z方向的高度H3，並且鰭片間隔物425具有沿z方向的高度H4。在一些實施例中，高度H1為約30 nm至約80 nm。在一些實施例中，高度H2為約5 nm至約20 nm。在一些實施例中，高度H3為約30 nm至約80 nm。在一些實施例中，高度H4為約5 nm至約20 nm。在一些實施例中，高度H1和高度H3相同。在一些實施例中，高度H1和高度H3不同。在一些實施例中，高度H2和高度H4相同。在一些實施例中，高度H2和高度H4不同。在一些實施例中，鰭片間隔物425的高度及/或鰭片間隔物425的寬度可以被配置為控制隨後形成的磊晶源極/汲極的形狀及/或剖面輪廓。
轉向第5B圖和第6B圖，進行蝕刻製程以在鰭片410A～410C的源極/汲極區中形成源極/汲極凹槽（溝槽）442A，並在鰭片410D～410F的源極/汲極區中形成源極/汲極凹槽442B。源極/汲極凹槽442A延伸到基底隔離部件430（例如與鰭片間隔物425的底部相接的那些）的最頂表面下方的深度D1，並且源極/汲極凹槽442B延伸到基底隔離部件430（例如與鰭片間隔物425的底部相接的那些）的最頂表面下方的深度D2。在這樣的實施例中，藉由蝕刻製程移除鰭片間隔物425之間的鰭片410A～410F的部分。在一些實施例中，深度D1為約2 nm至約10 nm。在一些實施例中，深度D2為約2 nm至約10 nm。在一些實施例中，深度D1和深度D2相同。在一些實施例中，深度D1和深度D2不同。蝕刻製程相對於隔離鰭片440、基底隔離部件430及/或鰭片間隔物425選擇性地移除鰭片410A～410F。換言之，蝕刻製程大致移除鰭片410A～410F，但不移除或大致不移除移除隔離鰭片440、基底隔離部件430及/或鰭片間隔物425。舉例來說，選擇蝕刻製程的蝕刻劑以比半導體材料（例如隔離鰭片440、基底隔離部件430及/或鰭片間隔物425）更高的速率蝕刻半導體材料（例如鰭片410A～410F）。在描繪的實施例中，蝕刻製程移除鰭片間隔物425的一部分，使得在形成源極/汲極凹槽442A及/或源極/汲極凹槽442B之後，鰭片間隔物425具有變化的高度及/或寬度。在一些實施例中，蝕刻製程可以凹蝕基底隔離部件430的頂表面。蝕刻製程是乾式蝕刻、濕式蝕刻、其他合適的蝕刻製程或前述之組合。在描繪的實施例中，同時蝕刻單鰭片鰭狀場效電晶體的鰭片和雙鰭片鰭狀場效電晶體的鰭片（即，同時蝕刻鰭片410A～410C及/或同時蝕刻鰭片410D～410F）。在一些實施例中，使用不同的蝕刻製程分別蝕刻單鰭片鰭狀場效電晶體的鰭片和雙鰭片鰭狀場效電晶體的鰭片。在一些實施例中，同時蝕刻p型鰭狀場效電晶體的鰭片和n型鰭狀場效電晶體的鰭片（即，同時蝕刻鰭片410A～410F）。在一些實施例中，使用不同的蝕刻製程分別蝕刻p型鰭狀場效電晶體的鰭片和n型鰭狀場效電晶體的鰭片。舉例來說，可以在鰭片410A～410C上進行第一蝕刻製程以形成源極/汲極凹槽442A，並且可以在鰭片410D～410F上進行第二蝕刻製程以形成源極/汲極凹槽442B。在這樣的實施例中，圖案化層（例如硬遮罩層及/或光阻層）可以在第一蝕刻製程期間覆蓋n型裝置區402B，並且圖案化層可以在第二蝕刻期間覆蓋p型裝置區402A。
轉向第5C～5E圖和第6C～6E圖，繼續進行製程，形成各種磊晶源極/汲極，例如p型鰭狀場效電晶體404A的合併的p型磊晶源極/汲極420A-M、p型鰭狀場效電晶體404B的p型磊晶源極/汲極420A、n型鰭狀場效電晶體406A的合併n型磊晶源極/汲極420B-M以及n型鰭狀場效電晶體406B的n型磊晶源極/汲極420B。舉例來說，製程包含在源極/汲極凹槽中磊晶成長第一半導體層，例如在源極/汲極凹槽442A中的磊晶層444A和在源極/汲極凹槽442B中的磊晶層444B（第5C圖和第6C圖）；在源極/汲極凹槽中的第一半導體層上方磊晶成長第二半導體層，例如源極/汲極凹槽442A中的磊晶層446A和源極/汲極凹槽442B中的磊晶層446B（第5D圖和第6D圖）；以及在源極/汲極凹槽中的第二半導體層上磊晶成長第三半導體層，例如源極/汲極凹槽442A中的磊晶層448A和源極/汲極凹槽442B中的磊晶層448B（第5E圖和第6E圖）。第一半導體層，例如磊晶層444A和磊晶層444B，具有第一摻質濃度。第二半導體層，例如磊晶層446A和磊晶層446B，具有第二摻質濃度。第三半導體層，例如磊晶層448A和磊晶層448B，具有第三摻質濃度。第一摻質濃度、第二摻質濃度和第三摻質濃度不同。舉例來說，第二摻質濃度大於第一摻質濃度和第三摻質濃度，並且第三摻質濃度大於第一摻質濃度。
磊晶層444A、磊晶層444B、磊晶層446A、磊晶層446B、磊晶層448A、磊晶層448B或前述之組合的形成可以藉由實施化學氣相沉積（chemical vapor deposition，CVD）技術（例如氣相相磊晶（vapor-phase epitaxy，VPE）、超高真空化學氣相沉積（ultra-high vacuum CVD，UHV-CVD）、低壓化學氣相沉積（low pressure CVD，LPCVD）及/或電漿輔助化學氣相沉積（plasma-enhanced CVD，PECVD））、分子束磊晶、其他合適的選擇性磊晶成長（selective epitaxy growth，SEG）製程或前述之組合。在一些實施例中，磊晶層444A、磊晶層444B、磊晶層446A、磊晶層446B、磊晶層448A、磊晶層448B或前述之組合的形成藉由選擇性化學氣相沉積製程，例如遠程電漿化學氣相沉積（remote plasma CVD，RPCVD），其引入含矽前驅物及/或含鍺前驅物和載氣至製程腔室中，其中含矽前驅物及/或含鍺前驅物與鰭片410A～410F、磊晶層446A、磊晶層446B、磊晶層448A、磊晶層448B或前述之組合的組合物相互作用以形成磊晶源極/汲極。含矽前驅物包含SiH 4、Si 2H 6、二氯矽烷（dichlorosilane，DCS）、SiHCl 3、SiCl 4、其他合適的含矽前驅物或前述之組合。含鍺前驅物包含GeH 4、Ge 2H 6、GeCl 4、GeCl 2、其他合適的含鍺前驅物或前述之組合。載氣可以是惰性氣體，例如H 2及/或N 2。在一些實施例中，將含摻質的前驅物引入製程腔室以促進磊晶層444A、磊晶層444B、磊晶層446A、磊晶層446B、磊晶層448A、磊晶層448B或前述之組合的原位（in-situ）摻雜。含摻質前驅物包含硼（例如B 2H 6）、磷（例如PH 3）、砷（例如AsH 3）、其他合適的含摻質前驅物或前述之組合。在一些實施例中，在沉積之後藉由離子佈植製程摻雜磊晶層444A、磊晶層444B、磊晶層446A、磊晶層446B、磊晶層448A、磊晶層448B或前述之組合。在一些實施例中，將含蝕刻劑的前驅物引入製程腔室以防止或限制矽材料及/或鍺材料在介電表面及/或非半導體表面上的成長。在這樣的實施例中，調整化學氣相沉積製程參數以確保半導體材料在半導體表面上的淨沉積。含蝕刻劑的前驅物包含Cl 2、HCl、可以促進期望的半導體材料（例如矽及/或鍺）成長選擇性的其他含有蝕刻劑的前驅物、或前述之組合。在一些實施例中，進行退火製程以活化磊晶層444A、磊晶層444B、磊晶層446A、磊晶層446B、磊晶層448A、磊晶層448B、其他源極/汲極區（例如重摻雜源極/汲極區及/或輕摻雜源極/汲極區）或前述之組合中的摻質。
在分開的製程腔室中形成P型磊晶源極/汲極（即，磊晶層444A、磊晶層446A和磊晶層448A）和n型磊晶源極/汲極（即，磊晶層444B、磊晶層446B和磊晶層448B）。在一些實施例中，在沉積磊晶層444A、磊晶層446A、磊晶層448A或前述之組合時，將含矽前驅物（例如DCS及/或SiH 4）、含鍺前驅物（例如GeH 4）、載體前驅物（例如H 2）、蝕刻劑前驅物（例如HCl）和摻質前驅物（例如B 2H 6）引入製程室。在一些實施例中，在沉積磊晶層444B、磊晶層446B、磊晶層448B或前述之組合時，將含矽前驅物（例如DCS及/或SiH 4）、載體前驅物（例如H 2及/或N 2）、蝕刻劑前驅物（例如HCl）和摻質前驅物（例如PH 3及/或AsH 3）引入製程室。控制磊晶沉積參數以實現磊晶源極/汲極的最佳橫向間距及/或橫向尺寸，例如本文所述的那些。舉例來說，控制磊晶材料的橫向成長（特別是在磊晶層446A和磊晶層446B的沉積期間）以提供具有寬度W1的p型磊晶源極/汲極420A、具有寬度W4的合併的p型磊晶源極/汲極420A-M、具有寬度W2的n型磊晶源極/汲極420B、具有寬度W5的合併的n型磊晶源極/汲極420B-M、p型磊晶源極/汲極420A和合併的p型磊晶源極/汲極420A-M之間的間距S11、以及n型磊晶源極/汲極420B和合併的n型磊晶源極/汲極420B-M之間的間距S12。磊晶沉積參數可以包含沉積/成長時間、沉積/成長溫度、前驅物流速、前驅物濃度、前驅物類型、其他參數或前述之組合。
在第5C圖和第6C圖中，分別從鰭片410A～410C和鰭片410D～410F成長磊晶層444A和磊晶層444B。磊晶層444A和磊晶層444B可以稱為遮蔽層。在一些實施例中，磊晶層444A和磊晶層444B被配置為防止及/或減少摻質及/或磊晶層446A或磊晶層446B的其他成分分別擠出到多閘極裝置的通道區中。在一些實施例中，磊晶層444A和磊晶層444B被配置為減少短通道效應。磊晶層444A設置在鰭片410A～410C上方並填充鰭片間隔物425之間的源極/汲極凹槽442A的部分，並且磊晶層444B設置在鰭片410D～410F上方並填充鰭片間隔物425之間的源極/汲極凹槽442B的部分。磊晶層444A和磊晶層444B不在鰭片間隔物425之上延伸。在描繪的實施例中，磊晶層444A和磊晶層444B的頂部約位於鰭片間隔物425的頂部的高度處及/或從其略微凹陷。磊晶層444A具有厚度T1，並且磊晶層444B具有厚度T2。在一些實施例中，厚度T1為約5 nm至約15 nm。在一些實施例中，厚度T2為約5 nm至約15 nm。在一些實施例中，厚度T1和厚度T2相同。在一些實施例中，厚度T1和厚度T2不同。
磊晶層444A和磊晶層444B包含矽、鍺、矽鍺、其他合適的半導體材料或前述之組合。在描繪的實施例中，磊晶層444A包含p摻雜的矽鍺並且磊晶層444B包含n摻雜的矽。p型摻質是硼、銦、其他合適的p型摻質或前述之組合，而n型摻質是磷、砷、其他合適的n型摻質或前述之組合。在一些實施例中，磊晶層444A具有約25 at%至約40 at%的鍺濃度。在一些實施例中，磊晶層444A具有約1×10 20cm -3至約8×10 20cm -3的硼摻質濃度。在一些實施例中，磊晶層444B具有約1×10 20cm -3至約1×10 21cm -3的砷摻質濃度或磷摻質濃度。磊晶層444A具有任何合適的鍺濃度分佈和任何合適的摻質分佈，例如任何合適的硼摻質分佈，並且磊晶層444B具有任何合適的摻質分佈，例如任何合適的砷摻質分佈或磷摻質分佈。在一些實施例中，磊晶層444A沿厚度T1具有大致均勻（恆定）的鍺分佈及/或大致均勻的硼摻質分佈，例如從磊晶層444A的底部到頂部大致相同的鍺濃度及/或硼濃度。在一些實施例中，磊晶層444A具有沿厚度T1的梯度鍺分佈及/或梯度硼分佈，例如從磊晶層444A的底部到頂部增加或減少的鍺濃度及/或硼濃度（例如分別從約25 at%至約40 at%或反之亦然及/或約1×10 20cm -3至約8×10 20cm -3或反之亦然）。在一些實施例中，磊晶層444B具有大致均勻的n型摻質分佈。在一些實施例中，磊晶層444B具有梯度砷摻質分佈及/或梯度磷摻質分佈。
在第5D圖和第6D圖中，可以分別從磊晶層444A和磊晶層444B成長磊晶層446A和磊晶層446B。控制磊晶層446A和磊晶層446B的橫向延伸以最佳化n型裝置區402B中的n型磊晶源極/汲極和p型裝置區中的p型磊晶源極/汲極的橫向尺寸及/或橫向間距402A，如本文所述。舉例來說，控制磊晶層446A和磊晶層446B的成長以最小化磊晶層446A和磊晶層446B與不同鰭狀場效電晶體的磊晶層446A及/或磊晶層446B的非預期合併，同時最大化磊晶層446A和磊晶層446B的寬度及/或體積以最大化源極/汲極接觸件著陸寬裕度。在p型鰭狀場效電晶體404A中，合併磊晶層446A以形成合併的p型磊晶層446A-M。在n型鰭狀場效電晶體406A中，合併磊晶層446B以形成合併的n型磊晶層446B-M。磊晶層446A和磊晶層446B具有不同的形狀及/或剖面輪廓，這使得合併的p型磊晶層446A-M和合併的n型磊晶層446B-M具有不同的形狀及/或剖面輪廓。舉例來說，磊晶層446A為菱形且磊晶層446B為橢圓形，這使得p型磊晶源極/汲極和n型磊晶源極/汲極的合併量不同。在第5D圖中，合併的p型磊晶層446A-M具有大致平坦的頂部，而在第6D圖中，合併的n型磊晶層446B-M具有大致波狀的頂部。在描繪的實施例中，藉由相鄰合併的磊晶層446B在合併的n型磊晶層446B-M中形成凹槽。在一些實施例中，在沉積磊晶層446A及/或磊晶層446B之後進行蝕刻製程以修改磊晶層446A及/或磊晶層446B的形狀及/或剖面輪廓。磊晶層446A和磊晶層446B沿z方向分別具有厚度T3和厚度T4。在一些實施例中，厚度T3為約20 nm至約60 nm。在一些實施例中，厚度T4為約20 nm至約60 nm。在一些實施例中，厚度T3和厚度T4相同。在一些實施例中，厚度T3和厚度T4不同。
磊晶層446A和磊晶層446B包含矽、鍺、矽鍺、其他合適的半導體材料或前述之組合。在描繪的實施例中，磊晶層446A包含p摻雜的矽鍺且磊晶層446B包含n摻雜的矽。p型摻質是硼、銦、其他合適的p型摻質或前述之組合，而n型摻質是磷、砷、其他合適的n型摻質或前述之組合。磊晶層446A的鍺濃度大於磊晶層444A的鍺濃度，磊晶層446A的p型摻質濃度大於磊晶層444A的p型摻質濃度，並且磊晶層446B的n型摻質濃度大於磊晶層444B的n型摻質濃度。在一些實施例中，磊晶層446A具有約40 at%至約60 at%的鍺濃度。在一些實施例中，磊晶層446A具有約8×10 20cm -3至約3×10 21cm -3的硼摻質濃度。在一些實施例中，磊晶層446B具有約8×10 20cm -3至約5×10 21cm -3的砷摻質濃度或磷摻質濃度。在一些實施例中，磊晶層446A沿厚度T3具有大致均勻（恆定）的鍺分佈及/或大致均勻的硼摻質分佈，例如從磊晶層446A的底部到頂部大致相同的鍺濃度及/或硼濃度。在一些實施例中，磊晶層446A具有沿厚度T3的梯度鍺分佈及/或梯度硼分佈，例如從磊晶層446A的底部到頂部增加或減少的鍺濃度及/或硼濃度（例如分別從約40 at%至約60 at%或反之亦然及/或8×10 20cm -3至約3×10 21cm -3或反之亦然）。在一些實施例中，磊晶層446B具有大致均勻的n型摻質分佈。在一些實施例中，磊晶層446B具有梯度砷摻質分佈及/或梯度磷摻質分佈。磊晶層446A及/或磊晶層446B可以具有多層結構，例如包覆第二半導體層的第一半導體層。在一些實施例中，磊晶層446A可以包含在第二矽鍺層上方的第一矽鍺層，其中第一矽鍺層中的硼濃度大於第二矽鍺層中的硼濃度。在一些實施例中，磊晶層446B可以包含在第二矽層上方的第一矽層，其中第一矽層中的磷濃度大於第二矽層中的磷濃度。
在第5E圖和第6E圖中，可以分別從磊晶層446A和磊晶層446B成長磊晶層448A和磊晶層448B。磊晶層448A和磊晶層448B可以稱為蓋層。在一些實施例中，磊晶層448A和磊晶層448B作為在後續製程期間分別保護磊晶層446A和磊晶層446B（即，磊晶源極/汲極的重摻雜部分）的蓋層，例如與製造源極/汲極接觸件相關的製程。磊晶層448A和磊晶層448B沿z方向分別具有厚度T5和厚度T6。在一些實施例中，厚度T5為約2 nm至約10 nm。在一些實施例中，厚度T6為約2 nm至約10 nm。在一些實施例中，厚度T5和厚度T6相同。在一些實施例中，厚度T5和厚度T6不同。磊晶層448A和磊晶層448B包含矽、鍺、矽鍺、其他合適的半導體材料或前述之組合。在描繪的實施例中，磊晶層448A包含p摻雜的矽鍺且磊晶層448B包含n摻雜的矽。p型摻質是硼、銦、其他合適的p型摻質或前述之組合，而n型摻質是磷、砷、其他合適的n型摻質或前述之組合。磊晶層448A的p型摻質濃度小於磊晶層446A的p型摻質濃度，並且磊晶層448B的n型摻質濃度小於磊晶層446B的n型摻質濃度。在一些實施例中，磊晶層448A具有約45 at%至約50 at%的鍺濃度。在一些實施例中，磊晶層448A具有約1×10 21cm -3至約2×10 21cm -3的硼摻質濃度。在一些實施例中，磊晶層448B具有約1×10 21cm -3至約3×10 21cm -3的砷摻質濃度或磷摻質濃度。磊晶層448A具有任何合適的鍺濃度分佈和任何合適的摻質分佈，並且磊晶層448B具有任何合適的摻質分佈。
轉向第5F圖和第6F圖，源極/汲極接觸件形成為磊晶源極/汲極。舉例來說，在p型裝置區402A和n型裝置區402B上方形成類似介電層150的介電層450。介電層450填充隔離鰭片440和磊晶源極/汲極（例如合併的p型磊晶源極/汲極420A-M、p型磊晶源極/汲極420A、合併的n型磊晶源極/汲極420B-M和n型磊晶源極/汲極420B）之間的空間、隔離鰭片440和鰭片間隔物425之間的空間以及鰭片間隔物425之間的空間。然後可以在介電層450中形成裝置級接觸件，例如金屬對多晶矽（metal-to-poly，MP）接觸件（通常指與閘極結構的接觸件）以及金屬到裝置（metal-to-device，MD）接觸件（通常指與多閘極裝置的電性主動區（例如磊晶源極/汲極）的接觸件）。裝置級接觸件將積體電路裝置部件電性和物理連接到局部接觸件（local contact）（互連）。在第5F圖中，源極/汲極接觸件460A延伸穿過介電層450以物理接觸不同鰭狀場效電晶體的p型磊晶源極/汲極（即，p型鰭狀場效電晶體404A之合併的p型磊晶源極/汲極420A-M和p型鰭狀場效電晶體404B的p型磊晶源極/汲極420A）。在第6F圖中，源極/汲極接觸件460B延伸穿過介電層450以分別物理接觸不同鰭狀場效電晶體的n型磊晶源極/汲極（即，n型磊晶n型鰭狀場效電晶體406A之合併的源極/汲極420B-M和n型鰭狀場效電晶體406B的n型磊晶源極/汲極420B）。在一些實施例中，在形成源極/汲極接觸件期間消耗（例如在矽化物形成期間）及/或移除（例如在蝕刻介電層450以形成源極/汲極接觸件開口期間）磊晶層448A和磊晶層448B，使得源極/汲極接觸件460A和源極/汲極接觸件460B可以分別物理接觸磊晶層446A和磊晶層446B。
源極/汲極接觸件460A和源極/汲極接觸件460B的形成可以藉由進行微影和蝕刻製程（例如本文所述）以形成延伸穿過介電層450以暴露出p型裝置區402A中的p型磊晶源極/汲極的第一接觸開口和延伸穿過介電層450以暴露出n型裝置區402B中的n型磊晶源極/汲極的第二接觸開口；進行第一沉積製程以在部分填充第一接觸開口和第二接觸開口的介電層450上方形成接觸阻障材料；以及進行第二沉積製程以在接觸阻障材料上方形成接觸塊體材料，其中接觸塊體材料填充第一接觸開口和第二接觸開口的剩餘部分。在這樣的實施例中，接觸阻障材料和接觸塊體材料設置在第一接觸開口和第二接觸開口中以及介電層450的頂表面上方。第一沉積製程和第二沉積製程可以包含化學氣相沉積、物理氣相沉積（PVD）、原子層沉積（ALD）、高密度電漿化學氣相沉積（HDPCVD）、金屬有機化學氣相沉積（MOCVD）、遠程電漿化學氣相沉積（RPCVD）、電漿輔助化學氣相沉積（PECVD）、低壓化學氣相沉積（LPCVD）、原子層化學氣相沉積（ALCVD）、常壓化學氣相沉積（APCVD）、電漿輔助原子層沉積（PEALD）、電鍍、化學鍍、其他合適的沉積方法或前述之組合。在一些實施例中，在形成接觸阻障材料之前，在磊晶源極/汲極上方形成矽化物層，例如矽化物層460A-1和矽化物層460B-1（例如藉由在磊晶源極/汲極上方沉積金屬層並加熱多閘極裝置以使磊晶源極/汲極的成分與金屬層的金屬成分反應）。在一些實施例中，矽化物層包含金屬成分（例如鎳、鉑、鈀、釩、鈦、鈷、鉭、鐿、鋯、其他合適的金屬或前述之組合）和磊晶源極/汲極的成分（例如矽及/或鍺）。在描繪的實施例中，矽化物層460A-1和矽化物層460B-1包含鈦和矽。進行化學機械研磨（CMP）製程及/或其他平坦化製程以例如從介電層450的頂表面上方移除多餘的接觸塊體材料和接觸阻障材料，產生源極/汲極接觸件460A和源極/汲極接觸件460B（換言之，接觸阻障層和接觸塊體層填充接觸開口）。化學機械研磨製程將源極/汲極接觸件460A的頂表面、源極/汲極接觸件460B的頂表面和介電層450的頂表面平坦化。
接觸阻障層包含促進周圍介電材料（例如介電層450）和接觸塊體層之間的黏著的材料。接觸阻障層的材料可以進一步防止金屬成分從源極/汲極接觸件460A、460B擴散到周圍的介電材料中。在一些實施例中，接觸阻障層包含鈦、鈦合金、鉭、鉭合金、鈷、鈷合金、釕、釕合金、鉬、鉬合金、鈀、鈀合金、被配置為促進及/或增強金屬材料和介電材料之間的黏著及/或防止金屬成分從金屬材料擴散到介電材料之其他合適的成分、或前述之組合。舉例來說，接觸阻障層包含鉭、氮化鉭、氮化鉭鋁、氮化鉭矽、碳化鉭、鈦、氮化鈦、氮化鈦矽、氮化鈦鋁、碳化鈦、鎢、氮化鎢、碳化鎢、氮化鉬、鈷、氮化鈷、釕、鈀或前述之組合。在一些實施例中，接觸阻障層包含多層。舉例來說，接觸阻障層可以包含第一子層和第二子層，第一子層包含鈦或鉭，第二子層包含氮化鈦或氮化鉭。接觸塊體層包含鎢、釕、鈷、銅、鋁、銥、鈀、鉑、鎳、低電阻率金屬成分、前述之合金或前述之組合。在描繪的實施例中，源極/汲極接觸件460A及/或源極/汲極接觸件460B包含鎢及/或矽。在一些實施例中，源極/汲極接觸件460A及/或源極/汲極接觸件460B不含接觸阻障層（即，無阻障）或源極/汲極接觸件460A及/或源極/汲極接觸件460B是部分無阻障的，其中接觸阻障層設置在接觸塊體層的一部分和介電層之間。在一些實施例中，接觸塊體層包含多層。
在形成源極/汲極接觸件460A和源極/汲極接觸件460B之前，閘極取代製程可以是用閘極堆疊取代虛設閘極堆疊。在多閘極裝置是全繞式閘極電晶體且鰭片410A～410F是被配置用於形成全繞式閘極電晶體的半導體層堆疊的實施例中，在移除虛設閘極堆疊之後和在形成閘極堆疊之前進行通道釋放製程，以在多閘極裝置的通道區中形成懸浮通道層。閘極堆疊包含閘極介電質（例如閘極介電層）和閘極電極（例如功函數層和塊體（或填充）導電層）。閘極堆疊可以包含許多其他層，例如蓋層、界面層、擴散層、阻障層、硬遮罩層或前述之組合。在一些實施例中，閘極介電層設置在界面層（包含介電材料，例如氧化矽）上方，並且閘極電極設置在閘極介電層上方。閘極介電層包含介電材料，例如氧化矽、高介電常數介電材料、其他合適的介電材料或前述之組合。高介電常數介電材料的範例包含二氧化鉿（HfO 2）、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、氧化鋯、氧化鋁、二氧化鉿－氧化鋁（HfO 2-Al 2O 3）合金、其他合適的高介電常數介電材料或前述之組合。高介電常數介電材料通常指相對二氧化矽的介電常數（k≈3.9）具有高介電常數（k值）的介電材料。舉例來說，高介電常數介電材料具有大於約3.9的介電常數。在一些實施例中，閘極介電層是高介電常數介電層。在這樣的實施例中，閘極堆疊可以被稱為高介電常數/金屬閘極。閘極電極包含導電材料，例如多晶矽、Al、Cu、Ti、Ta、W、Mo、Ru、Co、Ag、Mn、Zr、TaN、NiSi、CoSi、TiN、TaN、WN、TiAl、TaAl、TaAlC、TiAlN、TaCN、TaC、TaSiN、MoSi 2、TaSi 2、NiSi 2、其他導電材料或前述之組合。
本文揭示用於增強多閘極裝置（例如鰭狀場效電晶體（FET）或全繞式閘極（GAA）場效電晶體）之效能的磊晶源極/汲極結構以及磊晶源極/汲極結構的製造方法。在一些實施例中，本文揭示的磊晶源極/汲極具有使源極/汲極接觸件著陸寬裕度最大化同時最小化及/或防止相鄰多閘極裝置的磊晶源極/汲極之間的非預期合併之橫向尺寸和橫向間距。在一些實施例中，本文揭示的磊晶源極/汲極具有使磊晶材料殘留物（即，裝置殘留缺陷）最小化的橫向尺寸和橫向間距。本文揭示的橫向尺寸及/或橫向間距考慮了不同類型多閘極裝置的磊晶源極/汲極輪廓變化以及由設置在磊晶源極/汲極之間的隔離鰭片提供的額外隔離及/或額外合併防止。本發明實施例提供許多不同的實施例。
例示性半導體結構包含第一多閘極裝置和第二多閘極裝置。第一多閘極裝置具有第一通道層沿第一方向在第一磊晶源極/汲極之間延伸。第一磊晶源極/汲極沿不同於第一方向的第二方向具有第一寬度。第二多閘極裝置具有第二通道層沿第一方向在第二磊晶源極/汲極之間延伸。第二磊晶源極/汲極沿第二方向具有第二寬度。半導體結構更包含隔離結構，其具有基底隔離部件上方的介電鰭片。介電鰭片介於第一磊晶源極/汲極和第二磊晶源極/汲極之間。介電鰭片具有沿第二方向的第三寬度。第一磊晶源極/汲極與第二磊晶源極/汲極沿第二方向之間的距離大於第三寬度、小於第二寬度且小於第一寬度。在一些實施例中，第二寬度不同於第一寬度。在一些實施例中，第一磊晶源極/汲極具有第一剖面輪廓且第二磊晶源極/汲極具有第二剖面輪廓。
在一些實施例中，第一多閘極裝置為第一單鰭片p型鰭狀場效電晶體，第二多閘極裝置為第二單鰭片p型鰭狀場效電晶體，並且距離為約15 nm至約30 nm。在一些實施例中，第一多閘極裝置為第一單鰭片n型鰭狀場效電晶體，第二多閘極裝置為第二單鰭片n型鰭狀場效電晶體，並且距離為約10 nm至約25 nm。在一些實施例中，第一多閘極裝置為單鰭片p型鰭狀場效電晶體，第二多閘極裝置為雙鰭片p型鰭狀場效電晶體，並且距離為約15 nm至約30 nm。在一些實施例中，第一多閘極裝置為單鰭片n型鰭狀場效電晶體，第二多閘極裝置為雙鰭片n型鰭狀場效電晶體，並且距離為約20 nm至約35 nm。在一些實施例中，第一多閘極裝置為雙鰭片p型鰭狀場效電晶體，第二多閘極裝置為雙鰭片n型鰭狀場效電晶體，並且距離為約15 nm至約25 nm。在一些實施例中，第一多閘極裝置為單鰭片p型鰭狀場效電晶體，第二多閘極裝置為單鰭片n型鰭狀場效電晶體，並且距離為約5 nm至約20 nm。
另一例示性半導體結構包含第一多閘極裝置、第二多閘極裝置、第三多閘極裝置及第四多閘極裝置，第一多閘極裝置具有第一通道層沿第一方向在第一磊晶源極/汲極之間延伸，第二多閘極裝置具有第二通道層沿第一方向在第二磊晶源極/汲極之間延伸，第三多閘極裝置具有第三通道層沿第一方向在第三磊晶源極/汲極之間延伸，第四多閘極裝置具有第四通道層沿第一方向在第四磊晶源極/汲極之間延伸。半導體結構更包含第一隔離鰭片和第二隔離鰭片。第一隔離鰭片介於第一磊晶源極/汲極和第二磊晶源極/汲極之間。第二隔離鰭片介於第三磊晶源極/汲極和第四磊晶源極/汲極之間，第一隔離鰭片沿不同於第一方向的第二方向具有第一寬度，並且第二隔離鰭片沿第二方向具有第二寬度。第一多閘極裝置鄰近第二多閘極裝置，並且第三多閘極裝置鄰近第四多閘極裝置。第一距離沿第二方向介於第一磊晶源極/汲極和第二磊晶源極/汲極之間。第二距離沿第二方向介於第三磊晶源極/汲極和第四磊晶源極/汲極之間。第一距離不同於第二距離，第一距離大於第一寬度且第二距離大於第二寬度。
在一些實施例中，第一多閘極裝置和第二多閘極裝置為單鰭片n型鰭狀場效電晶體，第三多閘極裝置和第四多閘極裝置為單鰭片p型鰭狀場效電晶體，並且第一距離小於第二距離。在一些實施例中，第一距離比第二距離小約5%至約30%。在一些實施例中，第一磊晶源極/汲極和第二磊晶源極/汲極具有第一剖面輪廓，並且第三磊晶源極/汲極和第四磊晶源極/汲極具有第二剖面輪廓。在一些實施例中，第一多閘極裝置為單鰭片n型鰭狀場效電晶體，第二多閘極裝置為雙鰭片n型鰭狀場效電晶體，第三多閘極裝置為單鰭片p型鰭狀場效電晶體，第四多閘極裝置為雙鰭片p型鰭狀場效電晶體，以及第一距離大於第二距離。在一些實施例中，第一距離和第二距離之間的差為約3 nm至約10 nm。在一些實施例中，第一多閘極裝置、第三多閘極裝置和第四多閘極裝置為單鰭片鰭狀場效電晶體且第二多閘極裝置為雙鰭片鰭狀場效電晶體，單鰭狀場效電晶體和雙鰭片鰭狀場效電晶體為相同類型，並且第一距離大於第二距離。在一些實施例中，相同類型是p型，並且第一距離和第二距離之間的差為約2 nm至約10 nm。在一些實施例中，相同類型是n型，並且第一距離和第二距離之間的差為約5 nm至約10 nm。
例示性方法包含形成從基底延伸的第一鰭片、第二鰭片、第三鰭片和第四鰭片。第一鰭片、第二鰭片、第三鰭片和第四鰭片各自沿第一方向縱向延伸。第一空間沿不同於第一方向的第二方向介於第一鰭片和第二鰭片之間。第二空間沿第二方向介於第三鰭片和第四鰭片之間。方法更包含在基底上方形成第一隔離鰭片和第二隔離鰭片。第一隔離鰭片位於第一鰭片和第二鰭片之間的第一空間中，第二隔離鰭片位於第三鰭片和第四鰭片之間的第二空間中，第一隔離鰭片沿第二方向具有第一寬度，並且第二隔離鰭片沿第二方向具有第二寬度。方法更包含在第一鰭片上方形成第一磊晶源極/汲極、在第二鰭片上方形成第二磊晶源極/汲極、在第三鰭片上方形成第三磊晶源極/汲極、並且在第四鰭片上方形成第四磊晶源極/汲極。調整第一磊晶源極/汲極、第二磊晶源極/汲極、第三磊晶源極/汲極和第四磊晶源極/汲極的形成以提供第一磊晶源極/汲極和第二磊晶源極/汲極之間沿第二方向的第一距離以及第三磊晶源極/汲極和第四磊晶源極/汲極之間沿第二方向的第二距離。第一距離不同於第二距離。第一距離大於第一寬度。第二距離大於第二寬度。第一磊晶源極/汲極和第二磊晶源極/汲極可以具有第一剖面輪廓且第三磊晶源極/汲極和第四磊晶源極/汲極可以具有第二剖面輪廓。
以上概述數個實施例的部件，使得本技術領域中具有通常知識者可以更加理解本發明實施例的多個面向。本技術領域中具有通常知識者應該理解，他們能輕易地以本發明實施例為基礎，設計或修改其他製程和結構，以達到與本文介紹的實施例相同的目的及/或優點。本技術領域中具有通常知識者也應該理解，此類等效的結構未悖離本發明實施例的精神與範圍，並且他們能在不違背本發明實施例的精神和範圍下，做各式各樣的改變、取代和調整。
10,100,200,300:多閘極裝置 15,110A,110B,110C,110D,110E,110F,210A,210B:鰭片 210C,210D,210E,210F,310A,310B,310C,310D,410A:鰭片 410B,410C,410D,410E,410F:鰭片 20,112,212,312,412:基底 25:閘極堆疊 25A:閘極介電質 25B:閘極電極 30:磊晶源極/汲極 40,130,430:基底隔離部件 102A,102B,202A,202B,302:裝置區 104A,104B,104C,104D,204A,204B,304,404A,404B:p型鰭狀場效電晶體 106A,106B,206A,206B,306,406A,406B:n型鰭狀場效電晶體 120A,220A,320A,420A:p型磊晶源極/汲極 120B,220B,320B,420B:n型磊晶源極/汲極 125,425:鰭片間隔物 140,440:隔離鰭片 150,450:介電層 220A-M,320A-M,420A-M,446A-M:合併的p型磊晶源極/汲極 220B-M,320B-M,420B-M,446B-M:合併的n型磊晶源極/汲極 402A:p型裝置區 402B:n型裝置區 442A,442B:源極/汲極凹槽 444A,444B,446A,446B,448A,448B:磊晶層 460A,460B:源極/汲極接觸件 460A-1,460B-1:矽化物層 C:通道區 d1,d2:長度 D1,D2:深度 H1,H2,H3,H4:高度 L G:閘極長度 S/D:源極/汲極區 S1,S2,S3,S4,S5,S6,S7,S8,S9,S10,S11,S12,S13,S14:間距 T1,T2,T3,T4,T5,T6:厚度 W1,W2,W3,W4,W5,W fin:寬度
藉由以下的詳細描述配合所附圖式，可以更加理解本發明實施例的面向。需強調的是，根據產業上的標準慣例，許多部件並未按照比例繪製。事實上，為了能清楚地討論，各種部件的尺寸可能被任意地增加或減少。 第1圖係根據本發明實施例的各個面向之多閘極裝置的部分或整體的局部透視圖。 第2圖係根據本發明實施例的各個面向之多閘極裝置的部分或整體的局部剖面圖。 第3圖係根據本發明實施例的各個面向之多閘極裝置的部分或整體的局部剖面圖。 第4圖係根據本發明實施例的各個面向之多閘極裝置的部分或整體的局部剖面圖。 第5A～5F圖係根據本發明實施例的各個面向之多閘極裝置在各個製造階段的部分或整體的局部剖面圖。 第6A～6F圖係根據本發明實施例的各個面向之多閘極裝置在各個製造階段的部分或整體的局部剖面圖。
100:多閘極裝置
102A,102B:裝置區
104A,104B,104C,104D:p型鰭狀場效電晶體
106A,106B:n型鰭狀場效電晶體
110A,110B,110C,110D,110E,110F:鰭片
112:基底
120A:p型磊晶源極/汲極
120B:n型磊晶源極/汲極
125:鰭片間隔物
130:基底隔離部件
140:隔離鰭片
150:介電層
S1,S2,S3,S4,S5,S6:間距
W1,W2,W3:寬度

Claims (20)

  1. 一種半導體結構，包括： 一第一多閘極裝置，具有一第一通道層沿一第一方向在複數個第一磊晶源極/汲極之間延伸，其中該些第一磊晶源極/汲極沿不同於該第一方向的一第二方向具有一第一寬度； 一第二多閘極裝置，具有一第二通道層沿該第一方向在複數個第二磊晶源極/汲極之間延伸，其中該些第二磊晶源極/汲極沿該第二方向具有一第二寬度； 一隔離結構，具有一基底隔離部件上方的一介電鰭片，其中該介電鰭片介於該些第一磊晶源極/汲極和該些第二磊晶源極/汲極之間，並且該介電鰭片具有沿該第二方向的一第三寬度；以及 其中該些第一磊晶源極/汲極與該些第二磊晶源極/汲極沿該第二方向之間的一距離大於該第三寬度、小於該第二寬度且小於該第一寬度。
  2. 如請求項1之半導體結構，其中該第一多閘極裝置為第一單鰭片p型鰭狀場效電晶體，該第二多閘極裝置為第二單鰭片p型鰭狀場效電晶體，並且該距離為約15 nm至約30 nm。
  3. 如請求項1之半導體結構，其中該第一多閘極裝置為第一單鰭片n型鰭狀場效電晶體，該第二多閘極裝置為第二單鰭片n型鰭狀場效電晶體，並且該距離為約10 nm至約25 nm。
  4. 如請求項1之半導體結構，其中該第一多閘極裝置為單鰭片p型鰭狀場效電晶體，該第二多閘極裝置為雙鰭片p型鰭狀場效電晶體，並且該距離為約15 nm至約30 nm。
  5. 如請求項1之半導體結構，其中該第一多閘極裝置為單鰭片n型鰭狀場效電晶體，該第二多閘極裝置為雙鰭片n型鰭狀場效電晶體，並且該距離為約20 nm至約35 nm。
  6. 如請求項1之半導體結構，其中該第一多閘極裝置為雙鰭片p型鰭狀場效電晶體，該第二多閘極裝置為雙鰭片n型鰭狀場效電晶體，並且該距離為約15 nm至約25 nm。
  7. 如請求項1之半導體結構，其中該第一多閘極裝置為單鰭片p型鰭狀場效電晶體，該第二多閘極裝置為單鰭片n型鰭狀場效電晶體，並且該距離為約5 nm至約20 nm。
  8. 如請求項1之半導體結構，其中該第二寬度不同於該第一寬度。
  9. 如請求項1之半導體結構，其中該些第一磊晶源極/汲極具有一第一剖面輪廓，並且該些第二磊晶源極/汲極具有一第二剖面輪廓。
  10. 一種半導體結構，包括： 一第一多閘極裝置，具有一第一通道層沿一第一方向在複數個第一磊晶源極/汲極之間延伸； 一第二多閘極裝置，具有一第二通道層沿該第一方向在複數個第二磊晶源極/汲極之間延伸； 一第三多閘極裝置，具有一第三通道層沿該第一方向在複數個第三磊晶源極/汲極之間延伸； 一第四多閘極裝置，具有一第四通道層沿該第一方向在複數個第四磊晶源極/汲極之間延伸； 一第一隔離鰭片和一第二隔離鰭片，其中該第一隔離鰭片介於該些第一磊晶源極/汲極和該些第二磊晶源極/汲極之間，該第二隔離鰭片介於該些第三磊晶源極/汲極和該些第四磊晶源極/汲極之間，該第一隔離鰭片沿不同於該第一方向的一第二方向具有一第一寬度，並且該第二隔離鰭片沿該第二方向具有一第二寬度；以及 其中： 該第一多閘極裝置鄰近該第二多閘極裝置，並且該第三多閘極裝置鄰近該第四多閘極裝置， 一第一距離沿該第二方向介於該些第一磊晶源極/汲極和該些第二磊晶源極/汲極之間， 一第二距離沿該第二方向介於該些第三磊晶源極/汲極和該些第四磊晶源極/汲極之間，以及 該第一距離不同於該第二距離，該第一距離大於該第一寬度且該第二距離大於該第二寬度。
  11. 如請求項10之半導體結構，其中該第一多閘極裝置和該第二多閘極裝置為單鰭片n型鰭狀場效電晶體，該第三多閘極裝置和該第四多閘極裝置為單鰭片p型鰭狀場效電晶體，並且該第一距離小於該第二距離。
  12. 如請求項11之半導體結構，其中該第一距離比該第二距離小約5%至約30%。
  13. 如請求項10之半導體結構，其中該些第一磊晶源極/汲極和該些第二磊晶源極/汲極具有一第一剖面輪廓，並且該些第三磊晶源極/汲極和該些第四磊晶源極/汲極具有一第二剖面輪廓。
  14. 如請求項10之半導體結構，其中該第一多閘極裝置為單鰭片n型鰭狀場效電晶體，該第二多閘極裝置為雙鰭片n型鰭狀場效電晶體，該第三多閘極裝置為單鰭片p型鰭狀場效電晶體，該第四多閘極裝置為雙鰭片p型鰭狀場效電晶體，並且該第一距離大於該第二距離。
  15. 如請求項14之半導體結構，其中該第一距離和該第二距離之間的差為約3 nm至約10 nm。
  16. 如請求項10之半導體結構，其中： 該第一多閘極裝置、該第三多閘極裝置和該第四多閘極裝置為單鰭片鰭狀場效電晶體且該第二多閘極裝置為雙鰭片鰭狀場效電晶體； 該些單鰭狀場效電晶體和該雙鰭片鰭狀場效電晶體為相同類型；以及 該第一距離大於該第二距離。
  17. 如請求項16之半導體結構，其中該相同類型是p型，並且該第一距離和該第二距離之間的差為約2 nm至約10 nm。
  18. 如請求項16之半導體結構，其中該相同類型是n型，並且該第一距離和該第二距離之間的差為約5 nm至約10 nm。
  19. 一種半導體結構的製造方法，包括： 形成從一基底延伸的一第一鰭片、一第二鰭片、一第三鰭片和一第四鰭片，其中該第一鰭片、該第二鰭片、該第三鰭片和該第四鰭片各自沿一第一方向縱向延伸，一第一空間沿不同於該第一方向的一第二方向介於該第一鰭片和該第二鰭片之間，並且一第二空間沿該第二方向介於該第三鰭片和該第四鰭片之間； 在該基底上方形成一第一隔離鰭片和一第二隔離鰭片，其中該第一隔離鰭片位於該第一鰭片和該第二鰭片之間的該第一空間中，該第二隔離鰭片位於該第三鰭片和該第四鰭片之間的該第二空間中，該第一隔離鰭片沿該第二方向具有一第一寬度，並且該第二隔離鰭片沿該第二方向具有一第二寬度； 在該第一鰭片上方形成複數個第一磊晶源極/汲極、在該第二鰭片上方形成複數個第二磊晶源極/汲極、在該第三鰭片上方形成複數個第三磊晶源極/汲極、並且在該第四鰭片上方形成複數個第四磊晶源極/汲極；以及 其中調整該些第一磊晶源極/汲極、該些第二磊晶源極/汲極、該些第三磊晶源極/汲極和該些第四磊晶源極/汲極的形成以提供： 該些第一磊晶源極/汲極和該些第二磊晶源極/汲極之間沿該第二方向的一第一距離， 該些第三磊晶源極/汲極和該些第四磊晶源極/汲極之間沿該第二方向的一第二距離，以及 其中該第一距離不同於該第二距離，該第一距離大於該第一寬度，並且該第二距離大於該第二寬度。
  20. 如請求項19之半導體結構的製造方法，其中該些第一磊晶源極/汲極和該些第二磊晶源極/汲極具有一第一剖面輪廓，並且該些第三磊晶源極/汲極和該些第四磊晶源極/汲極具有一第二剖面輪廓。
TW111133273A 2021-10-14 2022-09-02 半導體結構及其製造方法 TW202339110A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163255497P 2021-10-14 2021-10-14
US63/255,497 2021-10-14
US17/692,361 US20230119286A1 (en) 2021-10-14 2022-03-11 Epitaxial Source/Drain Configurations for Multigate Devices
US17/692,361 2022-03-11

Publications (1)

Publication Number Publication Date
TW202339110A true TW202339110A (zh) 2023-10-01

Family

ID=85981931

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111133273A TW202339110A (zh) 2021-10-14 2022-09-02 半導體結構及其製造方法

Country Status (3)

Country Link
US (1) US20230119286A1 (zh)
CN (1) CN219085979U (zh)
TW (1) TW202339110A (zh)

Also Published As

Publication number Publication date
US20230119286A1 (en) 2023-04-20
CN219085979U (zh) 2023-05-26

Similar Documents

Publication Publication Date Title
CN106505103B (zh) 半导体装置及其制造方法
TWI735094B (zh) 半導體裝置及半導體裝置之製造方法
US11233140B2 (en) Semiconductor device and manufacturing method thereof
US11329042B2 (en) Gate structures having neutral zones to minimize metal gate boundary effects and methods of fabricating thereof
TWI837803B (zh) 半導體結構及其製造方法
CN110660742A (zh) 制造半导体装置的方法
TWI727505B (zh) 積體電路裝置及其製造方法
TW202107620A (zh) 半導體裝置及其製造方法
US20240097035A1 (en) Epitaxial source/drain structures for multigate devices and methods of fabricating thereof
US11594603B2 (en) Multigate device having reduced contact resistivity
US20230378304A1 (en) Source and Drain Enginering Process for Multigate Devices
US11670551B2 (en) Interface trap charge density reduction
US12087846B2 (en) Semiconductor device and manufacturing method thereof
TWI822061B (zh) 半導體結構、半導體裝置及其製造方法
US20230261077A1 (en) Isolation for Multigate Devices
US20220367683A1 (en) Structure and Method for Multigate Devices with Suppressed Diffusion
CN219085979U (zh) 半导体结构
US20230137528A1 (en) Multigate Device Structure with Stepwise Isolation Features and Method Making the Same
US20230178418A1 (en) Multigate device structure with engineered cladding and method making the same
US12080771B2 (en) Multigate device having reduced contact resistivity
US20240332387A1 (en) Gate isolation and connection of multigate devices
US20230197820A1 (en) Method and multi-channel devices with anti-punch-through features
US20240162331A1 (en) Structure and method for multi-gate semiconductor devices
US20230118779A1 (en) Multigate Device Structure with Engineered Gate
US20230033790A1 (en) Device Structure With Reduced Leakage Current