TW202338931A - 晶圓鍵合方法以及經鍵合的晶圓結構 - Google Patents

晶圓鍵合方法以及經鍵合的晶圓結構 Download PDF

Info

Publication number
TW202338931A
TW202338931A TW111126058A TW111126058A TW202338931A TW 202338931 A TW202338931 A TW 202338931A TW 111126058 A TW111126058 A TW 111126058A TW 111126058 A TW111126058 A TW 111126058A TW 202338931 A TW202338931 A TW 202338931A
Authority
TW
Taiwan
Prior art keywords
magnetic
wafer
alignment mark
alignment
feature
Prior art date
Application number
TW111126058A
Other languages
English (en)
Inventor
學理 莊
李元仁
諾 許
朱芳蘭
吳偉成
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202338931A publication Critical patent/TW202338931A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/0213—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/08147—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bonding area connecting to a bonding area disposed in a recess of the surface of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8013—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80909—Post-treatment of the bonding area
    • H01L2224/80948—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Wire Bonding (AREA)

Abstract

在一實施例中，一種方法包含：接收第一晶圓以及第二晶圓，第一晶圓包含第一對準標記，第一對準標記包含第一磁性特徵件的第一網格，第二晶圓包含第二對準標記，第二對準標記包含第二磁性特徵件的第二網格；在光學對準製程中，對準第一對準標記與第二對準標記；在光學對準製程之後，在磁性對準製程中，對準第一對準標記與第二對準標記，第一磁性特徵件的N極對準第二磁性特徵件的S極，第一磁性特徵件的S極對準第二磁性特徵件的N極；以及形成鍵合在第一晶圓以及第二晶圓之間。

Description

晶圓鍵合方法以及經鍵合的裝置結構
本發明實施例涉及一種晶圓鍵合方法以及經鍵合的晶圓結構。
自積體電路（IC）發展以來，由於各種電子組件（例如電晶體、二極體、電阻器、電容器等）的集成密度不斷提高，半導體行業經歷了持續的快速增長。在大多數情況下，這些集成密度的提高來自於最小特徵尺寸的反復減少，這使得更多的組件可被集成到一個特定的區域。隨著對縮小化、更高的速度、更大的頻寬以及更低的功耗及延遲的需求的增長，對更小及更有創新的半導體晶粒封裝技術的需求也在增長。
堆疊的半導體裝置已成為進一步縮小半導體裝置物理尺寸的有效技術。在堆疊的半導體裝置中，主動電路，諸如邏輯以及記憶電路為在不同的半導體晶圓上所製造。二或更多的半導體晶圓可藉由適當的鍵合技術而鍵合在一起，以進一步減少半導體裝置的形狀因素（form factor）。
本揭露有關一種晶圓鍵合的方法，包含：接收一第一晶圓以及一第二晶圓，該第一晶圓包含一第一對準標記，該第一對準標記包含第一磁性特徵件的一第一網格，該第二晶圓包含一第二對準標記，該第二對準標記包含第二磁性特徵件的一第二網格；在一光學對準製程中，對準該第一對準標記與該第二對準標記；在該光學對準製程之後，在一磁性對準製程中，對準該第一對準標記與該第二對準標記，該第一磁性特徵件的N極對準該第二磁性特徵件的S極，該第一磁性特徵件的S極對準該第二磁性特徵件的N極；以及形成鍵合在該第一晶圓以及該第二晶圓之間。
本揭露另關於一種晶圓鍵合的方法，包含：施加一第一磁場到一第一晶圓以磁化該第一晶圓的第一對準標記；施加一第二磁場到一第二晶圓以磁化該第二晶圓的第二對準標記，該第一磁場與該第二磁場為反向平行，該第一磁場以及該第二磁場具有相反極性；沿著一第一方向移動該第一晶圓朝向該第二晶圓，直到該第一對準標記以及該第二對準標記施用一水平力以及一垂直力到該第一晶圓以及該第二晶圓，該垂直力為沿著該第一方向，該水平力為沿著該第二方向，該第二方向垂直於該第一方向，該水平力大於該垂直力；以及形成鍵合在該第一晶圓以及該第二晶圓之間。在該方法的一些實施例中，該第一對準標記各自包含第一磁性棒以及該第二對準標記各自包含第二磁性棒。
本揭露還關於一種經鍵合的晶圓結構，包含一第一裝置，包含一第一電介質層以及該第一電介質層中的一第一對準標記，該第一對準標記包含第一磁性特徵件；以及一第二裝置，包含一第二電介質層以及該第二電介質層中的一第二對準標記，該第二對準標記包含第二磁性特徵件，該第一磁性特徵件的N極對準該第二磁性特徵件的S極，該第一磁性特徵件的S極對準該第二磁性特徵件的N極，該第一電介質層藉由電介質對電介質鍵合而鍵合到該第二電介質層，該第一對準標記藉由金屬對金屬鍵合而鍵合到該第二對準標記。
如下的揭露提供許多不同實施例，或示範例，用於實現所提供主題的不同特徵。為簡化本揭露，下文描述組件及配置的具體示範例。當然，這些組件以及配置僅為示範例以及不意以為限制。舉例而言，在接著的描述中，第一特徵在第二特徵之上或上的形成可包含直接接觸地形成第一特徵以及第二特徵的實施例，以及亦可包含附加特徵可形成於第一特徵與第二特徵之間，使得第一特徵與第二特徵可不直接接觸的實施例。此外，本揭露可能會在各種示範例中重複元件符號及/或符號。這樣的重複是為了簡單明瞭，其本身並不決定所討論的各種實施例及/或組構之間的關係。
再者，為便於描述，可在本揭露中使用諸如「在…下面」、「在…下方」、「下」、「在…上方」、「上」及類似者之空間相對術語來描述一個元件或特徵與另一（些）元件或特徵之關係，如圖式中繪示。空間相對術語旨在涵蓋除在圖式中描繪之定向以外之使用或操作中之裝置之不同定向。設備可以其他方式定向（旋轉90度或按其他定向）且本揭露中使用之空間相對描述同樣可相應地解釋。
根據各種實施例，磁性對準標記形成在晶圓中，且在晶圓的鍵合期間被運用在對準製程。具體而言，兩個晶圓可用具有相反的磁極性的對準標記而形成。因此，當晶圓被鍵合在一起時，晶圓的對準標記被磁力吸引彼此。因此，晶圓在鍵合期間可用磁力自對準，這可減少經鍵合的晶圓之間的錯位（misalignment）。
圖1為根據一些實施例的晶圓70的剖面圖。二晶圓70會在隨後的製程中鍵合，以形成經鍵合的晶圓結構。晶圓70包含半導體基板72、內連結構74、導電通路76、電介質層78、鍵合墊82以及對準標記84。
晶圓70具有多個裝置區72D，其各自包含用於半導體晶粒的特徵件。半導體晶粒可為積體電路晶粒、中介層（interposers）或類似物。各積體電路晶粒可為邏輯裝置（例如中央處理單元（CPU）、圖形處理單元（GPU）、微控制器等）、記憶體裝置（例如，動態隨機存取記憶體（DRAM）晶粒、靜態隨機存取記憶體（SRAM）晶粒等）、電源管理裝置（例如電源管理積體電路（PMIC）晶粒）、射頻（RF）裝置、感測器裝置（例如圖像感測器晶粒）、微機電系統（MEMS）裝置、訊號處理裝置（例如，數位訊號處理（DSP）晶粒）、前端裝置（例如，類比前端（AFE）晶粒）、類似物或其組合（例如系統晶片（SoC）晶粒）。
在圖式所示的實施例中，晶圓70另外具有多個對準標記區72A，且一或多個對準標記84為在對準標記區72A中的各者。對準標記區72A（包含對準標記84）可設置在晶圓70的邊緣，以便它們圍繞裝置區72D（包含鍵合墊82）。在另一實施例中，對準標記84在裝置區72D中，且晶圓70不具有用於對準標記84之分開的區。
半導體基板72可為經摻雜或未經摻雜的矽基板，或絕緣體上半導體（SOI）基板的主動層。半導體基板72可包含其他半導體材料，諸如鍺；包含碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦及/或銻化銦的化合物半導體；包含矽鍺、磷砷化鎵（gallium arsenide phosphide）、砷化銦鋁（aluminum indium arsenide）、砷化鎵鋁（aluminum gallium arsenide）、砷化鎵銦（gallium indium arsenide）、磷化鎵銦（gallium indium phosphide）及/或砷磷化鎵銦（gallium indium arsenide phosphide）的合金半導體；或其組合。也可使用其他基板，諸如多層或梯度基板。半導體基板72具有一主動表面（例如圖1中朝上的表面），有時稱為前側面，以及一個非主動表面（例如圖1中朝下的表面），有時稱為背側面。
裝置（未單獨說明）可在半導體基板72的主動表面形成。裝置可為主動裝置（例如電晶體、二極體等）及/或被動裝置（例如電容器、電阻器等）。一內連結構74為在半導體基板72的主動表面之上。內連結構74將這些裝置內連起來以形成一積體電路。舉例而言，內連結構可由電介質層中的金屬化圖案（metallization patterns）形成，以及可藉由鑲嵌製程（damascene process）形成，諸如單鑲嵌製程、雙鑲嵌製程或類似製程。金屬化圖案包含在一或多個電介質層中形成的金屬線以及通路。內連結構74的金屬化圖案電性耦接該裝置。
導電通路76延伸到內連結構74及/或半導體基板72。導電通路76電性耦接該內連結構74的金屬化圖案。導電通路76可為貫穿基底通路（through-substrate vias），諸如貫穿矽通路。做為形成導電通路76的一個示範例，舉例而言，可藉由蝕刻、銑削、雷射技術、其組合或類似方法在內連結構74及/或半導體基板72中形成凹部。一薄的阻障層可共形地沉積在凹部中，諸如藉由化學氣相沉積（CVD）、原子層沉積（ALD）、物理氣相沉積（PVD）、熱氧化、其組合或類似方法。阻障層可由氧化物、氮化物、碳化物、其組合或類似物所形成。導電材料可沉積在阻障層之上以及在凹部中。導電材料可藉由電化學電鍍製程（electro-chemical plating process）、CVD、ALD、PVD、其組合或類似方法形成。導電材料的例子包含銅、鎢、鋁、銀、金、其組合或類似物。舉例而言，多餘的導電材料以及阻障層藉由化學機械拋光（CMP）而從內連結構74或半導體基板72的表面移除。凹部中的阻障層以及導電材料的剩餘部分形成導電通路76。
電介質層78在晶圓70的前側面70F。電介質層78在內連結構74中及/或上。在一些實施例中，電介質層78為內連結構74的上電介質層。在一些實施例中，電介質層78為內連結構74上的鈍化層。電介質層78可由氧化矽、氮化矽、聚苯并噁唑（polybenzoxazole；PBO）、聚醯亞胺（polyimide）、苯基並環丁烯（benzocyclobuten；BCB）的聚合物、類似物或其組合而形成，舉例而言，其可藉由化學氣相沉積（CVD）、旋轉塗布（spin coating）、層壓或類似方式形成。
鍵合墊82在晶圓70的前側面70F。鍵合墊82可為導電柱、墊或類似物，可與之成為外部連接。鍵合墊82在內連結構74中及/或上。在一些實施例中，鍵合墊82為內連結構74的上金屬化圖案的一部分。在一些實施例中，鍵合墊82包含鈍化後內連，其電性耦接到內連結構74的上金屬化圖案。鍵合墊82可由導電材料形成，諸如金屬，諸如銅、鋁或類似物，舉例而言，其可藉由電鍍或類似方式形成。電介質層78橫向設置在鍵合墊82周圍。
對準標記84在晶圓70的前側面70F。對準標記84在內連結構74中及/或上。在一些實施例中，對準標記84為內連結構74的上金屬化圖案的一部分。在一些實施例中，對準標記84形成在電介質層78中，與鍵合墊82分開。電介質層78橫向設置在對準標記84周圍。可對各層施用平面化製程，使電介質層78、鍵合墊82以及對準標記84的頂部表面為實質上共面（在製程變化範圍內），及在晶圓70的前側面70F處暴露。平面化製程可為化學機械拋光（CMP）、回蝕刻、其組合或類似製程。
如隨後所更詳細的描述，二晶圓70的經平面化前側面70F會以面對面的方式（face-to-face manner）而鍵合。對準標記84具有可使用照相機識別的預定形狀及/或圖案，以便在晶圓鍵合期間可使用對準標記84讓晶圓70進行光學對準。此外，如隨後將所詳細的描述，對準標記84為由磁性材料所形成，因此在對準期間，晶圓70的對準標記84會被磁力吸引彼此，從而提高晶圓對準的精確性。進一步來說，對準標記84的磁性材料在光學對準期間使用的光的波長上具有高透明度，諸如紅外光，諸如波長約為1.1微米（µm）的光（諸如在0.3µm到3µm的範圍內）。用具有高透明度的材料形成對準標記84可提高光學對準的精確性。
在一些實施例中，對準標記84的磁性材料與鍵合墊82的導電材料不同。對準標記84的磁性材料可能具有比鍵合墊82的導電材料更大的電阻率，且可能具有比鍵合墊82的導電材料更大的透明度。在這樣的實施例中，對準標記84具有比鍵合墊82更強的磁化作用（magnetization）。
對準標記84可形成在根據半導體晶粒的設計的位置，否則將形成附加的鍵合墊82。因此，對準標記84與鍵合墊82在相同的裝置層（例如電介質層78）。因此，鍵合墊82以及對準標記84的圖案可具有更多的設計靈活性。
圖2A至圖4B為根據一些實施例的用於形成晶圓70的對準標記84的期間的中間步驟的視圖。圖2A、圖3A及圖4A為上視圖。圖2B、圖3B及圖4B為分別沿著圖2A、圖3A及圖4A中的剖面A-A'所示的剖面圖。對準標記84（詳見圖4A）包含複數個磁性特徵件96，它們具有預定的形狀且以預定的圖案配置。在此實施例中，磁性特徵件96為磁性棒。在另一個實施例中（隨後在圖20中描述），磁性特徵件96為磁性十字件。
在圖2A至圖2B中，用於磁性特徵件的溝槽92為在電介質層78中圖案化。溝槽92可為延伸到電介質層78的凹部，或者可為延伸通過電介質層78的開口。電介質層78可藉由任何可接受的製程而圖案化，諸如，當電介質層78為光敏材料時，藉由將電介質層78暴露在光線下以及顯影（develop），或者舉例而言，藉由使用各向異性蝕刻而蝕刻。定時蝕刻製程（Timed etching processes）可用於在溝槽92達到所想要的深度後停止蝕刻該溝槽92。溝槽92的深度決定了所產生的磁性特徵件96的厚度（詳見圖4B），這將在隨後有更詳細的描述。
在圖3A至圖3B中，鐵磁性（ferromagnetic）特徵件94形成於溝槽92中。鐵磁性特徵件94由可被磁化以形成永久磁鐵的鐵磁性材料形成。鐵磁性材料的例子包含鐵（Fe）、鈷（Co）、鎳（Ni）、其合金，諸如鈷鐵鎳（Co xFe yNi z，其中x、y以及z各自在0至100的範圍內）、其多層或類似材料，其可藉由沉積（例如PVD）、電鍍（例如電鍍或無電解鍍）或類似技術而形成。鐵磁性材料可為經摻雜或未經摻雜的。舉例而言，鐵磁性材料可為摻雜有硼、矽、鉬、其組合或類似物的鈷鐵鎳。在一些實施例中，各鐵磁性特徵件94都為鐵磁性材料的單一連續層。在一些實施例中，各鐵磁性特徵件94為一種摻雜有鐵磁性材料的導電材料。
做為形成鐵磁性特徵件94的一示範例，可在溝槽92中以及電介質層78上共形地形成鐵磁性材料層。執行移除製程以移除鐵磁性材料的多餘部分，該多餘部分在電介質層78的頂部表面之上，從而形成鐵磁性特徵件94。在移除製程後，鐵磁性材料有部分留在溝槽92內（從而形成鐵磁性特徵件94）。在一些實施例中，可利用一個平面化製程，諸如化學機械拋光（CMP）、回蝕刻製程、其組合，或類似的製程。在平面化製程之後，電介質層78的頂部表面、鍵合墊82（詳見圖1）以及鐵磁性特徵件94實質上為共面（在製程變化範圍內）。這些特徵件的實質上共面的頂部表面在晶圓的前側面70F處，且所產生的平坦表面可為隨後用於晶圓鍵合的表面。
在圖4A至圖4B中，鐵磁性特徵件94被磁化以形成磁性特徵件96。磁性特徵件96為永久磁鐵，各者都有一個N極96N以及一個S極96S。磁性特徵件96比鐵磁性特徵件94具有更強的磁化作用。在一些實施例中，磁性特徵件96的磁化（M，每體積的磁矩）約為750 emu/cm 3（例如在250 emu/cm 3至2000 emu/cm 3之間）。藉由將鐵磁性特徵件94暴露在誘導鐵磁性特徵件94磁化的磁場102（隨後描述）中，磁化該鐵磁性特徵件94。
在磁性特徵件96為磁性棒的這個實施例中，磁性棒被配置成包含磁性棒的列（row）的網格。磁性棒在各網格中具有很高的密度。在一些實施例中，各對準標記84包含1至500個磁性棒。磁性棒沿著第一方向（如Y方向）有長度L 1、沿著第二方向（如X方向）有寬度W 1、沿著第三方向（如Z方向）有厚度T 1，其中長度L 1大於寬度W 1。在一些實施例中，長度L 1在0.2µm至20µm的範圍內（諸如在0.2µm至10µm的範圍內）、寬度W 1在0.2µm至20µm的範圍內（諸如在0.2µm至10µm的範圍內）、以及厚度T 1在0.1µm至0.6µm的範圍內。磁性棒的縱軸為各自沿著其長度方向（例如Y方向）而對準。在一些實施例中，對準標記84（例如磁性棒的網格）的總長度在10µm至100µm範圍內以及總寬度在10µm至100µm範圍內。
在一列中的磁性棒沿著第一方向（例如Y方向）分開一距離D 1，以及各列的磁性棒沿著第二方向（例如X方向）相隔一段距離D 2。在一些實施例中，距離D 1在0.1µm至0.4µm之間以及距離D 2在0.1µm至0.4µm之間。在網格內，為交替列的磁性棒沿著其長度方向（如Y方向）相互偏移的距離為D 3，每隔一列的磁性棒沿著其長度方向（如Y方向）對準。在一些實施例中，距離D 3在0.4µm到9.6µm的範圍內。使磁性棒的交替列偏移可提高利用對準標記84的對準製程的精確性。
雖然在圖2A至圖4B中沒有單獨說明，但應當理解，可同時形成複數個對準標記84。舉例而言，可在電介質層78中圖案化這些溝槽92組，溝槽92可被各別的鐵磁性特徵件94填充，以及鐵磁性特徵件94可被磁化以形成磁性特徵件96。對準標記84（包含各對準標記84的磁性特徵件96）可間隔開約5µm的距離（諸如在1µm到20µm的範圍內）。相鄰的對準標記84之間的距離為大於對準標記84的相鄰的磁性特徵件96之間的距離。
用於磁化磁性特徵件96的磁場102具有平行於晶圓的前側面70F（見圖4B）的方向，且沿著磁性特徵件96的長度方向（例如Y方向）。因此，磁性特徵件96中誘導的磁化方向為與磁性特徵件96的長度方向（例如Y方向）平行。磁場102可由一電磁鐵產生。在一些實施例中，磁場102具有約1特斯拉（諸如在0.01特斯拉至2特斯拉的範圍內）的磁場強度，並被施加約5秒（諸如在0.01秒至60秒的範圍內）的持續時間。
圖5為根據一些實施例的晶圓鍵合方法500的圖。將結合圖6至圖18描述晶圓鍵合方法500，其為根據一些實施例的晶圓鍵合方法500期間的中間步驟的各種視圖。在晶圓鍵合方法500中，二晶圓70（包含第一晶圓70A以及第二晶圓70B，詳見圖6）以面對面的方式而鍵合。在本實施例中，晶圓70以面對面的方式藉由混合鍵合（hybrid bonding）的方式而鍵合，使得第一晶圓70A的前側面通過電介質對電介質鍵合以及金屬對金屬鍵合而與第二晶圓70B的前側面鍵合。混合鍵合允許晶圓70A、70B鍵合，而不必使用任何黏著劑材料（諸如晶粒附接膜）或共晶材料（諸如銲料）。
在步驟502中，接收（或形成）第一晶圓70A以及第二晶圓70B，分別包含第一對準標記84A以及第二對準標記84B（隨後在圖7描述）。當晶圓70彼此鍵合時，晶圓70中的一者會被翻覆（flipped）。因此，晶圓70A、70B為用對準標記84A、84B形成，包含具有相反的磁極性的磁性特徵件96A、96B。更具體地說，第一磁性特徵件96A與第二磁性特徵件96B具有相反的磁極性。因此，當晶圓70A、70B面對面放置時，它們彼此磁力吸引。
參閱圖6（晶圓70A、70B的簡化的上視圖）及圖7（對準標記84A、84B的上視圖），晶圓70A、70B在圖4A至圖4B所述的類似製程步驟中示出，其中磁化該磁性特徵件96A、96B。當磁化該磁性特徵件96A、96B時，不同的磁場102A、102B被施加到晶圓70A、70B。具體而言，第一磁場102A被施加到第一晶圓70A以磁化該第一晶圓70A的第一磁性特徵件96A，以及第二磁場102B被施加到第二晶圓70B以磁化該第二晶圓70B的第二磁性特徵件96B。第一磁場102A可（也可不）具有與第二磁場102B相同的強度，且第一磁場102A與第二磁場102B反向平行，以便第一磁場102A具有與第二磁場102B相反的極性（例如相反的方向）。因此，第一磁性特徵件96A的磁化可能（或可能不）具有與第二磁性特徵件96B的磁化的相同強度，但第一磁性特徵件96A的磁化與第二磁性特徵件96B的磁化具有相反的極性。因此，當晶圓70A、70B面對面放置時，第一磁性特徵件96A將被吸引到第二磁性特徵件96B。磁場102A、102B的方向為相對於各自的晶圓70A、70B。在一些實施例中，磁場102A、102B的方向為相對於晶圓70A、70B中的凹口88。
在步驟504中，晶圓70A、70B在第一對準製程中為粗略地對準。參照圖8至圖10，晶圓70A、70B在第一對準製程的步驟中被示出。圖式中示意性地說明對準標記84A、84B中的各者之一，但如前所述，晶圓70A、70B中的各者可包含複數個對準標記。第一對準製程為一光學對準製程，其利用相機106A、106B，諸如紅外線相機。第一晶圓70A放置在下吸盤104A上，而第二晶圓70B放置在上吸盤104B上。吸盤104A、104B為可操作以水平移動晶圓70A、70B（例如在X/Y平面）以及垂直移動晶圓70A、70B（例如沿著Z方向）。在第一對準製程期間，吸盤104A、104B的位置相距足夠遠，以至於對準標記84A、84B之間的磁力吸引不足以移動晶圓70A、70B。在一些實施例中，吸盤104A、104B被定位成使晶圓70A、70B之間（例如在對準標記84A、84B之間）的間隙G 1（見圖10）約為3毫米（mm）（例如在0.1 mm至1 mm的範圍內）。
如圖8所示，第一對準製程包含使用上相機106B搜尋第一晶圓70A的第一對準標記84A。上相機106B設置在固定位置，且下吸盤104A在X/Y平面上水平移動，直到上相機106B偵測到第一對準標記84A位於指示正確的晶圓對準的期望位置。接著用定位感測器108測量下吸盤104A的位置（為下吸盤104A的經對準位置）。下吸盤104A的經對準位置被記錄。接著，下吸盤104A可縮回，以便它不在相機106A、106B的視線範圍內。
如圖9所示，第一對準製程進一步包含使用下相機106A搜尋第二晶圓70B的第二對準標記84B。下相機106A設置在固定位置，且上吸盤104B在X/Y平面為水平移動，直到下相機106A偵測到第二對準標記84B位於指示正確的晶圓對準的期望位置。接著用定位感測器108測量上吸盤104B的位置（即上吸盤104B的經對準位置）。上吸盤104B的經對準位置被記錄。
第一對準製程進一步包含在X/Y平面內水平移動吸盤104A、104B到它們的經對準位置，如定位感測器108所確定的。當吸盤104A、104B處於其經對準位置時，第一晶圓70A與第二晶圓70B粗略地對準。在晶圓70A、70B粗略對準後，它們之間的錯位量可能很大。在一些實施例中，晶圓70A、70B具有超過約0.2µm的錯位（諸如在0.2µm至0.4µm的錯位範圍內）。
在步驟506中，晶圓70A、70B在第二對準製程中被精細地對準。參閱圖11，晶圓70A、70B在第二對準製程期間顯示。第二對準製程為一個利用對準標記84A、84B的磁性對準製程。第二對準製程為一個自對準製程。在第二對準製程期間，吸盤104A、104B的位置足夠靠近在一起，使對準標記84A、84B之間的磁力吸引足以移動晶圓70A、70B。在一些實施例中，吸盤104A、104B被定位成使晶圓70A、70B之間（例如在對準標記84A、84B之間）的間隙G2約為0.6µm（諸如在0.4µm至0.8µm範圍內）。在第二對準製程期間，吸盤104A、104B比在第一對準製程期間更靠近一起。
參閱圖12，顯示二對準標記84A、84B的一些磁性特徵件96A、96B。由於磁性特徵件96A、96B被磁力吸引，對準標記84A、84B對晶圓70A、70B施用兩個力（詳見圖11）：一個水平力F H（例如在X/Y平面）以及一個垂直力F V（例如沿著Z方向）。垂直力F V將晶圓70A、70B拉向彼此。水平力F H將磁性特徵件96A、96B的N極96N朝向磁性特徵件96A、96B的S極96S。水平力F H大於垂直力F V，這提高了第二對準製程的精確性。具體而言，垂直力F V不足以沿著Z方向移動晶圓70A、70B，但水平力F H足以在X/Y平面移動晶圓70A、70B。在一些實施例中，垂直力F V在0.001µ牛頓至10µ牛頓的範圍內，而水平力F H在0.001µ牛頓至10µ牛頓的範圍內。如上所述，對準標記84A、84B的磁性特徵件96A、96B具有相反的磁極性。因此，當晶圓70A、70B在X/Y平面上移動時，第一磁性特徵件96A的N極96N對準第二磁性特徵件96B的S極96S，而第一磁性特徵件96A的S極96S對準第二磁性特徵件96B的N極96N。
水平力F H以及垂直力F V的相對強度由磁性特徵件96A、96B的厚度T 1（先前描述）決定，且還由在第二對準製程期間，第一晶圓70A的磁性特徵件96A以及第二晶圓70B的磁性特徵件96B之間的間隙G2（先前描述）決定。力係數（force coefficient）為由對準標記84A、84B產生的水平力F H與由對準標記84A、84B產生的垂直力F V的比率。在一些實施例中，力係數在1到2的範圍內。力係數越大，表明在第二對準製程期間產生的水平力F H相對於垂直力F V越大。增加在第二對準製程期間產生的水平力F H，可減少對準標記84A、84B（以及晶圓70A、70B）之間的最終錯位。在一實驗中，間隙G 2在0.6µm至0.8µm的範圍內以及厚度T 1在0.1µm至0.6µm的範圍內，從而獲得1.18至1.63的力係數。
第二對準製程包含沿著Z方向垂直移動吸盤104A、104B（詳見圖11），直到對準標記84A、84B產生期望的水平力F H以及垂直力F V。這就開始將對準標記84A、84B移動到經對準的位置。如前所述，水平力F H足以在X/Y平面上移動晶圓70A、70B，而垂直力F V不足以沿著Z方向移動晶圓70A、70B。接著停止吸盤104A、104B的移動，以及執行等待，其中吸盤104A、104B被保持在期望的位置，直到晶圓70A、70B完成移動到其經對準的位置（例如直到N極96N對準S極96S）。在一些實施例中，第二對準製程包含在吸盤104A、104B被保持在期望位置時的等待，持續時間約為500微秒（諸如在10微秒至5000微秒的範圍內）。當N極96N對準S極96S，第一晶圓70A精細地對準第二晶圓70B。在晶圓70A、70B精細地對準後，它們之間的錯位量很小。在一些實施例中，晶圓70A、70B的錯位量小於約0.1µm（諸如在0.01µm至0.5µm的錯位範圍內）。在第一對準製程（例如光學對準）之外執行第二對準製程（例如磁力自對準）可使晶圓70A、70B之間的錯位小於單獨使用第一對準製程時的錯位。
在步驟508中，藉由使晶圓70A、70B的前側面彼此接觸來執行預鍵合製程。參照圖13，在晶圓70A、70B接觸之後顯示晶圓70A、70B。在預鍵合期間，藉由垂直移動吸盤104A、104B向彼此施加一個小的壓緊力，將第一晶圓70A壓向第二晶圓70B。圖14為鍵合期間的晶圓70A、70B的剖面圖。當晶圓70A、70B被壓在一起時，電介質層78A、78B被帶入接觸。預鍵合為在低溫下執行的，諸如約為室溫（諸如在15°C至30°C的範圍內），且在預鍵合之後，電介質層78A、78B為彼此鍵合。
在步驟510中，執行退火製程以改善晶圓70A、70B之間的鍵合強度。在退火製程期間，電介質層78A、78B；鍵合墊82A、82B；以及對準標記84A、84B為在高溫下退火，諸如在100℃至450℃範圍內的溫度。退火之後，鍵合形成，諸如融合鍵合（fusions bonds），其將電介質層78A、78B鍵合起來。舉例而言，該鍵合可為電介質層78A的材料以及電介質層78B的材料之間的共價鍵。鍵合墊82A、82B以一對一對應關係彼此連接。鍵合墊82A、82B在預鍵合之後可為物理接觸，也可在退火期間擴展成物理接觸。此外，在退火期間，鍵合墊82A、82B的材料（例如銅）相互混合（intermingles），因此也會形成金屬對金屬鍵合。對準標記84A、84B也為以一對一的對應關係彼此連接，在對準標記84A、84B之間可以用類似於鍵合墊82A、82B的方式形成金屬對金屬鍵合。因此，晶圓70A、70B之間產生的鍵合為混合鍵合，包含電介質對電介質鍵合以及金屬對金屬鍵合。
垂直力F V雖然不足以在晶圓鍵合期間沿著Z方向移動晶圓70A、70B，但足以在晶圓70A、70B接觸時使晶圓70A、70B彎曲（bend）。因此，除了在晶圓鍵合期間協助對準外，利用磁性對準標記84A、84B可幫助減少晶圓70A、70B的翹曲。在一些實施例中，如圖15所示，第一晶圓70A以及第二晶圓70B在鍵合前有凸形翹曲，而用磁性對準標記鍵合晶圓70A、70B可減少其翹曲。在一些實施例中，如圖16所示，第一晶圓70A在鍵合前具有凸形翹曲，第二晶圓70B在鍵合前具有凹形翹曲，用磁性對準標記鍵合晶圓70A、70B可減少它們的翹曲。在一些實施例中，如圖17所示，第一晶圓70A沒有翹曲，而第二晶圓70B在鍵合前具有凸形翹曲，用磁性對準標記鍵合晶圓70A、70B可減少其翹曲。在一些實施例中，如圖18所示，第一晶圓70A沒有翹曲，而第二晶圓70B在鍵合前具有凹形翹曲，用磁性對準標記鍵合晶圓70A、70B可減少它們的翹曲。減少晶圓70A、70B的翹曲可進一步提高它們的對準精度。
在晶圓70A、70B被鍵合後，可執行附加的製程。舉例而言，及再參閱圖14，可藉由沿著劃線區（例如在裝置區72D之間）鋸切而讓經鍵合的晶圓結構單一化（singulates）。鋸切使每個裝置區72D中的經鍵合裝置單一化，以形成經鍵合的裝置結構。在設備區72D中形成對準標記84的實施例中，經鍵合的裝置結構可包含對準標記84。在對準標記84形成於單獨的對準標記區72A的實施例中，經鍵合的裝置結構可不包含對準標記84。
實施例可實現優勢。在晶圓70中形成磁性對準標記84可提高晶圓70的鍵合期間的對準製程的精確性。具體而言，二晶圓70A、70B形成具有相反磁極性的對準標記84A、84B。因此，當晶圓70A、70B被鍵合在一起時，第一對準標記84A被磁力吸引到第二對準標記84B。對準標記84A、84B之間的磁力吸引在水平面（即平行於晶圓70A、70B的前側面70F）產生一個水平力，該水平力大到足以在水平面移動晶圓，使第一對準標記84A對準第二對準標記84B。因此可實現晶圓70A、70B之間的磁力自對準，且在鍵合期間利用磁力自對準可減少鍵合的晶圓70A、70B之間的錯位。
圖19為根據一些其他實施例的對準標記84的上視圖。與先前的實施例類似，各對準標記84包含複數個磁性特徵件96，其為磁性棒。在本實施例中，對準標記84包含在同一晶圓上的水平對準標記84H以及垂直對準標記84V。水平對準標記84H包含複數個水平磁性棒96H。垂直對準標記84V包含複數個垂直磁性棒96V。水平磁性棒96H的長度方向與垂直磁性棒96V的長度方向垂直。再者，水平磁性棒96H的磁化方向與垂直磁性棒96V的磁化方向垂直。在同一晶圓上形成水平磁性棒96H以及垂直磁性棒96V，可減少第二對準製程期間的錯位（如先前對圖11至圖12的描述）。具體而言，沿著多個方向形成具有縱軸的對準標記84H、84V可在鍵合期間沿著兩個方向提高對準精度。
圖20為根據其他一些實施例的對準標記84的上視圖。與先前的實施例類似，對準標記84包含複數個磁性特徵件96，其具有預定的形狀並以預定的圖案配置。在本實施例中，磁性特徵件96為磁性十字件。各磁性十字件架包含兩個彼此垂直的磁性棒。利用磁性十字件而不用磁性棒，可使磁性特徵件96沿著X方向以及Y方向具有同樣強的磁力。
在磁性特徵件96為磁性十字件的這個實施例中，各磁性十字件包含從中央部分突出的四個臂98。第一對相鄰的臂98形成磁性十字件的N極96N。第二對相鄰的臂98形成磁性十字件的S極96S。在一些實施例中，各臂98的長度L 1在0.1µm到10µm之間，各臂98的寬度W 1在0.01µm到5µm之間。
磁性十字件為配置在一網格中，該網格包含磁性十字件的列。磁性十字件在各網格中具有很高的密度。在一些實施例中，各對準標記84包含1至500個磁性十字件。在一些實施例中，對準標記84（例如磁性特徵件96）沿著第一方向（例如Y方向）的總長度為約50µm（諸如在10µm至100µm的範圍內），且沿著第二方向（例如X方向）的總寬度為約50µm（諸如在10µm至100µm的範圍內）。
在一列中的磁性十字件沿著第一方向（例如Y方向）分開一距離D 1。在一些實施例中，距離D 1在0.1µm至10µm的範圍內。相鄰的列的磁性十字件的臂98可沿著這些臂98的縱軸彼此重疊。在網格內，交替列的磁性十字件沿著其長度方向（例如Y方向）相互偏移一距離D 3，而每隔一列的磁性十字件沿著其長度方向（例如Y方向）對準。在一些實施例中，距離D 3在0.1µm到10µm的範圍內。偏移的磁性十字件的交替列可提高利用對準標記84的對準製程的精確性。
圖21為根據其他一些實施例，在用於形成晶圓的對準標記的製程期間的一個中間步驟的視圖。如前所述，不同的晶圓可形成包含具有相反磁極性的磁性特徵件的對準標記。圖21說明圖20的對準標記84在對準標記84的磁化製程期間的情況（如先前對圖4A至圖4B的描述）。利用第一磁場102A對第一晶圓的第一對準標記84A的第一磁性特徵件96A為磁化。第二磁場102B用於磁化第二晶圓的第二對準標記84B的第二磁性特徵件96B。第一磁場102具有與第二磁場102B相反的磁極性。當磁性特徵件96A、96B為磁性十字件時，第一磁場102A與第一磁性特徵件96A的臂中的各者形成第一非零角度，而第二磁場102B與第二磁性特徵件96B的臂中的各者形成第二非零角度。非零角度在0度以及90度之間。在一些實施例中，非零角度為45度角。
在一實施例中，一種晶圓鍵合的方法，包含：接收一第一晶圓以及一第二晶圓，該第一晶圓包含一第一對準標記，該第一對準標記包含第一磁性特徵件的一第一網格，該第二晶圓包含一第二對準標記，該第二對準標記包含第二磁性特徵件的一第二網格；在一光學對準製程中，對準該第一對準標記與該第二對準標記；在該光學對準製程之後，在一磁性對準製程中，對準該第一對準標記與該第二對準標記，該第一磁性特徵件的N極對準該第二磁性特徵件的S極，該第一磁性特徵件的S極對準該第二磁性特徵件的N極；以及形成鍵合在該第一晶圓以及該第二晶圓之間。在該方法的一些實施例中，該第一磁性特徵件以及該第二磁性特徵件中的各者都為磁性棒。在該方法的一些實施例中，該第一磁性特徵件以及該第二磁性特徵件中的各者都為磁性十字件。在該方法的一些實施例中，該第一網格內的第一磁性特徵件的交替列為偏移的。在該方法的一些實施例中，每隔一列的該第一磁性特徵件為對準的。在該方法的一些實施例中，該第一晶圓進一步包含一第一電介質層，該第一對準標記形成在該第一電介質層中，該第二晶圓進一步包含一第二電介質層，該第二對準標記形成在該第二電介質層中，以及形成鍵合在該第一晶圓以及該第二晶圓之間包含：形成電介質對電介質鍵合在該第一電介質層以及該第二電介質層之間；以及形成金屬對金屬鍵合在該第一對準標記以及該第二對準標記之間。
在一實施例中，一種晶圓鍵合的方法，包含：施加一第一磁場到一第一晶圓以磁化該第一晶圓的第一對準標記；施加一第二磁場到一第二晶圓以磁化該第二晶圓的第二對準標記，該第一磁場與該第二磁場為反向平行，該第一磁場以及該第二磁場具有相反極性；沿著一第一方向移動該第一晶圓朝向該第二晶圓，直到該第一對準標記以及該第二對準標記施用一水平力以及一垂直力到該第一晶圓以及該第二晶圓，該垂直力為沿著該第一方向，該水平力為沿著該第二方向，該第二方向垂直於該第一方向，該水平力大於該垂直力；以及形成鍵合在該第一晶圓以及該第二晶圓之間。在該方法的一些實施例中，該第一對準標記各自包含第一磁性棒以及該第二對準標記各自包含第二磁性棒。在該方法的一些實施例中，該第一磁場與該第一磁性棒的第一縱軸平行以及該第二磁場與該第二磁性棒的第二縱軸平行。在該方法的一些實施例中，該第一對準標記各自包含第一磁性十字件以及該第二對準標記各自包含第二磁性十字件。在該方法的一些實施例中，該第一磁場與該第一磁性十字件的第一臂形成一非零角度，該第二磁場與該第二磁性十字件的第二臂形成一非零角度。在該方法的一些實施例中，該水平力與該垂直力的一比率在1至2的範圍內。在該方法的一些實施例中，該垂直力減少該第一晶圓以及該第二晶圓的翹曲。在該方法的一些實施例中，移動該第一晶圓朝向該第二晶圓開始移動該第一對準標記以及該第二對準標記到經對準的位置，該方法進一步包含：移動該第一晶圓朝向該第二晶圓之後，等待直到該第一對準標記以及該第二對準標記完成移動到該經對準的位置。在該方法的一些實施例中，等待直到該第一對準標記以及該第二對準標記完成移動到該經對準的位置包含等待10µs至5000µs範圍內的期間。在該方法的一些實施例中，在該第一晶圓以及該第二晶圓之間形成鍵合包含：將該第一晶圓的一第一電介質層接觸該第二晶圓的一第二電介質層；將該第一晶圓的該第一對準標記接觸該第二晶圓的該第二對準標記；以及退火該第一晶圓以及該第二晶圓。
在一實施例中，一種經鍵合的晶圓結構，包含一第一裝置，包含一第一電介質層以及該第一電介質層中的一第一對準標記，該第一對準標記包含第一磁性特徵件；以及一第二裝置，包含一第二電介質層以及該第二電介質層中的一第二對準標記，該第二對準標記包含第二磁性特徵件，該第一磁性特徵件的N極對準該第二磁性特徵件的S極，該第一磁性特徵件的S極對準該第二磁性特徵件的N極，該第一電介質層藉由電介質對電介質鍵合而鍵合到該第二電介質層，該第一對準標記藉由金屬對金屬鍵合而鍵合到該第二對準標記。在該結構的一些實施例中，該第一磁性特徵件以及該第二磁性特徵件中的各者為磁性棒。在該結構的一些實施例中，該第一磁性特徵件以及該第二磁性特徵件中的各者為磁性十字件。在該結構的一些實施例中，該第一磁性特徵件的交替列為偏移的以及該第二磁性特徵件的交替列為偏移的。
上述內容概述了幾個實施例或示範例的特徵，以便本技術領域中具有通常知識者可更好地理解本揭露的各方面。本技術領域中具有通常知識者應認識到，其可很容易地將本揭露做為設計或修改其他製程及結構的基礎，以實現相同的目的及/或實現本文介紹的實施例或示範例的相同優勢。本技術領域中具有通常知識者還應該認識到，這種等效的結構並不偏離本揭露的精神和範圍，其可在不偏離本揭露的精神和範圍的情況下對本文進行各種改變、替代及改動。
70A:第一晶圓 70B:第二晶圓 70F:前側面 72:半導體基板 72A:對準標記區 72D:裝置區 74:內連結構 76:導電通路 78:電介質層 78A:電介質層 78B:電介質層 82:鍵合墊 82A:鍵合墊 82B:鍵合墊 84:對準標記 84A:第一對準標記 84B:第二對準標記 84H:水平對準標記 84V:垂直對準標記 88:凹口 92:溝槽 94:鐵磁性特徵件 96:磁性特徵件 96A:第一磁性特徵件 96B:第二磁性特徵件 96H:水平磁性棒 96N:N極 96S:S極 96V:垂直磁性棒 98:臂 102:磁場 102A:第一磁場 102B:第二磁場 104A:下吸盤 104B:上吸盤 106A:下相機 106B:上相機 108:定位感測器 500:晶圓鍵合方法 502:步驟 504:步驟 506:步驟 508:步驟 510:步驟 D 1:距離 D 2:距離 D 3:距離 F H:水平力 F V:垂直力 G 1:間隙 G 2:間隙 L 1:長度 T 1:厚度 W 1:寬度
當結合所附圖式而閱讀時自以下詳細描述最佳理解本揭露之態樣。應注意，根據業界中之標準實踐，各種特徵件未按比例繪製。實際上，為了清楚論述起見，可任意增大或減小各種特徵件之尺寸。
圖1為根據一些實施例的晶圓的剖面圖。
圖2A至圖4B為根據一些實施例的用於形成晶圓的對準標記的製程期間的中間步驟的視圖。
圖5為根據一些實施例的晶圓鍵合方法的圖。
圖6至圖18為根據一些實施例的晶圓鍵合方法期間的中間步驟的各種視圖。
圖19至圖20為根據各種實施例的對準標記的上視圖（top-down views）。
圖21為根據其他一些實施例的用於形成晶圓對準標記的製程期間的中間步驟的視圖。
500:晶圓鍵合方法
502:步驟
504:步驟
506:步驟
508:步驟
510:步驟

Claims (20)

  1. 一種方法，包含： 接收一第一晶圓以及一第二晶圓，該第一晶圓包含一第一對準標記（alignment mark），該第一對準標記包含第一磁性特徵件的一第一網格（grid），該第二晶圓包含一第二對準標記，該第二對準標記包含第二磁性特徵件的一第二網格； 在一光學對準製程中，對準該第一對準標記與該第二對準標記； 在該光學對準製程之後，在一磁性對準製程中，對準該第一對準標記與該第二對準標記，該第一磁性特徵件的N極對準該第二磁性特徵件的S極，該第一磁性特徵件的S極對準該第二磁性特徵件的N極；以及 形成鍵合在該第一晶圓以及該第二晶圓之間。
  2. 如請求項1所述的方法，其中該第一磁性特徵件以及該第二磁性特徵件中的各者都為磁性棒。
  3. 如請求項1所述的方法，其中該第一磁性特徵件以及該第二磁性特徵件中的各者都為磁性十字件。
  4. 如請求項1所述的方法，其中該第一網格內的第一磁性特徵件的交替列（alternating rows）為偏移的（offset）。
  5. 如請求項4所述的方法，其中每隔一列（every other rows）的該第一磁性特徵件為對準的。
  6. 如請求項1所述的方法，其中該第一晶圓進一步包含一第一電介質層，該第一對準標記形成在該第一電介質層中，該第二晶圓進一步包含一第二電介質層，該第二對準標記形成在該第二電介質層中，以及形成鍵合在該第一晶圓以及該第二晶圓之間包含： 形成電介質對電介質鍵合（dielectric-to-dielectric bonds）在該第一電介質層以及該第二電介質層之間；以及 形成金屬對金屬鍵合在該第一對準標記以及該第二對準標記之間。
  7. 一種方法，包含： 施加一第一磁場到一第一晶圓以磁化該第一晶圓的第一對準標記； 施加一第二磁場到一第二晶圓以磁化該第二晶圓的第二對準標記，該第一磁場與該第二磁場為反向平行（anti-parallel），該第一磁場以及該第二磁場具有相反極性； 沿著一第一方向移動該第一晶圓朝向該第二晶圓，直到該第一對準標記以及該第二對準標記施用一水平力以及一垂直力到該第一晶圓以及該第二晶圓，該垂直力為沿著該第一方向，該水平力為沿著該第二方向，該第二方向垂直於該第一方向，該水平力大於該垂直力；以及 形成鍵合在該第一晶圓以及該第二晶圓之間。
  8. 如請求項7所述的方法，其中該第一對準標記各自包含第一磁性棒以及該第二對準標記各自包含第二磁性棒。
  9. 如請求項8所述的方法，其中該第一磁場與該第一磁性棒的第一縱軸平行以及該第二磁場與該第二磁性棒的第二縱軸平行。
  10. 如請求項7所述的方法，其中該第一對準標記各自包含第一磁性十字件以及該第二對準標記各自包含第二磁性十字件。
  11. 如請求項10所述的方法，其中該第一磁場與該第一磁性十字件的第一臂形成一非零角度，該第二磁場與該第二磁性十字件的第二臂形成一非零角度。
  12. 如請求項7所述的方法，其中該水平力與該垂直力的一比率在1至2的範圍內。
  13. 如請求項7所述的方法，其中該垂直力減少該第一晶圓以及該第二晶圓的翹曲（warpage）。
  14. 如請求項7所述的方法，其中移動該第一晶圓朝向該第二晶圓開始移動該第一對準標記以及該第二對準標記到經對準的位置，該方法進一步包含： 移動該第一晶圓朝向該第二晶圓之後，等待直到該第一對準標記以及該第二對準標記完成移動到該經對準的位置。
  15. 如請求項14所述的方法，其中等待直到該第一對準標記以及該第二對準標記完成移動到該經對準的位置包含等待10微秒（µs）至5000µs範圍內的期間。
  16. 如請求項7所述的方法，其中在該第一晶圓以及該第二晶圓之間形成鍵合包含： 將該第一晶圓的一第一電介質層接觸該第二晶圓的一第二電介質層； 將該第一晶圓的該第一對準標記接觸該第二晶圓的該第二對準標記；以及 退火該第一晶圓以及該第二晶圓。
  17. 一種結構，包含： 一第一裝置，包含一第一電介質層以及該第一電介質層中的一第一對準標記，該第一對準標記包含第一磁性特徵件；以及 一第二裝置，包含一第二電介質層以及該第二電介質層中的一第二對準標記，該第二對準標記包含第二磁性特徵件，該第一磁性特徵件的N極對準該第二磁性特徵件的S極，該第一磁性特徵件的S極對準該第二磁性特徵件的N極，該第一電介質層藉由電介質對電介質鍵合而鍵合到該第二電介質層，該第一對準標記藉由金屬對金屬鍵合而鍵合到該第二對準標記。
  18. 如請求項17所述的結構，其中該第一磁性特徵件以及該第二磁性特徵件中的各者為磁性棒。
  19. 如請求項17所述的結構，其中該第一磁性特徵件以及該第二磁性特徵件中的各者為磁性十字件。
  20. 如請求項17所述的結構，其中該第一磁性特徵件的交替列為偏移的以及該第二磁性特徵件的交替列為偏移的。
TW111126058A 2022-03-18 2022-07-12 晶圓鍵合方法以及經鍵合的晶圓結構 TW202338931A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202263321230P 2022-03-18 2022-03-18
US63/321,230 2022-03-18
US17/748,640 2022-05-19
US17/748,640 US20230299010A1 (en) 2022-03-18 2022-05-19 Wafer Bonding Method and Bonded Device Structure

Publications (1)

Publication Number Publication Date
TW202338931A true TW202338931A (zh) 2023-10-01

Family

ID=86959514

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111126058A TW202338931A (zh) 2022-03-18 2022-07-12 晶圓鍵合方法以及經鍵合的晶圓結構

Country Status (4)

Country Link
US (1) US20230299010A1 (zh)
KR (1) KR102549863B1 (zh)
DE (1) DE102023102567A1 (zh)
TW (1) TW202338931A (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100713579B1 (ko) * 2004-05-31 2007-05-02 강준모 반도체소자 얼라인 방법 및 그에 의해 형성된 반도체 구조물
KR101573463B1 (ko) * 2009-02-26 2015-12-01 삼성전자주식회사 정렬부를 포함하는 반도체 장비
JP2012256737A (ja) * 2011-06-09 2012-12-27 Sony Corp 半導体装置及び半導体装置の製造方法
KR102136844B1 (ko) * 2013-09-30 2020-07-22 삼성전자 주식회사 웨이퍼 가공 방법 및 그 가공 방법을 이용한 반도체 소자 제조방법

Also Published As

Publication number Publication date
DE102023102567A1 (de) 2023-09-21
KR102549863B1 (ko) 2023-06-30
US20230299010A1 (en) 2023-09-21

Similar Documents

Publication Publication Date Title
US9012265B2 (en) Magnet assisted alignment method for wafer bonding and wafer level chip scale packaging
US7642173B2 (en) Three-dimensional face-to-face integration assembly
TWI651776B (zh) 半導體封裝及其形成方法
US9391011B2 (en) Semiconductor structures including fluidic microchannels for cooling and related methods
JP3895595B2 (ja) 背面接触により電気コンポーネントを垂直に集積する方法
TWI351727B (en) Device and method for fabricating double-sided soi
Fukushima et al. Multichip self-assembly technology for advanced die-to-wafer 3-D integration to precisely align known good dies in batch processing
WO2005122706A2 (en) Method of aligning semiconductor device and semiconductor structure thereof
US7863092B1 (en) Low cost bumping and bonding method for stacked die
TW200425245A (en) Semiconductor device and method of manufacturing same
US20150145144A1 (en) Use of a conformal coating elastic cushion to reduce through silicon vias (tsv) stress in 3-dimensional integration
Lee et al. A cavity chip interconnection technology for thick MEMS chip integration in MEMS-LSI multichip module
CN106024756A (zh) 一种3d集成电路结构及其制造方法
EP1187211A2 (en) Stacked Semiconductor Device
KR100713579B1 (ko) 반도체소자 얼라인 방법 및 그에 의해 형성된 반도체 구조물
Qiu et al. A self-aligned structure based on V-groove for accurate silicon bridge placement
KR102549863B1 (ko) 웨이퍼 접합 방법 및 접합된 디바이스 구조물
TWI838891B (zh) 晶圓接合方法及接合裝置結構
CN116779459A (zh) 晶圆接合方法和接合器件结构
JP2016164549A (ja) 磁気センサおよびその製造方法
CN116525466A (zh) 晶圆键合方法和经键合器件结构
Koyanagi et al. Three-dimensional integration technology using through-si via based on reconfigured wafer-to-wafer bonding
Fukushima et al. Development of via-last 3D integration technologies using a new temporary adhesive system
JP5353292B2 (ja) ３次元半導体集積回路及びその製造方法
TWI782619B (zh) 堆疊半導體元件的製造方法