TW202336916A - 具多層塗層之半導體腔室組件 - Google Patents

具多層塗層之半導體腔室組件 Download PDF

Info

Publication number
TW202336916A
TW202336916A TW111139020A TW111139020A TW202336916A TW 202336916 A TW202336916 A TW 202336916A TW 111139020 A TW111139020 A TW 111139020A TW 111139020 A TW111139020 A TW 111139020A TW 202336916 A TW202336916 A TW 202336916A
Authority
TW
Taiwan
Prior art keywords
coating
silicon
semiconductor processing
processing chamber
pressure plate
Prior art date
Application number
TW111139020A
Other languages
English (en)
Inventor
拉克希瓦 卡利塔
喬瑟夫Ｆ 貝恩克
迪派達迪拉勒維葛拉 史萊肯特亞
葉頌T 蓋
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202336916A publication Critical patent/TW202336916A/zh

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4404—Coatings or surface treatment on the inside of the reaction chamber or on parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32467—Material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4581—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber characterised by material of construction or surface finish of the means for supporting the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32477—Vessel characterised by the means for protecting vessels or internal parts, e.g. coatings
    • H01J37/32495—Means for protecting the vessel against plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H01J2237/3322—Problems associated with coating

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

示例性半導體處理室可包括腔室主體。該等腔室可包括噴淋頭。該等腔室可包括基板支撐件。基板支撐件可包括壓板，其特徵為面向噴淋頭的第一表面。基板支撐件可包括沿著壓板的第二表面與壓板耦接的軸，該第二表面與壓板的第一表面相對。軸可至少部分地延伸穿過腔室主體。塗層可圍繞壓板的第一表面共形地延伸。該塗層可包括接近壓板第一表面的第一矽層，並且可包括覆蓋第一矽層的第二材料層。

Description

具多層塗層之半導體腔室組件
本申請案主張於2022年3月11日提交的美國非臨時申請案第17/693,037號的權益及優先權，該申請案的名稱為「SEMICONDUCTOR CHAMBER COMPONENTS WITH MULTI-LAYER COATING」，其內容以引用方式整體併入本文。
本技術係關於半導體系統、製程及設備。更具體而言，本技術係關於包括或形成腔室部件上的塗層的系統。
透過在基板表面上產生複雜圖案化材料層的製程，可能產生積體電路。在基板上產生圖案化材料需要用於移除暴露材料的受控方法。化學蝕刻用於各種目的，包括將光阻劑中的圖案轉移到下層的層中，使層變薄，或者使表面上已經存在的特徵的橫向尺寸變薄。通常希望具有蝕刻一種材料比蝕刻另一種材料更快的蝕刻製程，從而促進例如圖案轉移製程。吾人認為此種蝕刻製程對第一材料是選擇性的。由於材料、電路及製程的多樣性，已經開發出對各種材料具有選擇性的蝕刻製程。
基於製程中使用的材料，蝕刻製程可稱為濕式或乾式。相對於其他介電質及材料，濕式HF蝕刻優先移除氧化矽。然而，濕式製程可能難以穿透一些受限的溝槽，並且有時亦可能使剩餘的材料變形。濕式製程亦可能損壞腔室部件。例如，HF蝕刻劑可能會化學侵蝕由金屬（如鋁合金）製成的腔室部件。在基板處理區域內形成的局部電漿中產生的乾蝕刻可穿透更受約束的溝槽，並且讓精細剩餘結構呈現出更少變形。然而，局部電漿在放電時會經由產生電弧而損壞基板。局部電漿及電漿流出物亦可能損壞腔室部件。
因此，需要可用於製造高品質裝置及結構的改進系統及方法。本技術解決了該等及其他需求。
示例性半導體處理室可包括腔室主體。該等腔室可包括噴淋頭。該等腔室可包括基板支撐件。基板支撐件可包括壓板，其特徵為面向噴淋頭的第一表面。基板支撐件可包括沿著壓板的第二表面與壓板耦接的軸，該第二表面與壓板的第一表面相對。軸可至少部分地延伸穿過腔室主體。塗層可圍繞壓板的第一表面共形地延伸。該塗層可包括接近壓板第一表面的第一矽層，並且可包括覆蓋第一矽層的第二材料層，或反之亦然。
在一些實施例中，塗層的第二層可為或包含含矽材料。塗層的第二層可為或包括碳化矽、氧化矽、氮化矽、碳氧化矽、氮氧化矽、碳氮化矽或碳氮氧化矽。壓板可界定從壓板的第一表面延伸的複數個突起物。塗層可圍繞複數個突起物中的每個突起物延伸。塗層的特徵可為在所有塗覆表面上的厚度大於或為約1 µm。基板支撐件第一表面上的塗層的特徵可為厚度變化小於或為約10%。從第一表面延伸的壓板的拐角特徵的特徵可為塗層厚度可比沿著壓板第一表面的塗層厚度大至少10%。基板支撐件的軸可與半導體處理室外部的轂(hub)耦接，並且塗層可沿著軸延伸到轂。壓板可為或包括氮化鋁。噴淋頭可包括第一板及第二板，該第一板及第二板耦接在一起以在第一板與第二板之間界定容積。噴淋頭的第一板及第二板的外表面可塗覆有與基板支撐件類似的材料。
本技術的一些實施例可涵蓋半導體處理方法。該方法可包括將含鹵素前驅物的電漿流出物輸送到半導體處理室的處理區域中。半導體處理室可包括腔室主體、噴淋頭及基板支撐件。基板支撐件可包括壓板，其特徵為面向噴淋頭的第一表面。基板支撐件可包括沿著壓板的第二表面與壓板耦接的軸，第二表面與壓板的第一表面相對。軸可至少部分地延伸穿過腔室主體。塗層可圍繞壓板的第一表面共形地延伸。該塗層可包括接近壓板第一表面的第一矽層及覆蓋第一矽層的第二含矽材料層。
在某些實施例中，該方法可包括在與半導體處理室分離的塗佈腔室中塗佈基板支撐件。該方法可包括將基板支撐件安裝在半導體處理室內。該方法可包括在半導體處理室內處理至少10個基板，或者在移除基板支撐件之前用含鹵素的前驅物清潔半導體處理室的處理區域至少10次。塗層的第二層可為或包括碳化矽、氧化矽、氮化矽、碳氧化矽、氮氧化矽、碳氮化矽或碳氮氧化矽。該塗層的特徵為所有塗覆表面上的厚度大於或為約1 µm。該塗層的第二層的特徵為鋁痕量金屬結合量小於或為約1E10原子/cm 2。從第一表面延伸的壓板的拐角特徵的特徵可為塗層厚度比沿著壓板第一表面的塗層厚度大至少10%。
本技術的某些實施例可包含半導體處理室。該等腔室可包括腔室主體、噴淋頭及基板支撐件。基板支撐件可包括壓板，其特徵為面向噴淋頭的第一表面。基板支撐件可包括沿著壓板的第二表面與壓板耦接的軸，第二表面與壓板的第一表面相對。軸可至少部分地延伸穿過腔室主體。塗層可圍繞壓板的第一表面、壓板的第二表面及軸延伸。塗層可圍繞壓板的第一表面共形地延伸。該塗層可包括接近壓板第一表面的第一矽層及覆蓋第一矽層的第二含矽材料層。該塗層的特徵可為在所有塗層表面上的厚度為大於或為約5 µm。在一些實施例中，塗層的第二層包括碳化矽、氧化矽、氮化矽、碳氧化矽、氮氧化矽、碳氮化矽或碳氮氧化矽。
與習知系統及技術相比，此類技術可提供諸多優勢。例如，本技術的實施例可提供基板支撐件，該等基板支撐件可被保護免受任何次數的腐蝕製程。此外，在基板支撐件及/或其他部件上形成的保護塗層可維持數百或數千個晶圓，此可增加處理量。結合以下描述及附圖，更詳細地描述該等及其他實施例及其許多優點及特徵。
半導體處理可包括在基板上產生複雜圖案化材料的許多操作。該等操作可包括許多形成及移除製程，該等製程可利用腐蝕性或侵蝕性材料，包括遠端形成或在基板層面形成的電漿增強材料。例如，含鹵素的氣體可流入處理區域，在該區域中，材料的氣體或電漿流出物接觸位於該區域內的基板。儘管蝕刻劑可優先蝕刻基板材料，但是化學蝕刻劑亦可接觸腔室內的其他部件。蝕刻劑可能化學侵蝕部件，並且取決於所執行的製程，部件中一或更多者可能受到電漿流出物的轟擊，此亦可能侵蝕材料。由蝕刻劑引起的對腔室部件的化學及物理損壞會隨著時間的推移而導致磨損，此可能會增加腔室的更換成本及停機時間。沉積製程類似地可使用電漿增強製程在基板上形成或沉積材料，該等材料亦可沉積在腔室部件上。一旦從腔室中移除基板，可能需要清潔操作。清潔製程可包括利用一或更多種含鹵素的前驅物或該等前驅物的電漿流出物來移除沉積在處理室表面上的材料。儘管清潔可能針對沉積的材料，但是許多暴露的腔室部件表面可能受到類似的侵蝕。例如，一旦基板已經從處理室中移除，基板支撐件的中心區域將被暴露而沒有殘留材料。清潔製程可能開始形成點蝕或對基板支撐件的其他移除，此可能降低卡盤的平面度及完整性。
習知技術致力於限制對腔室部件的腐蝕及侵蝕，並且由於一種或兩種機構造成的損壞，傾向於定期更換部件。儘管一些製程可能包括在半導體基板處理之前的季化(seasoning)製程，但此可能會引起額外的挑戰。例如，季化製程可覆蓋基板支撐件的多個部分，但是可能不完全覆蓋背側或桿，背側或桿可能仍然暴露於處理及清潔材料。此外，季化製程通常沉積100奈米或更少的塗層。此可能需要為每個正在處理的基板更換季化，此可能增加佇列時間，並且亦可能降低均勻或完全覆蓋的可能性。
本技術透過在基板處理前對腔室部件進行塗覆來克服該等問題。例如，部件可在暴露於半導體處理室內的表面上得以完全塗覆。此外，塗層的特徵可為增加的厚度，此可改善完全覆蓋，及允許部件在再次塗覆塗層之前用於處理多個晶圓。塗覆腔室部件可部分解決被塗覆部件的腐蝕及/或侵蝕，但取決於塗層，可能存在額外的挑戰。例如，儘管某些氧化物塗層可提高部件的完整性，防止腐蝕性材料被輸送到腔室中，但是氧化物可能允許鋁從下層部件材料中侵入並浸出，此可能延伸穿過氧化物塗層，並可能作為痕量材料出現在被處理的基板上。然而，本技術可透過製造多層塗層來克服此挑戰，該多層塗層可在下層部件與上層的保護層之間具有中間層。中間層可包括能夠限制鋁或其他痕量擴散的材料，此可改善處理結果，同時在處理期間額外地保護腔室部件。
儘管剩餘揭示內容將常規確定利用所揭示技術的具體蝕刻製程，但容易理解的是，該些系統及方法同樣適用於其他沉積及清潔室，及可能發生在所述腔室中的製程。因此，該技術不應被認為局限於僅與該等特定的蝕刻製程或腔室一起使用。在描述根據本技術的實施例對該系統的額外變化及調整之前，本揭示案將論述一種可能的系統及腔室，該系統及腔室可包括根據本技術的實施例的基座。
第1圖圖示了根據實施例的沉積、蝕刻、烘焙及固化室的處理系統100的一個實施例的俯視圖。在圖式中，一對前開口統一晶匣102供應各種尺寸的基板，該等基板由機器人臂104接收，並被放置到低壓保持區域106中，隨後被放置到位於串聯區段109a至109c中的基板處理室108a至108f中的一個中。第二機器人臂110可用於將基板晶圓從保持區域106傳送往返於基板處理室108a至108f。每個基板處理室108a至108f可被配備來執行許多基板處理操作，除了電漿增強化學氣相沉積、原子層沉積、物理氣相沉積、蝕刻、預清潔、脫氣、定向及包括退火、灰化等的其他基板製程之外，亦包括本文描述的半導體材料堆疊的形成。
基板處理室108a至108f可包括一或更多個系統部件，用於在基板上沉積、退火、固化及/或蝕刻介電膜或其他膜。在一種配置中，兩對處理室（例如108c至108d及108e至108f）可用於在基板上沉積介電材料，而第三對處理室（例如108a至108b）可用於蝕刻沉積的介電質。在另一種配置中，所有三對腔室，例如108a至108f，可被配置為在基板上沉積交替介電膜的堆疊。所描述的任何一或更多個製程可在與不同實施例中所示的製造系統分離的腔室內進行。應該理解的是，系統100設想了用於介電膜的沉積、蝕刻、退火及固化室的額外配置。
第2A圖圖示了示例性處理室系統200的橫截面視圖，該系統在處理室內具有分隔的電漿產生區域。在膜蝕刻期間，例如氮化鈦、氮化鉭、鎢、矽、多晶矽、氧化矽、氮化矽、氮氧化矽、碳氧化矽等，處理氣體可透過氣體入口組件205流入第一電漿區域215。遠端電漿系統(remote plasma system; RPS) 201可視情況包括在該系統中，並且可處理第一氣體，該第一氣體隨後行進穿過氣體入口組件205。入口組件205可包括兩個或多個不同的氣體供應通道，其中第二通道（未示出）可繞過RPS 201（若包括）。
圖中圖示冷卻板203、面板217、離子抑制器223、噴淋頭225及其上設置有基板255的基座265或基板支撐件且可根據實施例包括每一者。基座265可具有熱交換通道，熱交換流體流經該熱交換通道以控制基板的溫度，該熱交換通道可被操作以在處理操作期間加熱及/或冷卻基板或晶圓。亦可電阻加熱可包括鋁、陶瓷或其組合的基座265的晶圓支撐盤，以便使用嵌入式電阻加熱器元件實現相對高的溫度，如從高達或約100℃到高於或約1100℃。
面板217可為金字塔形、圓錐形或其他類似結構，其中窄頂部延伸至寬底部。面板217可另外如圖所示為平坦的，並包括複數個用於分配處理氣體的貫穿通道。取決於RPS 201的使用，電漿產生氣體及/或電漿激發物種可穿過面板217中的複數個孔，如第2B圖所示，以便更均勻地輸送到第一電漿區域215中。
示例性配置可包括使氣體入口組件205通向透過面板217與第一電漿區域215隔開的氣體供應區域258，以使氣體/物種透過面板217中的孔流入第一電漿區域215。可選擇結構及操作特徵來防止電漿從第一電漿區域215顯著回流到供應區域258、氣體入口組件205及流體供應系統210中。面板217或腔室的導電頂部及噴淋頭225被示出為具有位於特徵之間的絕緣環220，其允許AC電勢相對於噴淋頭225及/或離子抑制器223被施加到面板217。絕緣環220可位於面板217與噴淋頭225及/或離子抑制器223之間，使得電容耦合電漿(capacitively coupled plasma; CCP)能夠在第一電漿區域中形成。擋板（未示出）可另外位於第一電漿區域215中，或者以其他方式與氣體入口組件205耦接，以影響透過氣體入口組件205流入該區域的流體。
離子抑制器223可包括板狀或其他幾何形狀，上述形狀在整個結構中界定複數個孔，該等孔經配置以抑制帶離子電荷的物種遷移出第一電漿區域215，同時允許不帶電荷的中性或自由基物種穿過離子抑制器223進入抑制器與噴淋頭之間的活化氣體輸送區域。在實施例中，離子抑制器223可包括具有各種孔徑配置的穿孔板。該等不帶電的物種可包括高反應性物種，其透過孔與低反應性載氣一起傳輸。如上所述，可減少離子物種透過孔的遷移，並且在一些情況下將其完全抑制。控制穿過離子抑制器223的離子物種的量可有利地提供對與下層晶圓基板接觸的氣體混合物的增強控制，此進而可增強對氣體混合物的沉積及/或蝕刻特性的控制。例如，調整氣體混合物的離子濃度可顯著改變其蝕刻選擇性，例如SiNx:SiOx蝕刻比、Si:SiOx蝕刻比等。在進行沉積的替代實施例中，亦可改變介電材料的共形與可流動型沉積的平衡。
離子抑制器223中的複數個孔可配置為控制活化氣體（即離子、自由基及/或中性物種）穿過離子抑制器223的通路。例如，可控制孔的深寬比、或孔的直徑與長度比、及/或孔的幾何形狀，使得減少穿過離子抑制器223的活化氣體中的離子帶電物種的流量。離子抑制器223中的孔可包括面向電漿激發區域215的錐形部分及面向噴淋頭225的圓柱形部分。圓柱形部分的形狀及尺寸可控制離子物種流向噴淋頭225的流量。可調節的電偏壓亦可施加到離子抑制器223，作為控制離子物種穿過抑制器流動的額外手段。
離子抑制器223可用於減少或消除從電漿產生區域向基板行進的離子帶電物種的量。不帶電的中性及自由基物種仍然可透過離子抑制器中的開口與基板反應。應當注意，在實施例中，可能不會執行圍繞基板的反應區域中的離子帶電物種的完全消除。在某些情況下，為了進行蝕刻及/或沉積製程，離子物種意欲到達基板。在該等情況下，離子抑制器可協助將反應區域中的離子物種的濃度控制在有利於該製程的位準。
與離子抑制器223結合的噴淋頭225可允許第一電漿區域215中存在的電漿避免直接激發基板處理區域233中的氣體，同時仍允許受激發物種從腔室電漿區域215行進至基板處理區域233。以此種方式，該腔室可被配置成防止電漿接觸正在被蝕刻的基板255。此可有利地保護基板上圖案化的各種複雜結構及膜，若直接接觸產生的電漿，該等結構及膜可能被損壞、錯位或以其他方式翹曲。此外，當允許電漿接觸基板或接近基板位準時，氧化物物種蝕刻的速率會增加。因此，若材料的暴露區域是氧化物，則可透過維持電漿遠離基板來進一步保護該材料。
該處理系統可進一步包括與處理室電耦接的電源240，以向面板217、離子抑制器223、噴淋頭225及/或基座265提供電功率，從而在第一電漿區域215或處理區域233中產生電漿。電源可被配置為取決於所執行的製程向腔室輸送可調節的功率量。此種配置可允許在正在執行的製程中使用可調諧電漿。不同於通常具有開或關功能的遠端電漿單元，可調諧電漿可被配置為向電漿區域215輸送特定量的功率。此繼而可允許形成特定的電漿特性，使得前驅物可以特定的方式解離，以增強由該等前驅物產生的蝕刻輪廓。
可在噴淋頭225上方的腔室電漿區域215或噴淋頭225下方的基板處理區域233中點燃電漿。電漿可存在於腔室電漿區域215中，以從例如含氟前驅物或其他前驅物的流入物中產生自由基前驅物。通常在射頻(radio frequency; RF)範圍內的AC電壓可施加在處理室的導電頂部（如面板217）與噴淋頭225及/或離子抑制器223之間，以在沉積期間點燃腔室電漿區域215中的電漿。RF電源可產生13.56 MHz的高RF頻率，但是亦可單獨產生其他頻率或者與13.56 MHz頻率組合產生其他頻率。
第2B圖圖示了影響穿過面板217的處理氣體分配的特徵的細節圖253。如第2A圖及第2B圖所示，面板217、冷卻板203及氣體入口組件205相交以界定氣體供應區域258，處理氣體可從氣體入口205輸送到氣體供應區域258中。氣體可填充氣體供應區域258，並透過面板217中的孔259流向第一電漿區域215。孔259可被配置成以基本上單向的方式引導流動，使得處理氣體可流入處理區域233，但是在橫穿面板217之後，可部分或完全防止去往氣體供應區域258的回流。
處理室區段200中使用的氣體分配組件，如噴淋頭225，可稱為雙通道噴淋頭，並在第3圖所述的實施例中詳細說明。雙通道噴淋頭可提供允許分離處理區域233外部的蝕刻劑的蝕刻製程，以在傳送到處理區域之前限制與腔室部件及彼此之間的相互作用。
噴淋頭225可包括上板214及下板216。該等板可彼此耦接以在板之間界定容積218。板的耦接可提供穿過上板及下板的第一流體通道219，及穿過下板216的第二流體通道221。所形成的通道可被配置為僅經由第二流體通道221提供從容積218穿過下板216的流體通路，並且第一流體通道219可與板及第二流體通道221之間的容積218流體隔離。容積218可透過噴淋頭225的一側流體進入。
第3圖為根據實施例用於處理室的噴淋頭325的仰視圖。噴淋頭325可對應於第2A圖所示的噴淋頭225。示出了第一流體通道219的視圖的通孔365可具有複數種形狀及配置，以便控制及影響前驅物透過噴淋頭225的流動。示出第二流體通道221的視圖的小孔375可基本上均勻地分佈在噴淋頭的表面上，甚至在通孔365之間，並且可有助於在前驅物離開噴淋頭時提供比其他配置更均勻的混合。
第4圖圖示了根據本技術的一些實施例的示例性半導體處理室400的示意性橫截面視圖。第4圖可包括以上關於第2A圖論述的一或更多個部件，並且可示出與該腔室相關的進一步細節。腔室400可用於執行半導體處理操作，包括蝕刻或移除及沉積或清潔操作。例如，處理室400可為用於電漿蝕刻器或電漿蝕刻反應器、電漿清潔器、化學氣相沉積室、物理氣相沉積室、原子層沉積室或任何其他類型的半導體處理室的腔室。腔室400可示出半導體處理系統的處理區域的局部視圖，並且可不包括所有的部件，如前文描述的額外蓋堆疊部件，該等部件被理解為結合在腔室400的一些實施例中。
如上所述，第4圖可示出處理室400的一部分。腔室400可包括噴淋頭405及基板支撐件410。噴淋頭405及基板支撐件410可與腔室側壁415一起界定基板處理區域420，在一些製程中，在該基板處理區域中可產生電漿。處理區域420亦可示出可容納基板用於半導體處理的位置。基板支撐組件可包括壓板425，壓板425可包括嵌入或安置在主體內的一或更多個部件，包括電極、加熱器、流體通道或其他部件。在一些實施例中，結合在頂部圓盤內的部件可不暴露於處理材料，並且可完全保留在壓板425內。壓板425可界定面向噴淋頭405的基板支撐表面427，並且可取決於壓板的具體幾何形狀而以厚度及長度或直徑為特徵。在一些實施例中，壓板可為橢圓形的，並且可由從穿過主體的中心軸開始的一或更多個徑向尺寸來表徵。應當理解，頂部圓盤可為任何幾何形狀，並且當論述徑向尺寸時，其可界定從壓板的中心位置開始的任何長度。
壓板425可與桿或軸430耦接，桿或軸430可支撐壓板，並可包括輸送及接收電線及/或流體管線的通道，該等電線及/或流體管線可與壓板425的內部部件耦接。壓板425可包括相關的通道或部件，以作為靜電卡盤、真空卡盤或任何其他類型的卡盤系統，及非卡盤基板支撐表面。軸430可在壓板的與基板支撐表面相對的第二表面上與壓板耦接。壓板425可包括電極435，其可為DC電極，嵌入在壓板內靠近基板支撐表面的位置。電極435可與電源440電耦接。電源440可被配置為向導電卡盤電極435提供能量或電壓。此可操作以在半導體處理室400的處理區域420內形成前驅物的電漿，但可類似地維持其他電漿操作。例如，電極435亦可為卡盤網目，其作為電容性電漿系統的電接地，該電容性電漿系統包括與噴淋頭405電耦接的RF源407。例如，電極435可作為來自RF源407的RF功率的接地路徑，同時亦作為基板的電偏壓，以提供基板到基板支撐表面的靜電夾持。電源440可包括濾波器、電源及被配置為提供卡盤電壓的多個其他電子部件。電極435亦可為或替代地為加熱元件，除了電極之外或替代電極，該加熱組件可結合在壓板內。
在一些實施例中，壓板425亦可在基板支撐表面內界定凹陷區域445，其可提供可放置基板的凹穴。凹陷區域445可形成在頂部圓盤的內部區域，並且可被配置為接收用於處理的基板。凹陷區域445可包圍壓板的中心區域，如圖所示，並且其尺寸可適應任何種類的基板尺寸。基板可位於凹陷區域內，並被外部區域447包含在內，外部區域447可包圍基板。在一些實施例中，外部區域447的高度可使得基板在外部區域447處與基板支撐表面的表面高度齊平，或凹入到其下方。在一些實施例中，凹陷表面可控制處理期間的邊緣效應，此可提高整個基板的均勻性。在一些實施例中，邊緣環可圍繞頂部圓盤的周邊安置，並且可至少部分地界定基板可位於其中的凹槽。在一些實施例中，壓板的表面可為基本平坦的，並且邊緣環可完全界定基板可位於其中的凹槽。此外，壓板的特徵可為如下文進一步論述的邊緣輪廓，或者可圍繞基板支撐件產生的任何其他幾何形狀或特徵。
在某些實施例中，壓板425及/或軸430可為絕緣或介電材料，但在某些實施例中，壓板425及/或軸430可為金屬，如鋁或其他導電材料。例如，氧化物、氮化物、碳化物及其他材料可用於形成部件。示例性材料可包括陶瓷，其中包括氧化鋁、氮化鋁、碳化矽、碳化鎢及任何其他金屬或過渡金屬氧化物、氮化物、碳化物、硼化物或鈦酸鹽，及上述材料及其他絕緣或介電材料的組合。不同等級的陶瓷材料可用於提供被配置為在特定溫度範圍下操作的複合材料，且因此在一些實施例中，不同陶瓷等級的類似材料可用於頂部圓盤及桿。在一些實施例中，可結合有摻雜劑來調節電效能。示例性的摻雜劑材料可包括釔、鎂、矽、鐵、鈣、鉻、鈉、鎳、銅、鋅或已知結合在陶瓷或介電材料中的任何數量的其他元素。
加熱器可能夠調節壓板425的溫度，及位於基板支撐表面427上的基板的溫度。加熱器可具有一定範圍的操作溫度，以將壓板及/或基板加熱到100℃以上或約100℃，並且加熱器可被配置為加熱到125℃以上或約125℃，150℃以上或約150℃，175℃以上或約175℃，200℃以上或約200℃，250℃以上或約250℃，300℃以上或約300℃，350℃以上或約350℃，400℃以上或約400℃，450℃以上或約450℃，500℃以上或約500℃，550℃以上或約550℃，600℃以上或約600℃，650℃以上或約650℃，700℃以上或約700℃，750℃以上或約750℃，800℃以上或約800℃，850℃以上或約850℃，900℃以上或約900℃，950℃以上或約950℃，1000℃以上或約1000℃，或更高。加熱器亦可被配置成在該些所述數字中的任何兩個之間的任何範圍內操作，或者在該等範圍中的任何範圍內的更小範圍內操作。
如前文所述，本技術可在結合有塗層腔室部件的腔室中進行處理。儘管剩餘的揭示內容將常規論述基板支撐件，但是在一些實施例中，任何部件皆可類似地塗覆有下述任何塗層材料，包括腔室壁或任何蓋堆疊部件。例如，可包括耦接在一起的兩個板的噴淋頭可在耦接之前單獨塗覆每個板，或者一旦耦接後，噴淋頭可如下所述在噴淋頭的一些或所有外表面上受塗覆。
基板支撐件410可包括塗層450，塗層450可圍繞基板支撐件410的所有暴露表面延伸，包括壓板的第一表面及第二表面，及軸。塗層可分別或一起共形地圍繞每個部件形成。例如，塗層450可在壓板與桿耦接之後塗覆，或者在連接之前塗覆到每個部件。如圖所示，軸430可至少部分地延伸穿過腔室主體，並且在一些實施例中，可塗覆整根軸，包括穿過腔室的部分。軸430可與轂455耦接，轂455可位於處理室的外部，如圖所示。塗層450可沿著軸體延伸到輪轂。在一些實施例中，環形連接器457可圍繞軸延伸並將軸與轂連接，並且塗層可在連接器的一部分內延伸。如上所述及下文進一步解釋的，在一些實施例中，塗層450可包括多層。
第5圖圖示了根據本技術的一些實施例的示例性基板支撐組件500的示意性局部橫截面視圖，並可圖示如前所述的塗層壓板425的額外細節。儘管沒有示出塗層，但是應當理解，塗層可共形地圍繞如上所述的所有表面延伸，包括本文描述的突起物及邊緣特徵，並且根據本技術的一些實施例，可包括任意數量的塗層。基板支撐組件500可包括前述的任何材料或部件，並且可示出前述基板支撐組件的額外細節。如圖所示，壓板505可界定基板支撐表面506。在一些實施例中，儘管表面可為平坦的，但是在一些實施例中，可包括特徵並且可由壓板界定。該等特徵可被配置成支撐半導體基板。基板支撐表面可在基板支撐表面內界定一區域508，在該區域508中可保持基板，如上文所述的凹穴。儘管凹穴可形成有外部部分，但是在一些實施例中，可形成從基板支撐件的第一表面延伸的任何數量的其他邊緣特徵。例如，凹陷的凸緣510亦可被界定在基板支撐表面中。凹陷的凸緣可從凹穴的外徑向邊緣徑向向外延伸到壓板的外邊緣。
此外，基板支撐表面可在區域508中的支撐表面內界定多個從基板支撐表面延伸的突起物525。整個突起物525上的暴露表面可界定接觸位置，在該等接觸位置，基板可接觸基板支撐表面。例如，本技術可形成特徵為約1 mm、約2 mm或更大的直徑或寬度的突起物，並且在一些實施例中可包括特徵可為大於或約1 mm的直徑的突起物及特徵可為大於或約2 mm的直徑的突起物的組合。在本技術的實施例中，該等突起物的特徵可為任何數量的幾何形狀及輪廓。對於示例性基板支撐組件，凹穴內的基板支撐表面可界定大於或約250個突起物，並且可界定大於或約500個突起物、大於或約750個突起物、大於或約1000個突起物、大於或約1250個突起物、大於或約1500個突起物、大於或約1750個突起物、大於或約2000個突起物或更多個突起物。突起物可被界定為任何數量的結構或圖案，包括均勻的圖案及在整個表面上的大致分佈。
塗層450可形成於基板支撐件的所有區域上。與季化製程不同，塗層450可圍繞基板支撐件一致地形成，包括沿著壓板背側及沿著整根軸長度而形成。該塗層可為或包括含矽塗層，並且可為或包括碳化矽、氧化矽、氮化矽、碳氧化矽、氮氧化矽、碳氮化矽或碳氮氧化矽，及該等材料的任意組合。在基座的所有表面上，塗層可形成為大於或約1 µm的厚度，並且可形成為大於或約2 µm、大於或約5 µm、大於或約10 µm、大於或約15 µm、大於或約20 µm、大於或約25 µm、大於或約30 µm或更大的厚度。此可產生比任何季化厚多個數量級的塗層，並且亦產生覆蓋部件所有表面的塗層，此與季化不同。此外，塗層可保持在小於或約50 µm、小於或約45 µm、小於或約40 µm、小於或約35 µm或更小的厚度，此可確保在一些實施例中塗層可圍繞突起物的所有表面形成，而不完全填充特徵。
如上所述，在本技術的一些實施例中，塗層可為多層塗層，其可提供優於任何單層塗層的改良益處。塗層的任何層可為或包括上述任何材料，以產生任何數量的組合塗層。作為一個非限制性實例，在一些實施例中，塗層的靠近部件表面（包括鄰近或接觸部件表面）的第一層可為矽層。矽層可為非晶矽，但亦可使用晶體矽。覆蓋非晶矽的可為第二層含矽材料，如上文提及的任何材料。在一個非限制性實例中，可在矽層上形成氧化矽。儘管氧化矽可為晶體材料，但是在一些實施例中，氧化矽亦可為非晶氧化矽。
氧化矽亦可透過氧化已形成的矽層的一部分來形成，且在一些實施例中，此可構成氧化矽層。然而，如在高溫下的氧化操作更有可能產生晶態氧化矽，或者可能只產生晶態氧化矽。與非晶氧化矽相比，晶態氧化矽可提供較少保護量，因此，在一些實施例中，氧化矽可隨後沉積成覆蓋在非晶矽上，此可確保兩個非晶且連續的材料層。在本技術的一些實施例中，可在任何該等層上形成任何數量的額外層，並且任何其他提及的材料可與任何該等材料一起使用或者代替該等材料中任何材料。
如上所述，可在其上形成層的部件可為或包括鋁（包括氮化鋁），或任何數量的其他陶瓷材料，其可包括諸多組成元素，如釔、鈉、鎳、鉀，及其他通常結合的元素。高溫處理會增加痕量材料擴散的量，並且氧化矽會允許鋁或其他材料擴散到該層中，該等材料可能作為顆粒存在於被處理的基板上。由於增加的材料密度，非晶矽比氧化矽更容易起到阻擋元素擴散的作用，此可限制或進一步減少該等元素出現在被處理的基板上。矽可能更容易被蝕刻氣體或自由基物種蝕刻或腐蝕，因此，具有覆蓋的材料腐蝕層可保護矽在蝕刻製程中不被移除。因此，多層塗層可改善元素從下層部件材料的擴散，並且亦可提供優於習知材料的腐蝕及/或侵蝕保護。
取決於在其上形成塗層的部件材料，與其他材料相比，矽可能具有較低的黏著力，此可能降低塗層的有效性，或導致剝離。因此，在一些實施例中，可在非晶矽層與部件自身之間形成額外的黏合層。例如，在一些實施例中，可形成額外的氧化矽層作為部件與非晶矽層之間的黏合層，同時形成覆蓋非晶矽層的氧化矽層以產生多層塗層。在一些實施例中，黏合層可為非晶氧化矽，但亦可使用晶態氧化矽。透過結合黏合層，塗層可充分地保持在基板部件上，並且可經受住拉力測試，該拉力測試說明黏合強度大於或約500 psi。結合黏合層可產生大於或約750 psi、大於或約1000 psi、大於或約1250 psi、大於或約1500 psi、大於或約1750 psi、大於或約2000 psi或更高的黏合強度。因為根據本技術的多層塗層可在高溫環境中使用，因此塗層剝離的風險可能比在其他環境中大得多，因此，具有更高的黏合強度可確保塗層在許多處理操作中得以保持。
多層塗層（包括任何單層）的特徵可為上述任何厚度，但在一些實施例中，整個塗層的厚度可限制在數微米或更小，以確保突起物或其他基板或部件特徵不會被塗層堵塞或填充。此外，在一些實施例中，基於塗層中的層的功能，層的特徵可為彼此不同的厚度，此可使組成層的高度降至最小，同時使層的抗腐蝕或抗侵蝕能力增至最大。例如，對於一個示例性的多層塗層，其可包括或由氧化矽黏合層、非晶矽阻障層及非晶氧化矽外保護層組成，該等層可具有或不具有相似的厚度。
作為塗層厚度的實例，黏合層可形成為足以塗層部件並為覆蓋的矽層提供黏合表面的厚度，且黏合層可形成為小於或約100 nm的厚度，且可形成為小於或約90 nm、小於或約80 nm、小於或約70 nm、小於或約60 nm的厚度、小於或約50 nm、小於或約40 nm、小於或約30 nm、小於或約20 nm或更小的厚度。非晶矽阻障層可形成為比黏合層更大的厚度，以確保對鋁或其他痕量元素擴散的足夠的阻擋特性，但是可限制厚度，以允許該層的大部分厚度用於防腐蝕。因此，非晶矽阻障層可形成為大於或約50 nm、大於或約75 nm、大於或約100 nm、大於或約125 nm、大於或約150 nm、大於或約175 nm、大於或約200 nm、大於或約225 nm、大於或約250 nm、大於或約275 nm、大於或約300 nm、大於或約325 nm、大於或約350 nm、大於或約375 nm、大於或約400 nm或更大的厚度，但阻擋特性在厚度小於或為約500nm時可能是足夠的，並且在小於或為約450nm、小於或為約400nm、小於或為約350nm、小於或為約300nm或更小時可能是足夠的。
外層（如非晶氧化矽或前述任何其他材料）可構成塗層的大部分厚度。為了提供足夠的防護特性，多層塗層的第二塗層或最外層的特徵可為大於或約500 nm的厚度，並且可具有大於或約550 nm，大於或約600 nm，大於或約650 nm，大於或約700 nm，大於或約750 nm，大於或約800 nm，大於或約850 nm，大於或約900 nm，大於或約950 nm，大於或約1.0 µm或更大的厚度。最外層亦可構成多層塗層總厚度的大於或約60%，並可構成總厚度的大於或約70%，總厚度的大於或約75%，總厚度的大於或約80%，總厚度的大於或約82%，總厚度的大於或約84%，總厚度的大於或約86%，總厚度的大於或約88%，總厚度的大於或約90%，總厚度的大於或約91%，總厚度的大於或約92%，總厚度的大於或約93%，總厚度的大於或約94%，總厚度的大於或約95%，總厚度的大於或約96%，總厚度的大於或約97%，總厚度的大於或約98%，或大於塗層總厚度。此可允許足夠的阻擋及黏附特性，同時使保護下層部件免受蝕刻或其他製程條件影響的能力增至最大。
塗層或任何組成層可透過多種方法製造，包括電漿增強化學氣相沉積，該方法可圍繞特徵形成一致的塗層。例如，在一些實施例中，基板支撐表面上的塗層或任何單個層的厚度可保持基本一致，並且特徵可為在基板支撐表面上任意兩個位置之間的小於或約10%的表面變化，並且特徵可為小於或約9%，小於或約8%，小於或約7%，小於或約6%，小於或約5%，小於或約4%，小於或約3%，小於或約2%，小於或約1%，或更少的表面變化。
基於塗層製程，一些表面的特徵可為更大的覆蓋量。例如，凹陷凸緣510或任何其他拐角特徵（包括如上所述界定凹陷內部凹穴的凸緣）的特徵可為塗層及/或塗層厚度比沿壓板第一表面的塗層厚度大至少10%，並且特徵可為塗層厚度比沿壓板第一表面的塗層厚度大15%以上或約15%，大20%以上或約20%，大30%以上或約30%，大40%以上或約40%，大50%以上或約50%，大60%以上或約60%，大70%以上或約70%，大80%以上或約80%，大90%以上或約90%，大100%以上或約100%，或更多。因為該等特徵（如拐角特徵）可能在電漿操作期間暴露，與可能被覆蓋或在直接流徑或電漿區域之外的基板表面或背側表面不同，所以額外的覆蓋可在處理期間增加對該等區域的保護，此可進一步增加可在腔室部件上執行再塗覆之間的時間。
第6圖圖示了根據本技術的一些實施例的方法600中的示例性操作，其可在包括具有前述塗層的腔室部件的任何腔室中進行。在可選操作605中，可在塗層腔室中塗覆塗層，該塗層腔室可與半導體處理室分開，在該半導體處理室中可使用腔室部件來處理基板。根據本技術的一些實施例，多層塗層的每一層可在同一腔室中形成，或者可在多個腔室中形成。塗層可塗覆在部件的所有表面上，並且包括如上所述的任何材料。塗層或部件的特徵可為前述的任何特徵或特性。例如，含矽材料可塗覆在基板支撐件的壓板及軸的所有表面上，或者塗覆在耦接的基板支撐件的外表面上，或者其他腔室部件上。在可選操作610中，可將腔室部件安裝在半導體處理室中，此可使部件部分或全部在腔室內延伸。例如，如前所述的基板支撐件可至少部分地從腔室中伸出，包括可包括先前塗覆的塗層的部分。
在操作615中，可對部件進行半導體處理。例如，可在利用如上所述的塗層部件的腔室中處理任意數量的基板，或者可在處理室中執行任意數量的清潔操作。例如，可處理多於或約5個基板，或者可執行清潔操作。儘管塗層可能受到每個製程的影響，但是塗層可允許處理大於或約10個基板或執行清潔操作，並且可允許大於或約50個、大於或約100個、大於或約500個、大於或約1000個、大於或約5000個或更多操作。該處理可包括任何數量的不同蝕刻或其他半導體製造製程，該等製程可將塗層部件暴露於任何數量的蝕刻化學物種。例如，部件可暴露於自由基或未激發形式的蝕刻劑，並且可暴露於一或更多種含鹵素氣體或自由基，如含氟或含氯材料，其可包括BCl 3、Cl 2、HF、NF 3、F 2、PCl 5、HI、C 2F 6、CF 4或任何其他含鹵素材料中的一或更多種。
此外，多層塗層可限制基板上或多層塗層的外層或第二層內的鋁或其他痕量金屬污染。例如，在塗層的第二層或最外層內，或在被處理的基板上，從下層部件結合的鋁可小於或約1E12原子/cm 2，並且可保持在小於或約1.8E11原子/cm 2，小於或約1.6E11原子/cm 2，小於或約1.4E11原子/cm 2，小於或約1.2E11原子/cm 2，小於或約1.0E11原子/cm 2，小於或約1.8E10原子/cm 2，小於或約1.6E10原子/cm 2，小於或約1.4E10原子/cm 2，小於或約1.2E10原子/cm 2，小於或約1.0E10原子/cm 2，或更小。透過限制用於季化或部件更換的停機時間，根據本技術的實施例的塗層部件可提高輸出量並保護部件及基板，優於習知技術。
在前述說明中，出於解釋目的，闡述了許多細節，以提供對本技術各種實施例的理解。然而，對於本領域技藝人士而言顯而易見的是，某些實施例可在沒有該等細節中的一些或者具有額外細節的情況下實施。
已揭示數個實施例，本領域技藝人士將認識到，在不背離實施例精神的情況下，可使用各種潤飾、替代構造及等同物。此外，為了避免不必要地模糊本技術，沒有描述許多公知的流程及元件。因此，以上描述不應被視為限制本技術的範疇。
在提供數值範圍的情況下，應理解，除非上下文另有明確規定，否則亦具體揭示了該範圍的上限與下限之間的每個中介值，達到下限單位的最小分數。規定範圍內的任何規定值或未規定的中介值與該規定範圍內的任何其他規定值或中介值之間的任何更窄的範圍亦包括在內。該等較小範圍的上限及下限可獨立地包括在該範圍內或排除在外，並且其中任一個、兩個或兩個限值都不包括在該較小範圍內的每個範圍亦包括在該技術內，以所述範圍內的任何具體排除的限值為準。當所述範圍包括一個或兩個限值時，亦包括不包括該等所包括的限值中的一個或兩個的範圍。
如本文及所附申請專利範圍中所用，單數形式「一(a)」、「一(an)」及「該」包括複數，除非上下文另有明確規定。因此，例如，提及「一電極」包括複數個此種電極，而提及「該突起物」包括提及一或更多個突起物及本領域技藝人士已知的等同物，等等。
此外，本說明書及以下申請專利範圍中使用的詞語「包括(comprise)」、「包括(comprising)」、「包含(contain)」、「包含(containing)」、「包含(include)」及「包含(including)」意欲說明所述特徵、整數、部件或操作的存在，但不排除一或更多個其他特徵、整數、部件、操作、動作或群組的存在或添加。
100:處理系統 102:前開口統一晶匣 104:機器人臂 106:低壓保持區域 108a:基板處理室 108b:基板處理室 108c:基板處理室 108d:基板處理室 108e:基板處理室 108f:基板處理室 109a:串聯區段 109b:串聯區段 109c:串聯區段 110:第二機器人臂 200:處理室系統 201:RPS 203:冷卻板 205:氣體入口組件 210:流體供應系統 214:上板 215:第一電漿區域 216:下板 217:面板 218:容積 219:第一流體通道 220:絕緣環 221:第二流體通道 223:離子抑制器 225:噴淋頭 233:基板處理區域 240:基座 253:細節圖 255:基板 258:氣體供應區域 259:孔 265:基座 325:噴淋頭 365:通孔 375:小孔 400:半導體處理室 405:噴淋頭 407:RF源 410:基板支撐件 415:腔室側壁 420:基板處理區域 425:壓板 427:基板支撐表面 430:軸 435:電極 440:電源 445:凹陷區域 447:外部區域 450:塗層 455:轂 457:環形連接器 500:基板支撐組件 505:壓板 506:基板支撐表面 508:區域 510:凹陷的凸緣 525:突起物 600:方法 605:步驟 610:步驟 615:步驟
透過參考說明書及附圖的剩餘部分，可進一步理解所揭示技術的性質及優點。
第1圖圖示了根據本技術的一些實施例的示例性處理系統的俯視圖。
第2A圖圖示了根據本技術實施例的示例性處理室的橫截面示意圖。
第2B圖圖示了根據本技術實施例的第2A圖所示處理室的一部分的細節圖。
第3圖圖示了根據本技術實施例的示例性噴淋頭的仰視圖。
第4圖圖示了根據本技術的一些實施例的示例性半導體處理室的示意性局部橫截面視圖。
第5圖圖示了根據本技術的一些實施例的示例性基板支撐組件的示意性局部橫截面視圖。
第6圖圖示了根據本技術的一些實施例的方法中的示例性操作。
包括數幅圖作為示意圖。應當理解，附圖是為了說明的目的，除非特別說明是按比例的，否則不應認為是按比例的。此外，作為示意圖，提供附圖是為了幫助理解，與真實的表示相比，可能不包括所有態樣或資訊，並且可能包括處於說明目的而誇示的材料。
在附圖式中，相似的部件及/或特徵可具有相同的元件符號。此外，相同類型的各種部件可透過在元件符號後跟隨字母來區分，該字母用於區分相似的部件。若在說明書中僅使用第一元件符號，則該描述適用於具有相同第一元件符號的任何一個類似部件，而無論字母為何。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
500:基板支撐組件
505:壓板
506:基板支撐表面
508:區域
510:凹陷的凸緣
525:突起物

Claims (20)

  1. 一種半導體處理室，包括： 一腔室主體； 一噴淋頭；及 一基板支撐件，包括： 一壓板，特徵為面向該噴淋頭的一第一表面，及 一軸，沿著該壓板的與該壓板的該第一表面相對的一第二表面與該壓板耦接，其中該軸至少部分地延伸穿過該腔室主體，其中一塗層圍繞該壓板的該第一表面共形地延伸，並且其中該塗層包括接近該壓板的該第一表面的一第一矽層及覆蓋該第一矽層的一第二材料層。
  2. 如請求項1所述的半導體處理室，其中該塗層的該第二層包括一含矽材料。
  3. 如請求項2所述的半導體處理室，其中該塗層的該第二層包括碳化矽、氧化矽、氮化矽、碳氧化矽、氮氧化矽、碳氮化矽或碳氮氧化矽。
  4. 如請求項1所述的半導體處理室，其中該壓板界定了從該壓板的該第一表面延伸的複數個突起物。
  5. 如請求項4所述的半導體處理室，其中該塗層圍繞該複數個突起物中的每個突起物延伸。
  6. 如請求項1所述的半導體處理室，其中該塗層的特徵為在所有塗層表面上的一厚度大於或約1 µm。
  7. 如請求項6所述的半導體處理室，其中在該基板支撐件的該第一表面上的該塗層的特徵為一厚度變化小於或為約10%。
  8. 如請求項6所述的半導體處理室，其中從該第一表面延伸的該壓板的一拐角特徵的特徵為一塗層厚度比沿著該壓板的該第一表面的一塗層厚度大至少10%。
  9. 如請求項1所述的半導體處理室，其中該基板支撐件的該軸與該半導體處理室外部的一轂(hub)耦接，並且其中該塗層沿著該軸延伸到該轂。
  10. 如請求項1所述的半導體處理室，其中該壓板包括氮化鋁。
  11. 如請求項1所述的半導體處理室，其中該噴淋頭包括一第一板及一第二板，該第一板及該第二板耦接在一起以在該第一板與該第二板之間界定一容積，並且其中該噴淋頭的該第一板及該第二板的外表面塗覆有與該基板支撐件類似的一材料。
  12. 一種半導體處理方法，包括以下步驟： 將一含鹵素前驅物的電漿流出物輸送到一半導體處理室的一處理區域中，其中該半導體處理室包括： 一腔室主體； 一噴淋頭；及 一基板支撐件，包括： 一壓板，特徵為面向該噴淋頭的一第一表面，及 一軸，沿著該壓板的與該壓板的該第一表面相對的一第二表面與該壓板耦接，其中該軸至少部分地延伸穿過該腔室主體，其中一塗層圍繞該壓板的該第一表面共形地延伸，並且其中該塗層包括接近該壓板的該第一表面的一第一矽層及覆蓋該第一矽層的一第二含矽材料層。
  13. 如請求項12所述的半導體處理方法，進一步包括以下步驟： 在與該半導體處理室分開的一塗層腔室中塗覆該基板支撐件；及 將該基板支撐件安裝在該半導體處理室內。
  14. 如請求項12所述的半導體處理方法，進一步包括以下步驟： 在移除該基板支撐件之前，在該半導體處理室內處理至少10個基板，或者用一含鹵素的前驅物清潔該半導體處理室的該處理區域至少10次。
  15. 如請求項12所述的半導體處理方法，其中該塗層的該第二層包括碳化矽、氧化矽、氮化矽、碳氧化矽、氮氧化矽、碳氮化矽或碳氮氧化矽。
  16. 如請求項12所述的半導體處理方法，其中該塗層的特徵為在所有塗層表面上的一厚度大於或約1 µm。
  17. 如請求項16所述的半導體處理方法，其中該塗層的該第二層的特徵為結合了小於或約1E10原子/cm 2的鋁痕量金屬。
  18. 如請求項16所述的半導體處理方法，其中從該第一表面延伸的該壓板的一拐角特徵的特徵為的一塗層厚度比沿著該壓板的該第一表面的一塗層厚度大至少10%。
  19. 一種半導體處理室，包括： 一腔室主體； 一噴淋頭；及 一基板支撐件，包括： 一壓板，特徵為面向該噴淋頭的一第一表面，及 一軸，沿著該壓板的與該壓板的該第一表面相對的一第二表面與該壓板耦接，其中該軸至少部分地延伸穿過該腔室主體，其中一塗層圍繞該壓板的該第一表面、該壓板第二表面，及該軸共形地延伸，其中一塗層圍繞該壓板的該第一表面共形延伸，其中該塗層包括接近該壓板的該第一表面的一第一矽層及覆蓋該第一矽層的一第二材料層，並且其中該塗層的特徵為在所有塗覆表面上的一厚度大於或約5 µm。
  20. 如請求項19所述的半導體處理室，其中該塗層的該第二層包括碳化矽、氧化矽、氮化矽、碳氧化矽、氮氧化矽、碳氮化矽或碳氮氧化矽。
TW111139020A 2022-03-11 2022-10-14 具多層塗層之半導體腔室組件 TW202336916A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/693,037 US20230290616A1 (en) 2022-03-11 2022-03-11 Semiconductor chamber components with multi-layer coating
US17/693,037 2022-03-11

Publications (1)

Publication Number Publication Date
TW202336916A true TW202336916A (zh) 2023-09-16

Family

ID=87931086

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111139020A TW202336916A (zh) 2022-03-11 2022-10-14 具多層塗層之半導體腔室組件

Country Status (5)

Country Link
US (1) US20230290616A1 (zh)
KR (1) KR20240021917A (zh)
CN (1) CN117795658A (zh)
TW (1) TW202336916A (zh)
WO (1) WO2023172299A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7204913B1 (en) * 2002-06-28 2007-04-17 Lam Research Corporation In-situ pre-coating of plasma etch chamber for improved productivity and chamber condition control
US10854498B2 (en) * 2011-07-15 2020-12-01 Asm Ip Holding B.V. Wafer-supporting device and method for producing same
KR20140067790A (ko) * 2012-11-27 2014-06-05 주식회사 티씨케이 서셉터의 코팅 지지대
ITCO20130040A1 (it) * 2013-09-27 2015-03-28 Lpe Spa Suscettore ricoperto
US20200109484A1 (en) * 2018-10-03 2020-04-09 Asm Ip Holding B.V. Susceptor and susceptor coating method

Also Published As

Publication number Publication date
CN117795658A (zh) 2024-03-29
US20230290616A1 (en) 2023-09-14
WO2023172299A1 (en) 2023-09-14
KR20240021917A (ko) 2024-02-19

Similar Documents

Publication Publication Date Title
TWI795404B (zh) 用於多前驅物流的半導體處理腔室與系統
TWI785045B (zh) 用於改善之前驅物流動的半導體處理腔室
US11049755B2 (en) Semiconductor substrate supports with embedded RF shield
TWI670783B (zh) 增進製程均勻性的方法及系統
TW201824334A (zh) 氧氣相容電漿源
TWI776107B (zh) 具有導電電極的陶瓷噴頭
US20230093478A1 (en) Semiconductor chamber components with high-performance coating
US20230116437A1 (en) Semiconductor chamber coatings and processes
TW202014555A (zh) 用於處理腔室的塗層材料
TWI760910B (zh) 半導體處理方法
TW202336916A (zh) 具多層塗層之半導體腔室組件
TWI810683B (zh) 半導體處理腔室的覆蓋晶圓