CN117795658A - 具有多层涂层的半导体腔室部件 - Google Patents

具有多层涂层的半导体腔室部件 Download PDF

Info

Publication number
CN117795658A
CN117795658A CN202280054252.5A CN202280054252A CN117795658A CN 117795658 A CN117795658 A CN 117795658A CN 202280054252 A CN202280054252 A CN 202280054252A CN 117795658 A CN117795658 A CN 117795658A
Authority
CN
China
Prior art keywords
platen
coating
silicon
semiconductor processing
chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280054252.5A
Other languages
English (en)
Inventor
L·卡琳塔
J·F·贝恩克
D·D·斯里坎塔伊亚
S·T·恩古耶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN117795658A publication Critical patent/CN117795658A/zh
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4404—Coatings or surface treatment on the inside of the reaction chamber or on parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32467—Material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4581—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber characterised by material of construction or surface finish of the means for supporting the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32477—Vessel characterised by the means for protecting vessels or internal parts, e.g. coatings
    • H01J37/32495—Means for protecting the vessel against plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H01J2237/3322—Problems associated with coating

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

示例性半导体处理腔室可包括腔室主体。腔室可包括喷头。腔室可包括基板支撑件。基板支撑件可包括压板，所述压板由面向喷头的第一表面表征。基板支撑件可包括轴，所述轴沿着压板的与压板的第一表面相对的第二表面与压板耦接。轴可至少部分地延伸穿过腔室主体。涂层可围绕压板的第一表面共形地延伸。涂层可包括接近压板第一表面的第一硅层，并且可包括上覆于第一硅层的第二材料层。

Description

具有多层涂层的半导体腔室部件
相关申请的交叉引用
本申请要求于2022年3月11日提交的题为“SEMICONDUCTOR CHAMBER COMPONENTSWITH MULTI-LAYER COATING(具有多层涂层的半导体腔室部件)”的美国非临时申请第17/693,037号的权益和优先权，所述申请的内容出于所有目的通过引用以其整体并入本文。
技术领域
本技术涉及半导体系统、工艺和装备。更具体地，本技术涉及包括或形成腔室部件上的涂层的系统。
背景技术
通过在基板表面上产生复杂图案化材料层的工艺，可能产生集成电路。在基板上产生图案化材料需要用于移除暴露材料的受控方法。化学蚀刻用于各种目的，包括将光刻胶中的图案转移到下层中，使层变薄，或者使表面上已经存在的特征的横向尺寸变薄。通常期望有蚀刻一种材料比蚀刻另一种材料更快的蚀刻工艺，从而促进例如图案转移工艺。这样的蚀刻工艺被称为对第一材料是选择性的。由于材料、电路和工艺的多样性，已经开发出对各种材料具有选择性的蚀刻工艺。
基于工艺中使用的材料，蚀刻工艺可称为湿式或干式。相对于其他电介质和材料，湿式HF蚀刻优先移除氧化硅。然而，湿式工艺可能难以穿透一些受限的沟槽，并且有时还可能使剩余的材料变形。湿式工艺还可能损坏腔室部件。例如，HF蚀刻剂可能会化学侵蚀由诸如铝合金之类的金属制成的腔室部件。在基板处理区域内形成的局部等离子体中产生的干蚀刻可穿透更受约束的沟槽，并且让精细剩余结构呈现出更少变形。然而，局部等离子体在放电时可能经由产生电弧而损坏基板。局部等离子体以及等离子体流出物也可能损坏腔室部件。
因此，需要可用于制造高质量器件和结构的改进系统和方法。本技术解决了这些和其他需求。
发明内容
示例性半导体处理腔室可包括腔室主体。腔室可包括喷头。腔室可包括基板支撑件。基板支撑件可包括压板，所述压板由面向喷头的第一表面表征。基板支撑件可包括轴，所述轴沿着压板的与压板的第一表面相对的第二表面与压板耦接。轴可至少部分地延伸穿过腔室主体。涂层可围绕压板的第一表面共形地延伸。涂层可包括接近压板第一表面的第一硅层，并且可包括上覆于第一硅层的第二材料层，或反之亦然。
在一些实施例中，涂层的第二层可以是或包含含硅材料。涂层的第二层可以是或包括碳化硅、氧化硅、氮化硅、碳氧化硅、氮氧化硅、碳氮化硅或碳氮氧化硅。压板可限定从压板的第一表面延伸的多个突起物。涂层可围绕多个突起物中的每个突起物延伸。涂层可由在所有经涂覆表面上的大于或约1μm的厚度表征。基板支撑件的第一表面上的涂层可由小于或约10％的厚度变化表征。从第一表面延伸的压板的拐角特征可由比沿着压板第一表面的涂层厚度大至少10％的涂层厚度表征。基板支撑件的轴可与半导体处理腔室外部的毂(hub)耦接，并且涂层可沿着轴延伸到毂。压板可以是或包括氮化铝。喷头可包括第一板和第二板，所述第一板和第二板耦接在一起以在第一板与第二板之间限定容积。喷头的第一板和第二板的外表面可涂覆有与基板支撑件类似的材料。
本技术的一些实施例可涵盖半导体处理方法。所述方法可包括将含卤素前驱物的等离子体流出物输送到半导体处理腔室的处理区域中。半导体处理腔室可包括腔室主体、喷头和基板支撑件。基板支撑件可包括压板，所述压板由面向喷头的第一表面表征。基板支撑件可包括轴，所述轴沿着压板的与压板的第一表面相对的第二表面与压板耦接。轴可至少部分地延伸穿过腔室主体。涂层可围绕压板的第一表面共形地延伸。涂层可包括接近压板第一表面的第一硅层和上覆于第一硅层的第二含硅材料层。
在某些实施例中，所述方法可包括在与半导体处理腔室分离的涂覆腔室中涂覆基板支撑件。所述方法可包括将基板支撑件安装在半导体处理腔室内。所述方法可包括在移除基板支撑件之前，在半导体处理腔室内处理至少10个基板，或者用含卤素的前驱物清洁半导体处理腔室的处理区域至少10次。涂层的第二层可以是或包括碳化硅、氧化硅、氮化硅、碳氧化硅、氮氧化硅、碳氮化硅或碳氮氧化硅。涂层可由所有经涂覆表面上的大于或约1μm的厚度表征。涂层的第二层可由小于或约1E10原子/cm2的铝痕量金属掺入表征。从第一表面延伸的压板的拐角特征可由比沿着压板的第一表面的涂层厚度大至少10％的涂层厚度表征。
本技术的某些实施例可涵盖半导体处理腔室。腔室可包括腔室主体、喷头和基板支撑件。基板支撑件可包括压板，所述压板由面向喷头的第一表面表征。基板支撑件可包括轴，所述轴沿着压板的与压板的第一表面相对的第二表面与压板耦接。轴可至少部分地延伸穿过腔室主体。涂层可围绕压板的第一表面、压板的第二表面和轴延伸。涂层可围绕压板的第一表面共形地延伸。涂层可包括接近压板的第一表面的第一硅层和上覆于第一硅层的第二含硅材料层。涂层可由在所有涂层表面上的大于或约5μm的厚度表征。在一些实施例中，涂层的第二层包括碳化硅、氧化硅、氮化硅、碳氧化硅、氮氧化硅、碳氮化硅或碳氮氧化硅。
与常规系统和技术相比，此类技术可提供诸多优势。例如，本技术的实施例可提供基板支撑件，所述基板支撑件可被保护免受任何次数的腐蚀工艺的影响。此外，在基板支撑件和/或其他部件上形成的保护涂层可维持数百或数千个晶片，这可增加处理量。结合以下描述和附图，更详细地描述这些和其他实施例以及它们的优点和特征中的许多优点和特征。
附图说明
通过参考说明书和附图的剩余部分，可进一步理解本公开技术的性质和优点。
图1图示了根据本技术的一些实施例的示例性处理系统的俯视平面图。
图2A图示了根据本技术的实施例的示例性处理腔室的示意性横截面视图。
图2B图示了根据本技术的实施例的图2A所示处理腔室的一部分的详细视图。
图3图示了根据本技术的实施例的示例性喷头的仰视平面图。
图4图示了根据本技术的一些实施例的示例性半导体处理腔室的示意性局部横截面视图。
图5图示了根据本技术的一些实施例的示例性基板支撑组件的示意性局部横截面视图。
图6图示了根据本技术的一些实施例的方法中的示例性操作。
附图中的若干附图被包括作为示意图。应当理解，附图是为了说明的目的，并且除非特别说明是按比例的，否则不应认为是按比例的。此外，作为示意图，提供附图是为了帮助理解，并且与真实的表示相比，可能不包括所有方面或信息，并且可能包括出于说明目的而夸大的材料。
在附图中，相似的部件和/或特征可具有相同的附图标记。此外，相同类型的各种部件可通过在附图标记后跟随用于在相似部件之间进行区分的字母来加以区分。若干在说明书中仅使用第一附图标记，则描述适用于具有相同第一附图标记的类似部件中的任何一者，而与字母无关。
具体实施方式
半导体处理可包括在基板上产生复杂图案化材料的许多操作。所述操作可包括许多形成和移除工艺，所述工艺可利用腐蚀性或侵蚀性材料，包括远程形成或在基板层面形成的等离子体增强材料。例如，含卤素的气体可流入处理区域，在所述处理区域中，材料的气体或等离子体流出物接触定位在区域内的基板。尽管蚀刻剂可优先蚀刻基板材料，但是化学蚀刻剂还可接触腔室内的其他部件。蚀刻剂可能化学侵蚀部件，并且取决于所执行的工艺，部件中一者或多者可能受到等离子体流出物的轰击，此这也可能侵蚀材料。由蚀刻剂引起的对腔室部件的化学和物理损坏会随着时间的推移而导致磨损，这可能会增加腔室的更换成本和停机时间。沉积工艺类似地可使用等离子体增强工艺在基板上形成或沉积材料，所述材料也可沉积在腔室部件上。一旦从腔室中移除基板，就可能需要清洁操作。清洁工艺可包括利用一种或多种含卤素的前驱物或这些前驱物的等离子体流出物来移除沉积在处理腔室中的表面上的材料。尽管清洁可能针对沉积的材料，但是许多暴露的腔室部件表面可能受到类似的侵蚀。例如，一旦基板已经从处理腔室中移除，基板支撑件的中心区域将被暴露而没有残留材料。清洁工艺可能开始形成点蚀或对基板支撑件的其他移除，这可能降低卡盘的平面度以及完整性。
常规技术致力于限制对腔室部件的腐蚀和侵蚀，并且由于这些机构中的一者或两者造成的损坏而倾向于定期更换部件。尽管一些工艺可能包括在半导体基板处理之前的陈化(seasoning)工艺，但这可能会引起额外的挑战。例如，陈化工艺可覆盖基板支撑件的部分，但是可能不完全覆盖背侧或杆，所述背侧或杆可能仍然暴露于处理和清洁材料。此外，陈化工艺通常沉积100纳米或更少的涂层。这可能需要为每个正在处理的基板更换陈化，这可能增加队列时间，并且还可能降低均匀或完全覆盖的可能性。
本技术通过在基板处理前对腔室部件进行涂覆来克服这些问题。例如，部件可在暴露于半导体处理腔室内的表面上被完全涂覆。此外，涂层可由增加的厚度表征，这可改善完全覆盖，并且允许部件在再次施加涂层之前用于处理多个晶片。涂覆腔室部件可部分解决所涂覆部件的腐蚀和/或侵蚀，但取决于涂层，可能存在额外的挑战。例如，尽管某些氧化物涂层可提高部件对被输送到腔室中的腐蚀性材料的完整性，但是氧化物可能允许铝从下层部件材料中侵入并浸出，这可能延伸穿过氧化物涂层，并可能作为痕量材料出现在所处理的基板上。然而，本技术可通过制造多层涂层来克服此挑战，所述多层涂层可具有在下层部件与上覆的保护层之间的中间层。中间层可包括能够限制铝或其他痕量扩散的材料，这可改善处理结果，同时在处理期间额外地保护腔室部件。
尽管剩余公开内容将常规地识别利用本公开技术的具体蚀刻工艺，但容易理解的是，系统和方法同样适用于其他沉积和清洁腔室，以及可能发生在所述腔室中的工艺。因此，所述技术不应被认为局限于仅与这些特定的蚀刻工艺或腔室一起使用。本公开将讨论一种可能的系统和腔室，所述系统和腔室可包括根据本技术的实施例的基座，然后描述根据本技术的实施例对此系统的额外变化和调整。
图1图示了根据实施例的沉积、蚀刻、烘烤和固化腔室的处理系统100的一个实施例的俯视平面图。在图中，一对前开式标准舱102供应各种尺寸的基板，所述基板由机器人臂104接收，并被放置到低压保持区域106中，随后被放置到定位在串联区段109a至109c中的基板处理腔室108a至108f中的一者中。第二机器人臂110可用于将基板晶片从保持区域106传送到基板处理腔室108a至108f和返回。每个基板处理腔室108a至108f可被配备来执行许多基板处理操作，包括本文描述的半导体材料堆叠的形成，以及等离子体增强化学气相沉积、原子层沉积、物理气相沉积、蚀刻、预清洁、脱气、定向和包括退火、灰化等的其他基板工艺。
基板处理腔室108a至108f可包括一个或多个系统部件，用于在基板上沉积、退火、固化和/或蚀刻介电膜或其他膜。在一种配置中，两对处理腔室(例如108c至108d和108e至108f)可用于在基板上沉积介电材料，而第三对处理腔室(例如108a至108b)可用于蚀刻所沉积的电介质。在另一种配置中，所有三对腔室(例如108a至108f)可被配置为在基板上沉积交替介电膜的堆叠。所描述的工艺中的任何一个或多个工艺可在与不同实施例中所示的制造系统分离的腔室内进行。应理解，系统100设想了用于介电膜的沉积、蚀刻、退火和固化腔室的额外配置。
图2A图示了示例性处理腔室系统200的横截面视图，处理腔室系统200在处理腔室内具有分隔的等离子体产生区域。在膜蚀刻期间，例如氮化钛、氮化钽、钨、硅、多晶硅、氧化硅、氮化硅、氮氧化硅、碳氧化硅等，处理气体可通过气体入口组件205流入第一等离子体区域215。远程等离子体系统(remote plasma system；RPS)201可以可选地被包括在系统中，并且可处理第一气体，第一气体随后行进穿过气体入口组件205。入口组件205可包括两个或更多个不同的气体供应通道，其中第二通道(未示出)可绕过RPS201(如果包括)。
图示冷却板203、面板217、离子抑制器223、喷头225和其上设置有基板255的基座265或基板支撑件，并且根据实施例可各自被包括。基座265可具有热交换通道，热交换流体流经所述热交换通道以控制基板的温度，所述热交换通道可被操作以在处理操作期间加热和/或冷却基板或晶片。还可电阻加热可包括铝、陶瓷或以上各项的组合的基座265的晶片支撑盘，以便使用嵌入式电阻加热器元件实现相对高的温度，诸如从高达或约100℃到高于或约1100℃。
面板217可为金字塔形、圆锥形或其他类似结构，其中窄顶部延伸至宽底部。面板217可另外如图所示为平坦的，并包括用于分配处理气体的多个贯穿通道。取决于RPS201的使用，等离子体产生气体和/或等离子体激发物质可穿过面板217中的多个孔(如图2B所示)，以便更均匀地输送到第一等离子体区域215中。
示例性配置可包括使气体入口组件205通向通过面板217与第一等离子体区域215隔开的气体供应区域258，以使气体/物质通过面板217中的孔流入第一等离子体区域215。可选择结构和操作特征来防止等离子体从第一等离子体区域215显著回流到供应区域258、气体入口组件205和流体供应系统210中。面板217或腔室的导电顶部，以及喷头225被示出为具有位于特征之间的绝缘环220，绝缘环220允许将AC电势相对于喷头225和/或离子抑制器223施加到面板217。绝缘环220可定位在面板217与喷头225和/或离子抑制器223之间，使得电容耦合等离子体(capacitively coupled plasma；CCP)能够在第一等离子体区域中形成。挡板(未示出)可另外位于第一等离子体区域215中，或者以其他方式与气体入口组件205耦接，以影响通过气体入口组件205流入区域的流体流动。
离子抑制器223可包括板或其他几何形状，这些几何形状在整个结构中限定多个孔，所述多个孔被配置成抑制带离子电荷的物质迁移出第一等离子体区域215，同时允许不带电荷的中性或自由基物质穿过离子抑制器223进入抑制器与喷头之间的活化气体输送区域。在实施例中，离子抑制器223可包括具有各种孔径配置的穿孔板。这些不带电的物质可包括高反应性物质，所述高反应性物质与低反应性载气一起传输通过孔。如上所述，离子物质通过孔的迁移可被减少，并且在一些情况下被完全抑制。控制穿过离子抑制器223的离子物质的量可有利地提供对与下层晶片基板接触的气体混合物的增强控制，这进而可增强对气体混合物的沉积和/或蚀刻特性的控制。例如，对气体混合物的离子浓度的调整可显著改变其蚀刻选择性，例如SiNx:SiOx蚀刻比、Si:SiOx蚀刻比等。在执行沉积的替代实施例中，还可改变介电材料的共形与可流动型沉积的平衡。
离子抑制器223中的多个孔可配置为控制活化气体(即离子、自由基和/或中性物质)穿过离子抑制器223的通路。例如，可控制孔的深宽比、或孔的直径与长度比、和/或孔的几何形状，使得减少穿过离子抑制器223的活化气体中的离子带电物质的流量。离子抑制器223中的孔可包括面向等离子体激发区域215的锥形部分和面向喷头225的圆柱形部分。圆柱形部分可以被形状和尺寸设计成控制离子物质流向喷头225的流动。可调节的电偏压也可施加到离子抑制器223，作为控制离子物质穿过抑制器流动的额外手段。
离子抑制器223可用于减少或消除从等离子体产生区域向基板行进的离子带电物质的量。不带电的中性和自由基物质仍然可通过离子抑制器中的开口与基板反应。应当注意，在实施例中，可能不会执行对围绕基板的反应区域中的离子带电物质的完全消除。在某些情况下，为了执行蚀刻和/或沉积工艺，离子物质旨在到达基板。在这些情况下，离子抑制器可协助将反应区域中的离子物质的浓度控制在有助于工艺的水平。
与离子抑制器223结合的喷头225可允许第一等离子体区域215中存在的等离子体避免直接激发基板处理区域233中的气体，同时仍允许受激发物质从腔室等离子体区域215行进至基板处理区域233中。以此方式，腔室可被配置成防止等离子体接触正在被蚀刻的基板255。这可有利地保护基板上图案化的各种复杂结构和膜，如果被产生的等离子体直接接触，这些结构和膜可能被损坏、错位或以其他方式翘曲。此外，当允许等离子体接触基板或接近基板层面时，氧化物物质蚀刻的速率会增加。因此，如果材料的暴露区域是氧化物，则可通过维持等离子体远离基板来进一步保护此材料。
处理系统可进一步包括与处理腔室电耦接的电源240，以向面板217、离子抑制器223、喷头225和/或基座265提供电功率，从而在第一等离子体区域215或处理区域233中产生等离子体。电源可被配置为取决于所执行的工艺向腔室输送可调节的功率量。这样的配置可允许在正在执行的工艺中使用可调谐等离子体。不同于通常具有开或关功能的远程等离子体单元，可调谐等离子体可被配置为向等离子体区域215输送特定的功率量。这进而可允许形成特定的等离子体特性，使得前驱物可以特定的方式解离，以增强由这些前驱物产生的蚀刻轮廓。
可在喷头225上方的腔室等离子体区域215或喷头225下方的基板处理区域233中点燃等离子体。等离子体可存在于腔室等离子体区域215中，以从例如含氟前驱物或其他前驱物的流入物中产生自由基前驱物。通常在射频(radio frequency；RF)范围内的AC电压可施加在处理腔室的导电顶部(诸如面板217)与喷头225和/或离子抑制器223之间，以在沉积期间点燃腔室等离子体区域215中的等离子体。RF电源可产生13.56MHz的高RF频率，但是还可单独产生其他频率或者与13.56MHz频率组合产生其他频率。
图2B图示了影响穿过面板217的处理气体分配的特征的详细视图253。如图2A和图2B所示，面板217、冷却板203和气体入口组件205相交以限定气体供应区域258，处理气体可从气体入口205输送到气体供应区域258中。气体可填充气体供应区域258，并通过面板217中的孔259流向第一等离子体区域215。孔259可被配置成以基本上单向的方式引导流动，使得处理气体可流入处理区域233，但是在横穿面板217之后，可部分或完全防止到气体供应区域258中的回流。
在处理腔室区段200中使用的诸如喷头225之类的气体分配组件可被称为双通道喷头，并在图3所述的实施例中额外详细说明。双通道喷头可提供允许分离处理区域233外部的蚀刻剂的蚀刻工艺，以在将蚀刻剂输送到处理区域中之前限制蚀刻剂与腔室部件和彼此之间的相互作用。
喷头225可包括上板214和下板216。这些板可彼此耦接以在板之间限定容积218。板的耦接可提供穿过上板和下板的第一流体通道219，以及穿过下板216的第二流体通道221。所形成的通道可被配置为仅经由第二流体通道221提供从容积218穿过下板216的流体通路，并且第一流体通道219可与在板和第二流体通道221之间的容积218流体隔离。容积218可通过喷头225的一侧被流体地访问。
图3为根据实施例的与处理腔室一起使用的喷头325的仰视图。喷头325可对应于图2A所示的喷头225。示出了第一流体通道219的视图的通孔365可具有多种形状和配置，以便控制和影响前驱物通过喷头225的流动。示出第二流体通道221的视图的小孔375可基本上均匀地分布在喷头的表面上，甚至在通孔365之间，并且与其他配置相比，可有助于在前驱物离开喷头时提供更均匀的混合。
图4图示了根据本技术的一些实施例的示例性半导体处理腔室400的示意性横截面视图。图4可包括以上关于图2A讨论的一个或多个部件，并且可示出与此腔室相关的进一步细节。腔室400可用于执行半导体处理操作，包括蚀刻或移除操作以及沉积或清洁操作。例如，处理腔室400可以是用于等离子体蚀刻器或等离子体蚀刻反应器、等离子体清洁器、化学气相沉积腔室、物理气相沉积腔室、原子层沉积腔室或任何其他类型的半导体处理腔室的腔室。腔室400可示出半导体处理系统的处理区域的局部视图，并且可不包括所有的部件，诸如前文描述的额外盖堆叠部件，这些部件被理解为结合在腔室400的一些实施例中。
如上所述，图4可示出处理腔室400的一部分。腔室400可包括喷头405和基板支撑件410。喷头405和基板支撑件410可与腔室侧壁415一起限定基板处理区域420，在一些工艺中，可在基板处理区域420中产生等离子体。处理区域420还可示出可容纳基板用于半导体处理的位置。基板支撑组件可包括压板425，压板425可包括嵌入或设置在主体内的一个或多个部件，包括电极、加热器、流体通道或其他部件。在一些实施例中，结合在顶部圆盘内的部件可不暴露于处理材料，并且可完全保留在压板425内。压板425可限定可面向喷头405的基板支撑表面427，并且取决于压板的具体几何形状，可由厚度和长度或直径表征。在一些实施例中，压板可以是椭圆形的，并且可由从穿过主体的中心轴线的一个或多个径向尺寸来表征。应当理解，顶部圆盘可以是任何几何形状，并且当讨论径向尺寸时，径向尺寸可限定从压板的中心位置开始的任何长度。
压板425可与杆或轴430耦接，杆或轴430可支撑压板，并可包括用于输送和接收电线和/或流体管线的通道，所述电线和/或流体管线可与压板425的内部部件耦接。压板425可包括相关联的通道或部件，以作为静电卡盘、真空卡盘或任何其他类型的卡盘系统，以及非卡盘基板支撑表面来操作。轴430可在压板的与基板支撑表面相对的第二表面上与压板耦接。压板425可包括电极435，电极435可以是DC电极，电极435嵌入在压板内靠近基板支撑表面的位置。电极435可与电源440电耦接。电源440可被配置为向导电卡盘电极435提供能量或电压。这可操作以在半导体处理腔室400的处理区域420内形成前驱物的等离子体，但可类似地维持其他等离子体操作。例如，电极435也可以是卡盘网孔，所述卡盘网孔作为电容性等离子体系统的电接地，所述电容性等离子体系统包括与喷头405电耦接的RF源407。例如，电极435可作为用于来自RF源407的RF功率的接地路径操作，同时还作为基板的电偏压操作，以提供基板到基板支撑表面的静电夹持。电源440可包括滤波器、电源和被配置为提供卡盘电压的多个其他电子部件。附加于或替代于电极，电极435也可以是或替代地为可结合在压板内的加热元件。
在一些实施例中，压板425还可在基板支撑表面内限定凹陷区域445，凹陷区域445可提供可设置基板的凹穴。凹陷区域445可形成在顶部圆盘的内部区域，并且可被配置为接收用于处理的基板。如图所示，凹陷区域445可包围压板的中心区域，并且可尺寸设计成适应任何种类的基板尺寸。基板可安置在凹陷区域内，并被外部区域447包含在内，外部区域447可包围基板。在一些实施例中，外部区域447的高度可使得基板在外部区域447处与基板支撑表面的表面高度齐平，或凹入到基板支撑表面的表面高度下方。在一些实施例中，凹陷表面可控制处理期间的边缘效应，这可提高整个基板上的均匀性。在一些实施例中，边缘环可围绕顶部圆盘的周边设置，并且可至少部分地限定基板可安置于其中的凹槽。在一些实施例中，压板的表面可以是基本平坦的，并且边缘环可完全限定基板可安置于其中的凹槽。此外，压板可由如下文进一步讨论的边缘轮廓，或者可围绕基板支撑件产生的任何其他几何形状或特征来表征。
在某些实施例中，压板425和/或轴430可以是绝缘或介电材料，但在某些实施例中，压板425和/或轴430可以是金属，诸如铝或其他导电材料。例如，氧化物、氮化物、碳化物和其他材料可用于形成部件。示例性材料可包括陶瓷，包括氧化铝、氮化铝、碳化硅、碳化钨和任何其他金属或过渡金属氧化物、氮化物、碳化物、硼化物或钛酸盐，以及这些材料和其他绝缘或介电材料的组合。不同等级的陶瓷材料可用于提供被配置为在特定温度范围下操作的复合材料，并且因此在一些实施例中，不同陶瓷等级的类似材料可用于顶部圆盘和杆。在一些实施例中，可结合有掺杂剂来调节电性能。示例性的掺杂剂材料可包括钇、镁、硅、铁、钙、铬、钠、镍、铜、锌或已知结合在陶瓷或介电材料中的任何数量的其他元素。
加热器可能够调节跨压板425的温度，以及跨驻留在基板支撑表面427上的基板的温度。加热器可具有一定范围的操作温度，以将压板和/或基板加热到高于或约100℃，并且加热器可被配置为加热到高于或约125℃、高于或约150℃、高于或约175℃、高于或约200℃、高于或约250℃、高于或约300℃、高于或约350℃、高于或约400℃、高于或约450℃、高于或约500℃、高于或约550℃、高于或约600℃、高于或约650℃、高于或约700℃、高于或约750℃、高于或约800℃、高于或约850℃、高于或约900℃、高于或约950℃、高于或约1000℃，或更高温度。加热器还可被配置成在被涵盖在这些阐明数字中的任何两者之间的任何范围内操作，或者在被涵盖在这些范围中的任一者内的更小范围内操作。
如前文所述，本技术可在结合有经涂覆腔室部件的腔室中执行处理。尽管剩余的公开内容将常规讨论基板支撑件，但是在一些实施例中，任何部件可类似地涂覆有下述涂层材料中的任一者，包括腔室壁或任何盖堆叠部件。例如，可包括耦接在一起的两个板的喷头可在耦接之前作为每个板单独地被涂覆，或者一旦耦接，喷头就可如下所述在喷头的一些或所有外表面上被涂覆。
基板支撑件410可包括涂层450，涂层450可围绕基板支撑件410的所有暴露表面延伸，所述暴露表面包括压板的第一表面和第二表面，以及轴。涂层可分别或一起共形地围绕每个部件形成。例如，涂层450可在压板与杆耦接之后施加，或者在连接之前施加到每个部件。如图所示，轴430可至少部分地延伸穿过腔室主体，并且在一些实施例中，可涂覆轴的整个长度，包括穿过腔室的部分。轴430可与毂455耦接，如图所示，毂455可定位在处理腔室的外部。涂层450可沿着轴体延伸到毂。在一些实施例中，环形连接器457可围绕轴延伸并将轴与毂连接，并且涂层可在连接器的一部分内延伸。如上所述和下文进一步解释的，在一些实施例中，涂层450可包括多层。
图5图示了根据本技术的一些实施例的示例性基板支撑组件500的示意性局部横截面视图，并可图示如前所述的涂层压板425的额外细节。尽管没有示出涂层，但是应当理解，涂层可共形地围绕如上所述的所有表面延伸，包括本文描述的突起物和边缘特征，并且根据本技术的一些实施例，可包括任意数量的涂层。基板支撑组件500可包括前述的材料或部件中的任一者，并且可示出先前讨论的基板支撑组件的额外细节。如图所示，压板505可限定基板支撑表面506。在一些实施例中，尽管表面可以是平坦的，但是在一些实施例中，特征可被包括并且可由压板限定。这些特征可被配置成支撑半导体基板。基板支撑表面可在基板支撑表面内限定区域508，在区域508中可保持基板，区域508诸如上文讨论的凹穴。尽管凹穴可形成有外部部分，但是在一些实施例中，可形成从基板支撑件的第一表面延伸的任何数量的其他边缘特征。例如，凹陷的凸缘510也可被限定在基板支撑表面中。凹陷的凸缘可从凹穴的外径向边缘径向向外延伸到压板的外边缘。
此外，基板支撑表面可在区域508中的支撑表面内限定从基板支撑表面延伸的多个突起物525。跨突起物525的暴露表面可限定接触位置，在所述接触位置，基板可接触基板支撑表面。例如，本技术可形成由约1mm、约2mm或更大的直径或宽度表征的突起物，并且在一些实施例中可包括由大于或约1mm的直径表征的突起物和由大于或约2mm的直径表征的突起物的组合。在本技术的实施例中，突起物可由任何数量的几何形状和轮廓表征。对于示例性基板支撑组件，凹穴内的基板支撑表面可限定大于或约250个突起物，并且可限定大于或约500个突起物、大于或约750个突起物、大于或约1000个突起物、大于或约1250个突起物、大于或约1500个突起物、大于或约1750个突起物、大于或约2000个突起物或更多个突起物。突起物可被限定为任何数量的结构或图案，包括均匀的图案以及在整个表面上的大致分布。
涂层450可形成于基板支撑件的所有区域上。与陈化工艺不同，涂层450可围绕基板支撑件一致地形成，包括沿着压板背侧和沿着轴的整个长度一致地形成。涂层可以是或包括含硅涂层，并且可以是或包括碳化硅、氧化硅、氮化硅、碳氧化硅、氮氧化硅、碳氮化硅或碳氮氧化硅，以及这些材料的任意组合。在基座的所有表面上，涂层可形成为大于或约1μm的厚度，并且可形成为大于或约2μm、大于或约5μm、大于或约10μm、大于或约15μm、大于或约20μm、大于或约25μm、大于或约30μm或更大的厚度。这可产生比任何陈化厚多个数量级的涂层，并且与陈化不同，这还产生覆盖部件的所有表面的涂层。此外，涂层可保持在小于或约50μm、小于或约45μm、小于或约40μm、小于或约35μm或更小的厚度，这可确保在一些实施例中涂层可围绕突起物的所有表面形成，同时不完全填充特征。
如上文所解释的，在本技术的一些实施例中，涂层可以是多层涂层，这可提供优于任何单层涂层的改良益处。涂层的任何层可以是或包括上述材料中的任一者，以产生任何数量的组合涂层。作为一个非限制性示例，在一些实施例中，涂层的靠近部件表面(包括邻近或接触部件表面)的第一层可以是硅层。硅层可以是非晶硅，尽管也可使用晶体硅。上覆于非晶硅的可以是第二层含硅材料，诸如上文提及的材料中的任一者。在一个非限制性示例中，可上覆于硅层形成氧化硅。尽管氧化硅可以是晶体材料，但是在一些实施例中，氧化硅也可以是非晶氧化硅。
氧化硅也可通过氧化所形成的硅层的一部分来形成，并且在一些实施例中，这可构成氧化硅层。然而，诸如在高温下的氧化操作更有可能产生晶态氧化硅，或者可能只产生晶态氧化硅。与非晶氧化硅相比，晶态氧化硅可提供较少保护量，并且因此，在一些实施例中，氧化硅可随后沉积成上覆于非晶硅，这可确保两个非晶且连续的材料层。在本技术的一些实施例中，可在这些层中的任一者上形成任何数量的额外层，并且其他提及的材料中的任一者可与这些材料中的任一者一起使用或者代替这些材料中的任一者使用。
如上文所解释的，可在其上形成层的部件可以是或包括铝(包括氮化铝)，或任何数量的其他陶瓷材料，所述陶瓷材料可包括多个组成元素，诸如钇、钠、镍、钾，以及其他通常掺入的元素。高温处理可增加痕量材料扩散的量，并且氧化硅可允许铝或其他材料扩散到层中，这可能表现为被处理的基板上的颗粒。由于增加的材料密度，非晶硅可比氧化硅更容易起到阻挡元素扩散的作用，这可限制或进一步减少这些元素出现在被处理的基板上。硅可能更容易被蚀刻气体或自由基物质蚀刻或腐蚀，因此，具有上覆的材料腐蚀层可保护硅在蚀刻工艺中不被移除。因此，多层涂层可改善元素从下层部件材料的扩散，并且还可提供优于常规材料的腐蚀和/或侵蚀保护。
取决于在其上形成涂层的部件材料，与其他材料相比，硅可能具有较低的粘着力，这可能降低涂层的有效性，或导致剥离。因此，在一些实施例中，可在非晶硅层与部件自身之间形成额外的粘合层。例如，在一些实施例中，可形成额外的氧化硅层作为部件与非晶硅层之间的粘合层，以及形成上覆于非晶硅层的非晶氧化硅层以产生多层涂层。在一些实施例中，粘合层可以是非晶氧化硅，尽管也可使用晶态氧化硅。通过结合粘合层，涂层可充分地保持在基板部件上，并且可经受住说明大于或约500psi的粘合强度的拉力测试。结合粘合层可产生大于或约750psi、大于或约1000psi、大于或约1250psi、大于或约1500psi、大于或约1750psi、大于或约2000psi或更高的粘合强度。因为根据本技术的多层涂层可在高温环境中使用，因此涂层剥离的风险可能比在其他环境中大得多，因此，具有更高的粘合强度可确保涂层在许多处理操作中得以保持。
多层涂层(包括任何单个层)可由上文讨论的厚度中的任一者表征，尽管在一些实施例中，整个涂层的厚度可限制在数微米或更小，以确保突起物或其他基板或部件特征不会被涂层堵塞或填充。此外，在一些实施例中，基于涂层中的层的功能，层可由彼此不同的厚度表征，这可使组成层的高度最小化，同时使层的抗腐蚀或抗侵蚀能力最大化。例如，对于可包括氧化硅粘合层、非晶硅阻挡层和非晶氧化硅外保护层或由氧化硅粘合层、非晶硅阻挡层和非晶氧化硅外保护层组成的一个示例性多层涂层，这些层可以或可以不由相似的厚度表征。
作为涂层厚度的示例，粘合层可形成为足以涂覆部件并为上覆的硅层提供粘合表面的厚度，并且粘合层可形成为小于或约100nm的厚度，并且可形成为小于或约90nm、小于或约80nm、小于或约70nm、小于或约60nm的厚度、小于或约50nm、小于或约40nm、小于或约30nm、小于或约20nm或更小的厚度。非晶硅阻挡层可形成为比粘合层更大的厚度，以确保对铝或其他痕量元素扩散的足够的阻挡特性，但是在厚度上可以受限，以允许层的大部分厚度用于防腐蚀。因此，非晶硅阻挡层可形成为大于或约50nm、大于或约75nm、大于或约100nm、大于或约125nm、大于或约150nm、大于或约175nm、大于或约200nm、大于或约225nm、大于或约250nm、大于或约275nm、大于或约300nm、大于或约325nm、大于或约350nm、大于或约375nm、大于或约400nm或更大的厚度，尽管阻挡特性在厚度为小于或约500nm时可能是足够的，并且在小于或约450nm、小于或约400nm、小于或约350nm、小于或约300nm或更小时可能是足够的。
诸如非晶氧化硅或前述的其他材料中的任一者的外层可构成涂层的大部分厚度。为了提供足够的防护特性，多层涂层的第二涂层或最外层可由大于或约500nm的厚度表征，并且可由大于或约550nm、大于或约600nm、大于或约650nm、大于或约700nm、大于或约750nm、大于或约800nm、大于或约850nm、大于或约900nm、大于或约950nm、大于或约1.0μm或更大的厚度表征。最外层还可构成多层涂层总厚度的大于或约60％，并可构成总厚度的大于或约70％、总厚度的大于或约75％、总厚度的大于或约80％、总厚度的大于或约82％、总厚度的大于或约84％、总厚度的大于或约86％、总厚度的大于或约88％、总厚度的大于或约90％、总厚度的大于或约91％、总厚度的大于或约92％、总厚度的大于或约93％、总厚度的大于或约94％、总厚度的大于或约95％、总厚度的大于或约96％、总厚度的大于或约97％、总厚度的大于或约98％，或涂层总厚度的更大部分。这可允许足够的阻挡和粘附特性，同时使保护下层部件免受蚀刻或其他工艺条件影响的能力最大化。
涂层或组成层中的任一者可通过多种方法制造，包括等离子体增强化学气相沉积，所述方法可围绕特征形成一致的涂层。例如，在一些实施例中，涂层或任何单个层在整个基板支撑表面上的厚度可保持基本一致，并且可由在基板支撑表面上任意两个位置之间的小于或约10％的跨表面变化表征，并且可由小于或约9％、小于或约8％、小于或约7％、小于或约6％、小于或约5％、小于或约4％、小于或约3％、小于或约2％、小于或约1％，或更少的跨表面变化表征。
基于涂层工艺，一些表面可由更大的覆盖量表征。例如，凹陷凸缘510或任何其他拐角特征(包括如上所述的限定凹陷内部凹穴的凸缘)可由比沿压板第一表面的涂层厚度大至少10％的涂层和/或涂层厚度表征，并且可由比沿压板第一表面的涂层厚度大高于或约15％、高于或约20％、高于或约30％、高于或约40％、高于或约50％、高于或约60％、高于或约70％、高于或约80％、高于或约90％、高于或约100％，或更大的涂层厚度表征。因为与可能被覆盖或在直接流动路径或等离子体区域之外的基板表面或背侧表面不同，这些特征(诸如拐角特征)可能在等离子体操作期间暴露，所以额外的覆盖可在处理期间增加对这些区域的保护，这可进一步增加可在腔室部件上执行重新涂覆之间的时间。
图6图示了根据本技术的一些实施例的方法600中的示例性操作，方法600可在包括具有前述涂层的腔室部件的任何腔室中执行。在可选操作605中，可在涂覆腔室中施加涂层，所述涂覆腔室可与半导体处理腔室分离，在所述半导体处理腔室中可使用腔室部件来处理基板。根据本技术的一些实施例，多层涂层的每一层可在同一腔室中形成，或者可在多个腔室中形成。涂层可施加在部件的所有表面上，并且包括如上文所讨论的材料中的任一者。涂层或部件可由前述的任何特征或特性表征。例如，含硅材料可涂覆在基板支撑件的压板和轴的所有表面上，或者耦接的基板支撑件的外表面上，或者其他腔室部件上。在可选操作610中，可将腔室部件安装在半导体处理腔室中，这可使部件部分地或全部地在腔室内延伸。例如，如前所述的基板支撑件可至少部分地从腔室中延伸出，包括可包括先前施加的涂层的部分。
在操作615中，可对部件执行半导体处理。例如，可在利用如上文所讨论的经涂覆部件的腔室中处理任意数量的基板，或者可在处理腔室中执行任意数量的清洁操作。例如，可处理大于或约5个基板，或者可执行大于或约5个清洁操作。尽管涂层可能受到每个工艺的影响，但是涂层可允许处理大于或约10个基板或执行大于或约10个清洁操作，并且可允许大于或约50个、大于或约100个、大于或约500个、大于或约1000个、大于或约5000个或更多基板或清洁操作。所述处理可包括任何数量的不同蚀刻或其他半导体制造工艺，这些工艺可将经涂覆部件暴露于任何数量的蚀刻化学物质。例如，部件可暴露于自由基或未激发形式的蚀刻剂，并且可暴露于一种或多种含卤素气体或自由基，诸如含氟或含氯材料，这可包括BCl3、Cl2、HF、NF3、F2、PCl5、HI、C2F6、CF4或任何其他含卤素材料中的一种或多种。
此外，多层涂层可限制基板上或多层涂层的外层或第二层内的铝或其他痕量金属污染。例如，在涂层的第二层或最外层内，或在被处理的基板上，从下层部件掺入的铝可以是小于或约1E12原子/cm2，并且可保持在小于或约1.8E11原子/cm2、小于或约1.6E11原子/cm2、小于或约1.4E11原子/cm2、小于或约1.2E11原子/cm2、小于或约1.0E11原子/cm2、小于或约1.8E10原子/cm2、小于或约1.6E10原子/cm2、小于或约1.4E10原子/cm2、小于或约1.2E10原子/cm2、小于或约1.0E10原子/cm2，或更小。通过限制用于陈化或部件更换的停机时间，相比于常规技术，根据本技术的实施例的经涂覆部件可提高处理量并保护部件和基板。
在前述说明中，出于解释目的，阐述了许多细节，以提供对本技术的各种实施例的理解。然而，对于本领域技术人员将显而易见的是，某些实施例可在没有这些细节中的一些或在具有额外细节的情况下实践。
已公开数个实施例，本领域技术人员将认识到，在不背离实施例的精神的情况下，可使用各种修改、替代构造和等同物。此外，为了避免不必要地模糊本技术，没有描述许多公知的工艺和元件。因此，以上描述不应被视为限制本技术的范围。
在提供数值范围的情况下，应理解，除非上下文另有明确规定，否则此范围的上限与下限之间的每个中间值，直到下限单位的最小分数也被具体公开。阐明范围内的任何阐明值或未阐明的中间值与此阐明范围内的任何其他阐明值或中间值之间的任何较窄的范围被涵盖。这些较小范围的上限和下限可独立地被包括或排除在范围内，并且限值中的任一者、一者都不或两者都被包括在较小范围内的每个范围也被涵盖在本技术内，受限于阐明范围内的任何具体排除的限值。当阐明范围包括限值中的一者或两者时，排除这些所包括的限值中的一者或两者的范围也被包括。
如本文和所附权利要求书中所用，除非上下文另有明确指示，否则单数形式“一(a)”、“一个(an)”和“所述”包括复数指代。因此，例如，对“一电极”的指代包括多个此类电极，而对“所述突起物”的指代包括对一个或多个突起物及其本领域技术人员已知的等同物的指代，以此类推。
此外，本说明书和所附权利要求书中使用的词语“包括(comprise)”、“包括(comprising)”、“包含(contain)”、“包含(containing)”、“包含(include)”和“包含(including)”旨在说明所阐明特征、整数、部件或操作的存在，但不排除一个或多个其他特征、整数、部件、操作、动作或群组的存在或添加。

Claims (20)

1.一种半导体处理腔室，包括：
腔室主体；
喷头；以及
基板支撑件，所述基板支撑件包括：
压板，所述压板由面向所述喷头的第一表面表征，以及
轴，所述轴沿着所述压板的与所述压板的所述第一表面相对的第二表面与所述压板耦接，其中所述轴至少部分地延伸穿过所述腔室主体，其中涂层围绕所述压板的所述第一表面共形地延伸，并且其中所述涂层包括接近所述压板的所述第一表面的第一硅层和上覆于所述第一硅层的第二材料层。
2.如权利要求1所述的半导体处理腔室，其中所述涂层的所述第二层包括含硅材料。
3.如权利要求2所述的半导体处理腔室，其中所述涂层的所述第二层包括碳化硅、氧化硅、氮化硅、碳氧化硅、氮氧化硅、碳氮化硅或碳氮氧化硅。
4.如权利要求1所述的半导体处理腔室，其中所述压板限定了从所述压板的所述第一表面延伸的多个突起物。
5.如权利要求4所述的半导体处理腔室，其中所述涂层围绕所述多个突起物中的每个突起物延伸。
6.如权利要求1所述的半导体处理腔室，其中所述涂层由在所有涂层表面上的大于或约1μm的厚度表征。
7.如权利要求6所述的半导体处理腔室，其中在所述基板支撑件的所述第一表面上的所述涂层由小于或约10％的厚度变化表征。
8.如权利要求6所述的半导体处理腔室，其中从所述第一表面延伸的所述压板的拐角特征由比沿着所述压板的所述第一表面的涂层厚度大至少10％的涂层厚度表征。
9.如权利要求1所述的半导体处理腔室，其中所述基板支撑件的所述轴与所述半导体处理腔室外部的毂耦接，并且其中所述涂层沿着所述轴延伸到所述毂。
10.如权利要求1所述的半导体处理腔室，其中所述压板包括氮化铝。
11.如权利要求1所述的半导体处理腔室，其中所述喷头包括第一板和第二板，所述第一板和所述第二板耦接在一起以在所述第一板与所述第二板之间限定容积，并且其中所述喷头的所述第一板和所述第二板的外表面涂覆有与所述基板支撑件类似的材料。
12.一种半导体处理方法，包括以下步骤：
将含卤素前驱物的等离子体流出物输送到半导体处理腔室的处理区域中，其中所述半导体处理腔室包括；
腔室主体；
喷头；以及
基板支撑件，所述基板支撑件包括：
压板，所述压板由面向所述喷头的第一表面表征，以及
轴，所述轴沿着所述压板的与所述压板的所述第一表面相对的第二表面与所述压板耦接，其中所述轴至少部分地延伸穿过所述腔室主体，其中涂层围绕所述压板的所述第一表面共形地延伸，并且其中所述涂层包括接近所述压板的所述第一表面的第一硅层和上覆于所述第一硅层的第二含硅材料层。
13.如权利要求12所述的半导体处理方法，进一步包括以下步骤：
在与所述半导体处理腔室分离的涂覆腔室中涂覆所述基板支撑件；以及
将所述基板支撑件安装在所述半导体处理腔室内。
14.如权利要求12所述的半导体处理方法，进一步包括以下步骤：
在移除所述基板支撑件之前，在所述半导体处理腔室内处理至少10个基板，或者用含卤素的前驱物清洁所述半导体处理腔室的所述处理区域至少10次。
15.如权利要求12所述的半导体处理方法，其中所述涂层的所述第二层包括碳化硅、氧化硅、氮化硅、碳氧化硅、氮氧化硅、碳氮化硅或碳氮氧化硅。
16.如权利要求12所述的半导体处理方法，其中所述涂层由在所有涂层表面上的大于或约1μm的厚度表征。
17.如权利要求16所述的半导体处理方法，其中所述涂层的所述第二层由小于或约1E10原子/cm2的铝痕量金属掺入表征。
18.如权利要求16所述的半导体处理方法，其中从所述第一表面延伸的所述压板的拐角特征由比沿着所述压板的所述第一表面的涂层厚度大至少10％的涂层厚度表征。
19.一种半导体处理腔室，包括：
腔室主体；
喷头；以及
基板支撑件，所述基板支撑件包括：
压板，所述压板由面向所述喷头的第一表面表征，以及
轴，所述轴沿着所述压板的与所述压板的所述第一表面相对的第二表面与所述压板耦接，其中所述轴至少部分地延伸穿过所述腔室主体，其中涂层围绕所述压板的所述第一表面、所述压板第二表面、以及所述轴延伸，其中涂层围绕所述压板的所述第一表面共形地延伸，其中所述涂层包括接近所述压板的所述第一表面的第一硅层和上覆于所述第一硅层的第二含硅材料层，并且其中所述涂层由在所有经涂覆表面上的大于或约5μm的厚度表征。
20.如权利要求19所述的半导体处理腔室，其中所述涂层的所述第二层包括碳化硅、氧化硅、氮化硅、碳氧化硅、氮氧化硅、碳氮化硅或碳氮氧化硅。
CN202280054252.5A 2022-03-11 2022-10-11 具有多层涂层的半导体腔室部件 Pending CN117795658A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/693,037 US20230290616A1 (en) 2022-03-11 2022-03-11 Semiconductor chamber components with multi-layer coating
US17/693,037 2022-03-11
PCT/US2022/046320 WO2023172299A1 (en) 2022-03-11 2022-10-11 Semiconductor chamber components with multi-layer coating

Publications (1)

Publication Number Publication Date
CN117795658A true CN117795658A (zh) 2024-03-29

Family

ID=87931086

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280054252.5A Pending CN117795658A (zh) 2022-03-11 2022-10-11 具有多层涂层的半导体腔室部件

Country Status (6)

Country Link
US (1) US20230290616A1 (zh)
JP (1) JP2024532656A (zh)
KR (1) KR20240021917A (zh)
CN (1) CN117795658A (zh)
TW (1) TW202336916A (zh)
WO (1) WO2023172299A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7204913B1 (en) * 2002-06-28 2007-04-17 Lam Research Corporation In-situ pre-coating of plasma etch chamber for improved productivity and chamber condition control
US10854498B2 (en) * 2011-07-15 2020-12-01 Asm Ip Holding B.V. Wafer-supporting device and method for producing same
KR20140067790A (ko) * 2012-11-27 2014-06-05 주식회사 티씨케이 서셉터의 코팅 지지대
ITCO20130040A1 (it) * 2013-09-27 2015-03-28 Lpe Spa Suscettore ricoperto
US20200109484A1 (en) * 2018-10-03 2020-04-09 Asm Ip Holding B.V. Susceptor and susceptor coating method

Also Published As

Publication number Publication date
JP2024532656A (ja) 2024-09-10
TW202336916A (zh) 2023-09-16
WO2023172299A1 (en) 2023-09-14
KR20240021917A (ko) 2024-02-19
US20230290616A1 (en) 2023-09-14

Similar Documents

Publication Publication Date Title
TWI785045B (zh) 用於改善之前驅物流動的半導體處理腔室
CN108962715B (zh) 用于多前体流的半导体处理腔室
CN111986975B (zh) 增进工艺均匀性的方法及系统
US20190139743A1 (en) Insulated semiconductor faceplate designs
US11049755B2 (en) Semiconductor substrate supports with embedded RF shield
TWM564818U (zh) 氧氣相容電漿源
KR102595824B1 (ko) 전도성 전극들을 갖는 세라믹 샤워헤드들
US8501283B2 (en) Methods for depositing bevel protective film
US20230093478A1 (en) Semiconductor chamber components with high-performance coating
US20230116437A1 (en) Semiconductor chamber coatings and processes
TW202014555A (zh) 用於處理腔室的塗層材料
CN114901859B (zh) 减少缺陷的沉积工艺
CN117795658A (zh) 具有多层涂层的半导体腔室部件
CN117529575A (zh) 用于高温清洁的处理

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination