TW202336767A

TW202336767A - 熔絲元件以及半導體元件

Info

Publication number: TW202336767A
Application number: TW111121325A
Authority: TW
Inventors: 陳奕儒; 饒瑞修
Original assignee: 南亞科技股份有限公司
Priority date: 2022-03-10
Filing date: 2022-06-08
Publication date: 2023-09-16
Also published as: TWI817546B; TW202336769A; TWI817545B

Abstract

本揭露提供一種熔絲元件及半導體元件。該熔絲元件包括一主動區，包括一源極區以及一汲極區，該汲極區設置在源極區旁邊；一閘極區，設置在該主動區上；以及一淺溝隔離結構，圍繞該主動區。此外，該汲極區包括一端子，經配置以接收一應力電壓，以便建立從該汲極區到該源極區的一導電路徑。

Description

熔絲元件以及半導體元件

本申請案主張美國第17/691,264及17/691,932號專利申請案之優先權（即優先權日為「2022年3月10日」），其內容以全文引用之方式併入本文中。

本揭露關於一種熔絲元件以及半導體元件。

熔絲以及電子熔絲通常使用在記憶體元件中以啟動備用單元(或是冗餘記憶體胞)。熔絲以及電子熔絲可將該備用單元轉換為一正常電路以進行正常操作。對於目前可用的氧化物熔絲而言，其熔斷電壓/電流取決於製程變化，以使熔斷效率隨著不準確而降低。此外，目前可用的熔絲在極高電壓下被熔斷。因此，需要一種具有穩定且熔斷電壓相對較低的改良型熔絲。

上文之「先前技術」說明僅提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應作為本案之任一部分。

本揭露之一實施例提供一種熔絲元件。該熔絲元件包括一主動區，包括：一源極區；以及一汲極區，設置在該源極區旁邊；一閘極區，設置在該主動區上；以及一淺溝隔離結構，圍繞該主動區。此外，該汲極區包括一端子，經配置以接收一應力電壓，以便建立經由該汲極區到該源極區的一導電路徑。

本揭露之另一實施例提供一種半導體元件，包括一PMOS。該PMOS包括一主動區，包括：一源極區；以及一汲極區，設置在該源極區旁邊；一閘極區，設置在該主動區上；以及一淺溝隔離結構，設置在該主動區周圍。此外，該汲極區包括一端子，經配置以接收一第一電壓，以便建立從該汲極區到該源極區的一導電路徑，其中當沒有外部電壓施加在該閘極區上時，該導電路徑保持不變。

本揭露之另一實施例提供一種啟動一備用單元的方法。該方法包括提供一熔絲元件以連接到該備用單元。該熔絲元件包括一主動區，包括：一源極區；以及一汲極區，設置在該源極區旁邊；一閘極區，設置在該主動區上；以及一淺溝隔離結構，圍繞該主動區。該方法亦包括施加一應力電壓在該熔絲元件的該汲極區上；累績多個電子在該淺溝隔離結構鄰近該主動區的一部分中；產生一導電路徑，該導電路經經由該汲極區到該源極區，以使該熔絲元件是導電的；以及經由該熔絲元件而啟動該備用單元。

本揭露提供一種具有類似於一PMOS之結構的熔絲元件，以便隨著製造技術的發展而可減少熔絲元件的所需面積。本揭露的熔絲元件利用施加在其該汲極上的一應力訊號來引起一效應以建立經過該汲極到該源極的一導電路徑。在該導電路徑建立時，該熔絲元件則視為已熔斷。意即，無論該閘極是否經配置以為接收一控制訊號，該PMOS都被導通(turned on)。結果，可以在沒有閘極電壓的情況下產生該PMOS的通道。引起此效應的該應力訊號是低於傳統熔絲的應力訊號。

上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。

以下描述了組件和配置的具體範例，以簡化本揭露之實施例。當然，這些實施例僅用以例示，並非意圖限制本揭露之範圍。舉例而言，在敘述中第一部件形成於第二部件之上，可能包含形成第一和第二部件直接接觸的實施例，也可能包含額外的部件形成於第一和第二部件之間，使得第一和第二部件不會直接接觸的實施例。另外，本揭露之實施例可能在許多範例中重複參照標號及/或字母。這些重複的目的是為了簡化和清楚，除非內文中特別說明，其本身並非代表各種實施例及/或所討論的配置之間有特定的關係。

應當理解，當一個元件被稱為「連接到(connected to)」或「耦接到(coupled to)」另一個元件時，則該初始元件可直接連接到或耦接到另一個元件，或是其他中間元件。

應當理解，儘管這裡可以使用術語第一，第二，第三等來描述各種元件、部件、區域、層或區段(sections)，但是這些元件、部件、區域、層或區段不受這些術語的限制。相反，這些術語僅用於將一個元件、組件、區域、層或區段與另一個區域、層或區段所區分開。因此，在不脫離本發明進步性構思的教導的情況下，下列所討論的第一元件、組件、區域、層或區段可以被稱為第二元件、組件、區域、層或區段。

本文中使用之術語僅是為了實現描述特定實施例之目的，而非意欲限制本發明。如本文中所使用，單數形式「一(a)」、「一(an)」，及「該(the)」意欲亦包括複數形式，除非上下文中另作明確指示。將進一步理解，當術語「包括(comprises)」及/或「包括(comprising)」用於本說明書中時，該等術語規定所陳述之特徵、整數、步驟、操作、元件，及/或組件之存在，但不排除存在或增添一或更多個其他特徵、整數、步驟、操作、元件、組件，及/或上述各者之群組。

應當理解，在本揭露的描述中，使用的術語「大約」(about)改變本揭露的成分、組成或反應物的數量，意指例如藉由用於製備濃縮物或溶液的典型測量以及液體處理程序而可能發生的數量變化。再者，在測量程序中的疏忽錯誤、用於製造組合物或實施方法之成分的製造、來源或純度的差異等可能會導致變化。在一方面，術語「大約」(about)是指在報告數值的10％以內。在另一個方面，術語「大約」(about)是指在報告數值的5％以內。進而，在另一方面，術語「大約」(about)是指在所報告數值的10、9、8、7、6、5、4、3、2或1％以內。

圖1A及圖1B是結構示意圖，例示本揭露一些實施例用於啟動備用單元之半導體元件100。

請參考圖1A，半導體元件100包括一熔絲元件110以及一備用單元120。在圖1A與圖1B之間的差異在於在圖1B中的半導體元件100包括一熔斷熔絲元件110a。在一些實施例中，半導體元件100可為一記憶體、一記憶體元件、一記憶體晶粒或是一記憶體晶片。舉例來說，記憶體可為一動態隨機存取記憶體(DRAM)。在一些實施例中，記憶體包括一或多個記憶體胞(或記憶體位元/記憶體區塊)。在一些實施例中，記憶體可包括一正常記憶體胞以及一備用單元(一冗餘記憶體胞)，該備用單元是當該正常記憶體胞不可用時的一備援。

在些實施例中，該正常記憶體可包括多個記憶體胞的一陣列(圖未示)。每一個記憶體胞能夠儲存資訊的一單個位元。在該等正常記憶體胞之該陣列內的一特定位元是藉由一特別位址所具體指定。類似地，每一個冗餘記憶體胞能夠儲存資訊的一單個位元。在該等冗餘記憶體胞之該陣列內的一特定位元是藉由一特別位址所具體指定。

半導體元件100可僅包括一個冗餘記憶體胞120，經由熔絲元件110而與其他元件連接。在一些實施例中，熔絲元件110可具有兩個端子。熔絲元件110的其中一個端子可經配置以接收相對高電壓V _H，同時另一個端子可耦接到具有相對低電壓V _L的一節點。

熔絲元件110藉由一熔絲電路(圖未示)而可熔斷。在一些實施例中，熔絲元件110可為一反熔絲。熔絲元件110可為一電子熔絲。在另一實施例中，熔絲元件110可為一氧化物熔絲。當熔絲元件110尚未被熔斷/熔化時，其將具有一高電阻。熔絲元件110的電阻是高到足以斷開冗餘記憶體胞120的連接。請參考圖1B，當熔絲元件110a被熔斷/熔化時，其將具有一低電阻。熔斷熔絲元件110a的電阻可低到足以建立經由熔斷熔絲元件110a的一導電路徑，以使冗餘記憶體胞120可經由熔斷熔絲元件110a而連接到在半導體元件100中的其他元件。

在一些實施例中，熔絲元件110a可在一熔斷操作之後被熔斷，然後將冗餘記憶體胞120連接到在半導體元件100中的其他元件。在連接到在半導體元件100中的其他元件之後，冗餘記憶體胞120可當作一正常記憶體胞進行工作。

更詳細地，在半導體元件100製造之後，對半導體元件100上執行多個測試以確定如果有的話，是哪個記憶體胞具有缺陷。當一些正常記憶體胞無法工作時，熔絲元件110可被熔斷以將冗餘記憶體元件120切換到一正常記憶體胞。因此，冗餘記憶體胞可交替地視為一修復電路。

圖2A是頂視示意圖，例示本揭露一些實施例的半導體元件200。半導體元件200可包括一熔絲元件。半導體元件200可包括一電晶體。舉例來說，半導體元件200可包括一PMOS。圖2A顯示剖線A-A以及B-B，圖2B及圖2C提供沿這些剖線之剖面的細節。

請參考圖2A，半導體元件200可包括一閘極區210、一汲極區220、一源極區230、一淺溝隔離結構240以及一氧化物層265。半導體元件200可包括一基底(在圖2A中未示)。在一些實施例中，半導體元件200可包括一主動區250(如圖2B及圖2C所示)。

在一些實施例中，主動區250可包括在半導體元件200中的一源極區230。在一些實施例中，主動區250可包括在半導體元件200中的一汲極區220。汲極區220可設置在源極區230旁邊。在一些實施例中，汲極區220可與源極區230分隔開。在一些實施例中，汲極區220與源極區230可摻雜有相同摻雜物。舉例來說，汲極區220與源極區230可摻雜有P型摻雜物。在一些實施例中，汲極區220可具有不同於源極區230的一面積。舉例來說，汲極區220的面積可超過源極區230的面積。汲極區220可具有超過源極區230的一寬度。在另一實施例中，汲極區220可具有超過源極區230的一長度。在一些實施例中，汲極區220可具有相同於源極區230的一面積。在一實施例中，汲極區220的寬度可相同於源極區230的寬度。在一些實施例中，汲極區220的一形狀可呈矩形。在一些實施例中，源極區230的形狀可呈矩形。在一些實施例中，汲極區220與源極區230可垂直延伸。

閘極區210可設置在主動區250上。在一些實施例中，閘極區210可設置在汲極區220與源極區230上。閘極區210可垂直延伸。在一些實施例中，閘極區210可呈矩形。在一些實施例中，閘極區210可設置在鄰近汲極區220處。閘極區210可設置在鄰近源極區230處。在一些實施例中，閘極區210可設置在汲極區220與源極區230之間。

淺溝隔離結構240可設置在主動區250周圍。意即，淺溝隔離結構240可設置在源極區230與汲極區220周圍。在一些實施例中，淺溝隔離結構240可圍繞主動區250。在一些實施例中，閘極區210可設置在淺溝隔離結構240上。在一些實施例中，閘極區210可跨經淺溝隔離結構240而設置。

在一些實施例中，氧化物層265可設置在主動區250與淺溝隔離結構240之間。氧化物層265可設置在主動區250周圍。意即，氧化物層265可設置在源極區230與汲極區220周圍。在一些實施例中，氧化物層265可圍繞主動區250。在一些實施例中，閘極區210可設置在氧化物層265上。在一些實施例中，閘極區210可跨經氧化物層265而設置。

圖2B是剖視示意圖，例示本揭露一些實施例沿圖2A之剖線A-A的半導體元件200。圖2B顯示一半導體元件200A，其為圖2A之半導體元件200的一剖面。半導體元件200A可包括一閘極區210、一汲極區220、一源極區230、一淺溝隔離結構240、一主動區250、一閘極氧化物層260、一氧化物層265、接觸點211、221、231以及金屬層212、222、232。在一些實施例中，半導體元件200A可為一PMOS結構。

請參考圖2B，主動區250包括汲極區220與源極區230。在一些實施例中，主動區250可摻雜。舉例來說，主動區250可摻雜有N型摻雜物。在一些實施例中，汲極區220與源極區230可摻雜有不同於主動區250的摻雜物。舉例來說，汲極區220與源極區230可摻雜有P型摻雜物。

閘極區210設置在主動區250上。在一些實施例中，閘極區210可設置在汲極區220與源極區230上。在一實施例中，閘極區210的一部分可與汲極區220的一部分重疊。在另一實施例中，閘極區210的一部分可與源極區230的一部分重疊。在一些實施例中，閘極區210的一邊緣部分可與汲極區220的一邊緣部分重疊。在一些實施例中，閘極區210的一邊緣部分可與源極區230的一邊緣部分重疊。

在一些實施例中，閘極氧化物層260可設置在閘極區210與主動區250之間。在一些實施例中，閘極氧化物層260可水平地設置在汲極區220與源極區230之間。閘極氧化物層260可具有大致相同於閘極區210的一寬度。在一些實施例中，閘極氧化物層260的寬度可超過閘極區210的寬度。

在一些實施例中，閘極氧化物層260可設置在汲極區220與源極區230上。在一實施例中，閘極氧化物層260的一部分可與汲極區220的一部分重疊。在另一實施例中，閘極氧化物層260的一部分可與源極區230的一部分重疊。

在一些實施例中，閘極氧化物層260可具有一側表面，其與汲極區220的一側表面呈共面。閘極氧化物層260可具有一側表面，其與源極區230的一側表面呈共面。意即，閘極氧化物層的寬度可相同於汲極區220與源極區230之間的距離。

請參考圖2A及圖2B，淺溝隔離結構240可設置在主動區250周圍。在一些實施例中，淺溝隔離結構240可圍繞主動區250。淺溝隔離結構240可具有一上表面，其大致對準主動區250的一上表面。在一些實施例中，淺溝隔離結構240的上表面可與主動區250的上表面未對準。淺溝隔離結構240可與主動區250分隔開一距離。在一些實施例中，淺溝隔離結構240可與汲極區220分隔開一距離。在一些實施例中，淺溝隔離結構240可包括氮化矽(SiN)的一材料或是其他適合的材料。

氧化物層265設置在主動區250與淺溝隔離結構240之間。在一些實施例中，氧化物層265可圍繞主動區250。在一些實施例中，氧化物層265的材料可類似於閘極氧化物層260的材料。在另一實施例中，氧化物層265的材料可不同於閘極氧化物層260的材料。氧化物層265可具有一上表面，其大致對準主動區250的上表面。在一些實施例中，氧化物層265的上表面可與主動區250的上表面未對準。在一些實施例中，氧化物層265可為一側壁氧化物。側壁氧化物設置在鄰近汲極區220、源極區230或主動區250處。

在一些實施例中，接觸點211設置在閘極區210上。接觸點211可具有一上寬度以及一下寬度。在一實施例中，接觸點211的上寬度可相同於下寬度。在另一實施例中，接觸點211的上寬度可超過下寬度。換言之，接觸點211朝向閘極區210逐漸變細。

在一些實施例中，接觸點221設置在汲極區220上。接觸點221可具有一上寬度以及一下寬度。在一些實施例中，接觸點221的上寬度可超過下寬度。換言之，接觸點221可朝向汲極區220逐漸變細。

在一些實施例中，接觸點231設置在源極區230上。接觸點231可具有一上寬度以及一下寬度。在一些實施例中，接觸點231的上寬度可超過下寬度。換言之，接觸點231可朝向源極區230逐漸變細。

金屬層212可設置在閘極區210上。金屬層212經由接觸點211而電性連接到閘極區210。在一些實施例中，閘極區210經配置以接收來自金屬層212的電訊號(電壓或電流)。在一些實施例中，可在金屬層212處獲得閘極區210的一電壓V _G。

金屬層222可設置在汲極區220上。金屬層222經由接觸點221而電性連接到汲極區220。在一些實施例中，汲極區220經配置以接收來自金屬層222的電訊號(電壓或電流)。在一些實施例中，可在金屬層222處獲得汲極區220的一電壓V _D。

金屬層232可設置在源極區230上。金屬層232經由接觸點231而電性連接到源極區230。在一些實施例中，源極區230經配置以接收來自金屬層232的電訊號(電壓或電流)。在一些實施例中，可在金屬層232處獲得源極區230的一電壓V _B。

在一些實施例中，金屬層222可與金屬層232齊平。在一些實施例中，金屬層212可齊平於金屬層222。在一些實施例中，金屬層212可齊平於金屬層232。意即，金屬層212、222、232可大致在相同位面上。

圖2C是剖視示意圖，例示本揭露一些實施例沿圖2A之剖線B-B的半導體元件200。圖2C顯示一半導體元件200B，其為圖2A之半導體元件200的一剖面。半導體元件200B可包括一閘極區210、一淺溝隔離結構240、一主動區250、一閘極氧化物層260以及一氧化物層265。

如圖2C所示，閘極氧化物層260設置在氧化物層265上。在一些實施例中，閘極氧化物層260可設置在氧化物層265的一部分上。閘極氧化物層260可設置在淺溝隔離結構240上。在一些實施例中，閘極氧化物層260課設置在淺溝隔離結構240的一部分上。在一些實施例中，淺溝隔離結構240可與主動區側向分隔開一距離。在一些實施例中，氧化物層265可填滿在淺溝隔離結構240與主動區250之間。

請往回參考圖2B，汲極區220的金屬層222可經配置以接收一應力電壓。在一些實施例中，應力電壓可具有一量值，其超過半導體元件(或PMOS)200A的一操作電壓。舉例來說，應力電壓的量值可以是操作電壓的兩倍以上。當PMOS 200A的操作電壓是-2.5V時，則應力電壓可小於-5V。

當應力電壓施加在汲極區220時，多個電子累積在汲極區220，而汲極區220摻雜有N型摻雜物。在汲極區220中所累積的該等電子可導致多個電洞累積在主動區250的該部分中，而主動區250摻雜有P型摻雜物。在一些實施例中，該等電洞可累積在主動區250鄰近汲極區220的該部分中。在一些實施例中，該等電洞累積在主動區250在汲極區220與源極區230之間的該部分中。由於該等電洞累積在主動區250的該部分中(如圖2C所示)，因此該等電子可累積在淺溝隔離結構240的該部分中。在一些實施例中，在淺溝隔離結構240之該部分中所累積的該等電子可對應於主動區250所累積之該等電洞的該部分。因此，該等電子累積在淺溝隔離結構240鄰近主動區250之部分處的該部分中，其鄰近汲極區220。在一些實施例中，該等電子可累積在淺溝隔離結構240鄰近汲極區220的哀部分中。

在一些實施例中，一旦被主動區250之該部分中的該等電洞所吸引，則該等電子很容易被捕獲在淺溝隔離結構240中。即使應力電壓不再施加到汲極區220，該等電子仍可被捕獲在淺溝隔離結構240中(如圖2C所示)。因此，由於淺溝隔離結構240中被捕獲的該等電子，該等電洞仍然累積在主動區250的該部分中，以便可建立經由汲極區220到源極區230的一導電路徑(如圖2B所示)。

在PMOS 200A的正常操作下，經由在閘極區210上所施加的一閘極電壓而可建立經由汲極區220到源極區230的導電路徑。反之，在淺溝隔離結構240中捕獲該等電子之後，可在沒有施加在閘極區上之一電壓的情況下建立導電路徑。PMOS 200A可為在施加應力電壓之前具有高電阻的一熔絲元件，其中熔絲元件尚未被熔斷。在汲極區220施加應力電壓以在淺溝隔離結構240中累積該等電子後，熔絲元件200A可被熔斷至較低電阻。

為了啟動此效應或是為了熔斷熔絲元件200，淺溝隔離結構240與主動區250必須足夠接近。舉例來說，在淺溝隔離結構240與主動區250之間的距離可小於14nm，藉此該等電子可輕易地被捕獲在淺溝隔離結構240中。在一些實施例中，PMOS 200可為一短通道元件。PMOS 200的通道可位在汲極區220與源極區230之間。在一些實施例中，PMOS 200之通道的一長度可為在汲極區220與源極區230之間的距離。由於較短的通道，可輕易地熔斷PMOS 200。舉例來說，通道的長度可小於0.20μm。在一些實施例中，通道的長度可小於0.18μm。在一些實施例中，PMOS 200可為一平面電晶體。

目前可用的氧化物熔絲元件以一極高的電壓熔斷而擊穿閘極氧化物。氧化物熔絲元件的崩潰電壓可因製程變化而改變，以便降低氧化物熔絲元件的效率。本揭露提供一種可以在相對低電壓下熔斷的熔絲元件。相較於傳統的反熔絲，本揭露的熔絲元件需要縮減的面積。

圖3是結構示意圖，例示本揭露一些實施例的半導體元件300。半導體元件300包括一熔絲元件310以及一備用單元320。在一些實施例中，備用單元320可對應於在圖1A及圖1B中的備用單元120。

在一些實施例中，熔絲元件310可為所述的熔絲元件200。熔絲元件310可具有一閘極端子、一汲極端子以及一源極端子。在一些實施例中，備用單元320可電性連接到熔絲元件310的源極端子。熔絲元件310的閘極端子、汲極端子以及源極端子可經配置以接收電壓或電流。在一些實施例中，源極端子可經配置以接收一電源訊號(power signal)。當熔絲元件310尚未熔斷時，備用單元320因經過其間的電流不足而無法啟動。在熔絲元件310熔斷之前，熔絲元件310具有一高電阻汲極端子與源極端子。因此，備用單元320則視為斷開連接。

為了啟動熔絲元件310，應力訊號V _B(電壓或電流)可施加在熔絲元件310的汲極端子上。因此，多個電子累積在熔絲元件310之淺溝隔離結構的一部分中，以便可產生經過汲極端子與源極端子的導電路徑301。換言之，熔斷熔絲元件310可為導電的。在熔絲元件310熔斷之後，其具有經由汲極端子到源極端子的一導電路徑301，因此可啟動備用單元320。

圖4是曲線圖，例示本揭露一些實施之半導體元件的閘極的電壓VG對流經汲極之電流Id的曲線圖。請參考圖4，x軸表示以任意單位(A.U.)在圖3中之熔絲元件310的閘極的電壓VG。y軸表示以任意單位(A.U.)經過圖3中之熔絲元件310的汲極的電流Id。線段401表示未熔斷的熔絲元件310當作一正常PMOS進行操作。依據線段401，未熔斷的熔絲元件310可具有隨著電壓VG降低而經過汲極(從源極到汲極)增加的電流Id，其中降低的電壓意味著更大的電壓量值。線段402顯示熔斷的熔絲元件310是導電的，即使它沒有施加在其閘極上的電壓。依據線段402，當電壓VG為零時，熔斷的熔絲元件310具有經過汲極區的電流Id。

圖5是流程示意圖，例示本揭露一些實施例啟動一備用單元的方法500。在一些實施例中，此方法可在圖3中的半導體元件300上實現。方法500可使用在啟動如圖3所示的一備用單元320。在一些實施例中，啟動一記憶體之一備用單元的方法500可包括步驟510、520、530、540以及550。

為了更好地理解，方法500可以參考圖2A到圖2C以及圖3中所示的半導體元件(熔絲元件或PMOS)200/200A/200B/310來進行描述。

在步驟510中，可提供一熔絲元件在一記憶體中。該熔絲元件可連接到該備用單元(冗餘記憶體胞或位元)。在一些實施例中，熔絲元件200/200A/200B可包括一主動區、一閘極區以及一淺溝隔離結構，該閘極區設置在該主動區上，該淺溝隔離結構圍繞該主動區。在一些實施例中，該主動區包括一源極區以及一汲極區，該汲極區設置在該源極區旁邊。

在步驟520中，一應力電壓可施加在該熔絲元件的該汲極區上。該應力電壓的細節在前面已經提供，因此為了清楚起見，則在此予以省略。

在步驟S530中，多個電子累積在該淺溝隔離結構鄰近該汲極區的一部分中。如圖2B及圖2C所示，由於該應力電壓施加在該汲極區上，因此該等電子可累積在該淺溝隔離結構鄰近該主動區與該汲極區的該部分中。

在步驟540中，可經由該熔絲元件的該汲極區與該源極區而產生一導電路徑，以使該熔絲元件可為導電的。依據與圖2B及圖2C相關的描述，在該淺溝隔離結構的該部分中累積該等電子的情況下，該熔絲元件可具有經由該汲極區到該源極區的一導電路徑。換言之，可產生該PMOS的通道以響應在該淺溝隔離結構中所捕獲的該等電子。

在步驟550中，可經由熔斷熔絲元件310而啟動備用單元320。在一些實施例中，備用單元320可經由熔斷熔絲元件310而電性連接到其他元件。意即，備用單元320可從冗餘切換到正常。

本揭露提供一種具有類似於一PMOS之結構的熔絲元件，以便隨著製造技術的發展而可減少熔絲元件的所需面積。本揭露的熔絲元件利用施加在其該汲極上的一應力訊號來引起一效應以建立經過該汲極到該源極的一導電路徑。在該導電路徑建立時，該熔絲元件則視為已熔斷。意即，無論該閘極是否經配置以為接收一控制訊號，該PMOS都被導通(turned on)。換言之，可以在沒有閘極電壓的情況下產生該PMOS的通道。引起此效應的該應力訊號是低於傳統熔絲的應力訊號。

雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多製程，並且以其他製程或其組合替代上述的許多製程。

再者，本申請案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質上相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等製程、機械、製造、物質組成物、手段、方法、或步驟包含於本申請案之申請專利範圍內。

100:半導體元件 110:熔絲元件 110a:熔斷熔元件 120:備用單元 200:半導體元件 200A:半導體元件 200B:半導體元件 210:閘極區 211:接觸點 212:金屬層 220:汲極區 221:接觸點 222:金屬層 230:源極區 231:接觸點 232:金屬層 240:淺溝隔離結構 250:主動區 260:閘極氧化物層 265:氧化物層 300:半導體元件 301:導電路徑 310:熔絲元件 320:備用單元 401:線段 402:線段 500:方法 510:步驟 520:步驟 530:步驟 540:步驟 550:步驟 Id:電流 V _B:電壓 V _D:電壓 V _G:電壓 VG:電壓 V _H:相對高電壓 V _L:相對低電壓

當結合圖式考慮時，可以藉由參考詳細描述以及申請專利範圍來獲得對本揭露的更完整的理解，其中相同的元件編號在整個圖式中是代類似的元件。圖1A及圖1B是結構示意圖，例示本揭露一些實施例用於啟動備用單元之半導體元件。圖2A是頂視示意圖，例示本揭露一些實施例的半導體元件。圖2B是剖視示意圖，例示本揭露一些實施例沿圖2A之剖線A-A的半導體元件。圖2C是剖視示意圖，例示本揭露一些實施例沿圖2A之剖線B-B的半導體元件。圖3是結構示意圖，例示本揭露一些實施例的半導體元件。圖4是曲線圖，例示本揭露一些實施之半導體元件的閘極的電壓對流經汲極之電流的曲線圖。圖5是流程示意圖，例示本揭露一些實施例啟動一備用單元的方法。

200:半導體元件

210:閘極區

220:汲極區

230:源極區

240:淺溝隔離結構

265:氧化物層

Claims

一種熔絲元件，包括：一主動區，包括：一源極區；以及一汲極區，設置在該源極區旁邊；一閘極區，設置在該主動區上；以及一淺溝隔離結構，圍繞該主動區；其中該汲極區包括一端子，經配置以接收一應力電壓，以便建立經由該汲極區到該源極區的一導電路徑。
如請求項1所述之熔絲元件，其中該熔絲元件包括一PMOS。
如請求項2所述之熔絲元件，其中該PMOS是一短通道元件，該短通道元件具有小於0.2μm的一通道長度。
如請求項2所述之熔絲元件，其中該應力電壓具有一量值，該量值大於該PMOS之一操作電壓的兩倍。
如請求項1所述之熔絲元件，其中該應力電壓具有一量值，該量值大於5V。
如請求項1所述之熔絲元件，其中該淺溝隔離結構與該主動區側向分隔開一距離。
如請求項5所述之熔絲元件，其中該淺溝隔離結構與該主動區之間的該距離小於14nm。
如請求項5所述之熔絲元件，還包括一氧化物層，填滿在該淺溝隔離結構與該主動區之間。
如請求項1所述之熔絲元件，其中該導電路徑的建立不受施加在該閘極區上之一電壓的影響。
如請求項1所述之熔絲元件，其中該淺溝隔離結構包括氮化矽的一材料。
如請求項1所述之熔絲元件，還包括一閘極氧化物層，設置在該閘極區與該主動區之間。
一種半導體元件，包括：一PMOS，包括：一主動區，包括：一源極區；以及一汲極區，設置在該源極區旁邊；一閘極區，設置在該主動區上；以及一淺溝隔離結構，設置在該主動區周圍；其中該汲極區包括一端子，經配置以接收一第一電壓，以便建立從該汲極區到該源極區的一導電路徑，其中當沒有外部電壓施加在該閘極區上時，該導電路徑保持不變。
如請求項12所述之半導體元件，其中該淺溝隔離結構與該主動區側向分隔開一距離。
如請求項13所述之半導體元件，其中在該淺溝隔離結構與該主動區之間的該距離小於14nm。
如請求項13所述之半導體元件，還包括一氧化物層，填滿在該淺溝隔離結構與該主動區之間。
如請求項12所述之半導體元件，其中該第一電壓具有一量值，該量值大於該PMOS之一操作電壓的兩倍。
如請求項12所述之半導體元件，其中該第一電壓具有一量值，該量值大於5V。
如請求項12所述之半導體元件，其中該淺溝隔離結構包括氮化矽的一材料。
如請求項12所述之半導體元件，其中該PMOS是一短通道元件，該短通道元件具有小於0.2μm的一通道長度。
如請求項12所述之半導體元件，還包括一閘極氧化物層，設置在該閘極區與該主動區之間。