TW202329250A - 具有非活性植入式隔離區的發光二極體陣列及其形成方法 - Google Patents
具有非活性植入式隔離區的發光二極體陣列及其形成方法 Download PDFInfo
- Publication number
- TW202329250A TW202329250A TW111140593A TW111140593A TW202329250A TW 202329250 A TW202329250 A TW 202329250A TW 111140593 A TW111140593 A TW 111140593A TW 111140593 A TW111140593 A TW 111140593A TW 202329250 A TW202329250 A TW 202329250A
- Authority
- TW
- Taiwan
- Prior art keywords
- light emitting
- compound semiconductor
- doped compound
- layer
- array
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
- H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/42—Transparent materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/50—Wavelength conversion elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/58—Optical field-shaping elements
- H01L33/60—Reflective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0016—Processes relating to electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0025—Processes relating to coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
Abstract
本發明揭示一種形成發光裝置之方法,其包含在基板上形成第一摻雜化合物半導體層;在該第一摻雜化合物半導體層上形成活性層;在該活性層上形成第二摻雜化合物半導體層;形成圖案化離子植入遮罩層;及將至少一種非電活性摻雜劑物種之離子植入未由該圖案化離子植入遮罩層遮蔽之該活性層之部分中。形成包含半導體材料及該至少一種非電活性摻雜劑物種之原子之非電活性絕緣區。該活性層之未植入部分構成發光二極體陣列之活性區。
Description
本發明係關於發光二極體,且特定言之,本發明係關於一種具有非活性植入式隔離區的發光二極體陣列及其形成方法。
發光二極體(LED)用於電子顯示器中,諸如位於膝上型電腦或電視中之液晶顯示器、LED看板、微顯示器、直視顯示器及LED電視中之背光。
根據本發明之一態樣,一種發光裝置包括:發光二極體陣列,其中該等發光二極體之各者包括第一摻雜化合物半導體區、第二摻雜化合物半導體區及位於該第一摻雜化合物半導體區與該第二摻雜化合物半導體區之間經組態以發射峰值波長之輻射之活性區之垂直堆疊;及非電活性絕緣區,其包括該第二摻雜化合物半導體區之半導體材料及至少一種非電活性摻雜劑物種之原子,其橫向包圍該等活性區之各者且安置於各對相鄰活性區之間。
根據本發明之另一態樣,一種形成發光裝置之方法包含在基板上形成第一摻雜化合物半導體層;在該第一摻雜化合物半導體層上形成活性層;在該活性層上形成第二摻雜化合物半導體層;形成圖案化離子植入遮罩層;及將至少一種非電活性摻雜劑物種之離子植入未由該圖案化離子植入遮罩層遮蔽之該活性層之部分中。形成包含半導體材料及該至少一種非電活性摻雜劑物種之原子之非電活性絕緣區。該活性層之未植入部分構成發光二極體陣列之活性區。
微型LED係指具有不超過100微米之橫向尺寸之發光二極體。微型LED具有在1微米至50微米之範圍內(諸如2微米至10微米,例如3微米至6微米)之典型橫向尺寸。通常,發光二極體之外部量子效率隨發光二極體之大小之減小而降低。此據信係歸因於在發光二極體之蝕刻表面(即,側壁)處形成懸鍵,其係用於圖案化發光二極體以電隔離相鄰發光二極體對之蝕刻程序之附帶結果。懸鍵可消耗流動載流子(諸如電子及電洞),其導致外部量子效率降低。當發光二極體之大小減小時,側壁表面積與主動量子井面積之比增加,且外部量子效率降低。
根據本發明之實施例,相鄰發光二極體對之間的區由使半導體材料之植入式區電絕緣之離子植入程序非電活化。發光二極體由非電活性植入式區彼此電隔離而不形成蝕刻表面或形成懸鍵,且可形成發光二極體陣列而不顯著降低發光二極體之外部量子效率。
圖式未按比例繪製。除非另有明確描述或明確指示無元件之複製存在,否則在繪示元件之單一例項之情況中,可複製元件之多個例項。順序(諸如「第一」、「第二」及「第三)」僅用於識別相似元件,且可在本發明之說明書及申請專利範圍中採用不同順序。相同元件符號係指相同元件或類似元件。除非另有指示,否則具有相同元件符號之元件推測為具有相同組成。如本文所使用,位於第二元件「上」之第一元件可位於第二元件之表面之外側或第二元件之內側上。如本文所使用,若第一元件之一表面與第二元件之表面之間存在實體接觸,則第一元件「直接」位於第二元件上。如本文所使用,「層」係指包含具有一厚度之區之至少一種材料之連續部分。層可由具有均勻組成之一單一材料部分組成,或可包含具有不同組成之多個材料部分。
如本文所使用,「導電材料」係指具有大於1.0 × 10
5S/cm之電導率之材料。如本文所使用,「絕緣體材料」或「介電材料」係指具有小於1.0 × 10
-6S/cm之電導率之材料。如本文所使用,「半導體材料」係指藉由在1.0 × 10
-6S/cm至1.0 × 10
5S/cm之範圍內之電導率之材料。如本文所使用,「金屬材料」係指其中包含至少一種金屬元素之導電材料。電導率之所有量測均在標準條件下進行。
顯示裝置(諸如直視顯示器)可由有序像素陣列形成。各像素可包含以各自發射光譜發射光之一組子像素。例如,像素可包含紅色子像素、綠色子像素及藍色子像素。各子像素可包含發射特定峰值波長之光之一或多個發光二極體。
替代地,各子像素中之所有發光二極體發射相同峰值波長之光,諸如藍光或紫外線(UV)輻射。不同色彩轉換介質(諸如色彩轉換量子點、磷光體或染料)位於各發光二極體上。例如,紅色色彩轉換介質可位於紅色子像素中之藍色或UV發光二極體上,綠色色彩轉換介質可位於綠色子像素中之藍色或UV發光二極體上,且藍色色彩轉換介質可位於藍色子像素中之藍色或UV發光二極體上。替代地,若藍色發光二極體用於藍色子像素中,則可省略藍色色彩轉換介質。
各像素由背板電路(例如絕緣基板上之薄膜電晶體(TFT)陣列或矽基板上之CMOS陣列)驅動使得可在各像素之顯示器上展示色域內之色彩之任何組合。顯示面板可由其中將LED子像素焊接至或以其他方式電附接至位於背板上之銲墊之程序形成。銲墊由背板電路及其他驅動電子器件電驅動。
參考圖1,根據本發明之第一實施例之第一例示性結構包括基板22。基板22可包括半導體材料可磊晶生長於其上之單晶材料。例如,單晶基板22可包括III-V族化合物半導體材料(諸如氮化鎵)可磊晶生長於其上之市售圖案化藍寶石基板(PSS)。
緩衝層24及具有第一導電類型之摻雜之第一摻雜化合物半導體層26 (諸如n摻雜GaN層)可自單晶基板22之頂面磊晶生長。在繪示性實例中,緩衝層24可包括具有第一導電類型之摻雜之緩衝III-V族化合物半導體材料且可具有實質上匹配於單晶基板22之晶格常數之晶格常數。在一些實施例中,緩衝層24可具有組成梯度使得緩衝層24之頂部具有第一摻雜化合物半導體層26之第一摻雜化合物半導體材料之晶格常數。在繪示性實例中,第一導電類型可為n型。緩衝層24之厚度可在自0.5微米至10微米(諸如自1微米至3微米)之範圍內,儘管亦可採用更小及更大厚度。
在一非限制性繪示性實例中,第一摻雜化合物半導體層26可包括與單晶基板22之單晶結構磊晶對準之單晶氮化鎵材料。單晶n摻雜氮化鎵層26可由(例如)磊晶沈積程序(諸如金屬有機化學氣相沈積(MOCVD)程序)形成。單晶n摻雜氮化鎵層可藉由在磊晶沈積程序期間引入矽作為n型摻雜劑而n摻雜。
可藉由執行一系列磊晶沈積程序而在第一摻雜化合物半導體層26上形成活性層30L。活性層30L包含經組態以發射峰值波長之輻射之一組摻雜化合物半導體材料層。在一個實施例中,活性層30L可包括形成一或多個量子井之第一化合物半導體層32及第二化合物半導體層34之週期性重複。經組態以增加光發射之量子效率之額外材料層可存在於活性層30L內。替代地,非量子井結構可用於活性層30L。在非限制性繪示性實例中,活性層30L可包括位於平面GaN或AlGaN阻障層之間的平面發光氮化銦鎵量子井層32。通常,活性層30L可包括經組態以發射峰值波長之光之任何組摻雜化合物半導體材料層。
在活性層30L上形成第二摻雜化合物半導體層36。第二摻雜化合物半導體層36包含具有與第一導電類型相反之第二導電類型之摻雜之摻雜半導體材料。在一繪示性實例中,第一摻雜化合物半導體層26可包括n摻雜III-V族化合物半導體材料(諸如n摻雜GaN),且第二摻雜化合物半導體層36可包括p摻雜III-V族化合物半導體材料(諸如p摻雜GaN或AlGaN)。在一個實施例中,第二摻雜化合物半導體層36可由具有第二導電類型之摻雜之摻雜化合物半導體材料之磊晶生長形成。第二摻雜化合物半導體層36可具有在自100 nm至1微米(諸如自200 nm至500 nm)之範圍內之厚度,儘管亦可採用更小及更大厚度。
位於單晶基板22上方之所有半導體材料層之組合構成堆疊160。堆疊160包含緩衝層24、第一摻雜化合物半導體層26、活性層30L及第二摻雜化合物半導體區36。
參考圖2,遮罩材料(諸如光阻劑材料)可應用於堆疊160上,且可光微影圖案化以形成圖案化離子植入遮罩層37。在一個實施例中,圖案化離子植入遮罩層37可包括圖案化光阻層。在一個實施例中,圖案化離子植入遮罩層37可包括離散遮罩材料部分之二維陣列。在一個實施例中,離散遮罩材料部分之二維陣列可配置為矩形陣列或六邊形陣列。因此,堆疊160之未遮蔽部分可存在於各對相鄰圖案化遮罩材料部分之間。在一個實施例中,離散遮罩材料部分之二維陣列可具有沿第一水平方向之第一間距及沿第二水平方向之第二間距。第一間距及第二間距可在自1微米至100微米(諸如自2微米至10微米)之範圍內,儘管亦可採用更小及更大間距。
參考圖3A及圖3B,可在未由圖案化離子植入遮罩層37遮蔽之活性層30L之部分中植入至少一種非電活性摻雜劑物種之離子。在一個實施例中,至少一種非電活性摻雜劑物種之各者可選自氧或氮。包括化合物半導體材料及至少一種非電活性摻雜劑物種之原子之非電活性絕緣區28形成於堆疊160之植入式部分內。活性層30L之未植入部分包括活性區30。活性區30之各者包含活性層30L之各自部分。在一個實施例中,各活性區30可包括第一化合物半導體層32及第二化合物半導體層34之週期性重複。第二摻雜化合物半導體層36之未植入部分包括第二摻雜化合物半導體區36’。
在一實施例中,非電活性絕緣區28包括依在自1 × 10
21cm
-3至10% (諸如自0.01%至5%,及/或自0.1%至1%)之範圍內之原子百分比之至少一種非電活性摻雜劑物種。非電活性絕緣區28可由離子植入損壞且取決於至少種非電活性摻雜劑物種之能量及劑量而至少部分地呈現為非晶。通常,受損(0001)平面III族氮化物(例如GaN、InGaN及/或AlGaN)結晶度不藉由退火恢復。此外,離子可透過GaN之六邊形晶格結構之(0001)頂面植入非常深以導致延伸於活性區30之底部下方之深絕緣區28。
在一個實施例中,非電活性絕緣區28包括及/或基本上由半導體材料(例如III族氮化物材料)及至少一種非電活性摻雜劑物種(例如氧或額外氮)之原子之化合物組成。若氮用作為非活性摻雜劑物種,則III族氮化物材料包括具有小於1之III族與氮原子比之富氮III族氮化物材料。
非電活性絕緣區28橫向包圍各活性區30之各者及第二摻雜化合物半導體區36’之各者,且安置於各對相鄰活性區對30與各對相鄰第二摻雜化合物半導體區對36’之間。在一個實施例中,各活性區30及第二摻雜化合物半導體區36’之各者可位於非電活性絕緣區28中之各自開口內。
在一個實施例中,第二摻雜化合物半導體區36’之水平頂面可位於相同於非電活性絕緣區28之第一水平表面之水平面內。在一個實施例中,非電活性絕緣區28之最底部可形成於包含第一摻雜化合物半導體層26之頂面之水平面與包含第一摻雜半導體層26之底面之水平面之間。在一個實施例中,非電活性絕緣區28包括接觸第一摻雜化合物半導體層26之表面之側壁及水平表面。
如圖3B中所展示,以矩形陣列安置且由非電活性絕緣區28包圍之遮罩層37之四個區對應於顯示裝置之像素「P」之區域。第二摻雜化合物半導體區36’之二維陣列位於活性區30之二維陣列上方。各第二摻雜化合物半導體區36’位於遮罩層37之各自區下面之各自活性區30之頂面上。隨後,可移除圖案化離子植入遮罩層37。例如,若圖案化離子植入遮罩層37包括圖案化光阻層,則可藉由灰化移除圖案化離子植入遮罩層37。
參考圖3B,在單晶基板22上形成發光二極體10陣列。各發光二極體10包含第一摻雜化合物半導體區(其係第一摻雜化合物半導體層26之一部分)、經組態以在電偏壓下發射輻射(例如可見光或UV輻射)之活性區30及第二摻雜化合物半導體區36’。各像素「P」中可存在四個發光二極體10,其中各發光二極體10之區對應於像素之子像素。在一個實施例中,第二摻雜化合物半導體區36與活性區30之間的介面位於包含非電活性絕緣區28之水平表面之水平面內。
參考圖4,選用p側電極38可形成於各發光二極體10中之各第二摻雜化合物半導體區36上。p側電極38可包括光學透明導電材料,諸如透明導電氧化物。透明導電氧化物之實例包含銦錫氧化物、鋁鋅氧化物或摻氟氧化錫。光學透明導電材料可作為毯覆層沈積於堆疊160上其後接著光微影及蝕刻以在各發光二極體10中形成p側電極38。替代地,p側電極可在稍後步驟中形成。
可在第二摻雜化合物半導體區36及p側電極38之二維陣列上形成絕緣間隔物材料層60L。絕緣間隔物材料層60L包含絕緣材料(諸如氧化矽、氮化矽及/或介電金屬氧化物(諸如氧化鋁))且可具有在自100 nm至2微米(諸如自200 nm至1微米)之範圍內之厚度,儘管亦可採用更小及更大厚度。
參考圖5,絕緣間隔物材料層60L可(例如)藉由應用及圖案化絕緣間隔物材料層60L上之光阻層且藉由將圖案化光阻層中之圖案轉移至絕緣間隔物材料層60L中(例如藉由蝕刻層60L之未遮蔽部分)而圖案化為絕緣間隔物60之二維陣列。絕緣間隔物材料層60L之圖案化部分包括絕緣間隔物60之二維陣列。在一個實施例中,各絕緣間隔物60可形成於各發光二極體10之第二摻雜化合物半導體區36及p側電極38之各自第二摻雜化合物半導體區及p側電極上。在一個實施例中,各絕緣間隔物60可包括其中下伏p側電極38之表面實體曝露之至少一個開口。各絕緣間隔物60可併入各自發光二極體10中。因此,發光二極體10之陣列包括位於可選p側電極38上之絕緣間隔物60陣列。
參考圖6,反射自活性區30發射之輻射之波長範圍內之輻射之反射材料可沈積於絕緣間隔物60、p側電極38、第二摻雜化合物半導體區36及非電活性絕緣區28上。在一個實施例中,反射材料可包括金屬材料,諸如鋁、銀及/或金。金屬材料由絕緣間隔物60與活性區30間隔以防止反射材料與活性區30之間的電短路。可藉由(例如)在絕緣間隔物60上應用及圖案化光阻層(圖中未展示)及藉由透過反射材料(即,藉由蝕刻反射材料)轉移圖案化光阻層中之圖案來圖案化反射材料。反射材料之各圖案化部分構成反射器82。在一個實施例中,藉由直接接觸各自第二摻雜化合物半導體區36或藉由接觸與各自第二摻雜化合物半導體區36接觸之p側電極38而將各反射器82電連接至各自第二摻雜化合物半導體區36。各反射器82併入各自發光二極體10中。
通常,可在第二摻雜化合物半導體區36上形成反射器82陣列。反射器82陣列與活性區30電隔離,且可接觸非電活性絕緣區28之表面片段。發光二極體陣列10包括經組態以反射自活性區30發射之輻射之反射器82陣列使得輻射朝向緩衝層24向下離開。絕緣間隔物60陣列之各絕緣間隔物60包括反射器82陣列之各自反射器82之一部分穿過其垂直延伸以接觸及/或將電連接提供至第二摻雜化合物半導體區36之各自第二摻雜化合物半導體區之開口。絕緣間隔物60陣列安置於活性區30陣列與反射器82陣列之間。
參考圖7,提供背板400。背板400包含背板基板410,其可為絕緣基板(例如玻璃或塑膠基板)或半導體基板(例如矽晶圓)。用於控制附接至背板400之發光二極體10之操作之控制電路系統可提供於背板上及/或背板中。例如,開關裝置450可提供於背板400內。在一繪示性實例中,開關裝置450可包含場效應電晶體,諸如薄膜電晶體(TFT)。在此情況中,各場效應電晶體450可包含閘極電極600、閘極介電質430、通道區442、源極區446及汲極區444。儘管圖7中展示反向交錯TFT 450,但可使用其他類型之TFT,諸如反向共面、頂部閘控交錯及頂部閘控共面TFT。替代地,可使用塊狀電晶體(諸如CMOS組態中之電晶體)來代替TFT。可提供各種電佈線以將場效應電晶體之各種電節點互連至背板400上之電介面(圖中未明確展示)。圖案化鈍化層454、456可視情況形成於源極區446及汲極區444上。可視需要提供額外互連佈線。開關裝置450可由囊封介電層465囊封。第一階金屬互連結構460可透過囊封介電層465形成至各自開關裝置450之節點,諸如汲極區444。互連階段介電層475可形成於囊封介電層465上,且第二階金屬互連結構470可透過第一階金屬互連結構460上之互連階段介電層475形成。第二階金屬互連結構470可包含用於附接發光二極體10陣列之銲墊陣列。
圖6中所繪示之第一例示性結構可透過(例如)焊錫接觸陣列(諸如焊錫材料部分陣列50)附接至背板400。例如,焊錫材料部分陣列50可形成於反射器82上,且可接合至背板400中之各自金屬接合結構,其可為金屬互連結構,諸如第二階金屬互連結構470。替代地或另外,焊錫材料部分陣列50可形成於背板400中之金屬接合結構(諸如第二階金屬互連結構470)上,且可接合至反射器82之凹入區之各自凹入區。通常,包含發光二極體10陣列、堆疊160及單晶基板22之結構可附接至背板400。儘管本發明描述採用包含兩個階層之金屬互連結構(460、470)之背板400,但應理解背板400可包含任何數目之金屬互連階層。通常,可在背板400之前側上提供接合結構陣列,且可使用本技術中已知之任何鍵合方法(諸如熱接合或雷射接合)將發光二極體10陣列接合至背板400內之各自接合結構。雷射接合可包含透過發光二極體10使用紅外雷射照射焊錫材料部分50。
參考圖8,單晶基板22可藉由(例如)雷射剝離、切割、研磨、拋光及/或蝕刻自堆疊160卸離。在移除單晶基板26之後,緩衝層24之背面水平表面(或在不採用緩衝層24之情況中,第一摻雜化合物半導體層26之背面水平表面)可實體曝露。在將發光二極體10陣列附接至背板400之前或之後,單晶基板22可自發光二極體10陣列卸離。
參考圖9,共同n側電極88形成於第一摻雜化合物半導體層26上或與其電接觸。n側電極88可包括光學透明導電材料,諸如透明導電氧化物。透明導電氧化物之實例包含銦錫氧化物、鋁鋅氧化物或摻氟氧化錫。n側電極88可在發光二極體10陣列之區域外部連接至背板400電路系統。
可在n側電極88及包含第一摻雜化合物半導體層26之堆疊160上形成色彩轉換介質部分(90A、90B、90C)之陣列。各色彩轉換介質部分(90A,90B,90C)包括將入射輻射轉換為具有不同於入射輻射之波長之發射光之材料。例如,由發光二極體10之活性區30發射之入射輻射可為藍光(其包含色譜之藍色及紫色範圍內之輻射)或紫外輻射,且自色彩轉換介質部分(90A、90B、90C)發射之發射光可為具有比入射輻射長之波長之光。例如,色彩轉換介質部分(90A、90B、90C)可包括在由入射輻射激發之後發射光之量子點、磷光體或染料。在一繪示性實例中,來自色彩轉換介質部分(90A、90B、90C)之發射光可包括紅光、綠光及藍光。色彩轉換介質部分(90A、90B、90C)之各者可位於顯示裝置之像素之各自子像素(例如紅色、綠色或藍色發光子像素)中。在一個實施例中,若發光二極體10發射藍光,則可在藍光發射子像素上省略色彩轉換介質部分(例如90C)。
通常,在將單晶基板22自發光二極體10陣列卸離之後,可在第一摻雜化合物半導體層26上形成色彩轉換介質部分(90A、90B、90C)之陣列。在一個實施例中,色彩轉換介質部分(90A、90B、90C)之陣列可包括覆蓋發光二極體10之第一子集且經組態以將入射輻射轉換為具有第一峰值波長之第一發射光(諸如紅光)之第一色彩轉換介質部分90A,覆蓋發光二極體10之第二子集且經組態以將入射輻射轉換為具有第二峰值波長之第二發射光(諸如綠光)之第二色彩轉換介質部分90B,及視情況之覆蓋發光二極體10之第三子集且經組態以將入射光轉換為具有第三峰值波長之第三發射輻射(例如藍光)之第三色彩轉換介質部分90C。在一個實施例中,第一峰值波長、第二峰值波長及第三峰值波長彼此不同。
參考圖10,在形成第二摻雜化合物半導體層36之後繪示根據第二實施例之第二例示性結構。圖10之第二例示性結構可相同於圖1之第一例示性結構。
參考圖11,可省略圖2、圖3A及圖3B之處理步驟,且可執行圖4之處理步驟以形成p側電極38及絕緣間隔物材料層60L之陣列。
參考圖12,可執行圖5之處理步驟以將絕緣間隔物材料層60L圖案化為絕緣間隔物60之陣列。
參考圖13,可執行圖6之處理步驟以在絕緣間隔物60之陣列上形成反射器82之陣列。反射器82可接觸第二摻雜化合物半導體層36之頂面之表面片段。各反射器82可接觸及/或電短路至各自第二摻雜化合物半導體層36及p側電極38。
參考圖14,可執行圖7之處理步驟以將圖13中所繪示之第二例示性結構附接至背板400。各發光二極體10可電連接至背板400中之各自開關裝置450。
參考圖15,可執行圖8之處理步驟以自發光二極體10陣列移除單晶基板22。可視情況藉由(例如)化學機械拋光來使緩衝層24變薄或移除緩衝層24。在移除緩衝層24之情況中,第一摻雜化合物半導體層26可視情況變薄。通常,可控制堆疊160之總厚度使得隨後待植入堆疊160中之至少一種非電活性摻雜劑物種之離子可自堆疊160之背面(遠端側)植入活性層30L及第二化合物半導體層36中。
參考圖16,遮罩材料(諸如光阻材料)可應用於堆疊160之背面(即,遠端水平表面)上,且可光微影圖案化以形成圖案化離子植入遮罩層37。在一個實施例中,圖案化離子植入遮罩層37可包括圖案化光阻層。在一個實施例中,圖案化離子植入遮罩層37可包括離散遮罩材料部分之二維陣列(其等如圖3B中所展示)。圖案化離子植入遮罩層37之各離散遮罩材料部分覆蓋且具有覆蓋有各自發光二極體10之區域。在一個實施例中,離散遮罩材料部分之二維陣列可配置為矩形陣列或六邊形陣列。在一個實施例中,離散遮罩材料部分之二維陣列可具有沿第一水平方向之第一間距及沿第二水平方向之第二間距。第一間距及第二間距可相同於先前實施例。
可將至少一種非電活性摻雜劑物種之離子植入未由圖案化離子植入遮罩層37遮蔽之堆疊160之部分中。在一個實施例中,至少一種非電活性摻雜劑物種之各者可選自氧或氮。上述非電活性絕緣區28形成於堆疊160之植入式部分內。
第二摻雜化合物半導體層36之未植入部分包括第一摻雜化合物半導體區36’。各第二摻雜化合物半導體區36’包括第一摻雜化合物半導體層36之各自未植入部分。活性層30L之未植入部分包括活性區30。活性區30之各者包含活性層30L之各自部分。在一個實施例中,各活性區30可包括第一化合物半導體層32及第二化合物半導體層34之週期性重複。第一摻雜化合物半導體層26之未植入部分包括第一摻雜化合物半導體區26’。各第一摻雜化合物半導體區26’包括第一摻雜化合物半導體層26之各自未植入部分。緩衝層24之未植入部分(若存在)包括緩衝部分24’。緩衝部分24’ (若存在)包括緩衝層24之各自未植入部分。
非電活性絕緣區28可自堆疊160之近端水平表面(其係第二摻雜化合物半導體層36之前表面)垂直延伸至堆疊160之遠端水平表面(其可為緩衝層24之背面或第一摻雜化合物半導體層26之背面)。隨後,可移除圖案化離子植入遮罩層37。例如,若圖案化離子植入遮罩層37包括圖案化光阻層,則可藉由灰化移除圖案化離子植入遮罩層37。
非電活性絕緣區28自接近背板400之堆疊160之第一水平表面(即,近端水平表面)垂直延伸至遠離背板400之堆疊160之第二水平表面(即,遠端水平表面)。
參考圖17,共同n側電極88及色彩轉換介質部分(90A、90B、90C)之陣列可形成於堆疊160上,如上文相對於圖9所描述。
因此,在圖1至圖8之第一實施例中,在將發光二極體10接合至背板400之前形成非電活性絕緣區28。相反地,在圖10至圖17之第二實施例中,在將發光二極體10接合至背板400之後形成非電活性絕緣區28。在兩個實施例中,在相同轉移步驟期間將發光二極體10之整個陣列轉移至背板400而無需蝕刻分離發光二極體10之更複雜、單獨、依序轉移至背板400。
在一個實施例中,各發光二極體10包括具有小於100微米之橫向尺寸之微型發光二極體;且發光二極體10陣列之活性區具有相同組成且經組態以發射相同峰值波長之輻射。非電活性絕緣區28至少部分係非晶,而活性區30及第一及第二摻雜化合物半導體區(26’、36’)係單晶。
提供所揭示之實施例之前述描述以使熟習技術者能夠製作或使用本發明。熟習技術者易於明白對此等實施例之各種修改,且本文所界定之一般原理可在不背離本發明之精神或範疇之情況下適用於其他實施例。因此,本發明不意欲受限於本文所展示之實施例而應符合與以下申請專利範圍及本文所揭示之原理及新穎特徵一致之最寬範圍。
10:發光二極體
22:單晶基板
24:緩衝層
24’:緩衝部分
26:第一摻雜化合物半導體層
26’:第一摻雜化合物半導體區
28:非電活性絕緣區
30:活性區
30L:活性層
32:第一化合物半導體層
34:第二化合物半導體層
36:第二摻雜化合物半導體層
36’:第二摻雜化合物半導體區
37:圖案化離子植入遮罩層
38: p側電極
50:焊錫材料部分
60:絕緣間隔物
60L:絕緣間隔物材料層
82:反射器
90A:色彩轉換介質部分
90B:色彩轉換介質部分
90C:色彩轉換介質部分
160:堆疊
400:背板
410:背板基板
430:閘極介電質
444:汲極區
446:源極區
450:開關裝置
454:圖案化鈍化層
456:圖案化鈍化層
460:第一階金屬互連結構
465:囊封介電層
470:第二階金屬互連結構
475:互連階段介電層
600:閘極電極
圖1係根據本發明之第一實施例之在第一摻雜化合物半導體層上形成活性層之後第一例示性結構之區之垂直橫截面圖。
圖2係根據本發明之第一實施例之在形成圖案化離子植入遮罩層之後第一例示性結構之區之垂直橫截面圖。
圖3A係根據本發明之第一實施例之在形成非電活性絕緣區之後第一例示性結構之區之垂直橫截面圖。
圖3B係圖3A之第一例示性結構之俯視圖。
圖4係根據本發明之第一實施例之在形成第二摻雜化合物半導體區及絕緣間隔物材料層之後第一例示性結構之區之垂直橫截面圖。
圖5係根據本發明之第一實施例之在將絕緣間隔物材料層圖案化為絕緣間隔物之後第一例示性結構之區之垂直橫截面圖。
圖6係根據本發明之第一實施例之在形成反射器之後第一例示性結構之區之垂直橫截面圖。
圖7係根據本發明之第一實施例之在將發光二極體陣列附接至背板之後第一例示性結構之區之垂直橫截面圖。
圖8係根據本發明之第一實施例之在自化合物半導體材料基板移除單晶基板之後第一例示性結構之區之垂直橫截面圖。
圖9係根據本發明之第一實施例之在形成色彩轉換介質部分陣列之後第一例示性結構之區之垂直橫截面圖。
圖10係根據本發明之第二實施例之在形成活性層之後第二例示性結構之區之垂直橫截面圖。
圖11係根據本發明之第二實施例之在形成第二摻雜化合物半導體區及絕緣間隔物材料層之後第二例示性結構之區之垂直橫截面圖。
圖12係根據本發明之第二實施例之在將絕緣間隔物材料層圖案化為絕緣間隔物之後第二例示性結構之區之垂直橫截面圖。
圖13係根據本發明之第二實施例之在形成反射器之後第二例示性結構之區之垂直橫截面圖。
圖14係根據本發明之第二實施例之在將發光二極體陣列附接至背板之後第二例示性結構之區之垂直橫截面圖。
圖15係根據本發明之第二實施例之在自化合物半導體材料基板移除單晶基板之後第二例示性結構之區之垂直橫截面圖。
圖16係根據本發明之第二實施例之在形成圖案化離子植入遮罩層及非電活性絕緣區之後第二例示性結構之區之垂直橫截面圖。
圖17係根據本發明之第二實施例之在形成色彩轉換介質部分陣列之後第二例示性結構之區之垂直橫截面圖。
10:發光二極體
24:緩衝層
26:第一摻雜化合物半導體層
28:非電活性絕緣區
30:活性區
32:第一化合物半導體層
34:第二化合物半導體層
36:第二摻雜化合物半導體層
38:p側電極
50:焊錫材料部分
60:絕緣間隔物
82:反射器
90A:色彩轉換介質部分
90B:色彩轉換介質部分
90C:色彩轉換介質部分
160:堆疊
400:背板
410:背板基板
430:閘極介電質
444:汲極區
446:源極區
450:開關裝置
454:圖案化鈍化層
456:圖案化鈍化層
460:第一階金屬互連結構
465:囊封介電層
470:第二階金屬互連結構
475:互連階段介電層
600:閘極電極
Claims (20)
- 一種發光裝置,其包括: 發光二極體陣列,其中該等發光二極體之各者包括第一摻雜化合物半導體區、第二摻雜化合物半導體區及定位於該第一摻雜化合物半導體區與該第二摻雜化合物半導體區之間經組態以發射峰值波長之輻射之活性區之垂直堆疊;及 非電活性絕緣區,其包括該第二摻雜化合物半導體區之半導體材料及至少一種非電活性摻雜劑物種之原子,其橫向包圍該等活性區之各者且安置於各對相鄰活性區之間。
- 如請求項1之發光裝置,其中: 該非電活性絕緣區至少部分地係非晶;及 該活性區及該第一及該第二摻雜化合物半導體區係單晶。
- 如請求項2之發光裝置,其中: 該第一摻雜化合物半導體區係連續第一摻雜化合物半導體層之部分;及 該非電活性絕緣區包括接觸該第一摻雜化合物半導體層之表面之側壁及水平表面。
- 如請求項2之發光裝置,其中: 相鄰發光二極體之該第一摻雜化合物半導體區由該非電活性絕緣區彼此分離;及 該非電活性絕緣區包括接觸該等第一摻雜化合物半導體區之各者之整個側壁之側壁。
- 如請求項1之發光裝置,其中該至少一種非電活性摻雜劑物種包括氧或氮。
- 如請求項1之發光裝置,其中: 該等發光二極體之各者包括具有小於100微米之橫向尺寸之微型發光二極體;及 該發光二極體陣列之該等活性區具有相同組成且經組態以發射相同峰值波長之輻射。
- 如請求項1之發光裝置,其進一步包括背板,其中該發光二極體陣列附接至該背板之前側。
- 如請求項7之發光裝置,其進一步包括位於該發光二極體陣列之該第一摻雜化合物半導體區上之共同透明導電n側電極。
- 如請求項8之發光裝置,其中該等發光二極體之各者進一步包括接觸該第二摻雜化合物半導體區之離散透明導電p側電極。
- 如請求項9之發光裝置,其中該發光二極體陣列進一步包括插置於該背板與該等第二摻雜化合物半導體區之間且經組態以將自該等活性區發射之輻射反射遠離該背板之反射器陣列,其中該反射器陣列接合至該背板之該前側。
- 如請求項10之發光裝置,其中: 該發光二極體陣列進一步包括安置於該等活性區與該反射器陣列之間的絕緣間隔物陣列;及 該等絕緣間隔物之各者包括該反射器陣列之各自反射器之部分穿過其垂直延伸以接觸該等p側電極之各自p側電極之開口。
- 如請求項1之發光裝置,其進一步包括: 第一色彩轉換介質部分,其覆蓋該發光二極體陣列之該等發光二極體之第一子集且經組態以將由該等發光二極體之該第一子集發射之入射輻射轉換為具有比所指示之輻射波長長之第一峰值波長之第一發射光;及 第二色彩轉換介質部分,其覆蓋該發光二極體陣列之該等發光二極體之第二子集且經組態以將由該等發光二極體之該第二子集發射之入射輻射轉換成具有比該第一峰值波長長之第二峰值波長之第二發射光。
- 一種形成發光裝置之方法,其包括: 在基板上形成第一摻雜化合物半導體層; 在該第一摻雜化合物半導體層上形成活性層; 在該活性層上形成第二摻雜化合物半導體層; 形成圖案化離子植入遮罩層;及 將至少一種非電活性摻雜劑物種之離子植入未由該圖案化離子植入遮罩層遮蔽之該活性層之部分中,其中形成包括半導體材料及該至少一種非電活性摻雜劑物種之原子之非電活性絕緣區,且其中該活性層之未植入部分構成發光二極體陣列之活性區。
- 如請求項13之方法,其中: 該非電活性絕緣區至少部分地係非晶;及 該活性層及該第一及該第二摻雜化合物半導體層係單晶。
- 如請求項13之方法,其進一步包括: 將該發光二極體陣列附接至背板;及 在將該發光二極體陣列附接至該背板之後,將該基板自該發光二極體陣列卸離。
- 如請求項15之方法,其進一步包括在卸離該基板之後,於該發光二極體陣列之該第一摻雜化合物半導體區上形成共同透明導電n側電極。
- 如請求項16之方法,其進一步包括在該共同透明導電n側電極上形成色彩轉換介質部分之陣列。
- 如請求項16之方法,其中: 該圖案化離子植入遮罩層形成於第二摻雜化合物半導體層上;及 在將該發光二極體陣列附接至該背板之前,透過該第二摻雜化合物半導體層將至少一種非電活性摻雜劑物種之該等離子植入該活性層之部分中。
- 如請求項16之方法,其中: 該圖案化離子植入遮罩層形成於該第一摻雜化合物半導體層上;及 在將該發光二極體陣列附接至該背板之後、在卸離該基板之後且在形成該共同透明導電n側電極之前,透過該第一摻雜化合物半導體層將至少一種非電活性摻雜劑物種之該等離子植入該活性層之部分及該第二摻雜化合物半導體層之部分中。
- 如請求項13之方法,其中該至少一種非電活性摻雜劑物種包括氧或氮。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US202163274704P | 2021-11-02 | 2021-11-02 | |
US63/274,704 | 2021-11-02 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW202329250A true TW202329250A (zh) | 2023-07-16 |
Family
ID=86144656
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW111140593A TW202329250A (zh) | 2021-11-02 | 2022-10-26 | 具有非活性植入式隔離區的發光二極體陣列及其形成方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20230132423A1 (zh) |
TW (1) | TW202329250A (zh) |
WO (1) | WO2023081043A1 (zh) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102779911A (zh) * | 2012-04-09 | 2012-11-14 | 厦门市三安光电科技有限公司 | 一种垂直结构氮化镓基发光元件的制作方法 |
WO2019053923A1 (ja) * | 2017-09-13 | 2019-03-21 | シャープ株式会社 | Ledユニット、画像表示素子およびその製造方法 |
KR20200062863A (ko) * | 2018-11-27 | 2020-06-04 | 삼성전자주식회사 | 디스플레이 장치 및 제조 방법 |
KR20210064855A (ko) * | 2019-11-26 | 2021-06-03 | 삼성전자주식회사 | 반도체 발광 소자 및 그의 제조 방법 |
KR20210073955A (ko) * | 2019-12-11 | 2021-06-21 | 삼성전자주식회사 | 디스플레이 장치 및 그 제조 방법 |
-
2022
- 2022-10-26 TW TW111140593A patent/TW202329250A/zh unknown
- 2022-10-26 US US18/049,667 patent/US20230132423A1/en active Pending
- 2022-10-26 WO PCT/US2022/047797 patent/WO2023081043A1/en unknown
Also Published As
Publication number | Publication date |
---|---|
WO2023081043A1 (en) | 2023-05-11 |
US20230132423A1 (en) | 2023-05-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11705479B2 (en) | Display apparatus and method of manufacturing the same | |
WO2018121611A1 (zh) | 基于iii-v族氮化物半导体的led全彩显示器件结构及制备方法 | |
KR102625489B1 (ko) | 마이크로 led 표시 패널 및 그 제조 방법 | |
JP5935643B2 (ja) | 半導体発光装置 | |
KR102555828B1 (ko) | 고 해상도 마이크로 led 표시 장치 및 그 제조 방법 | |
TWI521690B (zh) | 發光元件的轉移方法以及發光元件陣列 | |
KR20190073133A (ko) | 마이크로led 표시장치 | |
WO2023071910A1 (zh) | Micro-LED芯片结构及其制作方法 | |
US20220223776A1 (en) | Image display device manufacturing method and image display device | |
WO2020157811A1 (ja) | マイクロledデバイスおよびその製造方法 | |
KR102073572B1 (ko) | 디스플레이 장치 및 그의 제조 방법 | |
US20210020807A1 (en) | Semiconductor device | |
US20230132423A1 (en) | Light emitting diode array with inactive implanted isolation regions and methods of forming the same | |
KR102097865B1 (ko) | 발광소자 | |
KR20220043742A (ko) | 마이크로 led 및 이를 구비한 디스플레이 모듈 | |
KR20220058113A (ko) | 질화물 반도체 발광소자 및 이를 이용한 디스플레이 장치 | |
KR102569732B1 (ko) | 고 해상도 마이크로 led 표시 장치 | |
CN114975699B (zh) | 一种全彩氮化物半导体Micro-LED阵列的单片集成制备方法 | |
KR102174004B1 (ko) | 발광소자 | |
TWI699598B (zh) | 顯示陣列 | |
KR102462718B1 (ko) | 반도체 소자 |