TW202328824A - 曝光方法及曝光系統 - Google Patents

曝光方法及曝光系統 Download PDF

Info

Publication number
TW202328824A
TW202328824A TW111139069A TW111139069A TW202328824A TW 202328824 A TW202328824 A TW 202328824A TW 111139069 A TW111139069 A TW 111139069A TW 111139069 A TW111139069 A TW 111139069A TW 202328824 A TW202328824 A TW 202328824A
Authority
TW
Taiwan
Prior art keywords
exposure
pattern
aforementioned
substrate
photoresist
Prior art date
Application number
TW111139069A
Other languages
English (en)
Inventor
橋本聖昭
高松大輔
高橋遼太郎
比企達也
野北寛太
Original Assignee
日商牛尾電機股份有限公司
日商亞多特克工程股份有限公司
公益財團法人福岡縣產業 科學技術振興財團
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商牛尾電機股份有限公司, 日商亞多特克工程股份有限公司, 公益財團法人福岡縣產業 科學技術振興財團 filed Critical 日商牛尾電機股份有限公司
Publication of TW202328824A publication Critical patent/TW202328824A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/30—Imagewise removal using liquid means
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/7045—Hybrid exposures, i.e. multiple exposures of the same area using different types of exposure apparatus, e.g. combining projection, proximity, direct write, interferometric, UV, x-ray or particle beam
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/708—Mark formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本發明的一形態的曝光方法係具有第1曝光工程與第2曝光工程。前述第1曝光工程，係使用具有第1曝光精度的第1曝光裝置，對基板上的光阻曝光第1圖案。前述第2曝光工程，係使用具有與前述第1曝光精度不同之第2曝光精度的第2曝光裝置，對曝光過前述第1圖案的前述光阻，曝光與第1圖案不同之第2圖案。

Description

曝光方法及曝光系統
本發明係關於例如半導體封裝用之中介層的製造所用之曝光方法及曝光系統。
作為多晶片型的半導體封裝，公知具備具有並聯配置邏輯晶片與記憶體晶片之中介層，與和中介層電性連接之外部連接端子的封裝基板的半導體封裝。例如於專利文獻1，揭示透過電性連接邏輯晶片的微凸塊與記憶體晶片的微凸塊之間的訊號配線，與電性連接前述微凸塊與封裝基板之間的TSV(Through Silicon Via)的矽基板構成的中介層。
又，透過矽基板構成的中介層，係由於晶圓尺寸的限制，基板尺寸有限度。但是，近年來，因為半導體封裝的高性能化、高功能化的需求，中介層有大型化的傾向。因此，推進代替矽基板，於中介層採用樹脂基板。
作為於此種樹脂基板形成訊號配線及TSV等之配線圖案的技術之一，廣泛使用光微影技術。例如於專利文獻2，揭示於集合基板即印刷電路基板上，透過重複步進(Step and repeat)的方法，以產品尺寸的基板單位重複曝光配線圖案的技術。
形成於中介層的訊號配線與TSV係大小大幅不同，用以形成該等的曝光技術的精度也有很大差距。訊號配線係在狹小範圍中需要多數，故例如透過1μm~3μm的線與間隔(L&S(line and space))形成。另一方面，TSV係其間距為例如10μm程度。
對於為了形成L&S為例如3μm以下的細微圖案來說，作為曝光裝置，需要相當於例如半導體製造所用之步進曝光機的先端技術之曝光精度高的裝置，相對於此，形成10μm程度的粗圖案的話，曝光精度比較低的曝光裝置就足夠了。然而，在對中介層曝光配線圖案時，需要形成細微圖案即訊號配線，故關於粗圖案的TSV部分，現狀也明知是超出規格，而使用進行高精度之曝光的步進曝光機。 [先前技術文獻] [專利文獻]
[專利文獻1]日本特開2018-37465號公報 [專利文獻2]日本特開2017-90747號公報
[發明所欲解決之課題]
然而，曝光裝置的曝光精度越高，通過1次曝光可照射光線的面積(照射面積)越窄，故中介層的大型化推展的話，在技術上難以一邊維持細微之訊號配線的圖案精度，一邊將照射面積擴展到TSV的形成區域。如此一來，對於在1個中介層形成配線圖案來說，至少需要2次的曝光處理，故明知是超出規格卻使用進行高精度之曝光的步進曝光機的效率差的曝光時間也變成2倍，會導致生產性的降低(曝光裝置的運轉成本的惡化)的問題。
有鑑於像以上的情況，本發明的目的係提供即使中介層大型化，也可抑制生產性的降低的曝光方法及曝光系統。 [用以解決課題之手段]
本發明的一形態的曝光方法係具有第1曝光工程與第2曝光工程。 前述第1曝光工程，係使用具有第1曝光精度的第1曝光裝置，對基板上的光阻曝光第1圖案。 前述第2曝光工程，係使用具有與前述第1曝光精度不同之第2曝光精度的第2曝光裝置，對曝光過前述第1圖案的前述光阻，曝光與第1圖案不同之第2圖案。
於前述曝光方法中，使用曝光精度不同的2個曝光裝置，以對應各曝光裝置的曝光精度的照射面積進行各圖案的曝光。藉此，即使基板大型化，也可一邊維持細微之訊號配線的圖案精度，一邊可謀求曝光工程所需時間的縮短，抑制生產性的降低。
前述曝光方法更具有對曝光過前述第1圖案及前述第2圖案的前述光阻進行顯影的顯影工程亦可。 藉此，在第1曝光工程與第2曝光工程之間不需要顯影工程與光阻劑的再形成工程。
前述第2曝光精度，係比前述第1曝光精度還高的曝光精度；前述第2曝光工程，係在前述第1曝光工程之後進行亦可。
前述第1圖案，係包含對於前述第2圖案之對位用的校準標記；於前述第2曝光工程中，前述第2曝光裝置係以曝光於前述光阻的前述校準標記作為基準，調整前述第2圖案的曝光位置亦可。 藉此，形成第1圖案並且可將所形成的校準標記作為指標，進行第2圖案的遮罩對位。
前述第1曝光工程，係對前述基板上的第1照射面積曝光前述第1圖案；前述第2曝光工程，係對前述基板上的比前述第1照射面積狹小的第2照射面積曝光前述第2圖案亦可。
例如，前述基板係複數單位基板的集合體即集合基板；前述第1曝光工程，係對每次各2以上的單位基板，總括曝光前述第1圖案；前述第2曝光工程，係對各單位基板，個別曝光前述第2圖案。 此時，前述第1圖案的圖案間距，係比前述第2圖案的圖案間距還寬亦可。
前述第1曝光裝置及前述第2曝光裝置的至少一方為投影曝光裝置亦可。 或者，前述第1曝光裝置及前述第2曝光裝置的至少一方為直接成像曝光裝置亦可。
本發明的一形態的曝光一統係具有第1曝光裝置、第2曝光裝置、控制裝置。 前述第1曝光裝置，係具有第1曝光精度，對基板上的光阻曝光第1圖案。 前述第2曝光裝置，係具有與前述第1曝光精度不同之第2曝光精度，對前述光阻，曝光與第1圖案不同之第2圖案。 前述控制裝置，係可執行使前述第1曝光裝置，對前述光阻曝光第1圖案的第1曝光處理，與使前述第2曝光裝置，對形成前述第1曝光圖案的前述光阻，曝光前述第2圖案的第2曝光處理。 [發明的效果]
依據本發明，即使基板大型化，也可抑制生產性的降低。
以下，一邊參照圖式，一邊說明本發明的實施形態。
＜第1實施形態＞ 圖1係揭示半導體封裝之一構造例的概略側剖面圖。在本實施形態中，舉出使用於半導體封裝之中介層的製造所用之曝光方法為例進行說明。
[半導體封裝] 如圖1所示，半導體封裝100係具備藉由GPU(Graphic Processing Unit)、CPU(Central Processing Unit)、SoC (System on Chip)等的邏輯晶片所構成的邏輯層111、堆疊DRAM(Dynamic Random Access Memory)之記憶體的記憶體層112、中介層113、具有複數外部連接端子114a的印刷電路基板114。記憶體層112係具有被層積的複數(圖1中為4個)記憶體裸晶1121~1124，該等記憶體裸晶1121~1124係藉由具備微凸塊112a與TSV112b的配線構造連接。
邏輯層111與記憶體層112係並排配置於中介層113上，透過形成於中介層113的表面上的訊號配線120電性連接。再者，於圖1中，為了方便，於圖的上下方向並排揭示訊號配線120，但實際上，訊號配線120係以單層或多層圍繞於中介層130的面內之方式形成。
另一方面，中介層113與印刷電路基板114藉由凸塊113a連接。於中介層113形成有TSV113b，邏輯層111與印刷電路基板114、及記憶體層112與印刷電路基板114係分別透過凸塊113a及TSV113b連接。TSV113b係對邏輯層111或記憶體層112主要供給電源的導孔(via)。
[中介層] 圖2係模式揭示訊號配線120與TSV113b的中介層113的俯視圖。中介層113係具有形成訊號配線120及TSV113b的基板本體10。基板本體10係絕緣層以有機材料形成之矩形的樹脂基板，在本實施形態中以多層配線基板構成。 再者，一般來說，TSV係代表貫通矽基板的導孔，但是，在本說明書中為了方便，也將形成於中介層113的貫通電極稱為TSV。
如圖2所示，具有於基板本體10的大略中央區域形成訊號配線120的第1區域A1、形成與邏輯層111連接之TSV113b的第2區域A2、形成與記憶體層112連接之TSV113b的第3區域A3。第2區域A2及第3區域A3係中間隔著第1區域A1對向於基板本體10的長邊方向(圖中橫方向)而配置。TSV113b係2維排列於基板本體10。
圖3係揭示形成複數個中介層113的集合基板11的俯視圖。集合基板11係為相當於1個中介層113之大小的單位基板10a的集合體。單位基板10a係相當於中介層113的基板本體10(參照圖2)。
各中介層113係在集合基板11上總括形成之後，透過在單位基板10a的邊際部切斷集合基板11來單片化。各中介層113的大小為共通，例如為縱為大約40mm，橫為大約70mm的長方形。集合基板11的大小係於縱方向並排10個中介層113，於橫方向並排6個中介層113的大小，其縱及橫的尺寸係包含周緣部的空白部分，分別為大約500mm。
各中介層113的訊號配線120及TSV113b係使用光微影技術形成。然而，訊號配線120與TSV113b係大小大幅不同，用以形成該等的曝光技術的精度也有很大差距。訊號配線120係在狹小範圍中需要多數，故例如透過1μm~3μm的線與間隔(L&S)形成。另一方面，TSV113b係其間距為例如10μm程度。
一般來說，對於為了形成L&S為例如3μm以下的細微圖案來說，作為曝光裝置，需要相當於例如半導體製造所用之步進曝光機的先端技術之曝光精度高的裝置。另一方面，形成10μm程度的粗圖案的話，曝光精度比較低的曝光裝置就足夠了。然而，在對中介層曝光配線圖案時，需要形成細微圖案即訊號配線，故先前關於粗圖案的TSV部分，現狀也明知是超出規格，而使用進行高精度之曝光的步進曝光機。
具體來說，首先將形成中介層1個分之訊號配線120及TSV113b的圖案的遮罩安裝於步進曝光機。 接下來，於集合基板11的表面形成感光性的光阻(光阻劑)。 接著如圖4所示，對照形成於集合基板11的中介層113的數量，藉由重複步進，將TSV113b形成用的第1圖案P1及訊號配線120形成用的第2圖案P2同時曝光於各單位基板10a上的光阻。
在使用圖3所示之布局合計60個(縱10個×橫6個)的中介層113的集合基板11時，進行60次的重複步進所致之曝光。曝光順序並未特別限定，例如圖4中箭頭所示，一邊使支持集合基板11的工作台往橫方向或縱方向間歇移動，一邊從最上段之左上的單位基板10a到最下段之左下的單位基板10a為止，依序重複進行訊號配線120及TSV113b的圖案曝光。
然而，曝光裝置的曝光精度越高，通過1次曝光可照射光線的面積(照射面積)越窄，故中介層的大型化推展的話，在技術上難以一邊維持細微之訊號配線的圖案精度，一邊將照射面積擴展到TSV的形成區域。 例如，具有可形成1μm~3μm之L&S的曝光精度的曝光裝置，係通過1次的曝光可照射光線的面積為35mm平方~70mm平方程度，故中介層的基板尺寸大面積化成例如縱100mm×橫100mm以上時，在1次的曝光的照射面積中，無法涵蓋1個中介層的基板尺寸來照射光線。因此，對於在1個中介層形成圖案來說，需要至少2次的曝光。此時，於1張集合基板11通過上述之手法形成中介層的狀況中，具有高曝光精度之曝光裝置的曝光時間(使用時間)變成2倍。也就是說，需要進行120次圖4所示的重複步進。
[本實施形態的曝光方法] 為了消除此種問題，本實施形態的曝光方法係具有第1曝光工程與第2曝光工程。 第1曝光工程係使用具有第1曝光精度的第1曝光裝置，對基板上的光阻曝光第1圖案。 第2曝光工程係使用具有與第1曝光精度不同之第2曝光精度的第2曝光裝置，對曝光過第1圖案的光阻，曝光與第1圖案不同之第2圖案。
在此，曝光精度係典型上稱為所曝光之圖案的解析度，曝光精度越高則可曝光解析度越高的圖案。所以，圖案越細微，被要求越高的曝光精度。曝光精度係包含所使用之光源波長及遮罩圖案的精度、遮罩的對位精度等。在此，曝光精度越高，曝光光線的照射面積越狹小，又，代表與遮罩的對位精度越高。
於本實施形態中，第1曝光裝置係使用具有可形成10μm程度之比較粗的圖案的曝光精度(第1曝光精度)的曝光裝置。於第1曝光裝置，在本實施形態中安裝具有用以形成TSV113b之第1圖案P1的曝光用遮罩。
如果是10μm程度之比較粗的圖案的形成，可使用曝光精度比較低的曝光裝置。曝光精度越低，可越擴張1次的曝光的照射面積。因此，作為第1曝光裝置，可使用通過1次的曝光處理可照射光線的面積(第1照射面積)為例如250mm平方的投影曝光裝置。該照射面積係在本實施形態中，相當於縱40mm×橫70mm程度的中介層113的15個分(縱5個×橫3個)~18個分(縱6個×橫3個)的面積。於本實施形態中，第1曝光裝置係使用形成中介層113的15個分之第1圖案P1的曝光用遮罩，構成為可將該15個分的第1圖案P總括曝光於集合基板11上。
另一方面，第2曝光裝置係使用具有可形成1μm~3μm的L&S之曝光精度(第2曝光精度)的步進曝光機等之具有比較高的曝光精度的投影曝光裝置。於第2曝光裝置，在本實施形態中安裝具有用以形成訊號配線120之第2圖案P2的曝光用遮罩。
作為第2曝光裝置，可使用通過1次的曝光處理可照射光線的面積(第2照射面積)比第1曝光裝置的照射面積狹小，例如35mm平方至70mm平方者。該照射面積係為於前述尺寸的中介層113中可覆蓋訊號配線120的形成區域即第1區域A1(參照圖2)的大小即可。
圖5A、B係說明本實施形態的曝光方法之集合基板11的概略俯視圖。在此，針對作為集合基板11，使用與圖3所示之集合基板11相同的基板尺寸者，於該集合基板11形成60個中介層113的範例進行說明。
(光阻形成工程) 首先，於集合基板11上形成感光性的光阻。光阻使用液狀光阻，但使用薄膜狀的光阻亦可。又，作為光阻，使用非感光區域會因為顯影液而溶解之負型的光阻亦可，使用感光區域會因為顯影液而溶解之正型的光阻亦可。
(第1曝光工程) 在第1曝光工程中，對於塗佈了光阻的集合基板11，藉由第1曝光裝置曝光用以形成TSV113b之比較粗(大約10μm間距)的第1圖案P1。
如圖5A所示，第1曝光裝置的照射面積為大約250mm平方，故在本實施形態中可通過1次的曝光處理將第1圖案P1總括地曝光於15個(縱5個×橫3個)分的單位基板10a。所以，藉由4次的重複步進，將第1圖案P1曝光於集合基板11上的所有單位基板10a。 再者，第1曝光裝置的照射面積並不限於前述的範例，只要是相當於至少2以上的單位基板10a之面積的寬幅即可。
(第2曝光工程) 第1曝光工程的結束後，不對光阻進行顯影，進行第2曝光工程。在第2曝光工程中，藉由第2曝光裝置，對於曝光過第1圖案P1的光阻，曝光用以形成訊號配線120之比較細微(L&S為1μm~3μm)的第2圖案P2。 將第1曝光工程作為比較粗之圖案的形成，將接續於其的第2曝光工程作為比較細微之圖案的形成係相較於粗圖案，細微圖案容易受到外在影響，在短時間進行曝光到顯影為佳。
第2曝光裝置的曝光精度比第1曝光裝置高，故通過1次的曝光處理可照射光線的面積比較小。因此，在第2曝光工程中，如圖5B所示，透過針對各單位基板10a重複進行60次的重複步進，將第2圖案P2曝光於各單位基板10a。
在此，TSV113b形成用的第1圖案P1與訊號配線120形成用的第2圖案P2必須相互為所定位置關係。在本實施形態中，於具有TSV113b形成用的第1圖案P1的遮罩，進而形成圖6所示的校準標記P3。藉此，與第1圖案P1的曝光同步，對集合基板11上之各單位基板10a上的光阻曝光校準標記P3。
在本實施形態中，第1圖案P1的曝光後，不對光阻進行顯影而執行第2曝光處理，故可將與第1圖案P1一起形成的校準標記P3作為指標，進行第2圖案P2的曝光位置(遮罩位置)的調整。又，在第1圖案P1的附近形成校準標記P3，故可確保第2圖案P2的高對位精度。
校準標記P3的形狀並不限於圖示的十字形狀，可採用圓形或四角形等之任意幾何學形狀。又，校準標記P3的數量並不限於圖示的4個，為了可進行縱方向(Y方向)、橫方向(X方向)及旋轉方向(θ方向)的校準，只要至少2個即可。校準標記P3的位置也並未特別限定，例如圖6所示，形成於曝光訊號配線120形成用之第2圖案P2的第1區域A1的四隅或其周邊位置亦可。
形成校準標記P3的光阻係可確認到不管是正型或負型之任一，在不進行顯影僅曝光的狀態下，可透過相機等容易識別。作為一例，於圖7A及圖7B分別揭示形成於正型光阻及負型光阻之不進行顯影僅曝光之狀態的圓形的校準標記圖案。
如圖7A、B所示，光阻曝光的話，因為光化學反應，曝光之部分的顏色及光線的反射率從曝光前的狀態產生變化。在第2曝光工程中，藉由第2曝光裝置，檢測該變色的校準標記P3，與第2圖案P2的遮罩進行對位。校準標記P3係在第1圖案P1的曝光時形成者，故藉由以該校準標記P3為基準，進行第2圖案P2的對位，對於第1圖案P1(粗圖案)，可將第2圖案P2(細微的圖案)曝光形成於預先設定的所定位置。
(顯影工程) 第2曝光工程的結束後，進行集合基板11上的光阻的顯影工程。在該顯影工程中，於集合基板11上塗佈顯影液，形成對應第1圖案P1及第2圖案P2的光阻圖案。亦即，曝光的工程係有第1與第2之2次的曝光工程，但是，顯影的工程僅有第2曝光工程的結束後的1次，相較於先前，顯影工程並未增加，所以，不會發生顯影工程的增加所導致之生產性的降低。
光阻圖案形成後的工程根據配線圖案的形成方法而不同。 例如在加成法的狀況中，將形成的光阻圖案利用來作為電鍍光阻，藉由電場電鍍法，於光阻圖案內埋入銅電鍍等的導體層。此時，在塗佈光阻之前，於集合基板11上預先藉由濺鍍法或無電解電鍍法形成銅薄膜等的種子層(供電層)。形成銅電鍍等的導體層之後，藉由剝離法等去除光阻圖案，透過濕式蝕刻法去除種子層。之後，將膏狀或薄片狀的絕緣層塗佈或層積於集合基板11上，重複進行上述的工程。藉由此種增建工法，通過一層層堆疊配線圖案，形成多層構造的配線圖案。
配線圖案的形成方法並不限定於上述的加成法，採用減成法亦可。此時，形成的光阻圖案可利用作為蝕刻遮罩。此時，在塗佈光阻之前，於集合基板11上預先形成銅薄膜等的導體層。通過蝕刻液去除從光阻圖案的開口部露出的導體層之後，去除光阻。之後，透過將膏狀或薄片狀的絕緣層塗佈或層積於集合基板11上，重複進行上述的工程，形成多層構造的配線圖案。
如上所述般，於本實施形態中，在進行TSV113b用之第1圖案的曝光處理與訊號配線120用之第2圖案的曝光處理時，使用曝光精度不同的2個曝光裝置，以對應各曝光裝置的曝光精度的照射面積進行各圖案的曝光。藉此，可一邊維持細微之訊號配線120的圖案精度，一邊將照射面積擴張到TSV113b的形成區域。
又，尤其TSV113b用之第1圖案的曝光處理中，通過1次的曝光處理統一曝光複數(在本實施形態中為15個)單位基板10a，故相較於對60個單位基板10a個別曝光第1圖案P1之狀況，可將重複步進的次數從60次削減至4次。藉此，可大幅削減曝光處理所需的時間。又，可削減明知超出規格卻使用進行高精度之曝光的步進曝光機之效率差的工程。所以，可抑制曝光工程之生產性的降低。
中介層113的基板尺寸越大型化則越可明顯獲得此種作用效果。所以，依據本實施形態，即使中介層113大型化，也可一邊維持細微之訊號配線120的圖案精度，一邊可縮短曝光處理所需的時間，抑制生產性的降低。
進而依據本實施形態，使用第1及第2之2個曝光裝置進行曝光處理，但是，在第1曝光工程與第2曝光工程之間不進行光阻的顯影，故在該等曝光工程之間不需要顯影工程與光阻的再形成工程。藉此，可極力抑制曝光到顯影為止之工程的總時間變長。
＜第2實施形態＞ 接下來，針對本發明的第2實施形態進行說明。 圖8係揭示本實施形態的曝光系統200之構造的區塊圖。在此，舉出實現第1實施形態中說明的曝光方法的曝光系統為例進行說明。
＜曝光系統＞ 如圖8所示，本實施形態的曝光系統200係具備第1曝光裝置201、第2曝光裝置202、控制裝置203。
第1曝光裝置201係具有第1曝光精度，對集合基板11上的光阻，涵蓋複數單位基板10a，總括曝光用以形成TSV113b的第1圖案P1的投影曝光裝置。亦即，第1曝光裝置201相當於上述的第1曝光工程中所用之第1曝光裝置。
另一方面，第2曝光裝置202係具有比前述第1曝光精度高的第2曝光精度，對集合基板11上的光阻，針對各個單位基板10a，個別曝光與第1圖案P1不同之訊號配線120形成用的第2圖案P2的投影曝光裝置。亦即，第2曝光裝置201相當於上述的第2曝光工程中所用之第2曝光裝置。
控制裝置203係構成為可執行使第1曝光裝置201，對光阻曝光第1圖案P1的第1曝光處理，與使第2曝光裝置202，對形成第1曝光圖案P1的光阻，曝光第2圖案P2的第2曝光處理。控制裝置203係以具有CPU及記憶體的電腦構成。於前述記憶體，儲存執行前述第1曝光處理與第2曝光處理的程式。
曝光系統200更具備將透過第1曝光裝置201進行過曝光處理的集合基板11，搬送至第2曝光裝置202的搬送裝置204亦可。此時，控制裝置203係構成可將從第1曝光裝置201對第2曝光裝置202搬送集合基板11的指示輸出至搬送裝置204。再者，集合基板11係代替搬送裝置204所致之自動搬送，採用作業者所致之手動搬送亦可。
依據如以上所述般構成的曝光系統200，可藉由控制裝置203自動執行使用第1曝光裝置201的第1曝光工程，與使用第2曝光裝置202的第2曝光工程。第1曝光裝置201及第2曝光裝置202並不限於以獨立之2個曝光裝置構成之狀況，以具備曝光精度不同之2個曝光處理部的1個曝光裝置構成亦可。
以上，已針對本發明的實施形態進行說明，但是，本發明當然不限定於上述之實施形態，可施加各種變更。
例如在以上的實施形態中，已針對用以製造半導體封裝用之中介層的曝光方法及曝光系統進行說明，但是，適用對象並不限於中介層。例如，本發明也可適用於使用矽基板的半導體製程、中介層以外之各種印刷電路基板的製程。
又，在以上的各實施形態中，作為第1曝光裝置及第2曝光裝置都採用投影曝光裝置，但是，至少一方的曝光裝置使用直接成像曝光裝置亦可。直接成像曝光裝置也被稱為動態掃描方式的描繪裝置，具備雷射光源，與使雷射光源掃描於基板的面內方向的驅動部等。雷射光源並不限於1個，作為複數個亦可。直接成像曝光裝置之曝光精度係相當於描繪之圖案的解析度，例如以各單位面積可描繪的數量或點陣數、雷射光的掃描精度等區分使用。
例如參照圖9A、B，說明使用6個雷射光源，以往縱方向的2次掃描，於基板S上曝光「A」至「N」之13文字的英文字圖案之狀況。 圖9A係揭示透過從隔1線排列的6個雷射光源射出的雷射光來曝光基板S的範例，圖9B係揭示透過以1線間隔排列的6個雷射光源射出的雷射光來曝光基板S的範例。圖9A所示的曝光圖案相較於圖9B所示的曝光圖案，通過1次的掃描可曝光的範圍較寬，但是，各單位面積的描繪密度小。據此，相較於圖9A所示的曝光圖案，圖9B所示的曝光圖案的曝光精度比較高。
所以，在使用曝光精度不同之2個直接成像曝光裝置，曝光中介層113的TSV113b及訊號配線120的各圖案之狀況中，通過使用曝光精度低的直接成像曝光裝置，曝光形成TSV113b的第1圖案P1，使用曝光精度高的直接成像曝光裝置，曝光形成訊號配線120的第2圖案P2，可獲得與上述的第1實施形態相同的作用效果。
10:基板本體 10a:單位基板 11:集合基板 100:半導體封裝 111:邏輯層 112:記憶體層 113:中介層 113a:凸塊 113b:TSV 114:印刷電路基板 114a:外部連接端子 120:訊號配線 200:曝光系統 201:第1曝光裝置 202:第2曝光裝置 203:控制裝置 204:搬送裝置 1121~1124:記憶體裸晶 P1:第1圖案 P2:第2圖案 P3:校準標記
[圖1]揭示半導體封裝之一構造例的概略側剖面圖。 [圖2]揭示前述半導體封裝中之中介層的概略俯視圖。 [圖3]揭示形成複數個前述中介層的集合基板的俯視圖。 [圖4]揭示前述中介層的製造方法之一例的集合基板的概略俯視圖。 [圖5]說明本發明之一實施形態的曝光方法之集合基板的概略俯視圖。 [圖6]揭示包含校準標記的曝光圖案之一例的圖。 [圖7]揭示校準標記之另一例的圖，A係形成於正型光阻之顯影前的圓形的校準標記圖案，B係形成於負型光阻之顯影前的圓形的校準標記圖案。 [圖8]揭示本發明的一實施形態之曝光系統的構造的區塊圖。 [圖9]用以說明直接成像曝光裝置的曝光精度之曝光圖案的示意圖。
10a:單位基板
11:集合基板
P1:第1圖案
P2:第2圖案

Claims (10)

  1. 一種曝光方法，其特徵為具有： 第1曝光工程，係使用具有第1曝光精度的第1曝光裝置，對基板上的光阻曝光第1圖案；及 第2曝光工程，係使用具有與前述第1曝光精度不同之第2曝光精度的第2曝光裝置，對曝光過前述第1圖案的前述光阻，曝光與第1圖案不同之第2圖案。
  2. 如請求項1所記載之曝光方法，其中，更具有： 顯影工程，係對曝光過前述第1圖案及前述第2圖案的前述光阻進行顯影。
  3. 如請求項1或2所記載之曝光方法，其中， 前述第2曝光精度，係比前述第1曝光精度還高的曝光精度； 前述第2曝光工程，係在前述第1曝光工程之後進行。
  4. 如請求項3所記載之曝光方法，其中， 前述第1圖案，係包含對於前述第2圖案之對位用的校準標記； 於前述第2曝光工程中，前述第2曝光裝置係以曝光於前述光阻的前述校準標記作為基準，調整前述第2圖案的曝光位置。
  5. 如請求項1或2所記載之曝光方法，其中， 前述第1曝光工程，係對前述基板上的第1照射面積曝光前述第1圖案； 前述第2曝光工程，係對前述基板上的比前述第1照射面積狹小的第2照射面積曝光前述第2圖案。
  6. 如請求項5所記載之曝光方法，其中， 前述基板，係複數單位基板的集合體即集合基板； 前述第1曝光工程，係對每次各2以上的單位基板，總括曝光前述第1圖案； 前述第2曝光工程，係對各單位基板，個別曝光前述第2圖案。
  7. 如請求項6所記載之曝光方法，其中， 前述第1圖案的圖案間距，係比前述第2圖案的圖案間距還寬。
  8. 如請求項1或2所記載之曝光方法，其中， 前述第1曝光裝置及前述第2曝光裝置的至少一方為投影曝光裝置。
  9. 如請求項1或2所記載之曝光方法，其中， 前述第1曝光裝置及前述第2曝光裝置的至少一方為直接成像曝光裝置。
  10. 一種曝光系統，其特徵為具備： 第1曝光裝置，係具有第1曝光精度，對基板上的光阻曝光第1圖案； 第2曝光裝置，係具有與前述第1曝光精度不同之第2曝光精度，對前述光阻，曝光與第1圖案不同之第2圖案；及 控制裝置，係可執行使前述第1曝光裝置，對前述光阻曝光第1圖案的第1曝光處理，與使前述第2曝光裝置，對形成前述第1圖案的前述光阻，曝光前述第2圖案的第2曝光處理。
TW111139069A 2021-12-10 2022-10-14 曝光方法及曝光系統 TW202328824A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021201137A JP2023086551A (ja) 2021-12-10 2021-12-10 露光方法および露光システム
JP2021-201137 2021-12-10

Publications (1)

Publication Number Publication Date
TW202328824A true TW202328824A (zh) 2023-07-16

Family

ID=86730103

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111139069A TW202328824A (zh) 2021-12-10 2022-10-14 曝光方法及曝光系統

Country Status (5)

Country Link
JP (1) JP2023086551A (zh)
KR (1) KR20240101695A (zh)
CN (1) CN118215890A (zh)
TW (1) TW202328824A (zh)
WO (1) WO2023105874A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3624919B2 (ja) * 1995-08-04 2005-03-02 株式会社ニコン 露光方法
JPH11307449A (ja) * 1998-02-20 1999-11-05 Canon Inc 露光装置及びデバイスの製造方法
JP2003264135A (ja) * 2002-03-08 2003-09-19 Canon Inc パターン形成方法、位置検出方法及び位置検出装置
JP4949439B2 (ja) * 2004-12-30 2012-06-06 エーエスエムエル ネザーランズ ビー．ブイ． 基板ハンドラ
JP6601173B2 (ja) 2015-11-12 2019-11-06 ウシオ電機株式会社 露光装置、基板製造システム、露光方法、および基板製造方法
JP2018037465A (ja) 2016-08-29 2018-03-08 ウシオ電機株式会社 半導体パッケージおよびその製造方法
US10923456B2 (en) * 2018-12-20 2021-02-16 Cerebras Systems Inc. Systems and methods for hierarchical exposure of an integrated circuit having multiple interconnected die

Also Published As

Publication number Publication date
WO2023105874A1 (ja) 2023-06-15
KR20240101695A (ko) 2024-07-02
JP2023086551A (ja) 2023-06-22
CN118215890A (zh) 2024-06-18

Similar Documents

Publication Publication Date Title
US11315805B2 (en) Cross-wafer RDLs in constructed wafers
US9806014B2 (en) Interposer with beyond reticle field conductor pads
US9054165B2 (en) Semiconductor devices including a through-substrate conductive member with an exposed end
US20030109079A1 (en) Semiconductor device manufacturing method and semiconductor device
US9684237B2 (en) Circuit board formation using organic substrates
TWI742485B (zh) 半導體裝置製造中的移位控制方法
US9711461B2 (en) Wiring substrate and semiconductor device
JP2012042587A (ja) 直接描画方法および直接描画装置
US11158600B2 (en) Lithography process for semiconductor packaging and structures resulting therefrom
US20080223612A1 (en) Wiring substrate and manufacturing method thereof
US20200203325A1 (en) Method of fabricating semiconductor package and semiconductor package
JP3908610B2 (ja) 多層配線基板の製造方法
US11842935B2 (en) Method for forming a reconstructed package substrate comprising substrates blocks
TW202328824A (zh) 曝光方法及曝光系統
US9349667B2 (en) Method of manufacturing stacked package
Jose et al. Adaptive Patterning and M‐Series for High Density Integration
JP2006013205A (ja) 半導体装置及びその製造方法
US20230238358A1 (en) Stacking of integrated circuit dies
US11894356B2 (en) Chip having multiple functional units and semiconductor structure using the same
TWI830951B (zh) 製作半導體裝置的方法
US11706873B2 (en) Method for manufacturing multilayer wiring substrate
WO2024016384A1 (zh) 半导体结构及其形成方法
US20220157703A1 (en) Package device and manufacturing method thereof
JP2005223074A (ja) 半導体装置およびその製造方法
KR20240140850A (ko) 재배선 라인들 및 스티칭을 통해 이를 형성하는 방법