TW202327260A - 具有可調電流鏡陣列的線路驅動器 - Google Patents

Abstract

線路驅動器包含一第一電阻性元件、一第二電阻性元件、一運算放大器以及一可調電流鏡陣列電路。該第二電阻性元件的一第一端與該第一電阻性元件耦接至一節點，且該第二電阻性元件的一第二端耦接至一輸出端。該運算放大器經由該第一電阻性元件接收一共模電壓，並根據該共模電壓與一輸入訊號產生一第一訊號與一第二訊號。該可調電流鏡陣列電路響應該第一訊號與該第二訊號產生一第一電流至該節點並產生一第二電流至該輸出端，並響應複數個控制位元調整該第二電流與該第一電流之間的比例，以設定該輸出端的一輸出阻抗。

Description

具有可調電流鏡陣列的線路驅動器

本案是關於線路驅動器，尤其是關於利用可調電流鏡陣列來調整輸出阻抗的線路驅動器。

線路驅動器可應用於網路系統中來提高驅動能力。為了能提高所傳輸的資料之品質，線路驅動器的輸出阻抗需匹配於傳輸線的阻抗。在先前技術中，線路驅動器是利用多個開關與多個電阻形成的電阻陣列來調整輸出阻抗。然而，在實際應用中，因製程變異的影響，多個電阻的阻值會出現偏移，進而使得輸出阻抗不準確並降低了阻抗匹配。此外，由於線路驅動器所接收或傳輸的資料訊號具有較大的電壓擺幅，通常需要使用具有較高耐壓的電晶體來實施前述的多個開關，而不符合部分應用（例如為先進製程）的需求或設計限制。

於一些實施態樣中，線路驅動器包含一第一電阻性元件、一第二電阻性元件、一運算放大器以及一可調電流鏡陣列電路。該第二電阻性元件的一第一端與該第一電阻性元件耦接至一節點，且該第二電阻性元件的一第二端耦接至一輸出端。該運算放大器經由該第一電阻性元件接收一共模電壓，並根據該共模電壓與一輸入訊號產生一第一訊號與一第二訊號。該可調電流鏡陣列電路響應該第一訊號與該第二訊號產生一第一電流至該節點並產生一第二電流至該輸出端，並響應複數個控制位元調整該第二電流與該第一電流之間的比例，以設定該輸出端的一輸出阻抗。

有關本案的特徵、實作與功效，茲配合圖式作較佳實施例詳細說明如下。

本文所使用的所有詞彙具有其通常的意涵。上述之詞彙在普遍常用之字典中之定義，在本案的內容中包含任一於此討論的詞彙之使用例子僅為示例，不應限制到本案之範圍與意涵。同樣地，本案亦不僅以於此說明書所示出的各種實施例為限。

關於本文中所使用之『耦接』或『連接』，均可指二或多個元件相互直接作實體或電性接觸，或是相互間接作實體或電性接觸，亦可指二或多個元件相互操作或動作。如本文所用，用語『電路』可為由至少一個電晶體與/或至少一個主被動元件按一定方式連接以處理訊號的裝置。

圖1為根據本案一些實施例繪製的一種線路驅動器100的示意圖。於一些實施例中，線路驅動器100可應用於有線網路的資料收發。於一些實施例中，線路驅動器100可操作為（但不限於）AB類（class AB）的放大器。

線路驅動器100包含電阻性元件R1、電阻性元件R2、運算放大器110以及可調電流鏡陣列電路120。電阻性元件R1的第一端接收共模電壓VCM，電阻性元件R1的第二端與電阻性元件R2的第一端耦接至一節點A（其耦接至運算放大器110的正輸入端），且電阻性元件R2的第二端耦接至輸出端O。於一些實施例中，電阻性元件R1與電阻性元件R2可為晶片上電阻，其可為，但不限於，以電晶體實施的壓控電阻、多晶矽電阻等等。於一些實施例中，電阻性元件R1與電阻性元件R2可為具有固定阻值的電阻，或可為具有可變阻值的可調電阻陣列。

運算放大器110的負輸入端接收輸入訊號VIP。運算放大器110可經由電阻性元件R1的接收共模訊號VCM，並根據共模電壓VCM以及輸入訊號VIP產生訊號VP以及訊號VN。於一些實施例中，訊號VP以及訊號VN可為差動訊號。可調電流鏡陣列電路120響應訊號VP與訊號VN產生電流I1至電阻性元件R2的第一端（即節點A）並產生電流I2至輸出端O，並響應多個控制位元D[0]～D[3]調整電流I2與電流I1之間的比例（後稱比例N），以設定輸出端O的一輸出阻抗。為易於理解，按照實際電晶體的導電型態來分類，可調電流鏡陣列電路120中用於產生電流的電路（例如為圖2的電流鏡電路230）可包含PMOS電流鏡121以及NMOS電流鏡122。PMOS電流鏡121與NMOS電流鏡122堆疊耦接至地，以產生前述的電流I1與電流I2。關於可調電流鏡陣列電路120之一具體實施方式將於後參照圖2與圖3說明，但本案並不以圖2與圖3的例子為限。

藉由電路分析可推算出，輸出端O的輸出阻抗Rout滿足下式： 在上式中，R2代表電阻性元件R2的阻值。藉由調整電流I2與電流I1之間的比例N，可調整輸出端O的輸出阻抗Rout，以匹配於負載阻抗（例如為傳輸線的阻抗）。例如，當比例N越大，輸出阻抗Rout越低；反之，當比例N越小，輸出阻抗Rout越高。於一些相關技術中，僅藉由調整電阻（例如為電阻性元件R2的阻值）的阻值來設定線路驅動器的輸出阻抗。然而，在實際應用上，電阻的阻值容易因為各種變異（例如為，但不限於，製程變異）的影響而出現偏移。相較於上述相關技術，在本案一些實施例中，可調電流鏡陣列電路120可響應多個控制位元D[0]～D[3]來修整（trim）電流I2的電流值以調整比例N，進而精確地調整輸出阻抗Rout。

另外，依據部分應用之協議要求，輸出端O的電壓擺幅須具有較大的範圍（例如為，但不限於，約0.4伏特至2.9伏特）。一般而言，為了支持此範圍電壓，通常會使用具有較高耐壓的電晶體來實施各個電路部分。在一些實施例中，如後圖3所述，線路驅動器100中的各個電路可利用具有耐壓較低的電晶體來實施。例如，如圖1所示，可調電流鏡陣列電路120由供應電壓VDD驅動，且可調電流鏡陣列電路120所包含的多個電晶體（例如為圖3所示的多個電晶體）中每一者的耐壓可低於供應電壓VDD。如此，在一些無法使用具有高耐壓的電晶體的應用中，仍可使用具有較低耐壓的電晶體來實施線路驅動器100。例如，供應電壓VDD為3.3伏特，而可調電流鏡陣列電路120所包含的多個電晶體可由預設操作於1.8伏特下的電晶體實施。上述關於供應電壓VDD與/或耐壓的數值皆為示例，且本案並不以上述數值為限。

圖2為根據本案一些實施例繪製圖1中的可調電流鏡陣列電路120的示意圖。為易於理解，圖2是以功能性對可調電流鏡陣列電路120進行說明與與分類。於此例中，可調電流鏡陣列電路120包含參考電壓產生器210、位準轉換（level shift）電路220以及電流鏡電路230。參考電壓產生器210產生參考電壓VREFP與參考電壓VREFN。於一些實施例中，參考電壓產生器210可由低壓差穩壓器實施，以直接產生參考電壓VREF與參考電壓VREFN。於一些實施例中，參考電壓產生器210可由圖5所示的設置方式實施。

位準轉換電路220轉換多個控制位元D[0]～D[3]的位準以產生多個位元P[0]～P[3]以及多個Pb[0]～Pb[3]，並基於多個控制位元D[0]～D[3]產生多個位元N[0]～N[3]以及多個Nb[0]～Nb[3]。如前所述，可調電流鏡陣列電路120所包含的多個電晶體可由預設為操作於1.8伏特下的電晶體實施，而可調電流鏡陣列電路120是由具有3.3伏特的供應電壓VDD供電。為確保PMOS電流鏡121可正確操作，位準轉換電路220可將用來控制PMOS電流鏡121中的P型電晶體之訊號進行位準轉換。例如，位準轉換電路220可根據多個控制位元D[0]～D[3]依序執行第一級轉換與第二級轉換。在第一級轉換中，多個控制位元D[0]～D[3]之位準由0伏特至1.8伏特調整至0伏特至3.3伏特（即供應電壓VDD的位準）。在第二級轉換中，多個控制位元D[0]～D[3]之位準由0伏特至3.3伏特調整至1.8伏特至3.3伏特。藉由上述操作，多個位元P[0]～P[3]以及多個Pb[0]～Pb[3]中每一者的邏輯值0的位準相當於1.8伏特，且多個位元P[0]～P[3]以及多個Pb[0]～Pb[3]中每一者的邏輯值1的位準相當於3.3伏特。如此，可確保PMOS電流鏡121可正確運作。

藉由後述的保護電路233，NMOS電流鏡122可操作於較低電壓範圍。因此，位準轉換電路220可不對用來控制NMOS電流鏡122之訊號（例如為多個位元N[0]～N[3]以及多個Nb[0]～Nb[3]）進行位準轉換。例如，位準轉換電路220可包含緩衝器電路（未示出），其可用來將多個控制位元D[0]～D[3]輸出為多個位元N[0]～N[3]以及多個Nb[0]～Nb[3]。於一些實施例中，多個位元P[0]～P[3]中之一對應者以及多個Pb[0]～Pb[3]中之一對應者具有相異的邏輯值，且多個位元N[0]～N[3]中之一對應者以及多個Nb[0]～Nb[3]中之一對應者具有相異的邏輯值。例如，當位元P[0]具有邏輯值0時，位元Pb[0]具有邏輯值1；或者，當位元P[1]具有邏輯值1時，位元Pb[1]具有邏輯值0。類似地，當位元N[0]具有邏輯值0時，位元Nb[0]具有邏輯值1；或者，當位元N[1]具有邏輯值1時，位元Nb[1]具有邏輯值0。依此類推，應可理解剩餘的多個位元P[2]～P[3]、多個位元P2b[0]～P2b[3]、多個位元N[2]～N[3]與多個位元Nb[2]～Nb[3]之間的對應關係。

於一些實施例中，位準轉換電路220可由單向（unidirectional）位準轉換器實施。於一些實施例中，位準轉換電路220可由交叉耦合（cross couple）的CMOS位準轉換器實施。上述關於位準轉換電路220的實施方式用於示例，且本案並不以此為限。各種可實施類似操作之位準轉換電路220皆為本案所涵蓋之範圍。

電流鏡電路230包含電流鏡陣列231、電流鏡陣列232以及保護電路233，其中電流鏡陣列231與保護電路233中的P型電晶體（如圖3所示）可對應於圖1的PMOS電流鏡121，且電流鏡陣列232與保護電路233中的N型電晶體（如圖3所示）可對應於圖1的NMOS電流鏡122。電流鏡陣列231經由訊號VP偏壓，並根據多個位元P[0]～P[3]以及多個位元Pb[0]～Pb[3]切換，且電流鏡陣列232經由訊號VN偏壓，並根據多個位元N[0]～N[3]以及多個位元Nb[0]～Nb[3]切換。保護電路233耦接於電流鏡陣列231與電流鏡陣列232之間，並經由參考電壓VREFP與參考電壓VREFN偏壓，以對電流鏡陣列231與電流鏡陣列232提供一電壓保護。電流鏡陣列231、電流鏡陣列232以及保護電路233共同產生前述的電流I1與電流I2。

圖3為根據本案一些實施例繪製圖2中的電流鏡電路230之示意圖。電流鏡陣列231包含多個電晶體P11～P61與多個開關SP0～SP3及SP0b~SP3b，電流鏡陣列233包含多個電晶體N11～N61與多個開關SN0～SN3及SN0b～SN3b，且保護電路233包含多個電晶體P12～P62及N12～N62。多個電晶體P11~P61及P12～P62為P型電晶體，且多個電晶體N11～N61及N12～N62為N型電晶體。

以功能性而言，電流鏡陣列231、電流鏡陣列232與保護電路233可分為電路部分CP1與電路部分CP2。電路部分CP1包含多個電晶體P11、P12、N11與N12，而電路部分CP2包含多個電晶體P21～P61、P22～P62、N21～N61及N22～N62與多個開關SP0～SP3、SP0b～SP3b、SN0～SN3及SN0b～SN3b。

詳細而言，電晶體P11的第一端（例如為源極）接收供應電壓VDD，電晶體P11的第二端（例如為汲極）耦接至電晶體P12的第一端，且電晶體P11的控制端（例如為閘極）接收訊號VP。換言之，電晶體P11可經由訊號VP偏壓。電晶體P12的第二端耦接至節點A，且電晶體P12的控制端接收參考電壓VREFP。電晶體N12的第一端（例如為汲極）耦接至節點A，電晶體N12的第二端（例如為源極）耦接至電晶體N11的第一端，且電晶體N12的控制端（例如為閘極）接收參考電壓VREFN。換言之，電晶體P12可經由參考電壓VREFP偏壓，電晶體N12可經由參考電壓VREFN偏壓，且電晶體P12與電晶體N12耦接至節點A。電晶體N11的第二端耦接至地以接收地電壓GND，且電晶體N12的控制端接收訊號VN。換言之，電晶體N11可經由訊號VN偏壓，並耦接於電晶體N12與地之間。藉由上述設置方式，電路部分CP1可產生電流I1至節點A。

再者，電路部分CP2可分為並聯耦接的第一電流路徑以及多條第二電流路徑。例如，多個電晶體P21、P22、N21與N22形成第一電流路徑，多個電晶體P31、P32、N31與N32以及多個開關SP0、SP0b、SN0與SN0b形成第1條的第二電流路徑，多個電晶體P41、P42、N41、N42以及多個開關SP1、SP1b、SN1與SN1b形成第2條的第二電流路徑，多個電晶體P51、P52、N51、N52以及多個開關SP2、SP2b、SN2與SN2b形成第3條的第二電流路徑，且多個電晶體P61、P62、N61、N62以及多個開關SP3、SP3b、SN3與SN3b形成第4條的第二電流路徑。

第一電流路徑經由訊號VP、參考電壓VREFP、參考電壓VREFN以及訊號VN偏壓，以固定地產生電流I2中的部分電流I2 _b。詳細而言，電晶體P21的第一端接收供應電壓VDD，電晶體P21的第二端耦接至電晶體P22的第一端，且電晶體P21的控制端接收訊號VP。電晶體P22的第二端耦接至輸出端O，且電晶體P22的控制端接收參考電壓VREFP。電晶體N22的第一端耦接至輸出端O，電晶體N22的第二端耦接至電晶體N21的第一端，且電晶體N22的控制端接收參考電壓VREFN。電晶體N21的第二端耦接至地以接收地電壓GND，且電晶體N21的控制端接收訊號VN。藉由上述設置方式，此第一電流路徑可產生部分電流I2 _b。於一些實施例中，多個電晶體P21、P22、N21以及N22的寬長比（aspect ratio）分別為電路部分CP1中的多個電晶體P11、P12、N11以及N12的寬長比之特定倍數（例如為m1倍），使得部分電流I2 _b為m1倍的電流I1。

多條第二電流路徑根據多個位元P[0]～P[3]、Pb[0]～Pb[3]、N[0]～N[3]以及Nb[0]～Nb[3]選擇性地產生電流I2中的多個部分電流I2 ₀、I2 ₁、I2 ₂以及I2 ₃。以第1條的第二電流路徑為例，電晶體P31的第一端接收供應電壓VDD，電晶體P31的第二端耦接至電晶體P32的第一端，且電晶體P31的控制端耦接至開關SP0的一端與開關SP0b的一端。開關SP0的另一端接收訊號VP，且開關SP0根據位元P[0]選擇性地導通以提供訊號VP來偏壓電晶體P31。開關SP0b的另一端接收供應電壓VDD，且開關SP0b根據位元Pb[0]選擇性地導通以提供供應電壓VDD來關斷電晶體P31。當開關SP0導通，開關SP0b為關斷。如此一來，電晶體P31可經由開關SP0接收到訊號VP，並經由訊號VP偏壓。或者，當開關SP0b導通，開關SP0為關斷。如此一來，電晶體P31可經由開關SP0b接收到供應電壓VDD，並據此關斷。電晶體P32的第二端耦接至輸出端O，且電晶體P32的控制端接收參考電壓VREFP。

類似地，電晶體N32的第一端耦接至輸出端O，電晶體N32的第二端耦接至電晶體N31的第一端，且電晶體N32的控制端接收參考電壓VREFN。電晶體N31的第二端耦接至地以接收地電壓GND，且電晶體N31的控制端耦接至開關SN0的一端與開關SN0b的一端。開關SN0的另一端接收訊號VN，且開關SN0根據位元N[0]選擇性地導通以提供訊號VN來偏壓電晶體N31。開關SN0b的另一端接收地電壓GND，且開關SN0b根據位元Nb[0]選擇性地導通以提供地電壓GND來關斷電晶體N31。如此，當開關SN0導通，開關SN0b為關斷。如此一來，電晶體N31可經由開關SN0接收到訊號VN，並經由訊號VN偏壓。或者，當開關SN0b導通，開關SN0為關斷。如此一來，電晶體N31可經由開關SN0b接收到地電壓GND，並據此關斷。

於一些實施例中，在同一條第二電流路徑（例如為第1條的第二電流路徑）中，開關SP0與開關SN0具有相同導通狀態，且開關SP0b與開關SN0b具有相同導通狀態。例如，當開關SP0為導通時，開關SN0亦為導通（此時，開關SP0b與開關SN0b皆為關斷）。於此條件下，第1條第二電流路徑可產生部分電流I2 ₀。或者，當開關SP0為關斷時，開關SN0亦為關斷（此時，開關SP0b與開關SN0b皆為導通）。於此條件下，第1條的第二電流路徑關閉而不產生部分電流I2 ₀。其餘的第二電流路徑的設置方式可參考上述第1條的第二電流路徑的設置方式，於此不再重複贅述。

於一些實施例中，在第1條的第二電流路徑之多個電晶體P31、P32、N31以及N32的寬長比分別為電路部分CP1中的多個電晶體P11、P12、N11以及N12的寬長比的特定倍數（例如為m2倍），使得部分電流I2 ₀為m2倍的電流I1。類似地，在第2條的第二電流路徑之多個電晶體P41、P42、N41以及N42的寬長比分別為電路部分CP1中的多個電晶體P11、P12、N11以及N12的寬長比的特定倍數（例如為m3倍），使得部分電流I2 ₁為m3倍的電流I1。在第3條的第二電流路徑之多個電晶體P51、P52、N51以及N52的寬長比分別為電路部分CP1中的多個電晶體P11、P12、N11以及N12的寬長比的一特定倍數（例如為m4倍），使得部分電流I2 ₂為m4倍的電流I1。在第4條的第二電流路徑之多個電晶體P61、P62、N61以及N62的寬長比分別為電路部分CP1中的多個電晶體P11、P12、N11以及N12的寬長比的一特定倍數（例如為m5倍），使得部分電流I2 ₃為m5倍的電流I1。於一些實施例中，前述的數值m2、數值m3、數值m4與數值m5可為（但不限於）基於二進位編碼而定。例如，數值m1為12，且數值m2、數值m3、數值m4與數值m5依序可為1、2、4與8。如此一來，若所有的第二電流路徑都關閉，電流I2相當於部分電流I2 _b。於此條件下，比例N為12。或者，若所有的第二電流路徑都導通，電流I2相當於多個部分電流I2 _b與I2 ₀～I2 ₃的總和。於此條件下，比例N為27（即12+1+2+4+8）。藉由上述的設置方式，可藉由導通（或關閉）更多的第二電流路徑來修整電流I2，進而調整輸出阻抗Rout。

另外，如圖3所示，保護電路233中的多個電晶體P12～P62經由參考電壓VREFP偏壓而導通，且保護電路233中的多個電晶體N12～N62經由參考電壓VREFN偏壓而導通。這些電晶體可以替電流鏡陣列231與電流鏡陣列232中的多個電晶體承受多餘的電壓差，以確保電流鏡陣列231與電流鏡陣列232中的多個電晶體不會損壞。如此一來，電流鏡電路230中的多個電晶體可由具有較低耐壓的電晶體來實施。

圖4為根據本案一些實施例繪製圖2中的電流鏡電路230之示意圖。不同於圖3，在此例的保護電路233中，多個電晶體P12～P62的第一端（例如為源極）相互耦接，且多個電晶體N12～N62的第二端（例如為源極）相互耦接。上述關於保護電路233的連接方式用於示例，且本案並不此為限。各種可提供電壓保護的相關設置方式皆為本案之保護電路233所涵蓋的範圍。

圖5為根據本案一些實施例繪製圖2中的參考電壓產生器210之示意圖。參考電壓產生器210包含低壓差穩壓器510、比較器520以及比較器530。低壓差穩壓器510產生輸出電壓Vout。比較器520將圖1或圖3中的輸出端O上的電壓（後簡稱為電壓VO）與輸出電壓Vout中具有較高位準的一者輸出為參考電壓VREFP。比較器530將電壓VO與輸出電壓Vout中具有較低位準的一者輸出為參考電壓VREFN。

如前所述，線路驅動器100可應用於有線網路的資料收發。當系統經由輸出端O接收資料訊號時，線路驅動器100可不工作。若輸出端O所接收的資料訊號（相當於電壓VO）的擺幅過大，可能造成保護電路233中的多個電晶體（例如為，但不限於圖3或圖4中的電晶體P62與電晶體N62）誤導通，進而降低所收到的資料之線性度。為避免此問題，可藉由比較器520與比較器530來偵測電壓VO，以動態地產生具有較高位準的參考電壓VREFP與具有較低位準的參考電壓VREFN，藉此確保保護電路233中的多個電晶體不會誤導通。

在一些實施例中，低壓差穩壓器510包含電阻性元件R51、電阻性元件R52、電阻性元件R53、電晶體515以及放大器512。電阻性元件R51可接收供應電壓VDD並輸出電壓V1。電阻性元件R52耦接於電阻性元件R51與地之間。放大器512根據輸出電壓Vout與電壓V1產生電壓V2。電晶體515根據電壓V2產生輸出電壓Vout。電阻性元件R53耦接於電晶體515與地之間。

詳細而言，電阻性元件R51的第一端接收供應電壓VDD，且電阻性元件R51的第二端耦接至電阻性元件R52的第一端並輸出電壓V1至放大器512的負輸入端。電阻性元件R52的第二端耦接至地以接收地電壓GND。電晶體515為P型電晶體。電晶體515的第一端接收供應電壓VDD，電晶體515的第二端耦接至電阻性元件R53的第一端，並用以產生輸出電壓Vout。電阻性元件R53的第二端耦接至地以接收地電壓GND。放大器512的正輸入端耦接至電晶體515的第二端以接收輸出電壓Vout。放大器512可根據電壓V1以及輸出電壓Vout產生電壓V2，並傳輸電壓V2至電晶體515的控制端。如此，電晶體515可依據電壓V2調節流經電阻性元件R53的電流並產生對應的輸出電壓Vout。上述關於低壓差穩壓器510的實施方式用於示例，且本案並不以此為限。各種類型的低壓差穩壓器510皆為本案所涵蓋之範圍。

在一些實施例中，比較器520包含電晶體521以及電晶體522。電晶體521以及電晶體522為交叉耦合的兩個P型電晶體。具體而言，電晶體521的第一端耦接至電晶體522的控制端並接收電壓VO，電晶體522的第一端耦接至電晶體521的控制端並接收輸出電壓Vout，且電晶體521與電晶體522的多個第二端相互耦接以產生參考電壓VREFP。類似地，比較器530包含電晶體531以及電晶體532。電晶體531以及電晶體532為交叉耦合的兩個N型電晶體。具體而言，電晶體531的第一端耦接至電晶體532的控制端並接收電壓VO，電晶體532的第一端耦接至電晶體531的控制端並接收輸出電壓Vout，且電晶體531與電晶體532的多個第二端相互耦接以產生參考電壓VREFN。上述關於比較器520與比較器530的實施方式用於示例，且本案並不以此為限。各種可執行類似操作的比較器520與比較器530皆為本案所涵蓋之範圍。

綜上所述，本案一些實施例中的線路驅動器可利用可調電流鏡陣列電路來調整輸出阻抗。如此，可改善製程變異造成電阻性元件不精確的問題並可精確地修整輸出阻抗。此外，本案一些實施例中的線路驅動器可利用具有較低耐壓的電晶體實施，故可具有較廣泛的應用性。

雖然本案之實施例如上所述，然而該些實施例並非用來限定本案，本技術領域具有通常知識者可依據本案之明示或隱含之內容對本案之技術特徵施以變化，凡此種種變化均可能屬於本案所尋求之專利保護範疇，換言之，本案之專利保護範圍須視本說明書之申請專利範圍所界定者為準。

100:線路驅動器 110:運算放大器 120:可調電流鏡陣列電路 121:PMOS電流鏡 122:NMOS電流鏡 210:參考電壓產生器 220:位準轉換電路 230:電流鏡電路 231,232:電流鏡陣列 233:保護電路 510:低壓差穩壓器 512:放大器 515,521,522,531,532:電晶體 520,530:比較器 A:節點 CP1,CP2:電路部分 D[0]~D[3]:控制位元 GND:地電壓 I1,I2:電流 I2 ₀,I2 ₁,I2 ₂,I2 ₃,I2 _b:部分電流 N11,N12,N21,N22,N31,N32,N41,N42,N51,N52,N61,N62:電晶體 N[0]~N[3],Nb[0]~Nb[3],P[0]~P[3],Pb[0]~Pb[3]:位元 P11,P12,P21,P22,P31,P32,P41,P42,P51,P52,P61,P62:電晶體 O:輸出端 R1,R2,R51,R52,R53:電阻性元件 Rout:輸出阻抗 SN0,SN0b,SN1,SN1b,SN2,SN2b,SN3,SN3b:開關 SP0,SP0b,SP1,SP1b,SP2,SP2b,SP3,SP3b:開關 V1,V2:電壓 VCM:共模電壓 VDD:供應電壓 VIP:輸入訊號 VN,VP:訊號 VO:電壓 VREFN,VREFP:參考電壓 Vout:輸出電壓

［圖1］為根據本案一些實施例繪製的一種線路驅動器之示意圖； ［圖2］為根據本案一些實施例繪製圖1中的可調電流鏡陣列電路之示意圖； ［圖3］為根據本案一些實施例繪製圖2中的電流鏡電路之示意圖； ［圖4］為根據本案一些實施例繪製圖2中的電流鏡電路之示意圖；以及 ［圖5］為根據本案一些實施例繪製圖2中的參考電壓產生之示意圖。

100:線路驅動器

110:運算放大器

120:可調電流鏡陣列電路

121:PMOS電流鏡

122:NMOS電流鏡

A:節點

I1,I2:電流

O:輸出端

R1,R2:電阻性元件

Rout:輸出阻抗

VCM:共模電壓

VDD:供應電壓

VIP:輸入訊號

VN,VP:訊號

Claims (13)

1. 一種線路驅動器，包含： 一第一電阻性元件； 一第二電阻性元件，其中該第二電阻性元件的一第一端與該第一電阻性元件耦接至一節點，且該第二電阻性元件的一第二端耦接至一輸出端； 一運算放大器，經由該第一電阻性元件接收一共模電壓，並根據該共模電壓與一輸入訊號產生一第一訊號與一第二訊號；以及 一可調電流鏡陣列電路，響應該第一訊號與該第二訊號產生一第一電流至該節點並產生一第二電流至該輸出端，並響應複數個控制位元調整該第二電流與該第一電流之間的比例，以設定該輸出端的一輸出阻抗。
2. 如請求項1之線路驅動器，其中該可調電流鏡陣列電路包含： 一參考電壓產生器，產生一第一參考電壓與一第二參考電壓； 一位準轉換電路，轉換該些控制位元的位準以產生複數個第一位元與複數個第二位元，並基於該些控制位元產生複數個第三位元與複數個第四位元， 其中該些第一位元中的一對應者與該些第二位元的一對應者具有相異的邏輯值，且該些第三位元中的一對應者與該些第四位元的一對應者具有相異的邏輯值；以及 一電流鏡電路，經由該第一參考電壓與該第二參考電壓偏壓，並受控於該些第一位元、該些第二位元、該些第三位元與該些第四位元以產生該第一電流與該第二電流。
3. 如請求項2之線路驅動器，其中該電流鏡電路包含： 一第一電流鏡陣列，經由該第一訊號偏壓，並根據該些第一位元以及該些第二位元切換； 一第二電流鏡陣列，經由該第二訊號偏壓，並根據該些第三位元以及該些第四位元切換；以及 一保護電路，耦接於該第一電流鏡陣列以及該第二電流鏡陣列之間，並經由該第一參考電壓與該第二參考電壓偏壓，以提供該第一電流鏡陣列與該第二電流鏡陣列一電壓保護，其中該第一電流鏡陣列、該第二電流鏡陣列與該保護電路共同產生該第一電流與該第二電流。
4. 如請求項3之線路驅動器，其中該第一電流鏡陣列、該第二電流鏡陣列與該保護電路包含用於產生該第一電流的一第一電路部分，且該第一電路部分包含： 一第一P型電晶體，經由該第一訊號偏壓，並接收一供應電壓 一第二P型電晶體，經由該第一參考電壓偏壓； 一第一N型電晶體，經由該第二參考電壓偏壓，並與該第二P型電晶體耦接於該節點；以及 一第二N型電晶體，經由該第二訊號偏壓，並耦接於該第一N型電晶體與地之間。
5. 如請求項4之線路驅動器，其中該第一電流鏡陣列、該第二電流鏡陣列與該保護電路包含用於產生該第二電流的一第二電路部分，且該第二電路部分包含： 一第一電流路徑，經由該第一訊號、該第一參考電壓、該第二參考電壓以及該第二訊號偏壓以固定地產生該第二電流中的一第一部分電流；以及 複數條第二電流路徑，根據該些第一位元、該些第二位元、該些第三位元與該些第四位元選擇性地產生該第二電流中的複數個第二部分電流。
6. 如請求項5之線路驅動器，其中該些條第二電流路徑中之一者包含： 一第三P型電晶體，接收該供應電壓； 一第一開關，根據該些第一位元中之一對應者選擇性地導通，以提供該供應電壓來關斷該第三P型電晶體； 一第二開關，根據該些第二位元中之一對應者選擇性地導通，以提供該第一訊號來偏壓該第三P型電晶體； 一第四P型電晶體，經由該第一參考電壓偏壓，並耦接於該第三P型電晶體與該輸出端之間； 一第三N型電晶體，經由該第二參考電壓偏壓，並耦接至該輸出端； 一第四N型電晶體，耦接於該第三N型電晶體與地之間； 一第三開關，根據該些第三位元中之一對應者選擇性地導通，以提供一地電壓來關斷該第四N型電晶體；以及 一第四開關，根據該些第四位元中之一對應者選擇性地導通，以提供該第二訊號來偏壓該第四N型電晶體。
7. 如請求項6之線路驅動器，其中該第二P型電晶體的源極耦接至與該第四P型電晶體的源極，且該第二N型電晶體的源極耦接至該第三N型電晶體的源極。
8. 如請求項2之線路驅動器，其中該參考電壓產生器包含： 一低壓差穩壓器，產生一輸出電壓； 一第一比較器，將該輸出端上的一電壓以及該輸出電壓中具有較高位準的一者輸出為該第一參考電壓；以及 一第二比較器，將該輸出端上的該電壓以及該輸出電壓中具有較低位準的一者輸出為該第二參考電壓。
9. 如請求項8之線路驅動器，其中該低壓差穩壓器包含： 一第三電阻性元件，接收該供應電壓，並輸出一第一電壓； 一第四電阻性元件，耦接於該第三電阻性元件與地之間； 一放大器，根據該輸出電壓與該第一電壓產生一第二電壓； 一電晶體，根據該第二電壓產生該輸出電壓；以及 一第五電阻性元件，耦接至該電晶體與地之間。
10. 如請求項8之線路驅動器，其中該第一比較器包含： 一第一P型電晶體，其中該第一P型電晶體的第一端接收該輸出端上的該電壓；以及 一第二P型電晶體，其中該第二P型電晶體的第一端耦接至該第一P型電晶體的控制端並接收該輸出電壓，該第二P型電晶體的第二端耦接至該第一P型電晶體的第二端以產生該第一參考電壓，且該第二P型電晶體的控制端耦接至該第一P型電晶體的第一端。
11. 如請求項8之線路驅動器，其中該第二比較器包含： 一第一N型電晶體，其中該第一N型電晶體的第一端接收該輸出端上的該電壓；以及 一第二N型電晶體，其中該第二N型電晶體的第一端耦接至該第一N型電晶體的控制端並接收該輸出電壓，該第二N型電晶體的第二端耦接至該第一N型電晶體的第二端以產生該第二參考電壓，且該第二N型電晶體的控制端耦接至該第一N型電晶體的第一端。
12. 如請求項1之線路驅動器，其中該可調電流鏡陣列電路包含複數個電晶體，該些電晶體經由一供應電壓供電，且該些電晶體中每一者的耐壓低於該供應電壓。
13. 如請求項1之線路驅動器，其中當該第二電流與該第一電流之間的比例越大，該輸出阻抗越低。

Images