TW202326299A - 藉由使用極紫外線遮罩在半導體基底上形成半導體裝置的圖案的方法 - Google Patents

藉由使用極紫外線遮罩在半導體基底上形成半導體裝置的圖案的方法 Download PDF

Info

Publication number
TW202326299A
TW202326299A TW111137839A TW111137839A TW202326299A TW 202326299 A TW202326299 A TW 202326299A TW 111137839 A TW111137839 A TW 111137839A TW 111137839 A TW111137839 A TW 111137839A TW 202326299 A TW202326299 A TW 202326299A
Authority
TW
Taiwan
Prior art keywords
pattern
photoresist
euv
forming
lane
Prior art date
Application number
TW111137839A
Other languages
English (en)
Other versions
TWI850784B (zh
Inventor
金基盛
朴商五
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202326299A publication Critical patent/TW202326299A/zh
Application granted granted Critical
Publication of TWI850784B publication Critical patent/TWI850784B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0275—Photolithographic processes using lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/22—Masks or mask blanks for imaging by radiation of 100nm or shorter wavelength, e.g. X-ray masks, extreme ultraviolet [EUV] masks; Preparation thereof
    • G03F1/24—Reflection masks; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G03F7/70441—Optical proximity correction [OPC]
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H01L21/823475—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

本發明提供一種形成半導體裝置的圖案的方法，包含：製備包含單元區及外部區的半導體基底；將光阻塗覆於半導體基底上；將自EUV遮罩反射的極紫外線（EUV）光輻射至光阻上；在單元區及外部區中形成光阻圖案；以及使用光阻圖案作為蝕刻遮罩來蝕刻半導體基底。EUV遮罩包含：多個主圖案，在EUV遮罩的對應於單元區的第一區帶中；以及第一道及第二道，在EUV遮罩的對應於外部區的第二區帶中，其中第一道及第二道包圍多個主圖案，其中第一道具有線及空間圖案，且第二道具有突出圖案。

Description

藉由使用極紫外線遮罩在半導體基底上形成半導體裝置的圖案的方法
相關申請案的交叉參考
本申請案主張2021年10月5日在韓國智慧財產局（Korean Intellectual Property Office）申請的韓國專利申請案第10-2021-0131964號的優先權，所述申請案的揭露內容以全文引用的方式併入本文中。
本發明概念是關於一種形成半導體裝置的圖案的方法，且更特定言之，是關於一種藉由使用極紫外線（extreme ultraviolet；EUV）遮罩在半導體基底上形成半導體裝置的圖案的方法。
大體而言，包含曝光製程及顯影製程的微影技術用於在半導體基底上形成半導體裝置。最近，在根據按比例縮小半導體裝置的趨勢而在半導體基底上形成精細光阻圖案時，極紫外線（EUV）光可用作曝光設備的光源。大體而言，EUV遮罩用於此EUV曝光設備中以使得進行重疊曝光，且精細光阻圖案由於重疊曝光而形成於半導體基底上。為了形成重疊曝光，已開發用以設計EUV遮罩中的精確遮罩圖案的各種方法。
根據本發明概念的例示性實施例，一種形成半導體裝置的圖案的方法包含：製備半導體基底，半導體基底上設置有單元區及包圍單元區的外部區；將光阻塗覆於半導體基底上；將自EUV遮罩反射的極紫外線（EUV）光輻射至光阻上；藉由使光阻顯影而在單元區及外部區中形成光阻圖案；以及使用光阻圖案作為蝕刻遮罩來蝕刻半導體基底。EUV遮罩包含：多個主圖案，在第一方向上及在實質上垂直於第一方向的第二方向上配置於EUV遮罩的對應於單元區的第一區帶中；以及第一道及第二道，在EUV遮罩的對應於外部區的第二區帶中，其中第一道及第二道包圍多個主圖案，其中第一道在第一方向上延伸且具有線及空間圖案，且第二道在第二方向上延伸且具有突出圖案。
根據本發明概念的例示性實施例，形成半導體裝置的圖案的方法包含：在不同方向上自半導體基底的中心點移動極紫外線（EUV）遮罩，且與自EUV遮罩反射的EUV光重疊及將所述EUV光輻射至半導體基底上的光阻上；以及使光阻顯影以形成具有多個圓圈圖案及閉合正方形壩圖案的光阻圖案，其中圓圈圖案配置呈蜂巢結構形式，且其中閉合正方形壩圖案包圍多個圓圈圖案。EUV遮罩的對應於壩圖案的遮罩圖案包含：第一道，在第一方向上延伸且具有線及空間圖案；以及第二道，在實質上垂直於第一方向的第二方向上延伸且具有突出圖案。
根據本發明概念的例示性實施例，形成半導體裝置的圖案的方法包含：與自EUV遮罩反射的EUV光重疊及將所述EUV光輻射至光阻上，其中EUV遮罩包含多個主圖案、第一道以及第二道，其中多個主圖案配置呈蜂巢形狀形式，其中第一道包圍多個主圖案、在第一方向上延伸且具有多條線，且其中第二道在實質上垂直於第一方向的第二方向上延伸且具有突出圖案。
在下文中，將參考隨附圖式詳細地描述本發明概念的例示性實施例。
圖1A及圖1B為示意性地示出根據本發明概念的例示性實施例的極紫外線（EUV）曝光設備的圖。
同時參考圖1A及圖1B，EUV曝光設備1000可包含EUV光源1100、照明光學系統1200、倍縮光罩支撐件1300、投影光學系統1400以及基底載物台1500。
EUV光源1100可產生且輸出具有高能量密度的EUV光EL。舉例而言，自EUV光源1100發射的EUV光EL可具有約4奈米至124奈米的波長。在本發明概念的例示性實施例中，EUV光EL可具有約4奈米至約20奈米的波長。舉例而言，EUV光EL可具有約13.5奈米的波長。
EUV光源1100可為基於電漿的光源或同步加速器輻射光源。此處，基於電漿的光源是指產生電漿且使用由電漿發射的光的方法的光源。另外，基於電漿的光源包含雷射產生的電漿光源或放電產生的電漿光源。
EUV光源1100可包含雷射光源1110、透射光學系統1120、真空腔室1130、收集器鏡1140、液滴產生器1150以及液滴捕獲器1160。
雷射光源1110可經組態以輸出雷射OL。舉例而言，雷射光源1110可輸出二氧化碳雷射。自雷射光源1110輸出的雷射OL可由包含於透射光學系統1120中的多個反射鏡1121及反射鏡1123反射，以入射於真空腔室1130的窗1131上，且可引入至真空腔室1130中。
雷射OL可穿過的孔隙1141形成於收集器鏡1140的中心中，且雷射OL穿過收集器鏡1140的孔隙1141以引入至真空腔室1130中。
液滴產生器1150可與雷射OL相互作用以產生液滴，使得可產生EUV光EL且將液滴提供至真空腔室1130的內部中。液滴可包含例如錫（Sn）、鋰（Li）及/或氙（Xe）中的至少一者。舉例而言，液滴可包含錫（Sn）、錫化合物（例如，SnBr 4、SnBr 2、SnH）或錫合金（例如，Sn-Ga、Sn-In、Sn-In-Ga）中的至少一者。
液滴捕獲器1160位於液滴產生器1150下方且可經組態以捕獲不與雷射OL反應的液滴。自液滴產生器1150提供的液滴可與引入至真空腔室1130中的雷射OL反應以產生EUV光EL。收集器鏡1140可收集且反射EUV光EL，由此將EUV光EL發射至配置於真空腔室1130外部的照明光學系統1200。
照明光學系統1200可包含多個反射鏡，且可將自EUV光源1100發射的EUV光EL透射至EUV遮罩100。舉例而言，自EUV光源1100發射的EUV光EL可藉由照明光學系統1200中的反射鏡反射，且所反射EUV光EL可入射於配置於倍縮光罩支撐件1300上的EUV遮罩100上。
EUV遮罩100可為具有反射區及非反射（或中間反射）區的反射遮罩。舉例而言，EUV遮罩100可包含反射多層膜或單層膜及吸收圖案。反射多層膜或單層膜可形成於遮罩基底上，所述遮罩基底由具有低熱膨脹係數的材料形成，諸如矽（Si）。吸收圖案可形成於反射膜上，所述反射膜可為多層膜或單層膜。此處，反射多層膜可對應於EUV遮罩100的反射區，且吸收圖案可對應於EUV遮罩100的非反射（或中間反射）區。
EUV遮罩100反射經由照明光學系統1200入射的EUV光EL以入射於投影光學系統1400上。舉例而言，EUV遮罩100基於藉由EUV遮罩100的遮罩基底上的反射多層膜及吸收圖案形成的遮罩圖案而將自照明光學系統1200入射的光結構化為投影光，且使投影光入射於投影光學系統1400上。歸因於EUV遮罩100，可經由至少兩個繞射階來結構化投影光。此投影光可入射至投影光學系統1400，同時保留關於EUV遮罩100的遮罩圖案的資訊，且可穿過投影光學系統1400以在半導體基底200上形成對應於EUV遮罩100的遮罩圖案的影像。稍後描述根據本發明概念的例示性實施例的EUV遮罩100及半導體基底200的細節。
投影光學系統1400可包含多個反射鏡1410及反射鏡1430。在圖1中，投影光學系統1400中繪示了兩個反射鏡1410及反射鏡1430，但此是為了方便描述，且投影光學系統1400可包含更多反射鏡。舉例而言，投影光學系統1400可大體包含4個至8個反射鏡。然而，包含於投影光學系統1400中的反射鏡的數目不限於上述數值。
半導體基底200可配置於基底載物台1500上。基底載物台1500可在X-Y平面上的X軸方向及Y軸方向上移動，且可在垂直於X-Y平面的Z方向上移動。半導體基底200亦可藉由基底載物台1500的移動而在X方向、Y方向以及Z方向上移動。
圖2為示意性地示出根據本發明概念的例示性實施例的EUV遮罩的平面視圖，且圖3繪示示出圖2的放大部分AA的橫截面視圖及平面放大視圖。
同時參考圖2及圖3，EUV遮罩100可包含遮罩基底101上的第一區帶110及包圍第一區帶110的第二區帶120。
遮罩基底101可由具有低熱膨脹係數的材料形成，諸如矽（Si）。另外，遮罩基底101可由（例如）石英、玻璃、塑膠或類似者製成。EUV遮罩100可包含反射多層膜102、反射多層膜103以及反射多層膜104及吸收圖案105。反射多層膜102、反射多層膜103以及反射多層膜104可形成於遮罩基底101上，且吸收圖案105可形成於反射多層膜102、反射多層膜103以及反射多層膜104上。
反射多層膜102、反射多層膜103以及反射多層膜104可由反射EUV光EL的材料形成。反射多層膜102、反射多層膜103以及反射多層膜104可具有例如其中矽膜102及鉬膜103彼此交替堆疊的結構。舉例而言，多個矽膜102及多個鉬膜103可交替地堆疊，且其厚度可變化。另外，不同於矽層102及鉬層103的釕層104可配置於反射多層層102、反射多層層103以及反射多層層104的最上層上。
吸收圖案105可由吸收EUV光EL的材料形成。吸收圖案105可由例如TaN、TaNO、TaBO、TaBN、Lr或類似者形成。在本發明概念的例示性實施例中，吸收圖案105可具有多層結構且可包含氮化鉭硼層106及鐒層107。然而，吸收圖案105的結構不限於此。
EUV光EL以入射角IA朝向EUV遮罩100入射，且以關於垂直於EUV遮罩100的豎軸VA的反射角反射。在本發明概念的例示性實施例中，EUV光EL的入射角IA可在約5°至約7°範圍內，但本發明概念不限於此。
EUV遮罩100可包含第一區帶110及包圍第一區帶110的第二區帶120。具有不同形狀的遮罩圖案MP可形成於第一區帶110及第二區帶120中。
第一區帶110可包含倍縮光罩中心點100C，且可形成用於圖案化單元區的主圖案111。形成於遮罩基底101上的主圖案111可為吸收圖案105的一部分或可組態為吸收圖案105的互補圖案。
在第一區帶中，多個主圖案111可沿著X方向及Y方向配置。舉例而言，多個主圖案111可沿著X方向及Y方向配置呈蜂巢結構形式。稍後描述蜂巢結構的細節。
第二區帶120可包含分別自第一區帶110的兩側在Y方向上延伸以圖案化外部區的第一道120A及第三道120C。舉例而言，第一道120A與第三道120C可彼此相對。另外，第二區帶120可包含在第一區帶110的其他側處垂直於第一道120A及第三道120C在X方向上延伸的第二道120B及第四道120D。舉例而言，第二道120B與第四道120D可彼此相對。舉例而言，第一道120A及第三道120C可與第二道120B及第四道120D相交。
在本發明概念的例示性實施例中，第一道120A及第二道120B可相對於第一區帶110分別具有與第三道120C及第四道120D的鏡像對稱性。在本發明概念的例示性實施例中，第一道120A及第二道120B可分別與第三道120C及第四道120D相同。
第一道120A及第三道120C可具有線圖案121及空間圖案122。此處，舉例而言，線及空間圖案可包含：可包含至少兩個線的線圖案121及可定位於線圖案121之間的空間圖案122。在本發明概念的例示性實施例中，線圖案121可為直線。
第二道120B及第四道120D可為具有第一突出圖案123及第二突出圖案124的線圖案。此處，第一突出圖案123可配置於接近多個主圖案111的方向（例如，-Y方向）上，且第二突出圖案124可配置於遠離多個主圖案111的方向（例如，+Y方向）上以形成凹面部分及凸面部分。
圖4為示出藉由使用根據本發明概念的例示性實施例的EUV遮罩以分步重複方式曝光半導體基底上的遮罩圖案的方法的概念圖。
參考圖4，其繪示EUV遮罩100的遮罩圖案MP藉由重複至少兩個步驟而曝光於半導體基底200上。
在本發明概念的例示性實施例中，自EUV遮罩100反射的EUV光可與形成於半導體基底200上的光阻220重疊，且光阻220可藉由自EUV遮罩100反射的EUV光輻射四次。
舉例而言，噴射1 S1可在-X方向及+Y方向上移位以用約25%總劑量輻射形成於半導體基底200上的光阻220。緊接所述噴射1的噴射2 S2可在+X方向及+Y方向上移位以用約25%總劑量輻射光阻220。
隨後，噴射3 S3可在-X方向及-Y方向上移位以用約25%總劑量輻射光阻220。緊接所述噴射3的噴射4 S4可在+X方向及-Y方向上移位以用約25%總劑量輻射光阻220。
以此方式，當藉由重複步驟4次進行曝光時，即使缺陷DF存在於EUV遮罩100的一部分中，缺陷DF亦可不轉印至半導體基底200。由於EUV遮罩100在進行4個步驟的同時在不同方向上移位，因此可僅將EUV光輻射至半導體基底200的對應於缺陷DF的不同部分一次。因此，由於臨限光量Th（參考圖5）在光阻220的對應於缺陷DF的部分中可不超出，因此缺陷DF可不轉印至光阻220作為最終圖案。
用於EUV曝光設備1000（參見圖1A）中的光阻220在約80℃至150℃的溫度下沈積，且可形成為約200奈米至約600奈米的厚度，但其沈積溫度及形成厚度不限於以上值。
大體而言，化學放大光阻材料可用作用於負型顯影的光阻220。另外，可保留曝光部分（例如，用等於或大於臨限光量的光輻射的部分），且可藉由溶劑移除未曝光部分（例如，未用等於或大於臨限光量的光輻射的部分）。
在本發明概念的例示性實施例中，EUV遮罩100是指用於曝光光阻220以將用於負型顯影的光阻220圖案化成所需遮罩圖案MP的倍縮光罩。然而，本發明概念不限於此，且用於正型顯影的光阻材料可用作光阻220。
圖5為概念地示出當進行重疊曝光時輻射至光阻的光量的概念圖。
參考圖5，寬度大於第二區帶120的預期寬度的光阻圖案220R藉由將超出臨限光量Th的光輻射至第二區帶120外部的鄰近區域而獲得。
在不同於本發明概念的比較例中，由於第二區帶120的設計亦影響第一區帶110，因此可能需要自設計階段重新開始第一區帶110。詳言之，由於用以形成第二區帶120的EUV光過度地擴展，因此必須考慮此效應。
舉例而言，可能需要藉由諸如試誤法或電腦模擬的方法重複地進行設計及驗證用於在半導體基底200上產生單元區的第一區帶110的操作。因此，可能需要長時段及/或額外成本來製造用於產品產生的EUV遮罩。
另外，當使用根據本發明概念的實施例的EUV遮罩的光學鄰近校正（OPC）方法（參見圖9中的S10）時，由於第一區帶110及第二區帶120可單獨地設計，因此第一區帶110可容易地設計且立即應用，且具有所需寬度的光阻圖案220R可藉由僅修改第二區帶120的設計而獲得。
圖6為示出根據本發明概念的例示性實施例的遮罩圖案的一部分及對應於所述遮罩圖案的光阻圖案的一部分的平面圖，且圖7為其中圖6的部分BB經放大以示出主圖案的蜂巢結構的配置的視圖。
同時參考圖6及圖7，繪示將對應於EUV遮罩100的遮罩圖案MP的影像轉印至半導體基底200上的光阻圖案220R的狀態。
遮罩圖案MP可配置於EUV遮罩100上。舉例而言，EUV遮罩100可具有沿著X方向及Y方向配置呈蜂巢結構形式的多個主圖案111。另外，在EUV遮罩100中，第一道120A可具有線圖案121及空間圖案122，且第二道120B可為具有第一突出圖案123及第二突出圖案124的線圖案。
形狀類似於配置於EUV遮罩100上的遮罩圖案MP的形狀的光阻圖案220R可形成於對應半導體基底200上。然而，歸因於EUV曝光製程的特性，遮罩圖案MP可能未形成為與光阻圖案220R實質上相同。
示意性地，類似於多個主圖案111的多個圓圈圖案221可形成於半導體基底200的對應於EUV遮罩100的第一區帶110的單元區CR中。舉例而言，圓圈圖案221可配置於Y方向及X方向上且可以預定間隔配置。另外，在半導體基底200的對應於EUV遮罩100的第二區帶120的外部區OR中，可形成壩圖案的邊緣222A及邊緣222B，所述邊緣類似於第一道120A及第二道120B的邊緣。
如上文所描述，為了防止在四個重疊曝光的製程期間在壩圖案的Y方向上延伸的邊緣222A的寬度變得過度寬於預期寬度的現象，第一道120A可形成為線圖案121及空間圖案122。因而，由於使用根據本發明概念的實施例的EUV遮罩OPC方法（參見圖9中的S10）設計EUV遮罩100的遮罩圖案MP且驗證所述遮罩圖案，因此壩圖案的邊緣222A及邊緣222B可形成為具有預期寬度。
根據本發明概念的例示性實施例的EUV遮罩100的多個主圖案111及半導體基底200的對應於多個主圖案111的多個圓圈圖案221可分別配置呈蜂巢結構形式。此處，為方便描述，僅描述多個主圖案111的蜂巢結構。
蜂巢結構可具有多個主圖案111配置於六邊形頂點H1、頂點H2、頂點H3、頂點H4、頂點H5以及頂點H6及中心點Hc處的結構。如所繪示，多個主圖案111可配置呈以下結構：其中蜂巢結構由其他蜂巢配置或結構部分地重疊，所述蜂巢配置或結構藉由將多個主圖案111配置在X方向及Y方向上而形成。
舉例而言，中心六邊形Hec（藉由實線繪示）的六個頂點H1、頂點H2、頂點H3、頂點H4、頂點H5以及頂點H6中的各者可為鄰近於中心六邊形Hec配置的六個六邊形的各別中心點，且中心六邊形Hec的中心點Hc具有由六個六邊形共用的結構，且多個主圖案111可配置呈六個六邊形形式。
舉例而言，第二頂點H2可變為第二六邊形He2（由短劃虛線繪示）的中心點。此外，第五頂點H5可變為第五六邊形He5（藉由虛線繪示）的中心點，且中心六邊形Hec的中心點Hc可作為第二六邊形He2及第五六邊形He5的六個頂點中的一者彼此共用。
在多個主圖案111的蜂巢結構中，六邊形可為例如正六邊形。另外，共用中心點Hc的所有六個三角形可為等邊三角形。因此，在六邊形內，鄰近頂點可相等地間隔開，或頂點與中心點之間的距離皆可為相等的。
如上文所描述，由於多個主圖案111配置呈蜂巢結構形式，因此當多個主圖案111彼此維持在規則或預定間隔且多個主圖案111實施為半導體基底200上的多個圓圈圖案221時，多個圓圈圖案221可經形成以具有與多個主圖案111實質上相同的結構。
圖8為示出光阻圖案以示出根據本發明概念的例示性實施例的形成半導體裝置的圖案的方法的平面圖。
參考圖8，示出具有閉合正方形壩圖案222的光阻圖案220R。閉合正方形壩圖案222具有沿著X方向及Y方向配置在半導體基底200上的多個圓圈圖案221以及四個邊緣222A、邊緣222B、邊緣222C及邊緣222D。應理解，所製造的光阻圖案220R可不如圖8中所呈現。
單元區CR及包圍單元區CR的外部區OR可設置於半導體基底200中。多個電晶體及多個電容器可形成於單元區CR中。
在單元區CR中，多個圓圈圖案221可以配置呈蜂巢結構形式。在外部區OR中，閉合正方形壩圖案222可包圍多個圓圈圖案221。此處，鄰近於壩圖案222的面朝彼此且在Y方向上延伸的兩個邊緣222A及邊緣222C的多個圓圈圖案221可配置呈直線形式以形成線221A。另外，鄰近於壩圖案222的面朝彼此且在X方向上延伸的兩個邊緣222B及邊緣222D的多個圓圈圖案221可配置呈鋸齒形線形式以形成線221B。舉例而言，鄰近於壩圖案222的兩個邊緣222B及邊緣222D的多個圓圈圖案221可沿著X方向交替地配置。
為了形成多個圓圈圖案221及壩圖案222，可進行使用根據本發明概念的例示性實施例的EUV遮罩100的微影製程（參考圖6）。如上文所描述，形成於EUV遮罩100（參考圖6）上的遮罩圖案MP（參考圖6）可對應於半導體基底200上的多個圓圈圖案221及壩圖案222。
圖9為示意性地示出根據本發明概念的例示性實施例的EUV遮罩的OPC方法的製程的流程圖。
參考圖9，EUV遮罩的OPC方法S10可包含第一操作S110至第六操作S160的製程次序。
在可以其他方式實施某一實施例的情況下，可以與所描述次序不同的次序進行某一製程。舉例而言，連續描述的兩個製程可實質上同步進行，或可在與所描述次序相比時以相反的次序進行。
根據本發明概念的例示性實施例的EUV遮罩的OPC方法S10可包含設計EUV遮罩上的初始遮罩圖案的第一操作S110。另外，OPC方法S10可包含藉由在不同方向上移位EUV遮罩來進行四個重疊曝光的第二操作S120，及在各曝光中獲得空間影像的第三操作S130。OPC方法S10可更包含合併所獲得空間影像的第四操作S140，及將所合併影像應用於光阻圖案的第五操作S150。OPC方法可另外包含獲得最終光阻圖案的影像的第六操作S160。
在根據本發明概念的例示性實施例的EUV遮罩OPC方法S10中，分別在EUV遮罩100的第一區帶110（參考圖2）及第二區帶120（參考圖2）中進行第一操作S110至第六操作S160。換言之，EUV遮罩100的OPC方法S10可包含形成多個主圖案111（參考圖2）的第一OPC方法（與S10實質上相同），及形成第一道120A、第二道120B、第三道120C以及第四道120D的第二OPC方法（與S10實質上相同），且第一OPC方法與第二OPC方法彼此單獨地進行。
已參考上述EUV遮罩100（參考圖4）及半導體基底200（參考圖4）描述第一操作S110至第六操作S160中的各者的技術特徵，因此，此處省略EUV遮罩100及半導體基底200的詳細描述以避免冗餘論述。
圖10為藉由根據本發明概念的例示性實施例的形成半導體裝置的圖案的方法製造的半導體裝置的示意性佈局。
參考圖10，半導體裝置300可包含呈對角線或傾斜線的條形狀的多個主動區ACT。舉例而言，多個主動區ACT可具有帶兩個圓形側的矩形形狀、環形形狀或體育場形狀。
跨主動區ACT在X方向上彼此平行延伸的多個字元線WL可配置於主動區ACT上。字元線WL可以相等間隔配置。正交於字元線WL在Y方向上彼此平行延伸的多個位元線BL可配置於字元線WL上。位元線BL亦可以相等間隔配置。
另外，根據本發明概念的例示性實施例的半導體裝置300可包含形成於主動區ACT上的各種觸點配置，例如，直接觸點DC、內埋觸點BC以及著陸襯墊LP。此處，直接觸點DC可指將主動區ACT連接至位元線BL的觸點，且內埋觸點BC可指將主動區ACT連接至電容器的下部電極的觸點。
另外，歸因於通用配置結構，內埋觸點BC與主動區ACT之間的接觸面積可相對為極小的。因此，可引入導電著陸襯墊LP以增加與電容器的下部電極的接觸面積以及增加與主動區ACT的接觸面積。著陸襯墊LP可配置於主動區ACT與內埋觸點BC之間，或內埋觸點BC與電容器的下部電極之間。
在本實施例的半導體裝置300中，直接觸點DC可配置於主動區ACT的中心部分中，且內埋觸點BC可安置於主動區ACT的兩端處。由於內埋觸點BC配置於主動區ACT的兩端處，因此著陸襯墊LP可鄰接於主動區ACT的兩端配置以與內埋觸點BC部分地重疊。
另外，字元線WL形成於埋入半導體裝置300的半導體基底中的結構中，且可跨主動區ACT配置於直接觸點DC與內埋觸點BC之間。如所繪示，兩個字元線WL可經配置以與一個主動區ACT交叉，且主動區ACT經配置成傾斜形狀以具有相對於字元線WL小於約90°的預定角度。
直接觸點DC可與內埋觸點BC對稱地配置，且因此，直接觸點DC及內埋觸點BC可沿著X軸及Y軸配置於直線上。另外，不同於直接觸點DC，著陸襯墊LP可在字元線WL延伸的X方向上配置呈鋸齒形形式（例如，交替配置）。另外，在字元線WL延伸的X方向上，字元線WL可經配置以與各位元線BL的相同側邊部分重疊。舉例而言，第一線的著陸襯墊LP中的各者可與對應位元線BL的左側重疊，且第二線的著陸襯墊LP中的各者可與對應位元線BL的右側重疊。
根據本實施例的半導體裝置300具有藉由使用EUV遮罩在半導體基底上形成精確形式的精細光阻圖案而增加產率及效率的效應，所述EUV遮罩可經精確設計且在用於形成著陸襯墊LP的開放區的曝光製程期間具有較少缺陷。
圖11A及圖11B為沿著圖10的線I-I'及線II-II'截取的橫截面視圖。
同時參考圖11A及圖11B，示出半導體裝置300的形狀，其中使用光阻圖案220R作為蝕刻遮罩形成連接至內埋觸點380的著陸襯墊LP。
首先，如下簡要地描述形成半導體裝置300的製程。裝置隔離溝槽312形成於半導體基底310中，且裝置隔離層314形成於裝置隔離溝槽312中。主動區316可藉由裝置隔離層314而界定於半導體基底310中。其中形成階梯的字元線溝槽形成於底部表面上，且閘極介電膜322、字元線324以及內埋絕緣膜326依序形成於字元線溝槽中。位元線結構340形成於層間絕緣層圖案330及直接觸點335上。多層間隔件350形成於位元線結構340的兩個側壁上。舉例而言，第一絕緣層370經形成以覆蓋位元線結構340及多層間隔件350的上部表面。另外，第一絕緣層370可形成於內埋絕緣膜326上。形成多個內埋接觸點380以曝光位元線結構340及多層間隔件350的頂部表面。形成覆蓋位元線結構340及多層間隔件350的上部表面的金屬層390。
其後，在於金屬層390上形成光阻圖案220R之後，使用光阻圖案220R作為蝕刻遮罩，蝕刻金屬層390、下伏位元線結構340以及多層間隔件350的一部分以形成分別連接至內埋觸點380的多個著陸襯墊LP。
光阻圖案220R可具有類似於著陸襯墊LP的彼此分離的圓圈形狀。因此，在使用光阻圖案220R作為蝕刻遮罩形成著陸襯墊LP的製程期間，如所繪示，形成用於著陸襯墊的凹槽G_LP。各著陸襯墊LP可藉由著陸襯墊凹槽G_LP彼此分離，且可彼此電絕緣。另外，可經由著陸襯墊凹槽G_LP曝光多層間隔件350的頂部表面。在本發明概念的例示性實施例中，可經由著陸襯墊凹槽G_LP曝光位元線結構340的側表面。
舉例而言，在形成用於著陸襯墊的凹槽G_LP的製程期間，可移除位元線結構340的絕緣罩蓋線的上部部分及形成於絕緣罩蓋線的側壁上的多層間隔件350的上部部分，且因此，可經由著陸襯墊凹槽G_LP曝光絕緣罩蓋線的側表面及多層間隔件350的上部表面。
以此方式，在形成著陸襯墊LP之後，可藉由灰化及剝離製程來移除光阻圖案220R。
雖然本發明概念已參考其實施例來描述，但所屬技術領域中具有通常知識者將理解，可在不脫離本發明概念的精神及範疇的情況下對其進行形式及細節的各種改變。
100:EUV遮罩 100C:倍縮光罩中心點 101:遮罩基底 102:反射多層膜/矽膜 103:反射多層膜/鉬膜 104:反射多層膜/釕層 105:吸收圖案 106:氮化鉭硼層 107:鐒層 110:第一區帶 111:主圖案 120:第二區帶 120A:第一道 120B:第二道 120C:第三道 120D:第四道 121:線圖案 122:空間圖案 123:第一突出圖案 124:第二突出圖案 200:半導體基底 220:光阻 220R:光阻圖案 221:圓圈圖案 221A、221B:線 222:壩圖案 222A、222B、222C、222D:邊緣 300:半導體裝置 310:半導體基底 312:裝置隔離溝槽 314:裝置隔離層 316、ACT:主動區 318:字元線溝槽 322:閘極介電膜 324:字元線 326:內埋絕緣膜 330、332、334:層間絕緣層圖案 335:直接觸點 340:位元線結構 348:絕緣罩蓋線 350:間隔件 370:第一絕緣層 380:內埋觸點 390:金屬層 1000:EUV曝光設備 1100:EUV光源 1110:雷射光源 1120:透射光學系統 1121、1123、1410、1430:反射鏡 1130:真空腔室 1131:窗 1140:收集器鏡 1141:孔隙 1150:液滴產生器 1160:液滴捕獲器 1200:照明光學系統 1300:倍縮光罩支撐件 1400:投影光學系統 1500:基底載物台 AA:放大部分 BB:部分 BC:內埋觸點 BL:位元線 CR:單元區 DC:直接觸點 DF:缺陷 EL:EUV光 G_LP:凹槽 H1、H2、H3、H4、H5、H6:頂點 Hc:中心點 He2:第二六邊形 He5:第五六邊形 Hec:中心六邊形 I-I'、II-II':線 IA:入射角 LP:著陸襯墊 MP:遮罩圖案 OL:雷射 OR:外部區 S1:噴射1 S2:噴射2 S3:噴射3 S4:噴射4 S10:OPC方法 S110:第一操作 S120:第二操作 S130:第三操作 S140:第四操作 S150:第五操作 S160:第六操作 Th:臨限光量 VA:豎軸 WL:字元線 X、Y、Z:方向
本發明概念的以上及其他態樣將藉由參考隨附圖式詳細描述其實施例而變得更顯而易見，在圖式中： 圖1A及圖1B為示意性地示出根據本發明概念的例示性實施例的極紫外線（EUV）曝光設備的示意圖。 圖2為示意性地示出根據本發明概念的例示性實施例的EUV遮罩的平面視圖。 圖3繪示示出圖2的放大部分AA的橫截面視圖及平面放大視圖。 圖4為示出藉由使用根據本發明概念的例示性實施例的EUV遮罩以分步重複方法中曝光半導體基底上的遮罩圖案的方法的概念圖。 圖5為概念地示出在進行重疊曝光時輻射至光阻的光量的概念圖。 圖6為示出根據本發明概念的例示性實施例的遮罩圖案的一部分及與所述遮罩圖案對應的光阻圖案的一部分的平面視圖。 圖7為其中圖6的部分BB經放大以示出主圖案的蜂巢結構的配置的視圖。 圖8為示出光阻圖案以示出根據本發明概念的例示性實施例形成半導體裝置的圖案的方法的平面視圖。 圖9為示意性地示出根據本發明概念的例示性實施例的EUV遮罩的光學鄰近校正（optical proximity correction；OPC）方法的製程的流程圖。 圖10為藉由根據本發明概念的例示性實施例的形成半導體裝置的圖案的方法而製造的半導體裝置的示意性佈局。 圖11A及圖11B為沿著圖10的線I-I'及線II-II'截取的橫截面視圖。
101:遮罩基底
102:反射多層膜/矽膜
103:反射多層膜/鉬膜
104:反射多層膜/釕層
105:吸收圖案
106:氮化鉭硼層
107:鐒層
110:第一區帶
111:主圖案
120:第二區帶
120A:第一道
120B:第二道
121:線圖案
122:空間圖案
123:第一突出圖案
124:第二突出圖案
AA:放大部分
EL:EUV光
IA:入射角
MP:遮罩圖案
VA:豎軸
X、Y、Z:方向

Claims (10)

  1. 一種形成半導體裝置的圖案的方法，所述方法包括： 製備半導體基底，所述半導體基底上設置有單元區及包圍所述單元區的外部區； 將光阻塗覆於所述半導體基底上； 將自EUV遮罩反射的極紫外線（EUV）光輻射至所述光阻上； 藉由使所述光阻顯影而在所述單元區及所述外部區中形成光阻圖案；以及 使用所述光阻圖案作為蝕刻遮罩來蝕刻所述半導體基底， 其中所述EUV遮罩包括： 多個主圖案，在第一方向上及在實質上垂直於所述第一方向的第二方向上配置於所述EUV遮罩的對應於所述單元區的第一區帶中；以及 第一道及第二道，在所述EUV遮罩的對應於所述外部區的第二區帶中，其中所述第一道及所述第二道包圍所述多個主圖案，其中所述第一道在所述第一方向上延伸且具有線及空間圖案，且所述第二道在所述第二方向上延伸且具有突出圖案。
  2. 如請求項1所述的形成半導體裝置的圖案的方法，其中所述多個主圖案配置呈蜂巢結構形式， 其中所述多個主圖案中位於六邊形的頂點處的第一主圖案及所述多個主圖案中位於所述六邊形的中心點處的第二主圖案形成第一六邊形結構， 其中位於所述第一六邊形結構的頂點處的所述第一主圖案變為所述多個主圖案中分別位於第二六邊形結構至第七六邊形結構的中心點處的第二主圖案，其中所述第一六邊形結構至第七六邊形結構彼此不同，且 其中位於所述第二六邊形結構的所述中心點處的所述第二主圖案與所述第三六邊形結構共用作為所述多個主圖案中位於所述第三六邊形結構的頂點處的第一主圖案。
  3. 如請求項1所述的形成半導體裝置的圖案的方法，其中多個圓形光阻圖案形成於所述半導體基底的對應於所述EUV遮罩的所述多個主圖案的所述單元區中。
  4. 如請求項1所述的形成半導體裝置的圖案的方法，其中閉合正方形壩形光阻圖案形成於所述半導體基底的對應於所述EUV遮罩的所述第一道及所述第二道的所述外部區中。
  5. 如請求項4所述的形成半導體裝置的圖案的方法，其中鄰近於所述第一道的所述多個主圖案配置於所述第一方向上。
  6. 如請求項4所述的形成半導體裝置的圖案的方法，其中鄰近於所述第二道的所述多個主圖案以交替配置方式配置於所述第二方向上。
  7. 如請求項1所述的形成半導體裝置的圖案的方法，其中當自所述EUV遮罩反射的所述EUV光與形成於所述半導體基底上的所述光阻重疊且輻射所述光阻N次時，所述EUV光的量超過對應於所述第一道及所述第二道的所述光阻中的臨限光量，其中N為2或大於2的整數。
  8. 如請求項7所述的形成半導體裝置的圖案的方法，其中藉由在不同方向上自所述半導體基底的中心點移位所述EUV遮罩，所述光阻與對應於所述臨限光量的劑量的1/N的EUV光的劑量重疊且輻射N次。
  9. 如請求項1所述的形成半導體裝置的圖案的方法，其中所述第一道的所述線及空間圖案包含至少兩個線圖案。
  10. 如請求項1所述的形成半導體裝置的圖案的方法，其中所述第二道的所述突出圖案包含第一突起及第二突起，其中所述第一突起朝向所述多個主圖案延伸，且所述第二突起遠離所述多個主圖案延伸。
TW111137839A 2021-10-05 2022-10-05 藉由使用極紫外線遮罩在半導體基底上形成半導體裝置的圖案的方法 TWI850784B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0131964 2021-10-05
KR1020210131964A KR20230048946A (ko) 2021-10-05 2021-10-05 반도체 소자의 패턴 형성 방법

Publications (2)

Publication Number Publication Date
TW202326299A true TW202326299A (zh) 2023-07-01
TWI850784B TWI850784B (zh) 2024-08-01

Family

ID=85774642

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111137839A TWI850784B (zh) 2021-10-05 2022-10-05 藉由使用極紫外線遮罩在半導體基底上形成半導體裝置的圖案的方法

Country Status (4)

Country Link
US (1) US20230106148A1 (zh)
KR (1) KR20230048946A (zh)
CN (1) CN115938918A (zh)
TW (1) TWI850784B (zh)

Also Published As

Publication number Publication date
TWI850784B (zh) 2024-08-01
KR20230048946A (ko) 2023-04-12
CN115938918A (zh) 2023-04-07
US20230106148A1 (en) 2023-04-06

Similar Documents

Publication Publication Date Title
US8912103B2 (en) Method of fabricating and correcting nanoimprint lithography templates
US20110091797A1 (en) Superimpose photomask and method of patterning
US11073755B2 (en) Mask with multilayer structure and manufacturing method by using the same
JP2006352134A (ja) Ｅｕｖマスクおよびその製造方法
US8187774B2 (en) Mask for EUV lithography and method for exposure using the same
US8795931B2 (en) Reflection-type photomasks and methods of fabricating the same
US20050031967A1 (en) Photomask, method for fabricating a pattern and method for manufacturing a semiconductor device
TW202215165A (zh) 極紫外（ｅｕｖ）光罩及使用其製造半導體裝置的方法
TWI850784B (zh) 藉由使用極紫外線遮罩在半導體基底上形成半導體裝置的圖案的方法
KR101179269B1 (ko) 극자외선용 블랭크 마스크 및 그 형성방법
KR102433522B1 (ko) Euv 포토 마스크 및 관련 방법
US8906582B2 (en) Blank masks for extreme ultra violet lithography, methods of fabricating the same, and methods of correcting registration errors thereof
US8673521B2 (en) Blank substrates for extreme ultra violet photo masks and methods of fabricating an extreme ultra violet photo mask using the same
US11435660B2 (en) Photomask and method of fabricating a photomask
TWI849337B (zh) 極紫外線光罩
KR20210047593A (ko) 반사형 마스크용 펠리클
TWI768718B (zh) 製造半導體元件的方法
KR20200088543A (ko) 포토 마스크, 이의 제조방법, 및 이를 이용한 반도체 소자의 제조방법
US9335625B2 (en) Blank masks for extreme ultra violet lithography, methods of fabricating the same, and methods of correcting registration errors thereof
KR20240116397A (ko) 고 na euv 노광의 스티칭 영역에서의 브라이트 필드 이미징 도입 방법 및 시스템
TW202434984A (zh) 明場ｅｕｖ光罩及其製造方法
KR20240124664A (ko) 포토마스크의 제작 방법
JP2012094779A (ja) 反射型露光マスク及び半導体装置の製造方法
JP2006210602A (ja) 露光装置、露光方法、および微細パターンを有するデバイスの製造方法
KR20110114296A (ko) 극자외선 마스크 및 그 제조방법