TW202324507A - 空乏型高壓nmos元件與空乏型低壓nmos元件整合製造方法 - Google Patents

空乏型高壓nmos元件與空乏型低壓nmos元件整合製造方法 Download PDF

Info

Publication number
TW202324507A
TW202324507A TW111121084A TW111121084A TW202324507A TW 202324507 A TW202324507 A TW 202324507A TW 111121084 A TW111121084 A TW 111121084A TW 111121084 A TW111121084 A TW 111121084A TW 202324507 A TW202324507 A TW 202324507A
Authority
TW
Taiwan
Prior art keywords
type
voltage
depletion
region
low
Prior art date
Application number
TW111121084A
Other languages
English (en)
Other versions
TWI796237B (zh
Inventor
翁武得
熊志文
楊大勇
Original Assignee
立錡科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 立錡科技股份有限公司 filed Critical 立錡科技股份有限公司
Priority to US17/981,387 priority Critical patent/US20230178438A1/en
Application granted granted Critical
Publication of TWI796237B publication Critical patent/TWI796237B/zh
Publication of TW202324507A publication Critical patent/TW202324507A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823493—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一種空乏型高壓NMOS元件與空乏型低壓NMOS元件整合製造方法，包含：提供基板；形成半導體層於基板上；形成複數絕緣區於半導體層上；形成N型井區於空乏型高壓NMOS元件區中；形成高壓P型井區於半導體層中，其中N型井區與高壓P型井區於通道方向上連接；於N型井區與高壓P型井區形成之後，形成氧化層於半導體層上；於氧化層形成之後，形成低壓P型井區於半導體層中之空乏型低壓NMOS元件區中；形成低壓P型井區；以及形成N型高壓通道區與N型低壓通道區，以使空乏型高壓NMOS元件與空乏型低壓NMOS元件於各自的閘極-源極電壓為零時導通。

Description

空乏型高壓NMOS元件與空乏型低壓NMOS元件整合製造方法
本發明有關於一種空乏型高壓NMOS元件與空乏型低壓NMOS元件整合製造方法，特別是指一種空乏型高壓NMOS元件與空乏型低壓NMOS元件於各自的閘極-源極電壓為零時導通的空乏型高壓NMOS元件與空乏型低壓NMOS元件整合製造方法。
典型的空乏型低壓NMOS元件製造方法中，在形成低壓井區之前，形成犧牲氧化層用以作為形成低壓井區之離子植入製程步驟中，離子植入的阻擋層，以避免半導體層本身直接遭受離子轟擊而產生缺陷。
而犧牲氧化層係以熱氧化(thermal oxide)製程步驟所形成。而熱氧化製程步驟必然伴隨著熱預算(thermal budget)。熱預算的控制對半導體元件的整合製程來說相當重要。因此，隨著半導體元件的尺寸逐漸縮小，熱預算的控制就越加重要。
有鑑於此，本發明提出一種能夠減少熱預算的空乏型高壓NMOS元件與空乏型低壓NMOS元件整合製造方法，以更佳地控制半導體元件中，所摻雜之雜質的輪廓。
就其中一觀點言，本發明提供了一種空乏型高壓NMOS元件與空乏型低壓NMOS元件整合製造方法，包含：提供一基板；形成一半導體層於該基板上；形成複數絕緣區於該半導體層上，以定義一空乏型高壓NMOS元件區與一空乏型低壓NMOS元件區；形成一N型井區於該半導體層中之該空乏型高壓NMOS元件區中，其中，部分該N型井區定義一漂移區，用以作為該空乏型高壓NMOS元件在一導通操作中之一漂移電流通道；形成一高壓P型井區於該空乏型高壓NMOS元件區中之該半導體層中，其中該N型井區與該高壓P型井區於一通道方向上連接；於該N型井區與該高壓P型井區形成之後，形成一氧化層於該半導體層上，該氧化層覆蓋該空乏型高壓NMOS元件區與該空乏型低壓NMOS元件區；於該氧化層形成之後，以一離子植入製程步驟，將雜質以加速離子的形式，穿透該氧化層，植入一定義區中，形成一低壓P型井區於該半導體層中之該空乏型低壓NMOS元件區中；以及以同一離子製程步驟形成一N型高壓通道區與一N型低壓通道區，分別位於該空乏型高壓NMOS元件區與該空乏型低壓NMOS元件區，以使該空乏型高壓NMOS元件與該空乏型低壓NMOS元件於各自的閘極-源極電壓為零時導通。
在一種較佳的實施型態中，該空乏型高壓NMOS元件與空乏型低壓NMOS元件整合製造方法，更包含：以一離子製程步驟形成一高壓N型埋層於該基板上之該空乏型高壓NMOS元件區中； 以與形成形成該N型井區同一離子製程步驟形成一第一N型隔絕區於該半導體層中，該第一N型隔絕區於一垂直方向上連接該高壓N型埋層，且於一通道方向上，該第一N型隔絕區鄰接於該高壓P型井區相對於鄰接該N型井區之另一側；以與形成該高壓P型井區同一離子製程步驟形成一第一P型隔絕區於該空乏型高壓NMOS元件區與該空乏型低壓NMOS元件區之間；以及以與形成該低壓P型井區同一離子製程步驟形成一第二P型隔絕區於該空乏型高壓NMOS元件區與該空乏型低壓NMOS元件區之間；其中該第一P型隔絕區與該第二P型隔絕區於該垂直方向上連接；其中，該高壓N型埋層、該第一N型隔絕區、該第一P型隔絕區與該第二P型隔絕區形成一高壓隔絕區，以於該半導體層中，電性隔絕該空乏型高壓NMOS元件區與該空乏型低壓NMOS元件區。
在一種較佳的實施型態中，該空乏型高壓NMOS元件與空乏型低壓NMOS元件整合製造方法，更包含：於該低壓P型井區形成後，以微影與蝕刻製程步驟，蝕刻該氧化層，以形成一降低表面電場氧化區於該空乏型高壓NMOS元件區中；於該降低表面電場氧化區形成後，形成一閘極氧化層於該半導體層上並連接該半導體層，該閘極氧化層覆蓋該空乏型高壓NMOS元件區與該空乏型低壓NMOS元件區；形成一多晶矽層於該閘極氧化層上並連接該閘極氧化層；以及以微影與蝕刻製程步驟，蝕刻該多晶矽層，以形成一高壓閘極於該空乏型高壓NMOS元件區中與一低壓閘極於該空乏型低壓NMOS元件區。
在一種較佳的實施型態中，該空乏型高壓NMOS元件與空乏型低壓NMOS元件整合製造方法，更包含：以形成該高壓N型埋層之同一離子製程步驟，形成一低壓N型埋層於該基板上之該空乏型低壓NMOS元件區中； 以及以與形成形成該N型井區同一離子製程步驟形成一第二N型隔絕區與一第三N型隔絕區於該半導體層中，該第二N型隔絕區與該第三N型隔絕區於該垂直方向上皆連接該低壓N型埋層，且於該通道方向上，該第二N型隔絕區與該第三N型隔絕區分別鄰接於該低壓P型井區之兩側；其中，該低壓N型埋層、該第二N型隔絕區與該第三N型隔絕區形成一低壓隔絕區，以於該半導體層中，電性隔絕該空乏型低壓NMOS元件區與該空乏型高壓NMOS元件區。
在一種較佳的實施型態中，該空乏型高壓NMOS元件與空乏型低壓NMOS元件整合製造方法，更包含：形成一高壓源極與一高壓汲極於該半導體層中，且該高壓源極與該高壓汲極分別位於該高壓閘極之外部下方之該高壓P型井區中與遠離該高壓P型井區側之該N型井區中，且於該通道方向上，該漂移區位於該高壓汲極與該高壓P型井區之間的該N型井區中，其中該高壓源極與該高壓汲極具有N型導電型。
在一種較佳的實施型態中，該空乏型高壓NMOS元件與空乏型低壓NMOS元件整合製造方法，更包含：以形成該高壓源極與該高壓汲極同一離子植入製程步驟，形成一低壓源極與一低壓汲極於該半導體層中之該空乏型低壓NMOS元件區中，且該低壓源極與該低壓汲極分別位於該低壓閘極不同側之外部下方之該低壓P型井區中。
在一種較佳的實施型態中，該空乏型高壓NMOS元件與空乏型低壓NMOS元件整合製造方法，更包含：以同一離子植入製程步驟，形成一高壓P型接觸區於該高壓P型井區中與一低壓P型接觸區於該低壓P型井區中，以分別作為該高壓P型井區與該低壓P型井區之電性接點。
在前述的實施型態中，其中該半導體層係一P型半導體磊晶層，且具有體積電阻率45 Ohm-cm。
在一種較佳的實施型態中，該降低表面電場氧化區之厚度介於400Å與450 Å之間。
在一種較佳的實施型態中，該閘極氧化層之厚度介於80Å與100 Å之間。
在一種較佳的實施型態中，該空乏型高壓NMOS元件區之一空乏型高壓NMOS元件的閘極驅動電壓為3.3V。
在一種較佳的實施型態中，其中該低壓閘極之最小長度為0.18微米；且該空乏型低壓NMOS元件之最小特徵尺寸為0.18微米。
底下藉由具體實施例詳加說明，當更容易瞭解本發明之目的、技術內容、特點及其所達成之功效。
有關本發明之前述及其他技術內容、特點與功效，在以下配合參考圖式之較佳實施例的詳細說明中，將可清楚的呈現。本發明中的圖式均屬示意，主要意在表示製程步驟以及各層之間之上下次序關係，至於形狀、厚度與寬度則並未依照比例繪製。
請參考圖1A-1H，其顯示本發明的第一個實施例。圖1A-1H顯示根據本發明之空乏型高壓NMOS元件與空乏型低壓NMOS元件整合製造方法之剖視示意圖。
如圖1A所示，首先提供基板11。基板11例如但不限於為P型或N型的半導體基板。基板11上可形成空乏型高壓NMOS元件與空乏型低壓NMOS元件。
接著，請參閱圖1B，形成半導體層11’於基板11上，半導體層11’於垂直方向(如圖1B中之實線箭號方向所示意，下同)上，具有相對之上表面11a與下表面11b。此時複數絕緣區12尚未形成，上表面11a也就尚未完全定義出來。複數絕緣區12形成後，上表面11a如圖1B中粗折線所示意。半導體層11’例如以磊晶的步驟，形成於基板11上，或是以基板11的部分，作為半導體層11’。形成半導體層11’的方式，為本領域中具有通常知識者所熟知，在此不予贅述。
在一種較佳的實施型態中，半導體層11’係P型半導體磊晶層，且半導體層11’具有體積電阻率45 Ohm-cm。
接著，請參閱圖1C，形成複數絕緣區12於半導體層11’上，以定義空乏型高壓NMOS元件區HV與空乏型低壓NMOS元件區LV。絕緣區12例如但不限於如圖所示之淺溝槽絕緣(shallow trench isolation, STI)結構，亦可為區域氧化(local oxidation of silicon, LOCOS)結構。請繼續參閱圖1C，於複數絕緣區12形成後，於半導體層11’之上表面11a上，形成犧牲氧化層14a，以作為形成N型井區14與高壓P型井區15之離子植入製程步驟中，離子植入的阻擋層，以避免半導體層11’本身直接遭受離子轟擊而產生缺陷。
接著，請參閱圖1D，例如但不限於利用至少一個離子植入製程步驟， 將具有N型導電型之雜質摻雜至半導體層11’中，以形成N型井區14。N型井區14形成於半導體層11’中之空乏型高壓NMOS元件區HV中，N型井區14具有N型導電型，且於垂直方向上，N型井區14位於上表面11a下並連接於上表面11a。其中，部分N型井區14定義漂移區，用以作為空乏型高壓NMOS元件區HV中的空乏型高壓NMOS元件在導通操作中之漂移電流通道。
請繼續參閱圖1D，例如但不限於利用至少一個離子植入製程步驟， 將具有P型導電型之雜質摻雜至半導體層11’中，以形成高壓P型井區15。高壓P型井區15形成於半導體層11’中，高壓P型井區15具有P型導電型，且於垂直方向上，高壓P型井區15位於上表面11a下並連接於上表面11a。其中N型井區14與高壓P型井區15於通道方向(如圖1D中之虛線箭號方向所示意，下同)上連接。
接著，請參閱圖1E，於N型井區14與高壓P型井區15形成之後，形成氧化層18於半導體層11’上，氧化層18覆蓋所有空乏型高壓NMOS元件區HV與空乏型低壓NMOS元件區LV。形成氧化層18的方式，例如但不限於以化學氣相沉積(chemical vapor deposition, CVD)製程步驟，形成氧化層18。
在一種較佳的實施型態中，氧化層18之厚度介於400Å與450 Å之間。
接著，請參閱圖1F，於氧化層18形成之後，例如但不限於利用由微影製程步驟形成光阻層16a為遮罩， 將N型導電型雜質摻雜至半導體層11’中之空乏型低壓NMOS元件區LV中，以形成低壓P型井區16。其中，本實施利用例如但不限於離子植入製程步驟，將N型導電型雜質，以加速離子的形式(如圖1F中虛線箭號所示意)，穿透氧化層18，植入半導體層11’中的低壓P型井區16之定義區中，以形成低壓P型井區16。
接著，請參閱圖1G，於低壓P型井區16形成之後，例如但不限於利用由微影製程步驟形成光阻層21為遮罩， 將N型導電型雜質摻雜至半導體層11’中之空乏型高壓NMOS元件區HV與空乏型低壓NMOS元件區LV中，以形成N型高壓通道區21a與N型低壓通道區21b。其中，本實施利用同一離子製程步驟將N型導電型雜質，以加速離子的形式(如圖1G中虛線箭號所示意)，穿透氧化層18，植入半導體層11’中的N型高壓通道區21a與N型低壓通道區21b之定義區中，以形成N型高壓通道區21a與N型低壓通道區21b，分別位於空乏型高壓NMOS元件區HV與空乏型低壓NMOS元件區LV，以使空乏型高壓NMOS元件HV1與空乏型低壓NMOS元件LV1於各自的閘極-源極電壓為零時導通。
接著，請參閱圖1H，形成降低表面電場(reduced surface field, RESURF) 氧化區18a、高壓閘極20a、高壓源極22與高壓汲極23，以於空乏型高壓NMOS元件區HV中形成空乏型高壓NMOS元件HV1。也就是說，空乏型高壓NMOS元件HV1包含：N型井區14、高壓P型井區15、降低表面電場氧化區18a、高壓閘極20a、高壓源極22與高壓汲極23。
其中，一種較佳的實施例中，降低表面電場氧化區18a係由蝕刻氧化層18而形成。降低表面電場氧化區18a形成於空乏型高壓NMOS元件區HV中的上表面11a上並連接上表面11a。降低表面電場氧化區18a用以於空乏型高壓NMOS元件HV1不導通操作時，降低表面電場，以提高崩潰防護電壓。
請繼續參閱圖1H，形成低壓閘極20b、低壓源極26與低壓汲極27於空乏型低壓NMOS元件區LV中，以於空乏型低壓NMOS元件區LV中形成空乏型低壓NMOS元件LV1。也就是說，空乏型低壓NMOS元件LV1包含：低壓P型井區16、低壓閘極20b、低壓源極26與低壓汲極27。
其中，部分低壓P型井區16用以作為空乏型低壓NMOS元件區LV之反轉區，以提供空乏型低壓NMOS元件LV1之反轉電流通道。在本實施例中，低壓P型井區16具有P型導電型，低壓源極26與低壓汲極27皆具有N型導電型。
在一種實施例中，低壓閘極20b可以利用與高壓閘極20a同一製程步驟所形成；低壓源極26與低壓汲極27可以利用與高壓源極22與高壓汲極23同一製程步驟所形成。
在一種較佳的實施例中，空乏型高壓NMOS元件區HV之空乏型高壓NMOS元件HV1的閘極驅動電壓為3.3V。
需說明的是，所謂反轉區係指元件在導通操作中因施加於閘極的電壓，而使閘極的下方形成反轉層(inversion layer)以使導通電流通過的區域，此為本領域具有通常知識所熟知，在此不予贅述，本發明其他實施例以此類推。
需說明的是，所謂漂移電流通道係指空乏型高壓NMOS元件HV1在導通操作中使導通電流以漂移的方式通過的區域，此為本領域具有通常知識所熟知，在此不予贅述。
需說明的是，上表面11a並非指一完全平坦的平面，而是指半導體層11’的一個表面。在本實施例中，例如絕緣區12與半導體層11’接觸的部分上表面11a，就具有下陷的部分。
需說明的是，在一種較佳的實施例中，閘極包括與上表面連接的介電層、具有導電性的導電層、以及具有電絕緣特性之間隔層。導電層用以作為閘極之電性接點，形成所有介電層上並連接於介電層。間隔層形成於導電層外之兩側以作為閘極之兩側之電性絕緣層。
此外，需說明的是，所謂的空乏型高壓NMOS元件，係指於正常操作時，施加於汲極的電壓高於一特定之電壓，例如5V，且高壓P型井區15與高壓汲極23間之通道方向距離(漂移區長度)根據正常操作時所承受的操作電壓而調整，因而可操作於前述較高之特定電壓。此皆為本領域中具有通常知識者所熟知，在此不予贅述。
相對的，所謂的空乏型低壓NMOS元件，係指於正常操作時，施加於汲極的電壓不高於一特定之電壓，例如5V，此為本領域中具有通常知識者所熟知，在此不予贅述。
請參考圖2A-2N，其顯示本發明的第二個實施例。圖2A-2N顯示根據本發明之空乏型高壓NMOS元件與空乏型低壓NMOS元件整合製造方法之剖視示意圖。
如圖2A所示，首先提供基板51。基板51例如但不限於為P型或N型的半導體基板。基板51上可形成空乏型高壓NMOS元件與空乏型低壓NMOS元件。
請繼續參閱圖2A，以同一離子製程步驟，形成高壓N型埋層51c於基板51上之空乏型高壓NMOS元件區HV中，與低壓N型埋層51d於基板51上之空乏型低壓NMOS元件區LV中。其中高壓N型埋層51c與低壓N型埋層51d具有N型導電型。形成高壓N型埋層51c與低壓N型埋層51d的方法，例如但不限於可以離子植入製程步驟，將N型導電型雜質，以加速離子的形式，植入基板51中，以形成高壓N型埋層51c與低壓N型埋層51d。舉例而言，當半導體層51’為一磊晶層，可於尚未形成磊晶層前，將N型導電型雜質，以加速離子的形式，植入基板51中，再以磊晶製程步驟形成磊晶層，作為半導體層51’(參閱圖2B)，再經過熱製程，部分第一導電型雜質將會擴散至半導體層51’中，而形成高壓N型埋層51c與低壓N型埋層51d。
接著，請參閱圖2B，形成半導體層51’於基板51上，半導體層51’於垂直方向(如圖2B中之實線箭號方向所示意，下同)上，具有相對之上表面51a與下表面51b。此時複數絕緣區52尚未形成，上表面51a也就尚未完全定義出來。複數絕緣區52形成後，上表面51a如圖2B中粗折線所示意。半導體層51’例如以磊晶的步驟，形成於基板51上，或是以基板51的部分，作為半導體層51’。形成半導體層51’的方式，為本領域中具有通常知識者所熟知，在此不予贅述。
在一種較佳的實施型態中，半導體層51’係P型半導體磊晶層，且半導體層51’具有體積電阻率45 Ohm-cm。
接著，請參閱圖2C，形成複數絕緣區52於半導體層51’上，以定義空乏型高壓NMOS元件區HV與空乏型低壓NMOS元件區LV。絕緣區52例如但不限於如圖所示之淺溝槽絕緣(shallow trench isolation, STI)結構，亦可為區域氧化(local oxidation of silicon, LOCOS)結構。請繼續參閱圖2C，於複數絕緣區52形成後，於半導體層51’之上表面51a上，形成犧牲氧化層53'，以作為形成N型井區53與高壓P型井區54之離子植入製程步驟中，離子植入的阻擋層，以避免半導體層51’本身直接遭受離子轟擊而產生缺陷。
接著，請參閱圖2D，例如但不限於利用至少一個離子植入製程步驟， 將具有N型導電型之雜質摻雜至空乏型高壓NMOS元件區HV中之半導體層51’中，以形成N型井區53。其中，N型井區53具有N型導電型，且於垂直方向(如圖2D中之實線箭號方向所示意，下同)上，N型井區53連接上表面51a與高壓N型埋層51c。其中，部分N型井區53定義漂移區，用以作為空乏型高壓NMOS元件HV1在導通操作中之漂移電流通道。
請繼續參閱圖2D，在一種實施例中，以與形成該N型井區53同一離子製程步驟，形成第一N型隔絕區53a於半導體層51’中，第一N型隔絕區53a於垂直方向上連接高壓N型埋層51c，且於通道方向上，第一N型隔絕區53a鄰接於高壓P型井區54(參閱圖2E)相對於鄰接N型井區53之另一側。
請繼續參閱圖2D，在一種實施例中，以與形成N型井區53同一離子製程步驟，形成第二N型隔絕區53b與第三N型隔絕區53c於半導體層51’中。其中，第二N型隔絕區53b與第三N型隔絕區53c於垂直方向上皆連接低壓N型埋層51d，且於通道方向上，第二N型隔絕區53b與第三N型隔絕區53c分別鄰接於低壓P型井區56之兩側(參閱圖2G)。
接著，請參閱圖2E，例如但不限於利用至少一個離子植入製程步驟， 將具有P型導電型之雜質摻雜至半導體層51’中，以形成高壓P型井區54。高壓P型井區54形成於半導體層51’中之空乏型高壓NMOS元件區HV中，高壓P型井區54具有P型導電型，且於垂直方向上，高壓P型井區54位於上表面51a下並連接上表面51a與高壓N型埋層51c。其中，在空乏型高壓NMOS元件區H中，N型井區53與高壓P型井區54於通道方向上連接。
請繼續參閱圖2E，例如但不限於利用與形成高壓P型井區54同一離子製程步驟，形成第一P型隔絕區54a於空乏型高壓NMOS元件區HV中與空乏型低壓NMOS元件區LV之間。在一種實施例中，可進一步利用與形成高壓P型井區54同一離子製程步驟，形成第一P型隔絕區54b與第一P型隔絕區54c，在鏡像排列方式安排空乏型高壓NMOS元件區HV中與空乏型低壓NMOS元件區LV，第一P型隔絕區54b與第一P型隔絕區54c皆位於空乏型高壓NMOS元件區HV中與空乏型低壓NMOS元件區LV之間。
接著，請參閱圖2F，於N型井區53與高壓P型井區54形成之後，形成氧化層55於半導體層51’上，氧化層55覆蓋所有空乏型高壓NMOS元件區HV與空乏型低壓NMOS元件區LV。形成氧化層55的方式，例如但不限於以化學氣相沉積(chemical vapor deposition, CVD)製程步驟，形成氧化層55。
在一種較佳的實施型態中，氧化層55之厚度介於400Å與450 Å之間。
接著，請參閱圖2G，於氧化層55形成之後，例如但不限於利用由微影製程步驟形成光阻層(未示出)為遮罩， 將P型導電型雜質摻雜至半導體層51’中之空乏型低壓NMOS元件區LV中，以形成低壓P型井區56。其中，本實施利用例如但不限於離子植入製程步驟，將P型導電型雜質，以加速離子的形式，穿透氧化層55，植入半導體層51’中的低壓P型井區56之定義區中，以形成低壓P型井區56。
請繼續參閱圖2G，利用與形成該低壓P型井區56同一離子製程步驟形成第二P型隔絕區56a於空乏型高壓NMOS元件區HV與空乏型低壓NMOS元件區LV之間。在一種實施例中，可進一步利用與形成低壓P型井區56同一離子製程步驟，形成第二P型隔絕區56b與第二P型隔絕區56c，在鏡像排列方式安排空乏型高壓NMOS元件區HV中與空乏型低壓NMOS元件區LV，第二P型隔絕區56b與第二P型隔絕區56c皆位於空乏型高壓NMOS元件區HV中與空乏型低壓NMOS元件區LV之間。
接著，請參閱圖2H，於氧化層55形成之後，例如但不限於利用由微影製程步驟形成光阻層(未示出)為遮罩， 以同一離子製程步驟，將N型導電型雜質摻雜至空乏型高壓NMOS元件區HV與空乏型低壓NMOS元件區LV中之半導體層51’中，以形成N型高壓通道區57a與N型低壓通道區57b，分別位於該空乏型高壓NMOS元件區中高壓閘極58a正下方連接上表面51a與該空乏型低壓NMOS元件區中低壓閘極58b正下方連接上表面51a，以使空乏型高壓NMOS元件HV1與空乏型低壓NMOS元件LV1於各自的閘極-源極電壓為零時導通。其中，本實施利用例如但不限於離子植入製程步驟，將N型導電型雜質，以加速離子的形式，穿透氧化層55，植入半導體層51’中，以形成N型高壓通道區57a與N型低壓通道區57b。
在本實施例中，第一P型隔絕區54a與第二P型隔絕區56a於垂直方向上連接。在本實施例中，高壓N型埋層51c、第一N型隔絕區53a、第一P型隔絕區54a與第二P型隔絕區56a形成高壓隔絕區，以於半導體層51’中，電性隔絕空乏型高壓NMOS元件區HV與空乏型低壓NMOS元件區LV。低壓N型埋層51d、第二N型隔絕區53b與第三N型隔絕區53c形成低壓隔絕區，以於該半導體層中，電性隔絕空乏型低壓NMOS元件區LV與空乏型高壓NMOS元件區HV。
接著，請參閱圖2I，於低壓P型井區56、N型高壓通道區57a與N型低壓通道區57b形成後，以微影製程步驟與蝕刻製程步驟，蝕刻氧化層55，以形成降低表面電場氧化區55a於空乏型高壓NMOS元件區HV中。在一種較佳的實施例中，降低表面電場氧化區55a係由蝕刻氧化層55而形成。降低表面電場氧化區55a形成於空乏型高壓NMOS元件區HV中的上表面51a上並連接上表面51a。降低表面電場氧化區58a用以於空乏型高壓NMOS元件HV1不導通操作時，降低表面電場，以提高崩潰防護電壓。
接著，請參閱圖2J，於降低表面電場氧化區55a形成後，形成閘極氧化層gox於半導體層51’上並連接半導體層51’，閘極氧化層gox覆蓋空乏型高壓NMOS元件區HV與空乏型低壓NMOS元件區LV。在一種較佳實施例中，閘極氧化層gox之厚度介於80Å與100 Å之間。
接著，請繼續參閱圖2K，形成多晶矽層58於閘極氧化層gox上並連接閘極氧化層gox。多晶矽層58例如但不限於由沉積製程步驟所形成。
接著，請參閱圖2L，例如以微影製程步驟與蝕刻製程步驟，蝕刻多晶矽層60，以形成高壓閘極58a於空乏型高壓NMOS元件區HV中與低壓閘極58b於空乏型低壓NMOS元件區LV中。
接著，請參閱圖2M，例如以同 一離子植入製程步驟形成高壓源極59a與高壓汲極59b於半導體層51’中，且高壓源極59a與高壓汲極59b分別位於高壓閘極58a之外部下方之高壓P型井區54中與遠離高壓P型井區54側之N型井區53中，且於通道方向上，漂移區位於高壓汲極59b與高壓P型井區54之間的N型井區53中，其中高壓源極59a與高壓汲極59b具有N型導電型。
請繼續參閱圖2M，以形成高壓源極59a與高壓汲極59b同一離子植入製程步驟，形成低壓源極59c與低壓汲極59d於半導體層51’中之空乏型低壓NMOS元件區LV中，且低壓源極59c與第一低壓汲極59d分別位於低壓閘極58b不同側之外部下方之低壓P型井區56中。
接著，請參閱圖2N，以同一離子植入製程步驟，形成高壓P型接觸區60a於高壓P型井區54中與低壓P型接觸區60b於低壓P型井區56中，以分別作為高壓P型井區54與低壓P型井區56之電性接點。
在一種較佳的實施例中，空乏型高壓NMOS元件區HV之空乏型高壓NMOS元件HV1的閘極驅動電壓為3.3V。
在一種較佳的實施例中，低壓閘極58b之長度大於或等於0.18微米；且空乏型低壓NMOS元件LV1之最小特徵尺寸(feature size)為0.18微米。
以上已針對較佳實施例來說明本發明，唯以上所述者，僅係為使熟悉本技術者易於了解本發明的內容而已，並非用來限定本發明之權利範圍。在本發明之相同精神下，熟悉本技術者可以思及各種等效變化。例如，在不影響元件主要的特性下，可加入其他製程步驟或結構，如輕摻雜汲極區(lightly doped drain, LDD)等；又如，微影技術並不限於光罩技術，亦可包含電子束微影技術。凡此種種，皆可根據本發明的教示類推而得。此外，所說明之各個實施例，並不限於單獨應用，亦可以組合應用，例如但不限於將兩實施例併用。因此，本發明的範圍應涵蓋上述及其他所有等效變化。此外，本發明的任一實施型態不必須達成所有的目的或優點，因此，請求專利範圍任一項也不應以此為限。
11, 51:基板 11’, 51’:半導體層 11a, 51a:上表面 11b, 51b:下表面 12, 52:絕緣區 14, 53 N型井區 14a, 53’:犧牲氧化層 15, 54:高壓P型井區 16, 56:低壓P型井區 16a:光阻層 18, 55:氧化層 18a, 58a:降低表面電場氧化區 20a, 58a:高壓閘極 20b, 58b:低壓閘極 22, 59a:高壓源極 23, 59b:高壓汲極 26, 59c:低壓源極 27, 59d:低壓汲極 51c:高壓N型埋層 51d:低壓N型埋層 53a:第一N型隔絕區 53b:第二N型隔絕區 53c:第三N型隔絕區 54a, 54b, 54c:第一P型隔絕區 56a, 56b, 56c:第二P型隔絕區 57a:N型高壓通道區 57b:N型低壓通道區 58:多晶矽層 60a:高壓P型接觸區 60b:低壓P型接觸區 gox:閘極氧化層 HV:空乏型高壓NMOS元件區 HV1:空乏型高壓NMOS元件 LV:空乏型低壓NMOS元件區 LV1:空乏型低壓NMOS元件
圖1A-1H顯示本發明的第一個實施例。 圖2A-2N顯示本發明的第二個實施例。
11:基板
11’:半導體層
11a:上表面
11b:下表面
12:絕緣區
14:N型井區
15:高壓P型井區
16:低壓P型井區
18a:降低表面電場氧化區
20a:高壓閘極
20b:低壓閘極
21a:N型高壓通道區
21b:N型低壓通道區
22:高壓源極
23:高壓汲極
26:低壓源極
27:低壓汲極
HV:空乏型高壓NMOS元件區
HV1:空乏型高壓NMOS元件
LV:空乏型低壓NMOS元件區
LV1:空乏型低壓NMOS元件

Claims (12)

  1. 一種空乏型高壓NMOS元件與空乏型低壓NMOS元件整合製造方法，包含： 提供一基板； 形成一半導體層於該基板上； 形成複數絕緣區於該半導體層上，以定義一空乏型高壓NMOS元件區與一空乏型低壓NMOS元件區； 形成一N型井區於該半導體層中之該空乏型高壓NMOS元件區中，其中，部分該N型井區定義一漂移區，用以作為該空乏型高壓NMOS元件在一導通操作中之一漂移電流通道； 形成一高壓P型井區於該空乏型高壓NMOS元件區中之該半導體層中，其中該N型井區與該高壓P型井區於一通道方向上連接； 於該N型井區與該高壓P型井區形成之後，形成一氧化層於該半導體層上，該氧化層覆蓋該空乏型高壓NMOS元件區與該空乏型低壓NMOS元件區； 於該氧化層形成之後，以一離子植入製程步驟，將雜質以加速離子的形式，穿透該氧化層，植入一定義區中，形成一低壓P型井區於該半導體層中之該空乏型低壓NMOS元件區中；以及 以同一離子製程步驟形成一N型高壓通道區與一N型低壓通道區，分別位於該空乏型高壓NMOS元件區與該空乏型低壓NMOS元件區，以使該空乏型高壓NMOS元件與該空乏型低壓NMOS元件於各自的閘極-源極電壓為零時導通。
  2. 如請求項1所述之空乏型高壓NMOS元件與空乏型低壓NMOS元件整合製造方法，更包含： 以一離子製程步驟形成一高壓N型埋層於該基板上之該空乏型高壓NMOS元件區中； 以與形成形成該N型井區同一離子製程步驟形成一第一N型隔絕區於該半導體層中，該第一N型隔絕區於一垂直方向上連接該高壓N型埋層，且於一通道方向上，該第一N型隔絕區鄰接於該高壓P型井區相對於鄰接該N型井區之另一側； 以與形成該高壓P型井區同一離子製程步驟形成一第一P型隔絕區於該空乏型高壓NMOS元件區與該空乏型低壓NMOS元件區之間；以及 以與形成該低壓P型井區同一離子製程步驟形成一第二P型隔絕區於該空乏型高壓NMOS元件區與該空乏型低壓NMOS元件區之間； 其中該第一P型隔絕區與該第二P型隔絕區於該垂直方向上連接； 其中，該高壓N型埋層、該第一N型隔絕區、該第一P型隔絕區與該第二P型隔絕區形成一高壓隔絕區，以於該半導體層中，電性隔絕該空乏型高壓NMOS元件區與該空乏型低壓NMOS元件區。
  3. 如請求項2所述之空乏型高壓NMOS元件與空乏型低壓NMOS元件整合製造方法，更包含： 於該低壓P型井區形成後，以微影與蝕刻製程步驟，蝕刻該氧化層，以形成一降低表面電場氧化區於該空乏型高壓NMOS元件區中； 於該降低表面電場氧化區形成後，形成一閘極氧化層於該半導體層上並連接該半導體層，該閘極氧化層覆蓋該空乏型高壓NMOS元件區與該空乏型低壓NMOS元件區； 形成一多晶矽層於該閘極氧化層上並連接該閘極氧化層；以及 以微影與蝕刻製程步驟，蝕刻該多晶矽層，以形成一高壓閘極於該空乏型高壓NMOS元件區中與一低壓閘極於該空乏型低壓NMOS元件區。
  4. 如請求項3所述之空乏型高壓NMOS元件與空乏型低壓NMOS元件整合製造方法，更包含： 以形成該高壓N型埋層之同一離子製程步驟，形成一低壓N型埋層於該基板上之該空乏型低壓NMOS元件區中； 以及 以與形成形成該N型井區同一離子製程步驟形成一第二N型隔絕區與一第三N型隔絕區於該半導體層中，該第二N型隔絕區與該第三N型隔絕區於該垂直方向上皆連接該低壓N型埋層，且於該通道方向上，該第二N型隔絕區與該第三N型隔絕區分別鄰接於該低壓P型井區之兩側； 其中，該低壓N型埋層、該第二N型隔絕區與該第三N型隔絕區形成一低壓隔絕區，以於該半導體層中，電性隔絕該空乏型低壓NMOS元件區與該空乏型高壓NMOS元件區。
  5. 如請求項4所述之空乏型高壓NMOS元件與空乏型低壓NMOS元件整合製造方法，更包含：形成一高壓源極與一高壓汲極於該半導體層中，且該高壓源極與該高壓汲極分別位於該高壓閘極之外部下方之該高壓P型井區中與遠離該高壓P型井區側之該N型井區中，且於該通道方向上，該漂移區位於該高壓汲極與該高壓P型井區之間的該N型井區中，其中該高壓源極與該高壓汲極具有N型導電型。
  6. 如請求項5所述之空乏型高壓NMOS元件與空乏型低壓NMOS元件整合製造方法，更包含：以形成該高壓源極與該高壓汲極同一離子植入製程步驟，形成一低壓源極與一低壓汲極於該半導體層中之該空乏型低壓NMOS元件區中，且該低壓源極與該低壓汲極分別位於該低壓閘極不同側之外部下方之該低壓P型井區中。
  7. 如請求項6項所述之空乏型高壓NMOS元件與空乏型低壓NMOS元件整合製造方法，更包含：以同一離子植入製程步驟，形成一高壓P型接觸區於該高壓P型井區中與一低壓P型接觸區於該低壓P型井區中，以分別作為該高壓P型井區與該低壓P型井區之電性接點。
  8. 如請求項1項所述之空乏型高壓NMOS元件與空乏型低壓NMOS元件整合製造方法，其中該半導體層係一P型半導體磊晶層，且具有體積電阻率45 Ohm-cm。
  9. 如請求項3項所述之空乏型高壓NMOS元件與空乏型低壓NMOS元件整合製造方法，其中該降低表面電場氧化區之厚度介於400Å與450 Å之間。
  10. 如請求項3項所述之空乏型高壓NMOS元件與空乏型低壓NMOS元件整合製造方法，其中該閘極氧化層之厚度介於80Å與100 Å之間。
  11. 如請求項1項所述之空乏型高壓NMOS元件與空乏型低壓NMOS元件整合製造方法，其中該空乏型高壓NMOS元件區之該空乏型高壓NMOS元件的閘極驅動電壓為3.3V。
  12. 如請求項6項所述之空乏型高壓NMOS元件與空乏型低壓NMOS元件整合製造方法，其中該低壓閘極之最小長度為0.18微米；且該空乏型低壓NMOS元件之最小特徵尺寸為0.18微米。
TW111121084A 2021-12-03 2022-06-07 空乏型高壓nmos元件與空乏型低壓nmos元件整合製造方法 TWI796237B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/981,387 US20230178438A1 (en) 2021-12-03 2022-11-05 Integration manufacturing method of depletion high voltage nmos device and depletion low voltage nmos device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202163264936P 2021-12-03 2021-12-03
US63/264936 2021-12-03

Publications (2)

Publication Number Publication Date
TWI796237B TWI796237B (zh) 2023-03-11
TW202324507A true TW202324507A (zh) 2023-06-16

Family

ID=86589782

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111121084A TWI796237B (zh) 2021-12-03 2022-06-07 空乏型高壓nmos元件與空乏型低壓nmos元件整合製造方法

Country Status (2)

Country Link
CN (1) CN116230638A (zh)
TW (1) TWI796237B (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5498554A (en) * 1994-04-08 1996-03-12 Texas Instruments Incorporated Method of making extended drain resurf lateral DMOS devices
KR100602096B1 (ko) * 2004-12-29 2006-07-19 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
US8264038B2 (en) * 2008-08-07 2012-09-11 Texas Instruments Incorporated Buried floating layer structure for improved breakdown
TW201214671A (en) * 2010-09-17 2012-04-01 Noveltek Semiconductor Corp High voltage switch without body effect
TWI434418B (zh) * 2011-08-16 2014-04-11 Richtek Technology Corp 高壓元件及其製造方法

Also Published As

Publication number Publication date
TWI796237B (zh) 2023-03-11
CN116230638A (zh) 2023-06-06

Similar Documents

Publication Publication Date Title
US7981783B2 (en) Semiconductor device and method for fabricating the same
TWI656642B (zh) 橫向雙擴散金屬氧化物半導體元件及其製造方法
TWI644441B (zh) 高壓元件及其製造方法
TWI770452B (zh) 高壓元件及其製造方法
US20230197725A1 (en) Integrated structure of complementary metal-oxide-semiconductor devices and manufacturing method thereof
US20230178648A1 (en) Nmos half-bridge power device and manufacturing method thereof
TWI786976B (zh) 高壓元件、高壓控制元件及其製造方法
TWI796237B (zh) 空乏型高壓nmos元件與空乏型低壓nmos元件整合製造方法
TWI789867B (zh) 功率元件及其製造方法
TWI821940B (zh) 高壓元件與低壓元件整合製造方法
TWI665802B (zh) 高壓元件及其製造方法
CN110838513B (zh) 高压元件及其制造方法
TWI619200B (zh) 具有雙井區之金屬氧化物半導體元件及其製造方法
US20230170262A1 (en) Integration manufacturing method of high voltage device and low voltage device
US20230178438A1 (en) Integration manufacturing method of depletion high voltage nmos device and depletion low voltage nmos device
TWI818621B (zh) 多互補式金屬氧化物半導體元件整合結構及其製造方法
TWI841913B (zh) 高壓元件及其製造方法
TWI818371B (zh) 高壓元件及其製造方法
TWI792495B (zh) 功率元件及其製造方法
JPH11317519A (ja) 半導体装置およびその製造方法
US20240006530A1 (en) High voltage device having multi-field plates and manufacturing method thereof
TW202324746A (zh) Nmos半橋功率元件及其製造方法
US8435844B2 (en) Semiconductor device manufacturing method
TW202247462A (zh) 功率元件及其製造方法
TW202324612A (zh) 高壓互補式金屬氧化物半導體元件及其製造方法