TW202322386A - 半導體裝置及用以製造其之方法 - Google Patents

半導體裝置及用以製造其之方法 Download PDF

Info

Publication number
TW202322386A
TW202322386A TW110143986A TW110143986A TW202322386A TW 202322386 A TW202322386 A TW 202322386A TW 110143986 A TW110143986 A TW 110143986A TW 110143986 A TW110143986 A TW 110143986A TW 202322386 A TW202322386 A TW 202322386A
Authority
TW
Taiwan
Prior art keywords
barrier layer
aluminum
layer
semiconductor device
nitride
Prior art date
Application number
TW110143986A
Other languages
English (en)
Inventor
陳彥興
郭俊良
楊宗穆
王俞仁
Original Assignee
聯華電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯華電子股份有限公司 filed Critical 聯華電子股份有限公司
Priority to TW110143986A priority Critical patent/TW202322386A/zh
Priority to US17/565,991 priority patent/US20230163205A1/en
Publication of TW202322386A publication Critical patent/TW202322386A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/432—Heterojunction gate for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

提供一種半導體裝置。半導體裝置包含基板、配置於基板上的通道層、配置於通道層上的第一阻障層、配置於第一阻障層上的第二阻障層、以及配置於第二阻障層上的閘極元件。第一阻障層包含具有第一能帶隙的第一材料，第二阻障層包含具有第二能帶隙的第二材料，第一能帶隙大於第二能帶隙。

Description

半導體裝置及用以製造其之方法
本發明係有關於一種半導體裝置及用以製造其之方法，且特別有關於包含高電子遷移率電晶體(high electron mobility transistor; HEMT)結構之半導體裝置及用以製造其之方法。
近年來，包含高電子遷移率電晶體的半導體裝置已廣泛地應用於各種方面。具體而言，高電子遷移率電晶體包含具有高電子遷移率之二維電子氣(two-dimensional electron gas; 2-DEG)之特性使此種半導體裝置適合應用於各種高速與高功率電子元件。
高電子遷移率電晶體之電性表現通常和高電子遷移率電晶體中的阻障層有關；例如，厚度較低的阻障層可能會使二維電子氣的濃度降低並導致高導通電阻(on-resistance; R on)等問題，然而，若藉由增加阻障層的厚度來避免高導通電阻之問題，亦可能造成電晶體難以關閉與額外功率耗損等問題。
因此，有需要提出新的包含高電子遷移率電晶體結構之半導體裝置，其具有低導通電阻和易於控制等特性。
本發明係有關於一種半導體裝置及用以製造其之方法。
根據本發明之一方面，提出一種半導體裝置，其包含基板、配置於基板上的通道層、配置於通道層上的第一阻障層、配置於第一阻障層上的第二阻障層、以及配置於第二阻障層上的閘極元件。第一阻障層包含具有第一能帶隙的第一材料，第二阻障層包含具有第二能帶隙的第二材料，第一能帶隙大於第二能帶隙。
根據本發明之另一方面，提出一種用以製造半導體裝置之方法，其包含提供基板、在基板上形成通道層、在通道層上形成第一阻障層、在該第一阻障層上形成一第二阻障層、移除第二阻障層的一部分以使第一阻障層暴露；以及在第二阻障層上形成閘極元件。第一阻障層包含具有第一能帶隙的第一材料，第二阻障層包含具有第二能帶隙的第二材料，第一能帶隙大於第二能帶隙。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式詳細說明如下。
以下係提出相關實施例，配合圖式以詳細說明本發明所提出之半導體裝置及其製造方法。圖式係簡化以利清楚說明實施例之內容，圖式上的尺寸比例並非按照實際產品等比例繪製，且圖式中相同/類似的符號表示相同/類似的元件。
請參照第1圖。第1圖係示例性繪示本發明之一實施例之半導體裝置10。半導體裝置10包含基板100、沿著Z方向配置於基板100上的電晶體結構200、介於基板100與電晶體結構200之間的成核層(nucleation layer) 101與緩衝層(buffer layer) 102。成核層101可配置於基板100上。緩衝層102可配置於緩衝層102上。Z方向可例如是基板100之上表面100u的法線方向。
電晶體結構200可包含通道層103、第一阻障(barrier)層104、第二阻障層105、控制層106、閘極元件(gate) 107、源極/汲極元件(source/drain) 108、以及源極/汲極元件(source/drain) 109。
通道層103配置於緩衝層102上。第一阻障層104配置於通道層103上。第一阻障層104可例如直接接觸通道層103。第二阻障層105配置於第一阻障層104上，第二阻障層105可未完全覆蓋第一阻障層104。源極/汲極元件108與源極/汲極元件109配置於通道層103上，且位於第一阻障層104的相對兩側。閘極元件107配置於第二阻障層105上，且介於源極/汲極元件108與源極/汲極元件109之間。控制層106配置於第二阻障層105上，且介於第二阻障層105與閘極元件107之間。
電晶體結構200還可包含介電層110與被動層111。被動層111可配置於第二阻障層105的側壁105s、控制層106的側壁106s、與第一阻障層104的上表面104u上。介電層110可配置於被動層111上。介電層110可介於閘極元件107和源極/汲極元件108之間，且介於閘極元件107和源極/汲極元件109之間。在電晶體結構200中，通道層103中位於介電層110下方的部分可定義為存取區(access region) R2，通道層103中位於閘極元件107下方的部分可定義為閘極區(gate region) R1。
電晶體結構200還可包含載子通道120（在第1圖中以橫向虛線表示），載子通道120可形成於通道層103與第一阻障層104交界處附近。載子通道120亦可稱為二維電子氣。電晶體結構200例如是高電子遷移率電晶體結構。在一實施例中，電晶體結構200可為增強型(enhanced mode)高電子遷移率電晶體結構或常關型(normally off)高電子遷移率電晶體結構，在未對閘極元件107施加電壓時，控制層106可用以使位於閘極區R1的載子通道120耗盡（如第1圖所示，在未對閘極元件107施加電壓時，閘極區R1中沒有載子通道120存在），達成電晶體結構200之關閉；當對閘極元件107施加電壓時，可恢復閘極區R1中的載子通道120，使載子通道120延伸通過閘極區R1與存取區R2（未繪示），達成電晶體結構200之開啟。
第一阻障層104可包含第一材料，第二阻障層105可包含第二材料，第一材料可不同於第二材料。例如，第一阻障層104之第一材料可包含氮化鋁(AlN)、氮化鎵(GaN)、氮化銦(InN)、氮化鋁鎵(AlGaN)、氮化鋁銦(AlInN)、氮化鎵銦(GaInN)或氮化鋁鎵銦(AlGaInN)；第二阻障層105之第二材料可包含氮化鋁、氮化鎵、氮化銦、氮化鋁鎵、氮化鋁銦、氮化鎵銦或氮化鋁鎵銦。
在一實施例中，第一阻障層104之第一材料具有第一能帶隙(band gap)，第二阻障層105之第二材料具有第二能帶隙，第一材料之第一能帶隙大於第二材料之第二能帶隙。第一材料之第一能帶隙可例如介於3.8電子伏特(eV)至6.2電子伏特之間。第二材料之第二能帶隙可例如介於0.65電子伏特至3.8電子伏特之間。
在一實施例中，第一阻障層104之第一材料與第二阻障層105之第二材料皆包含含鋁材料，第一阻障層104具有第一鋁濃度，第二阻障層105具有第二鋁濃度，第一鋁濃度可不同於第二鋁濃度。以下將參照第1圖與第2A-2C圖詳細說明第一鋁濃度與第二鋁濃度。
請同時參照第1圖與第2A-2C圖。第2A-2C圖係為不同實施例中，沿著第1圖之剖面線AA’測量之半導體裝置10中的鋁濃度曲線圖，例如是藉由螢光光譜法(fluorescence spectrometry)或X射線能量散布分析法(energy dispersive X-ray spectroscopy)來測量。在此些實施例中，第1圖之剖面線AA’中的端點A位於控制層106中，剖面線AA’中的端點A’位於通道層103中，剖面線AA’可大致沿著Z方向延伸。第2A-2C圖中，縱軸代表在Z方向上從第1圖之剖面線AA’中的端點A算起的深度，橫軸代表剖面線AA’通過的元件的鋁濃度，鋁濃度可例如是原子數百分比(atomic%)；深度D1可大致對應於控制層106和第二阻障層105的交界處，深度D2可大致對應於第二阻障層105和第一阻障層104的交界處，深度D3可大致對應於第一阻障層104和通道層103的交界處。深度D1至深度D2的區間對應的鋁濃度可定義為第二鋁濃度。深度D2至深度D3的區間對應的鋁濃度可定義為第一鋁濃度。
在第2A圖所示的實施例中，第一阻障層104之第一鋁濃度為常數(constant)，第二阻障層105之第二鋁濃度為常數。第一鋁濃度大於第二鋁濃度。
在第2B圖所示的實施例中，第一阻障層104之第一鋁濃度為常數，第二阻障層105之第二鋁濃度為變數(variable)。第二鋁濃度可隨著在Z方向上的深度（亦即從第1圖之剖面線AA’中的端點A算起的深度）增加而線性地增加。第二鋁濃度可朝向正Z方向線性地減少。第一鋁濃度可大於第二鋁濃度。
在第2C圖所示的實施例中，第一阻障層104之第一鋁濃度為常數，第二阻障層105之第二鋁濃度為變數。第二鋁濃度可隨著在Z方向上的深度（亦即從第1圖之剖面線AA’中的端點A算起的深度）增加而階段式地增加。第二鋁濃度可朝向正Z方向階段式地減少。此處所述之階段式地增加，可代表在第二阻障層105中，第一組深度範圍內的鋁濃度皆相同，而在第二組深度範圍內的鋁濃度亦相同，但第二組深度範圍內的鋁濃度不同於第一組深度範圍內的鋁濃度。第一鋁濃度可大於第二鋁濃度。
在一實施例中，第一阻障層104之第一材料可包含Al aGa 1-aN，第二阻障層105之第二材料可包含Al bGa 1-bN，a可大於b（a ＞ b）。例如，a可大於等於0.20（a ≥ 0.20），b可小於0.20（b ＜ 0.20）。或者，a可大於等於0.18（a ≥ 0.18），b可小於0.18（b ＜ 0.18）。又或者，a可小於等於0.30且大於等於0.18（0.30 ≥ a ≥ 0.18），b可小於0.18且大於等於0.10（0.18 ＞ b ≥ 0.10）。
在一實施例中，a與b可皆為常數。在另一實施例中，a可為常數，b可從第二阻障層105的下表面105b往遠離第一阻障層104的方向（在此實施例中亦可理解為朝向正Z方向）線性減少。在又一實施例中，a可為常數，b可從第二阻障層105的下表面105b往遠離第一阻障層104的方向（在此實施例中亦可理解為朝向正Z方向）階段式減少。
舉例來說，在一實施例中，第一阻障層104之第一材料可包含Al aGa 1-aN，第二阻障層105之第二材料可包含Al bGa 1-bN，a與b皆為常數，a等於0.22，b等於0.15。
請再次參照第1圖。第一阻障層104可具有在Z方向上的第一厚度T1，第二阻障層105可具有在Z方向上的第二厚度T2。第二厚度T2可小於第一厚度T1。在一實施例中，第一阻障層104的第一厚度T1可介於10奈米至20奈米之間，例如約15奈米；第二阻障層105的第二厚度T2可介於1奈米至10奈米之間，例如約4奈米。
在第1圖所示的實施例中，半導體裝置10之電晶體結構200包含兩個阻障層（第一阻障層104與第二阻障層105），但本發明不以此為限，本發明的半導體裝置之電晶體結構可包含兩個或更多的阻障層。例如，請參照第3圖，第3圖係示例性繪示本發明之另一實施例之半導體裝置10’，半導體裝置10’與第1圖所示之半導體裝置10的差異在於，半導體裝置10’之電晶體結構200’更包含配置於第二阻障層105上的第三阻障層212。第二阻障層105可介於第一阻障層104與第三阻障層212之間。第三阻障層212包含第三材料，第三材料可不同於第一阻障層104之第一材料，第三材料可相同或不同於第二阻障層105之第二材料。例如，第三阻障層212之第三材料可包含氮化鋁、氮化鎵、氮化銦、氮化鋁鎵、氮化鋁銦、氮化鎵銦或氮化鋁鎵銦。
在一實施例中，第三阻障層212之第三材料具有第三能帶隙，第三材料之第三能帶隙及第二材料之第二能帶隙小於第一材料之第一能帶隙。例如，第三材料之第三能帶隙可小於第二材料之第二能帶隙，且第二材料之第二能帶隙可小於第一材料之第一能帶隙。第三材料之第三能帶隙可例如介於0.65電子伏特至3.8電子伏特之間。
在一實施例中，第一阻障層104之第一材料、第二阻障層105之第二材料與第三阻障層212之第三材料皆包含含鋁材料，第一阻障層104具有第一鋁濃度，第二阻障層105具有第二鋁濃度，第三阻障層212具有第三鋁濃度，第一鋁濃度可大於第二鋁濃度及第三鋁濃度。例如，第一鋁濃度可大於第二鋁濃度，且第二鋁濃度可大於第三鋁濃度。第一阻障層104之第一鋁濃度可為常數，第二阻障層105之第二鋁濃度可為常數或變數，第三阻障層212之第三鋁濃度可為常數或變數。例如，第二阻障層105之第二鋁濃度可朝向正Z方向線性地或階段式地減少；第三阻障層212之第三鋁濃度可朝向正Z方向線性地或階段式地減少。
如第3圖所示，第一阻障層104可具有在Z方向上的第一厚度T1，第二阻障層105可具有在Z方向上的第二厚度T2，第三阻障層212可具有在Z方向上的第三厚度T3。第二厚度T2及第三厚度T3可小於第一厚度T1。第三阻障層212的第三厚度T3可例如介於1奈米至10奈米之間。
在另一實施例中，半導體裝置之電晶體結構可包含三個以上的阻障層，在此情況下，距離第一阻障層（亦即最接近通道層的阻障層）愈遠的阻障層可具有愈小的鋁濃度。或者，距離第一阻障層（亦即最接近通道層的阻障層）愈遠的阻障層之材料可具有愈小的能帶隙。
第4-11圖係繪示本發明之一實施例之用以製造半導體裝置的方法。
請參照第4圖。提供基板100。基板100可例如是半導體基板，如摻雜或未摻雜的矽基板。
在基板100的上表面100u上，沿著Z方向依序形成成核層101、緩衝層102與通道層103，例如是藉由有機金屬化學氣相沉積製程(metal organic chemical vapor deposition; MOCVD)或分子束磊晶製程(molecular beam epitaxy; MBE)來形成。成核層101可包含氮化鋁(AlN)。緩衝層102可包含氮化鋁、氮化鋁鎵(Al yGa 1-yN，0＜y＜1)或氮化鎵，例如未摻雜或非刻意摻雜的氮化鎵。通道層103可包含氮化鋁、氮化鎵、氮化銦、氮化鋁鎵、氮化鋁銦、氮化鎵銦或氮化鋁鎵銦，例如未摻雜或非刻意摻雜的的氮化鎵。
接著，在通道層103的上表面103u上形成第一阻障層104，例如是藉由有機金屬化學氣相沉積製程或分子束磊晶製程來形成。第一阻障層104可包含第一材料，第一材料可包含氮化鋁、氮化鎵、氮化銦、氮化鋁鎵、氮化鋁銦、氮化鎵銦或氮化鋁鎵銦。在一實施例中，第一阻障層104的第一材料包含含鋁材料，形成第一阻障層104之步驟可包含：將包含鋁的前驅物(precursor)提供至通道層103的上表面103u上，包含鋁的前驅物和其他反應物進行化學反應以形成第一阻障層104。在一實施例中，第一阻障層104的第一材料包含Al aGa 1-aN，且a大於0，形成第一阻障層104之步驟可包含將包含鋁的前驅物、包含鎵的前驅物與包含氮的前驅物提供至通道層103的上表面103u上，包含鋁的前驅物、包含鎵的前驅物與包含氮的前驅物進行化學反應以形成第一阻障層104。上述實施例中，包含鋁的前驅物的濃度可為常數，亦即包含鋁的前驅物的濃度不會隨製程時間增加而變動。
接著，在第一阻障層104的上表面104u上形成第二阻障層105，例如是藉由有機金屬化學氣相沉積製程或分子束磊晶製程來形成。第二阻障層105可包含第二材料，第二材料可包含氮化鋁、氮化鎵、氮化銦、氮化鋁鎵、氮化鋁銦、氮化鎵銦或氮化鋁鎵銦。第一阻障層104之第一材料可不同於第二阻障層105之第二材料。在一實施例中，第二阻障層105的第二材料包含含鋁材料，形成第二阻障層105之步驟可包含：將包含鋁的前驅物提供至第一阻障層104的上表面104u上，包含鋁的前驅物和其他反應物進行化學反應以形成第二阻障層105。包含鋁的前驅物的濃度可為常數，亦即包含鋁的前驅物的濃度不會隨製程時間增加而變動。或者，包含鋁的前驅物可具有隨製程時間增加而減少的濃度，例如線性減少的濃度或階段式減少的濃度，以使所形成的第二阻障層105具有朝向正Z方向線性減少或階段式地減少的第二鋁濃度。
在一實施例中，第二阻障層105的第二材料包含Al bGa 1-bN，且b大於0，形成第二阻障層105之步驟可包含將包含鋁的前驅物、包含鎵的前驅物與包含氮的前驅物提供至第一阻障層104的上表面104u上，包含鋁的前驅物、包含鎵的前驅物與包含氮的前驅物進行化學反應以形成第二阻障層105。包含鋁的前驅物的濃度可為常數，亦即包含鋁的前驅物的濃度不會隨製程時間增加而變動。或者，包含鋁的前驅物可具有隨製程時間增加而減少的濃度，例如線性減少的濃度或階段式減少的濃度，以使所形成的第二阻障層105的b值朝向正Z方向線性減少或階段式地減少。
接著，在第二阻障層105的上表面105u上形成控制層106，例如是藉由有機金屬化學氣相沉積製程或分子束磊晶製程來形成。控制層106可包含以多個p型摻雜物(dopant)摻雜的氮化鎵，p型摻雜物例如鎂(Mg)。在一實施例中，形成控制層106之步驟可包含使用含p型摻雜物的前驅物。在一實施例中，形成控制層106之步驟可包含先以有機金屬化學氣相沉積製程或分子束磊晶製程形成未摻雜或非故意摻雜的氮化鎵層，接著再使用佈植(implantation)或其他合適的摻雜方法來將p型摻雜物摻雜入未摻雜或非故意摻雜的氮化鎵層中，以形成控制層106。在一實施例中，形成控制層106之步驟可包含進行退火製程以活化p型摻雜物。
請參照第5圖。可對第4圖所示之半導體材料堆疊進行圖案化(pattering)製程，以溼式蝕刻(wet etch)或乾式蝕刻(dry etch)移除控制層106的一部分與第二阻障層105的一部分，使第一阻障層104的上表面104u的一部分暴露。在一實施例中，第二阻障層105在此蝕刻製程中可作為蝕刻犧牲層，用以保護第一阻障層104不會在此蝕刻製程中受到損傷，亦即第一阻障層104在Z方向上的厚度在此蝕刻製程前後可大致相同。
請參照第6圖。在第二阻障層105的側壁105s、控制層106的側壁106s與上表面106u、以及第一阻障層104的暴露出來的上表面104u上形成被動層111，例如是藉由化學氣相沉積製程(chemical vapor deposition; CVD)或物理氣相沉積製程(physical vapor deposition; PVD)來形成。被動層111可包含二氧化矽(SiO 2)、氮化鋁、氧化鋁(Al 2O 3)等。
請參照第7圖。接著，在被動層111的上表面111u上形成介電層110，例如是藉由化學氣相沉積製程或物理氣相沉積製程來形成。介電層110可包含介電材料，例如氮化矽(SiN x)或氧化矽(SiO x)等。
請參照第8圖。對介電層110進行蝕刻製程，例如溼式蝕刻或乾式蝕刻，以移除控制層106的上表面106u上的介電層110與被動層111，形成孔洞801。孔洞801的底部可使控制層106的上表面106u暴露，且可使被動層111的端部111e暴露。孔洞801的側壁可使介電層110暴露。孔洞801可大致對齊於控制層106的位置。
請參照第9圖。在孔洞801中形成閘極元件107，例如是藉由化學氣相沉積製程或物理氣相沉積製程來形成。在一實施例中，閘極元件107填充孔洞801，閘極元件107可直接接觸介電層110、控制層106與被動層111。閘極元件107可包含導電材料，例如鋁(Al)、銅(Cu)、鎳(Ni)、鉑(Pt)、鈀(Pd)、銥(Ir)、鉬(Mo)、金(Au)、鈦(Ti)或氮化鈦(TiN)。
請參照第10圖。對介電層110進行蝕刻製程，例如溼式蝕刻或乾式蝕刻，以移除部分的介電層110、部分的被動層111與部分的第一阻障層104，形成孔洞802和孔洞803。孔洞802與孔洞803可分別位於孔洞801的相對兩側。孔洞802的底部可使通道層103的上表面103u暴露。孔洞802的側壁可使介電層110、被動層111的端部111f、與第一阻障層104的側壁104s暴露。孔洞803的底部可使通道層103的上表面103u暴露。孔洞803的側壁可使介電層110、被動層111的端部111f、與第一阻障層104的側壁104s暴露。在一實施例中，孔洞802和孔洞801的橫向距離可相同或不同於孔洞803和孔洞801的橫向距離。
請參照第11圖。在孔洞802中形成源極/汲極元件108。在孔洞803中形成源極/汲極元件109。例如，可藉由化學氣相沉積製程或物理氣相沉積製程來形成源極/汲極元件108與源極/汲極元件109。在一實施例中，源極/汲極元件108填充孔洞802，源極/汲極元件108可直接接觸介電層110、被動層111、第一阻障層104與通道層103；源極/汲極元件109填充孔洞803，源極/汲極元件109可直接接觸介電層110、被動層111、第一阻障層104與通道層103。源極/汲極元件108和源極/汲極元件109可包含導電材料，例如鋁、銅、鎳、鉑、鈀、銥、鉬、金、鈦或氮化鈦。在一實施例中，可通過施行示例性繪示於第4-11圖之方法，得到如第1圖所述的半導體裝置10。
在另一實施例中，本發明提供之用以製造半導體裝置的方法亦可應用於形成包含兩個以上的阻障層之半導體裝置。在此情況下，製造方法和第4-11圖所述之方法的差異在於，方法可包含在形成第二阻障層105之後、且在形成控制層106之前，在第二阻障層105的上表面105u上形成第三阻障層212，以形成如第12圖所示之半導體材料堆疊。
第三阻障層212可包含第三材料，第三材料可包含氮化鋁、氮化鎵、氮化銦、氮化鋁鎵、氮化鋁銦、氮化鎵銦或氮化鋁鎵銦。在一實施例中，第三阻障層212的第三材料包含含鋁材料，形成第三阻障層212之步驟可包含：將包含鋁的前驅物提供至第二阻障層105的上表面105u上，包含鋁的前驅物和其他反應物進行化學反應以形成第三阻障層212。在一實施例中，包含鋁的前驅物的濃度可為常數，亦即包含鋁的前驅物的濃度不會隨製程時間增加而變動。在又一實施例中，包含鋁的前驅物可具有隨製程時間增加而減少的濃度，例如線性減少的濃度或階段式減少的濃度。
施加於第12圖所示之半導體材料堆疊的後續步驟可依據第4-11圖所示之步驟以此類推，並例如得到如第3圖所述的半導體裝置10’。
在一比較例中，半導體裝置之電晶體結構僅包含一個阻障層介於通道層和控制層之間，此阻障層經常會在半導體裝置之製造過程中受損，例如厚度減損，進而造成二維電子氣的濃度不足、導通電阻高、臨界電壓低等問題。在另一比較例中，半導體裝置之電晶體結構僅包含一個阻障層介於通道層和控制層之間，且此阻障層的厚度比前述比較例之阻障層更厚，此種設計雖然可提高二維電子氣的濃度，然而卻會使閘極區的二維電子氣濃度過高而難以關閉電晶體結構。
在本發明之多個實施例中，半導體裝置之電晶體結構包含兩個或更多的阻障層。離通道層較遠的一或更多的阻障層（例如前述之第二阻障層及/或第三阻障層）可做為蝕刻犧牲層，以確保離通道層較近的阻障層（例如前述之第一阻障層）不會受損，進而避免二維電子氣的濃度不足、導通電阻高、臨界電壓低等問題。而且，相較於離通道層較近的阻障層（例如前述之第一阻障層）之材料，離通道層較遠的一或更多的阻障層（例如前述之第二阻障層及/或第三阻障層）之材料具有較低的能帶隙，其可使閘極區中的二維電子氣維持在易於控制的適當濃度，並可降低半導體裝置之導通電阻、以及提高臨界電壓。再者，相較於離通道層較近的阻障層（例如前述之第一阻障層），離通道層較遠的一或更多的阻障層（例如前述之第二阻障層及/或第三阻障層）具有較低的厚度、及/或具有較低的鋁濃度（在多個阻障層皆包含含鋁材料的情況下），亦有助於使閘極區中的二維電子氣維持在易於控制的適當濃度，並可降低半導體裝置之導通電阻、以及提高臨界電壓。因此，本發明提供之半導體裝置藉由設置多個阻障層可有效提升半導體裝置之電性表現（例如低導通電阻與高臨界電壓），同時確保半導體裝置易於控制，並減少功率耗損。
應注意的是，如上所述之圖式、結構和步驟，是用以敘述本發明之部分實施例或應用例，本發明並不限制於上述結構和步驟之範圍與應用態樣。其他不同結構態樣之實施例，例如不同內部組件的已知構件都可應用，其示例之結構和步驟可根據實際應用之需求而調整。因此圖式之結構僅用以舉例說明之，而非用以限制本發明。通常知識者當知，應用本發明之相關結構和步驟過程，例如半導體結構中的相關元件和層的排列方式或構型，或製造步驟細節等，都可能依實際應用樣態所需而可能有相應的調整和變化。
綜上所述，雖然本發明已以實施例揭露如上，然而其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍前提下，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10,10’:半導體裝置 100:基板 100u,103u,104u,105u,106u:上表面 101:成核層 102:緩衝層 103:通道層 104:第一阻障層 105:第二阻障層 105b:下表面 104s,105s,106s:側壁 106:控制層 107:閘極元件 108,109:源極/汲極元件 110:介電層 111:被動層 111e,111f:端部 120:載子通道 200,200’:電晶體結構 212:第三阻障層 801,802,803:孔洞 AA’:剖面線 D1,D2,D3:深度 R1:閘極區 R2:存取區 T1,T2,T3:厚度 Z:方向
第1圖係繪示本發明之一實施例之半導體裝置； 第2A圖係繪示本發明之一實施例之半導體裝置中的鋁濃度曲線圖； 第2B圖係繪示本發明之一實施例之半導體裝置中的鋁濃度曲線圖； 第2C圖係繪示本發明之一實施例之半導體裝置中的鋁濃度曲線圖； 第3圖係繪示本發明之另一實施例之半導體裝置； 第4-11圖係繪示本發明之一實施例之用以製造半導體裝置的方法；及 第12圖係繪示本發明之另一實施例之用以製造半導體裝置的方法。
10:半導體裝置
100:基板
100u,104u:上表面
101:成核層
102:緩衝層
103:通道層
104:第一阻障層
105:第二阻障層
105b:下表面
105s,106s:側壁
106:控制層
107:閘極元件
108,109:源極/汲極元件
110:介電層
111:被動層
120:載子通道
200:電晶體結構
AA’:剖面線
R1:閘極區
R2:存取區
T1,T2:厚度
Z:方向

Claims (20)

  1. 一種半導體裝置，包含： 一基板； 一通道層，配置於該基板上； 一第一阻障層，配置於該通道層上，該第一阻障層包含具有一第一能帶隙的一第一材料； 一第二阻障層，配置於該第一阻障層上，該第二阻障層包含具有一第二能帶隙的一第二材料；以及 一閘極元件，配置於該第二阻障層上， 其中該第一能帶隙大於該第二能帶隙。
  2. 如請求項1所述之半導體裝置，更包含介於該第二阻障層與該閘極元件之間的一控制層，其中該控制層包含以多個p型摻雜物摻雜的氮化鎵(GaN)，該通道層包含氮化鎵。
  3. 如請求項1所述之半導體裝置，其中該第一材料包含氮化鋁(AlN)、氮化鎵、氮化銦(InN)、氮化鋁鎵(AlGaN)、氮化鋁銦(AlInN)、氮化鎵銦(GaInN)或氮化鋁鎵銦(AlGaInN)，該第二材料包含氮化鋁、氮化鎵、氮化銦、氮化鋁鎵、氮化鋁銦、氮化鎵銦或氮化鋁鎵銦。
  4. 如請求項1所述之半導體裝置，其中該第一阻障層具有一第一鋁濃度，該第二阻障層具有一第二鋁濃度，該第一鋁濃度大於該第二鋁濃度。
  5. 如請求項1所述之半導體裝置，其中該第一材料包含Al aGa 1-aN，該第二材料包含Al bGa 1-bN，且a大於b。
  6. 如請求項5所述之半導體裝置，其中a與b皆為常數。
  7. 如請求項5所述之半導體裝置，其中b從該第二阻障層的一下表面往遠離該第一阻障層的一方向線性減少。
  8. 如請求項5所述之半導體裝置，其中b從該第二阻障層的一下表面往遠離該第一阻障層的一方向階段式減少。
  9. 如請求項5所述之半導體裝置，其中a大於等於0.20，且b小於0.20。
  10. 如請求項5所述之半導體裝置，其中a大於等於0.18，且b小於0.18。
  11. 如請求項1所述之半導體裝置，更包含一被動層，配置於該第二阻障層的一側壁上與該第一阻障層的一上表面上。
  12. 如請求項1所述之半導體裝置，其中該第一阻障層具有一第一厚度，該第二阻障層具有一第二厚度，該第二厚度小於該第一厚度。
  13. 如請求項1所述之半導體裝置，更包含一第三阻障層，該第二阻障層介於該第一阻障層與該第三阻障層之間，其中該第三阻障層包含具有一第三能帶隙的一第三材料，該第三能帶隙小於該第一能帶隙。
  14. 一種用以製造半導體裝置之方法，包含： 提供一基板； 在該基板上形成一通道層； 在該通道層上形成一第一阻障層，其中該第一阻障層包含具有一第一能帶隙的一第一材料； 在該第一阻障層上形成一第二阻障層，其中該第二阻障層包含具有一第二能帶隙的一第二材料； 移除該第二阻障層的一部分以使該第一阻障層暴露；以及 在該第二阻障層上形成一閘極元件， 其中該第一能帶隙大於該第二能帶隙。
  15. 如請求項14所述之方法，更包含： 在該第二阻障層上形成一控制層， 其中該控制層包含以多個p型摻雜物摻雜的氮化鎵，該通道層包含氮化鎵。
  16. 如請求項14所述之方法，更包含： 在該第二阻障層上形成一第三阻障層，其中該第三阻障層包含具有一第三能帶隙的一第三材料，該第三能帶隙小於該第一能帶隙。
  17. 如請求項14所述之方法，其中該第一材料包含Al aGa 1-aN，該第二材料包含Al bGa 1-bN，且a ＞ b。
  18. 如請求項17所述之方法，其中a與b皆為常數。
  19. 如請求項17所述之方法，其中在該第一阻障層上形成該第二阻障層之該步驟包含： 在該第一阻障層形成後，將一包含鋁的前驅物、一包含鎵的前驅物與一包含氮的前驅物提供至該第一阻障層，其中該包含鋁的前驅物具有一線性減少的濃度。
  20. 如請求項17所述之方法，其中在該第一阻障層上形成該第二阻障層之該步驟包含： 在該第一阻障層形成後，將一包含鋁的前驅物、一包含鎵的前驅物與一包含氮的前驅物提供至該第一阻障層，其中該包含鋁的前驅物具有一階段式減少的濃度。
TW110143986A 2021-11-25 2021-11-25 半導體裝置及用以製造其之方法 TW202322386A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW110143986A TW202322386A (zh) 2021-11-25 2021-11-25 半導體裝置及用以製造其之方法
US17/565,991 US20230163205A1 (en) 2021-11-25 2021-12-30 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110143986A TW202322386A (zh) 2021-11-25 2021-11-25 半導體裝置及用以製造其之方法

Publications (1)

Publication Number Publication Date
TW202322386A true TW202322386A (zh) 2023-06-01

Family

ID=86383209

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110143986A TW202322386A (zh) 2021-11-25 2021-11-25 半導體裝置及用以製造其之方法

Country Status (2)

Country Link
US (1) US20230163205A1 (zh)
TW (1) TW202322386A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112242441A (zh) * 2019-07-16 2021-01-19 联华电子股份有限公司 高电子迁移率晶体管

Also Published As

Publication number Publication date
US20230163205A1 (en) 2023-05-25

Similar Documents

Publication Publication Date Title
US10276682B2 (en) High electron mobility transistor
US10084077B2 (en) Semiconductor device and method of manufacturing semiconductor device
US10014402B1 (en) High electron mobility transistor (HEMT) device structure
US9601609B2 (en) Semiconductor device
US8890168B2 (en) Enhancement mode GaN HEMT device
US8766276B2 (en) Semiconductor device and method of manufacturing semiconductor device
US11183574B2 (en) Work function layers for transistor gate electrodes
US20050133818A1 (en) Gallium nitride material devices including an electrode-defining layer and methods of forming the same
US11043583B2 (en) Semiconductor structure and method for forming the same
CN106711038A (zh) 制造hemt晶体管的方法和具有改进电子迁移率的hemt晶体管
CN102881720A (zh) 半导体结构及其形成方法
US11233144B2 (en) Nitride semiconductor device and nitride semiconductor package
CN111684605A (zh) 半导体装置及其制造方法
TW202322386A (zh) 半導體裝置及用以製造其之方法
US10566183B2 (en) Method of manufacturing semiconductor device and the semiconductor device
CN115602715A (zh) 一种半导体装置及其形成方法
US20220293745A1 (en) Semiconductor device
US20240072154A1 (en) Semiconductor device and manufacturing method thereof
US20230352557A1 (en) Semiconductor device and manufacturing method thereof
US20240154012A1 (en) Semiconductor device and method for manufacturing the same
TW202341250A (zh) 半導體裝置及其製造方法
JP2015079806A (ja) へテロ接合電界効果型トランジスタおよびその製造方法