TW202316284A - 藉助於輔助設定管理來進行在預定通訊架構中的記憶體裝置的自動設定控制的方法、記憶體裝置、電子裝置以及記憶體裝置的記憶體控制器 - Google Patents

藉助於輔助設定管理來進行在預定通訊架構中的記憶體裝置的自動設定控制的方法、記憶體裝置、電子裝置以及記憶體裝置的記憶體控制器 Download PDF

Info

Publication number
TW202316284A
TW202316284A TW111127944A TW111127944A TW202316284A TW 202316284 A TW202316284 A TW 202316284A TW 111127944 A TW111127944 A TW 111127944A TW 111127944 A TW111127944 A TW 111127944A TW 202316284 A TW202316284 A TW 202316284A
Authority
TW
Taiwan
Prior art keywords
circuit
transmission interface
memory
interface circuit
state
Prior art date
Application number
TW111127944A
Other languages
English (en)
Other versions
TWI807936B (zh
Inventor
黃漢城
Original Assignee
慧榮科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 慧榮科技股份有限公司 filed Critical 慧榮科技股份有限公司
Publication of TW202316284A publication Critical patent/TW202316284A/zh
Application granted granted Critical
Publication of TWI807936B publication Critical patent/TWI807936B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0632—Configuration or reconfiguration of storage systems by initialisation or re-initialisation of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)
  • Read Only Memory (AREA)
  • Computer And Data Communications (AREA)

Abstract

本發明提供藉助於輔助設定管理來進行在預定通訊架構中的記憶體裝置的自動設定控制的方法和裝置。該方法可包含：在記憶體裝置的初始化的期間，將一輔助設定管理表從一非揮發性記憶體加載至記憶體控制器內的一硬體控制電路的至少一儲存單元中，以作為加載的輔助設定管理表；以及利用該硬體控制電路根據記憶體控制器內的一傳輸介面電路的狀態資訊來檢測一系列事件的發生，並根據該系列事件動態地對該傳輸介面電路進行參數設定，以供在記憶體裝置的運行時間重新配置該傳輸介面電路，例如用該加載的輔助設定管理表的一或多個條目所載有的資料。

Description

藉助於輔助設定管理來進行在預定通訊架構中的記憶體裝置的自動設定控制的方法、記憶體裝置、電子裝置以及記憶體裝置的記憶體控制器
本發明係有關於記憶體控制，尤指一種藉助於輔助（auxiliary）設定管理來進行在一預定通訊架構中的一記憶體裝置的自動設定控制的方法以及相關設備（apparatus）諸如該記憶體裝置、一電子裝置以及該記憶體裝置的一記憶體控制器。
記憶體裝置可包含用以儲存資料的快閃記憶體，並且存取快閃記憶體的管理相當複雜，舉例來說，記憶體裝置可以為一記憶卡、一固態硬碟（solid state drive, SSD）或者一嵌入式記憶體裝置（例如符合通用快閃儲存（universal flash storage, UFS）規範的嵌入式記憶體裝置）。當製造商嘗試根據行動產業處理器介面（mobile industry processor interface, MIPI）聯盟之統一協定（unified protocol, UniPro）規範來加強記憶體裝置之某些特徵時，可能會發生某些問題。尤其是，記憶體裝置可以操作在多個模式中的任何模式中、且可以進入或離開多個狀態中的任何狀態，然而，在某些狀況中，在記憶體裝置內的複雜的控制操作可能仰賴在運行時間（runtime）加載額外的韌體碼以執行額外的韌體碼，其導致整體效能減低，先前技術嘗試解決此問題，然而，可能引入了更多問題（例如某些副作用），因此，需要一種創新的方法以及相關架構來在不引入副作用的情況下或藉由不太可能引入副作用的方式解決該些問題。
因此，本發明的多個目的的其中之一在於提供一種藉助於輔助設定管理來進行在一預定通訊架構（例如一通用快閃儲存（UFS）通訊架構）中的一記憶體裝置的自動設定控制的方法以及相關設備諸如該記憶體裝置、一電子裝置以及該記憶體裝置的一記憶體控制器，以解決上述問題。
本發明的至少一實施例提供了一種藉助於輔助設定管理來進行在一預定通訊架構中的一記憶體裝置的自動設定控制的方法，其中該方法可適用於該記憶體裝置的一記憶體控制器。該記憶體裝置可包含該記憶體控制器以及一非揮發性記憶體，並且該非揮發性記憶體可包含至少一非揮發性記憶體元件（例如一或多個非揮發性記憶體元件）。該方法可包含：在該記憶體裝置的初始化的期間，利用該記憶體控制器內的一處理電路將一輔助設定管理表從該非揮發性記憶體加載至該記憶體控制器內的一硬體控制電路的至少一儲存單元中，以作為一加載的輔助設定管理表，其中該硬體控制電路是用於該自動設定控制；以及利用該記憶體控制器內的該硬體控制電路，根據該記憶體控制器內的一傳輸介面電路的狀態資訊來檢測一系列事件的發生，並根據該系列事件動態地對該傳輸介面電路進行參數設定，以供在該記憶體裝置的運行時間（runtime）重新配置該傳輸介面電路，其中該傳輸介面電路是依據該加載的輔助設定管理表的複數個條目中的一或多個條目所載有（carry）的資料而被重新配置。
除了上述方法外，本發明另提供了一種記憶體裝置，並且該記憶體裝置包含一非揮發性記憶體以及一記憶體控制器。該非揮發性記憶體係用以儲存資訊，其中該非揮發性記憶體包含至少一非揮發性記憶體元件（例如一或多個非揮發性記憶體元件）。該記憶體控制器係耦接於該非揮發性記憶體，並且用以控制該記憶體裝置的操作，此外，該記憶體控制器包含一處理電路，其係用以根據來自一主機裝置的複數個主機命令來控制該記憶體控制器，以容許該主機裝置透過該記憶體控制器來存取該非揮發性記憶體。該記憶體控制器另包含一傳輸介面電路，並且該傳輸介面電路係用以與該主機裝置進行通訊。該記憶體控制器另包含一硬體控制電路，並且該硬體控制電路係用以進行該記憶體裝置的自動設定控制。舉例來說，在該記憶體裝置的初始化的期間，該記憶體控制器利用該記憶體控制器內的該處理電路將一輔助設定管理表從該非揮發性記憶體加載至該記憶體控制器內的該硬體控制電路的至少一儲存單元中，以作為一加載的輔助設定管理表，其中該硬體控制電路是用於該自動設定控制；以及該記憶體控制器利用該記憶體控制器內的該硬體控制電路，根據該記憶體控制器內的該傳輸介面電路的狀態資訊來檢測一系列事件的發生，並根據該系列事件動態地對該傳輸介面電路進行參數設定，以供在該記憶體裝置的運行時間重新配置該傳輸介面電路，其中該傳輸介面電路是依據該加載的輔助設定管理表的複數個條目中的一或多個條目所載有的資料而被重新配置。
根據某些實施例，本發明另提供了一種相關電子裝置。該電子裝置可包含上述記憶體裝置，並且可另包含：一主機裝置，其耦接於該記憶體裝置。該主機裝置可包含：至少一處理器，其用以控制該主機裝置的操作；以及一電源供應電路，其耦接於該至少一處理器，並且用以提供電源給該至少一處理器以及該記憶體裝置，此外，該記憶體裝置可提供儲存空間給該主機裝置。
除了上述方法外，本發明另提供了一種記憶體裝置的記憶體控制器，其中該記憶體裝置可包含該記憶體控制器以及一非揮發性記憶體。該非揮發性記憶體可包含至少一非揮發性記憶體元件（例如一或多個非揮發性記憶體元件），此外，該記憶體控制器包含一處理電路，其係用以根據來自一主機裝置的複數個主機命令來控制該記憶體控制器，以容許該主機裝置透過該記憶體控制器來存取該非揮發性記憶體。該記憶體控制器另包含一傳輸介面電路，並且該傳輸介面電路係用以與該主機裝置進行通訊。該記憶體控制器另包含一硬體控制電路，並且該硬體控制電路係用以進行該記憶體裝置的自動設定控制。舉例來說，在該記憶體裝置的初始化的期間，該記憶體控制器利用該記憶體控制器內的該處理電路將一輔助設定管理表從該非揮發性記憶體加載至該記憶體控制器內的該硬體控制電路的至少一儲存單元中，以作為一加載的輔助設定管理表，其中該硬體控制電路是用於該自動設定控制；以及該記憶體控制器利用該記憶體控制器內的該硬體控制電路，根據該記憶體控制器內的該傳輸介面電路的狀態資訊來檢測一系列事件的發生，並根據該系列事件動態地對該傳輸介面電路進行參數設定，以供在該記憶體裝置的運行時間重新配置該傳輸介面電路，其中該傳輸介面電路是依據該加載的輔助設定管理表的複數個條目中的一或多個條目所載有的資料而被重新配置。
根據某些實施例，記憶體裝置的記憶體控制器可根據該方法來控制記憶體裝置的操作，並且記憶體裝置可被安裝在電子裝置中。該設備可包含電子裝置的至少一部分（例如一部分或全部），舉例來說，該設備可包含記憶體裝置中的記憶體控制器，又例如，該設備可包含記憶體裝置，再舉一例，該設備可包含電子裝置的全部。
根據某些實施例，記憶體裝置可以為主機裝置儲存資料。記憶體裝置可響應於來自主機裝置的一主機命令讀取所儲存的資料，並且將讀取自非揮發性記憶體的資料提供給主機裝置。
本發明的方法以及相關設備諸如記憶體裝置、電子裝置以及記憶體裝置的記憶體控制器可保證記憶體裝置可在不同情況中適當地操作，舉例來說，記憶體裝置（例如記憶體控制器）可在記憶體裝置（例如記憶體控制器）的初始化的期間，將輔助設定管理表從非揮發性記憶體加載至一硬體控制電路內的至少一儲存單元（例如一或多個儲存單元）中，以供進行記憶體裝置的自動設定控制（例如自動參數設定控制），因此不需要在記憶體裝置的運行時間從非揮發性記憶體加載任何韌體碼諸如任何系統內編程（in-system programing, ISP）碼以執行所述任何韌體碼。此外，本發明之方法以及相關設備可在不引入副作用的情況下或藉由不太可能引入副作用的方式來解決相關技術遇到的問題。
第1圖為依據本發明一實施例的一電子裝置10的示意圖，其中電子裝置10可包含一主機裝置50以及一記憶體裝置100。主機裝置50可包含至少一處理器（例如一或多個處理器），其可被統稱為處理器52、一電源供應電路54以及一傳輸介面電路58，其中處理器52以及傳輸介面電路58可藉由匯流排來彼此耦接，並且可耦接於電源供應電路54以取得電源。處理器52可用以控制主機裝置50的操作，以及電源供應電路54可用以提供電源給處理器52、傳輸介面電路58以及記憶體裝置100，並且將一或多個驅動電壓輸出至記憶體裝置100，其中記憶體裝置100可提供儲存空間給主機裝置50，並且可自主機裝置50取得該一或多個驅動電壓以作為記憶體裝置100的電源。主機裝置50的例子可包含（但不限於）：多功能手機、平板電腦、可穿戴裝置以及個人電腦，例如桌上型電腦以及筆記型電腦。記憶體裝置100的例子可包含（但不限於）：可攜式記憶體裝置（例如符合SD/MMC、CF、MS或XD規範的記憶卡、固態硬碟（solid state drive, SSD）以及不同類型的嵌入式記憶體裝置（例如符合通用快閃儲存（universal flash storage, UFS）規範或嵌入式多媒體卡（embedded multi-media card, eMMC）規範的嵌入式記憶體裝置）。根據本實施例，記憶體裝置100可包含一控制器，諸如記憶體控制器110，並且可另包含一非揮發性（non-volatile, NV）記憶體120（在第1圖中標示為 “NV記憶體” 以求簡明），其中該控制器用以存取非揮發性記憶體120，以及非揮發性記憶體120用以儲存資訊。非揮發性記憶體120可包含至少一非揮發性記憶體元件（例如一或多個非揮發性記憶體元件），諸如複數個非揮發性記憶體元件122-1、122-2、…、以及122-N（在第1圖中分別標示為 “NV記憶體元件” 以求簡明），其中“N”可以代表大於1的正整數，舉例來說，非揮發性記憶體120可以是快閃記憶體，並且複數個非揮發性記憶體元件122-1、122-2、…、以及122-N可以分別是複數個快閃記憶體晶片或複數個快閃記憶體裸晶（die），但本發明不限於此。
如第1圖所示，記憶體控制器110可包含一處理電路諸如一微處理器112、一儲存單元諸如一唯讀記憶體（read only memory, ROM）112M、一硬體控制電路113（在第1圖中標示為 “HW_C” 以求簡明）、一控制邏輯電路114、一隨機存取記憶體（random access memory, RAM）116（例如，其可以藉由靜態隨機存取記憶體來實現）以及一傳輸介面電路118，其中上列元件之至少一部分（例如一部分或全部）可藉由匯流排彼此耦接。隨機存取記憶體116可用以提供內部儲存空間給記憶體控制器110（例如，可暫時地儲存資訊），但本發明不限於此，此外，本實施例的唯讀記憶體112M用以儲存程式碼112C，並且微處理器112用以執行程式碼112C以控制非揮發性記憶體120的存取，敬請留意，程式碼112C也可被儲存於隨機存取記憶體116或任一類型的記憶體，此外，控制邏輯電路114可用以控制非揮發性記憶體120。控制邏輯電路114可包含一錯誤校正碼（error correction code, ECC）電路（未顯示於第1圖），其可進行錯誤校正碼編碼以及錯誤校正碼解碼以保護資料，及/或進行錯誤校正，且傳輸介面電路118可包含多個子電路，其可彼此互動以進行通訊。傳輸介面電路118可符合各種通訊規範（例如序列先進技術附件（Serial Advanced Technology Attachment, SATA）規範、通用序列匯流排（Universal Serial Bus, USB）規範、快捷週邊元件互連（Peripheral Component Interconnect Express, PCIe）規範、嵌入式多媒體卡規範以及通用快閃儲存規範）當中的一或多個通訊規範，並且可根據該一或多個通訊規範來為記憶體裝置100與主機裝置50（例如傳輸介面電路58）進行通訊。相似地，傳輸介面電路58可符合該一或多個通訊規範，並且可根據該一或多個通訊規範來為主機裝置50與記憶體裝置100（例如傳輸介面電路118）進行通訊。舉例來說，傳輸介面電路118的該多個子電路可包含一實體層（physical layer, PHY）電路，諸如符合行動產業處理器介面（mobile industry processor interface, MIPI）聯盟相關規格之M實體層（M-PHY）電路118M，以及至少一上層控制器（例如一或多個上層控制器），其可被統稱為上層控制器118U（標示為 “U控制器” 以求簡明），並且傳輸介面電路58可被實作以具有類似於或等同於傳輸介面電路118的電路架構的一電路架構（例如多個相對應的子電路）。
在本實施例中，主機裝置50可將對應於邏輯位址的複數個主機命令傳送至記憶體控制器110，以間接地存取記憶體裝置100中的非揮發性記憶體120。記憶體控制器110接收複數個主機命令以及邏輯位址，分別將複數個主機命令轉換為記憶體操作命令（其可稱為操作命令以求簡明），以及更進一步地用操作命令控制非揮發性記憶體120以對非揮發性記憶體120當中特定實體位址的記憶體單元或資料頁面（data page）進行讀取或寫入/編程（programing），其中實體位址可以與邏輯位址有關聯。舉例來說，記憶體控制器110可產生或更新至少一邏輯至實體（logical-to-physical, L2P）位址映射表，以管理實體位址以及邏輯位址之間的關係。非揮發性記憶體120可儲存一全域邏輯至實體位址映射表120T，用以提供記憶體控制器110來控制記憶體裝置100，以存取非揮發性記憶體120中的資料，但本發明不限於此。舉例來說，非揮發性記憶體120可儲存一輔助設定管理表110AS，用來為記憶體裝置100（例如記憶體控制器110）提供一輔助設定管理功能。記憶體控制器110（例如該處理電路諸如微處理器112）可在記憶體裝置100（例如記憶體控制器110）的初始化的期間，將輔助設定管理表110AS從非揮發性記憶體120加載至硬體控制電路113內的至少一儲存單元（例如一或多個儲存單元）中，以供進行記憶體裝置的自動設定控制（例如自動參數設定控制）。
為了更好地理解，全域邏輯至實體位址映射表120T可位於非揮發性記憶體元件122-1內的一預定區域中，例如一系統區域，其中輔助設定管理表110AS可位於非揮發性記憶體元件122-1內的另一預定區域中，但本發明不限於此，舉例來說，全域邏輯至實體位址映射表120T可被劃分為複數個局部邏輯至實體位址映射表，並且該複數個局部邏輯至實體位址映射表可以被儲存在非揮發性記憶體元件122-1、122-2、…、以及122-N中的一或多個非揮發性記憶體元件，尤其，可以分別被儲存在非揮發性記憶體元件122-1、122-2、…、以及122-N中，其中輔助設定管理表110AS可以被儲存在非揮發性記憶體元件122-1、122-2、…、以及122-N中的任一非揮發性記憶體元件。當需要時，記憶體控制器110可將全域邏輯至實體位址映射表120T的至少一部分（例如一部分或全部）加載至隨機存取記憶體116或其它記憶體中，舉例來說，記憶體控制器110可將該複數個局部邏輯至實體位址映射表中的一局部邏輯至實體位址映射表加載至隨機存取記憶體116中以作為一暫時邏輯至實體位址映射表116T，以根據被儲存作為暫時邏輯至實體位址映射表116T的該局部邏輯至實體位址映射表來存取非揮發性記憶體120中的資料，但本發明不限於此。
此外，上述的至少一非揮發性記憶體元件（例如一或多個非揮發性記憶體元件，諸如非揮發性記憶體元件122-1、122-2、…、以及122-N）可包含複數個區塊（block），其中記憶體控制器110在非揮發性記憶體120上進行資料抹除操作的最小單位可以是一個區塊，以及記憶體控制器110在非揮發性記憶體120上進行資料寫入操作的最小單位可以是一個頁面，但本發明不限於此。舉例來說，非揮發性記憶體元件122-1、122-2、…、以及122-N內的任一非揮發性記憶體元件122-n（其中“n”可以表示區間[1, N]中的任一整數）可包含複數個區塊，並且該複數個區塊中的一區塊可包含並記錄特定數量的頁面，其中記憶體控制器110可根據區塊位址以及頁面位址來存取該複數個區塊中的某個區塊內的某個頁面。
第2圖依據本發明一實施例繪示一種藉助於輔助設定管理來進行在一預定通訊架構（例如一通用快閃儲存（UFS）通訊架構）中的一記憶體裝置諸如第1圖所示的記憶體裝置100的自動設定控制（例如自動參數設定控制）的方法的一輔助設定控制方案。該方法可應用於第1圖所示之架構，舉例來說，電子裝置10、記憶體裝置100以及記憶體控制器110，尤其，記憶體控制器110內的元件，諸如微處理器112、硬體控制電路113、傳輸介面電路118等。為了更好地理解，傳輸介面電路118可被邏輯地劃分成多個層（layer），以及傳輸介面電路118中之實體層電路（例如M實體層（M-PHY）電路118M）的實體層（PHY）可視為一底層（bottom layer），舉例來說，上述的至少一上層控制器諸如上層控制器118U可包含分別和多個上層相對應的多個上層控制器，諸如一統一協定（UniPro）控制器211以及一通用快閃儲存傳送協定（UFS Transport Protocol, UTP）控制器212，其中M實體層電路118M可對應於該多個上層之下的該底層。
如第2圖所示，M實體層電路118M可包含一暫存器電路REG0、一傳輸器（transmitter）210T以及一接收器（receiver）210R，統一協定控制器211可包含一暫存器電路REG1，以及通用快閃儲存傳送協定控制器212可包含一暫存器電路REG2。M實體層電路118M可根據其內的一鎖相迴路（phase-locked loop, PLL；未顯示）所產生的一時脈來進行該實體層的操作，尤其，可分別利用傳輸器210T與接收器210R來將資訊（例如資料）傳輸至主機裝置50（例如傳輸介面電路58）以及自主機裝置50（例如傳輸介面電路58）接收資訊（例如資料）。另外，統一協定控制器211可根據行動產業處理器介面（MIPI）聯盟之統一協定（UniPro）規範來控制M實體層電路118M的操作。舉例來說，暫存器電路REG0、REG1和REG2可以分別實現為用於設定M實體層電路118M（例如其內的傳輸器210T、接收器210R等）、統一協定控制器211和通用快閃儲存傳送協定控制器212的參數的控制暫存器，其中暫存器電路REG0、REG1和REG2的暫存器值可以分別指出M實體層電路118M、統一協定控制器211和通用快閃儲存傳送協定控制器212的參數，但本發明不限於此。
第3圖依據本發明一實施例繪示第2圖所示的輔助設定控制方案的某些實施細節。傳輸介面電路118可包含至少一控制暫存器電路（例如，一或多個控制暫存器電路），其可統稱為控制暫存器電路CREG，以及至少一狀態暫存器電路（例如，一或多個狀態暫存器電路），其可統稱為狀態暫存器電路SREG。例如，控制暫存器電路CREG可包含暫存器電路REG0、REG1和REG2。此外，硬體控制電路113（標示為“HW_C”以求簡明）可包含一命令佇列113Q。在記憶體裝置100（例如記憶體控制器110）的初始化的期間，記憶體控制器110（例如該處理電路諸如微處理器112）可將輔助設定管理表110AS從非揮發性記憶體120加載到硬體控制電路113內的前述至少一儲存單元（例如，該一或多個儲存單元），諸如命令佇列113Q，以作為輔助設定管理表113AS。另外，記憶體控制器110還可包含一仲裁器（arbiter） 301和一多工器電路302 （標示為“MUX”以求簡明）。
為了更好地理解，記憶體控制器110中的匯流排可以符合一預定的晶片上互連（on-chip interconnect）規範，例如ARM高級微控制器匯流排架構（ARM Advanced Microcontroller Bus Architecture，簡稱AMBA），尤其，可以實現為AMBA高級高性能匯流排（AMBA Advanced High-performance Bus，簡稱AHB），並且，從微處理器112開始、穿過（pass through）多工器電路302且達到控制暫存器電路CREG的控制路徑以及從硬體控制電路113開始、穿過多工器電路302且達到控制暫存器電路CREG的控制路徑中的任一控制路徑可視為AHB上的一候選控制路徑，但本發明不限於此。
當任一事件發生時（例如，如狀態暫存器電路SREG所指出的），硬體控制電路113可確定該任一事件是否為合格（qualified）事件。對於該任一事件為合格事件的情況，硬體控制電路113可請求對傳輸介面電路118的屬性控制，尤其，向仲裁器301發送指出一請求的一請求訊號REQ，例如，藉由設定請求訊號REQ具有一第一預定邏輯值諸如邏輯值“1”，以要求停用（disable）從微處理器112開始、穿過多工器電路302且達到控制暫存器電路CREG的控制路徑並啟用從硬體控制電路113開始、穿過多工器電路302且達到控制暫存器電路CREG的控制路徑。仲裁器301可僅啟用這兩個控制路徑中的一個控制路徑並且停用這兩個控制路徑中的另一控制路徑。當仲裁器301批准（grant）由請求訊號REQ所指出的該請求時，硬體控制電路113可將該任一事件和與輔助設定管理表113AS的複數個條目相關聯的複數個預定事件中的至少一部分預定事件（例如，一部分或全部預定事件）進行比較以選擇性地更新控制暫存器電路CREG（例如，暫存器電路REG0、REG1和REG2）的暫存器值。尤其，硬體控制電路113可從命令佇列113Q中讀取輔助設定管理表113AS的該複數個條目中的任一條目，並將該任一事件和在該複數個預定事件當中與該任一條目相關聯的一預定事件進行比較以確定是否根據該任一條目更新控制暫存器電路CREG的暫存器值。舉例來說，當該任一事件和與該任一條目相關聯的這個預定事件吻合/匹配（match）時，硬體控制電路113可根據該任一條目更新控制暫存器電路CREG的暫存器值。又例如，當該任一事件和與該任一條目相關聯的這個預定事件不匹配時，硬體控制電路113可避免根據該任一條目更新控制暫存器電路CREG的暫存器值，尤其，可嘗試使用該複數個條目中的下一個條目。在某些例子中，在該複數個預定事件中沒有一個事件等於該任一事件的情況下，硬體控制電路113可能已經嘗試了多次而沒有觸發更新控制暫存器電路CREG的暫存器值，直到與該複數個條目相關聯的該複數個預定事件中的所有事件都已經被逐一和該任一事件進行比較。之後，硬體控制電路113可控制發送到仲裁器301的請求訊號REQ以指出該請求的取消，例如，藉由將請求訊號REQ設定為具有一第二預定邏輯值諸如邏輯值“0”，以要求停用從硬體控制電路113開始、穿過多工器電路302且達到控制暫存器電路CREG的控制路徑，並啟用從微處理器112開始、穿過多工器電路302且達到控制暫存器電路CREG的控制路徑。
如第3圖所示，硬體控制電路113耦接至狀態暫存器電路SREG，尤其，用以監控傳輸介面電路118（例如，M實體層電路118M、統一協定控制器211及通用快閃儲存傳送協定控制器212）的多個狀態以判斷該多個狀態中是否發生任何狀態轉換，以供檢測該任一事件的發生。為了簡明起見，於本實施例中類似的內容在此不重複贅述。
第4圖依據本發明一實施例繪示該方法的一靈活設定控制方案。舉例來說，在記憶體裝置100（例如記憶體控制器110）的初始化之後，硬體控制電路113可進入一閒置（idle）狀態。
在步驟S10中，硬體控制電路113可停留在該閒置狀態（標示為“閒置”以求簡明），並且可監控傳輸介面電路118（例如，狀態暫存器電路SREG）以確定是否有任一事件諸如上述任一事件的發生（標示為“監控”以求簡明）。舉例來說，響應於該任一事件的發生，進入步驟S11。
在步驟S11中，硬體控制電路113可判斷該任一事件是否為一合格事件。如果是，則進入步驟S12；如果否，則進入步驟S11。例如，硬體控制電路113可使用與複數個預定合格事件相關聯的一事件遮罩（mask）來確定該任一事件是否為該複數個預定合格事件的其中之一，但本發明不限於此。
在步驟S12中，硬體控制電路113可請求對傳輸介面電路118的屬性控制，尤其，將指出該請求的請求訊號REQ發送到仲裁器301，例如，藉由將請求訊號REQ設定為具有該第一預定邏輯值諸如邏輯值“1”，以要求停用從微處理器112開始、穿過多工器電路302且達到控制暫存器電路CREG的控制路徑並啟用從硬體控制電路113開始、穿過多工器電路302且達到控制暫存器電路CREG的控制路徑。
在步驟S13中，當仲裁器301批准由請求訊號REQ所指出的該請求、並將相關的硬體資源（例如，硬體控制電路113的控制路徑和控制暫存器電路CREG）釋放給硬體控制電路113（標示為“仲裁器釋放”以求簡明），硬體控制電路113可從命令佇列113Q讀取輔助設定管理表113AS的該複數個條目當中的第i個條目中的寫入定義條目代碼Wdefine[i]。為了更好地理解，迴圈索引i可以是大於一的整數，其中當進入包含步驟S13~S16的至少一迴圈時，迴圈索引i的一初始值可以等於0（標示為“i = 0”以求簡明），但本發明不限於此。 表1
寫入定義條目代碼 Wdefine[WCNT:0] 位址 資料
Wdefine[0] Addr[0] W_data[0]
Wdefine[1] Addr[1] W_data[1]
… … …
Wdefine[WCNT - 1] Addr[WCNT - 1] W_data[WCNT - 1]
表1展示了輔助設定管理表113AS（例如，輔助設定管理表110AS）的格式的例子，其中輔助設定管理表113AS的該複數個條目可包含WCNT個條目{{Wdefine[0], Addr[0], W_data[0]}, {Wdefine[1], Addr[1], W_data[1]}, …, {Wdefine[WCNT - 1], Addr[WCNT - 1], W_data[WCNT - 1]}}，以及這些條目的條目計數（entry count）WCNT可以是大於二的整數，但本發明不限於此。此外，該WCNT個條目{{Wdefine[0], Addr[0], W_data[0]}, {Wdefine[1], Addr[1], W_data[1]}, …, {Wdefine[WCNT - 1], Addr[WCNT - 1], W_data[WCNT - 1]}}中的第i個條目{Wdefine[i], Addr[i], W_data[i]}可包含寫入定義條目代碼（write-definition entry code）Wdefine[i]、位址Addr[i]和資料W_data[i]，且可被視為一硬體寫入命令，以供指示將資料W_data[i]寫入在控制暫存器電路CREG內的位址Addr[i]。當有需要時，硬體控制電路113可執行該硬體寫入命令諸如第i個條目{Wdefine[i], Addr[i], W_data[i]}，以將資料W_data[i]寫入在控制暫存器電路CREG內的位址Addr[i]，以供控制傳輸介面電路118（例如，其內的該多個子電路，諸如M實體層電路118M、統一協定控制器211和通用快閃儲存傳送協定控制器212）。
在如第4圖所示的包含步驟S13~S16的上述至少一迴圈中，硬體控制電路113可將該任一事件和與該WCNT個條目{{Wdefine[0], Addr[0], W_data[0]}, {Wdefine[1], Addr[1], W_data[1]}, …, {Wdefine[WCNT - 1], Addr[WCNT - 1], W_data[WCNT - 1]}}相關聯的該複數個預定事件中的至少一部分預定事件（例如，一部分或全部預定事件）進行比較以選擇性地更新控制暫存器電路CREG（例如，暫存器電路REG0、REG1和REG2）的暫存器值。舉例來說，硬體控制電路113可從命令佇列113Q中讀取第i個條目{Wdefine[i], Addr[i], W_data[i]}中的寫入定義條目代碼Wdefine[i]，如步驟S13所述。
在步驟S14中，硬體控制電路113可將該任一事件和該複數個預定事件當中與第i個條目{Wdefine[i], Addr[i], W_data[i]}相關聯的該預定事件進行比較，尤其，可將該任一事件轉換為與該任一事件相關聯的一目標寫入定義條目代碼Wdefine_TGT，並且判斷寫入定義條目代碼Wdefine[i]是否等於目標寫入定義條目代碼Wdefine_TGT（標示為“Wdefine[i] == Wdefine_TGT”以求簡明），以供根據第i個條目{Wdefine[i], Addr[i], W_data[i]}決定是否更新控制暫存器電路CREG的暫存器值。如果是（例如，Wdefine[i] = Wdefine_TGT，這可指出這個預定事件等於該任一事件），則進入步驟S15；如果否（例如，Wdefine[i]≠Wdefine_TGT，這可指出這個預定事件不等於該任一事件），則進入步驟S16。
為了更好地理解，硬體控制電路113可分別使用目標寫入定義條目代碼Wdefine_TGT和寫入定義條目代碼Wdefine[i]作為該任一事件和與第i個條目{Wdefine[i], Addr[i], W_data[i]}相關聯的該預定事件的代表，以供將該任一事件和與第i個條目{Wdefine[i], Addr[i], W_data[i]}相關聯的該預定事件進行比較。例如，硬體控制電路113可根據一預定規則將該任一事件轉換為與該任一事件相關聯的目標寫入定義條目代碼Wdefine_TGT，其中該預定規則可代表用於根據狀態暫存器電路SREG的暫存器值來計算目標寫入定義條目代碼Wdefine_TGT的一預定函數，但本發明不限於此。另外，與第i個條目{Wdefine[i], Addr[i], W_data[i]}相關聯的該預定事件也可根據該預定規則而被轉換為寫入定義條目代碼Wdefine[i]，以建立，在對應於所有可用的寫入定義條目代碼（例如，輔助設定管理表113AS中的寫入定義條目代碼）的多個一對一映射關係當中，這個預定事件與寫入定義條目代碼Wdefine[i]之間的一個一對一映射關係。由於狀態暫存器電路SREG的暫存器值可用來作為所有可能事件當中的該任一事件的一指示器（indicator）來指出該多個一對一映射關係中的某個一對一映射關係，所以，硬體控制電路113分別使用目標寫入定義條目代碼Wdefine_TGT和寫入定義條目代碼Wdefine[i]作為該任一事件和與第i個條目{Wdefine[i], Addr[i], W_data[i]}相關聯的該預定事件的代表以供將該任一事件和這個預定事件進行比較，是可行的。
在步驟S15中，硬體控制電路113可根據第i個條目{Wdefine[i], Addr[i], W_data[i]}更新控制暫存器電路CREG的暫存器值，尤其，執行該硬體寫入命令諸如第i個條目{Wdefine[i], Addr[i], W_data[i]}以於控制暫存器電路CREG內的位址Addr[i]寫入資料W_data[i]，以供控制傳輸介面電路118（例如，其內的該多個子電路，諸如M實體層電路118M、統一協定控制器211和通用快閃儲存傳送協定控制器212）。
無論步驟S14的判斷結果為“是”或“否”，硬體控制電路113都可在進入步驟S16之前用一預定增量諸如一增加迴圈索引i（標示為“i++”以求簡明）。
在步驟S16中，硬體控制電路113可檢查迴圈索引i是否達到條目計數WCNT，尤其，確定迴圈索引i是否等於條目計數WCNT（示為“i == WCNT”以求簡明）。如果是，則進入步驟S10；如果否，則進入步驟S13。
例如，當該任一事件和與第i個條目{Wdefine[i], Addr[i], W_data[i]}相關聯的該預定事件匹配時，硬體控制電路113可根據第i個條目{Wdefine[i], Addr[i], W_data[i]}更新控制暫存器電路CREG的暫存器值。又例如，當該任一事件和與第i個條目{Wdefine[i], Addr[i], W_data[i]}相關聯的該預定事件不匹配時，硬體控制電路113可避免根據第i個條目{Wdefine[i], Addr[i], W_data[i]}更新控制暫存器電路CREG的暫存器值，尤其，可嘗試該WCNT個條目{{Wdefine[0], Addr[0], W_data[0]}, {Wdefine[1], Addr[1], W_data[1]}, …, {Wdefine[WCNT - 1], Addr[WCNT - 1], W_data[WCNT - 1]}}中的下一個條目（如果存在）。於某些例子中，在該複數個預定事件中沒有一個事件等於該任一事件的情況下，硬體控制電路113可能已經嘗試WCNT次而沒有觸發更新控制暫存器電路CREG的暫存器值，直到與該WCNT個條目{{Wdefine[0], Addr[0], W_data[0]}, {Wdefine[1], Addr[1], W_data[1]}, …, {Wdefine[WCNT - 1], Addr[WCNT - 1], W_data[WCNT - 1]}}相關聯的該複數個預定事件中的所有事件都已經被逐一和該任一事件進行比較。之後，當步驟S16的判斷結果為“是”時，硬體控制電路113可控制發送至仲裁器301的請求訊號REQ以指出該請求的取消，例如，藉由將請求訊號REQ設定為具有該第二預定邏輯值諸如邏輯值“0”，以要求停用從硬體控制電路113開始、穿過多工器電路302且達到控制暫存器電路CREG的控制路徑，並啟用從微處理器112開始、穿過多工器電路302且達到控制暫存器電路CREG的控制路徑。
基於該方法的諸多控制方案（例如，該靈活設定控制方案），記憶體控制器110（例如，硬體控制電路113）能夠，響應於與該WCNT個條目{{Wdefine[0], Addr[0], W_data[0]}, {Wdefine[1], Addr[1], W_data[1]}, …, {Wdefine[WCNT - 1], Addr[WCNT - 1], W_data[WCNT - 1]}}相關聯的該複數個預定事件中的任何事件的觸發，對控制暫存器電路CREG進行自動參數設定控制，而不需要在記憶體裝置100的運行時間（runtime）從非揮發性記憶體120加載任何韌體碼諸如任何系統內編程（in-system programing, ISP）碼以執行上述任何韌體碼。為了簡明起見，於本實施例中類似的內容在此不重複贅述。
為了更好地理解，該方法可以用第4圖所示的工作流程來說明，但本發明不限於此。根據某些實施例，可以在第4圖所示的工作流程中增加、刪除或改變一或多個步驟。
根據某些實施例，儲存在狀態暫存器電路SREG內的一組目前狀態暫存器（current-state registers）{Curr_State}（例如，目前狀態暫存器{Curr_State[0], Curr_State[1], Curr_State[2], …}）中的一第一組狀態暫存器值{ Curr_State}可指出傳輸介面電路118（例如，M實體層電路118M、統一協定控制器211和通用快閃儲存傳送協定控制器212）的該多個狀態，諸如傳輸介面電路118的多個目前狀態，以及，儲存在狀態暫存器電路SREG內的一組下一狀態暫存器（next-state registers）{Next_State}（例如，下一狀態暫存器{Next_State[0], Next_State[1], Next_State[2], …}）中的一第二組狀態暫存器值{ Next_State}可指出該多個目前狀態的各自的下一狀態，其中，某個狀態暫存器的狀態暫存器值可用藉由以 斜體字型寫出/印出的相同符號來表示，以便更好地理解。當檢測到該組下一狀態暫存器{Next_State}當中的某個下一狀態暫存器Next_State[j]的狀態暫存器值 Next_State[j]異於該組目前狀態暫存器{Curr_State}當中的一對應的目前狀態暫存器Curr_State[j]的狀態暫存器值 Curr_State[j]，硬體控制電路113可確定發生了狀態轉變，這是因為下一狀態暫存器Next_State[j]和目前狀態暫存器Curr_State[j]的各自的狀態暫存器值 Next_State[j]和 Curr_State[j]之間的差異是一非零差值可指出發生了這個狀態轉換。在發生這個狀態轉換後，目前狀態暫存器Curr_State[j]的狀態暫存器值 Curr_State[j]可變成與下一狀態暫存器Next_State[j]的狀態暫存器值 Next_State[j]相同，並且這兩個狀態暫存器值 Curr_State[j]和 Next_State[j]可以保持相同，直到傳輸介面電路118改變下一狀態暫存器Next_State[j]的狀態暫存器值 Next_State[j]以指出下一個狀態轉換。
第5圖依據本發明一實施例繪示該方法的一狀態切換控制方案。舉例來說，傳輸介面電路118可以進入或離開（例如，退出（exit））一低速（low speed，簡稱LS）模式中的一狀態#1（例如，一睡眠狀態）、一高速（high speed，簡稱HS）模式中的一狀態#2（例如，一停頓（stall）狀態）、以及一休眠（hibernate）狀態（標示為“HIBERN8”以求簡明）當中的任何狀態，但本發明不限於此。在某些實施例中，傳輸介面電路118可以進入或離開（例如，退出）某些其他狀態當中的任何狀態。
當處於狀態#1時，目前狀態和下一狀態都可以是狀態#1，且傳輸介面電路118可同時保持目前狀態暫存器Curr_State[0]和下一狀態暫存器Next_State[0]的各自的狀態暫存器值 Curr_State[0]和 Next_State[0]都指出狀態#1。例如，當傳輸介面電路118被安排為從狀態#1切換到狀態#2時，目前狀態和下一狀態可以分別是狀態#1和狀態#2，並且傳輸介面電路118可保持目前狀態暫存器Curr_State[0]的狀態暫存器值 Curr_State[0]以指出狀態#1，並改變下一狀態暫存器Next_State[0]的狀態暫存器值 Next_State[0]以指出狀態#2。當檢測到下一狀態暫存器Next_State[0]的狀態暫存器值 Next_State[0]與目前狀態暫存器Curr_State[0]的狀態暫存器值 Curr_State[0]不同時，硬體控制電路113可確定發生一狀態轉換，尤其，根據狀態暫存器電路SREG的暫存器值（例如，一個二維狀態暫存器值陣列{( Curr_State[], Next_State[])}，其可包含目前狀態暫存器{Curr_State[0], Curr_State[1], Curr_State[2], …}的狀態暫存器值{ Curr_State[0], Curr_State[1], Curr_State[2], …}以及下一狀態暫存器{Next_State[0], Next_State[1], Next_State[2], …}的狀態暫存器值{ Next_State[0], Next_State[1], Next_State[2], …}）來決定目標寫入定義條目代碼Wdefine_TGT，例如，藉由使用該預定函數，其中這個狀態轉換的事件可作為上述該任一事件的例子。
類似地，對於在該LS模式中的狀態#1（例如，該睡眠狀態）、該HS模式中的狀態#2（例如，該停頓狀態）和該休眠狀態（標示為“HIBERN8”以求簡明）當中從一狀態到另一狀態的任何狀態轉換，當檢測到下一狀態暫存器Next_State[0]的狀態暫存器值 Next_State[0]與目前狀態暫存器Curr_State[0]的狀態暫存器值 Curr_State[0]不同時，硬體控制電路113可確定發生該任何狀態轉換，尤其，根據狀態暫存器電路SREG的暫存器值（例如，該二維狀態暫存器值陣列{( Curr_State[], Next_State[])}）來決定目標寫入定義條目代碼Wdefine_TGT，例如，藉由使用該預定函數，其中這個狀態轉換的事件可作為上述該任一事件的例子。於是，目標寫入定義條目代碼Wdefine_TGT可以等於該WCNT個條目{{Wdefine[0], Addr[0], W_data[0]}, {Wdefine[1], Addr[1], W_data[1]}, …, {Wdefine[WCNT - 1], Addr[WCNT - 1], W_data[WCNT - 1]}}中的某一條目{Wdefine[ ], Addr[ ], W_data[ ]}的寫入定義條目代碼Wdefine[ ]。為了簡明起見，於本實施例中類似的內容在此不重複贅述。
第6圖依據本發明另一實施例繪示該方法的一狀態切換控制方案。舉例來說，傳輸介面電路118可以進入或離開（例如，退出）該HS模式中的一HS-檔位1（HS-GEAR1）狀態（標示為“檔位1”以求簡明）、一HS-檔位2（HS-GEAR2）狀態（標示為“檔位2”以求簡明）、…以及一HS-檔位5（HS-GEAR5）狀態（標示為“檔位5”以求簡明）當中的任何狀態，但本發明不限於此。在某些實施例中，傳輸介面電路118可以進入或離開（例如，退出）某些其他狀態當中的任何狀態。
當處於該HS-檔位1狀態時，目前狀態和下一狀態都可以是該HS-檔位1狀態，且傳輸介面電路118可保持目前狀態暫存器Curr_State[1]和下一狀態暫存器Next_State[1]的各自的狀態暫存器值 Curr_State[1]和 Next_State[1]都指出該HS-檔位1狀態。例如，當傳輸介面電路118被安排為從該HS-檔位1狀態切換到該HS-檔位2狀態時，目前狀態和下一個狀態可以分別是該HS-檔位1狀態和該HS-檔位2狀態，並且傳輸介面電路118可保持目前狀態暫存器Curr_State[1]的狀態暫存器值 Curr_State[1]以指出該HS-檔位1狀態，並改變下一狀態暫存器Next_State[1]的狀態暫存器值 Next_State[1]以指出該HS-檔位2狀態。當檢測到下一狀態暫存器Next_State[1]的狀態暫存器值 Next_State[1]與目前狀態暫存器Curr_State[1]的狀態暫存器值 Curr_State[1]不同時，硬體控制電路113可確定發生一狀態轉換，尤其，根據狀態暫存器電路SREG的暫存器值（例如，該二維狀態暫存器值陣列{( Curr_State[], Next_State[])}）來決定目標寫入定義條目代碼Wdefine_TGT，例如，藉由使用該預定函數，其中這個狀態轉換的事件可作為上述該任一事件的例子。
類似地，對於在該HS模式中的該HS-檔位1狀態、該HS-檔位2狀態、…以及該HS-檔位5狀態當中從一狀態到另一狀態的任何狀態轉換，當檢測到下一狀態暫存器Next_State[1]的狀態暫存器值 Next_State[1]與目前狀態暫存器Curr_State[1]的狀態暫存器值 Curr_State[1]不同時，硬體控制電路113可確定發生該任何狀態轉換，尤其，根據狀態暫存器電路SREG的暫存器值（例如，該二維狀態暫存器值陣列{( Curr_State[], Next_State[])}）來決定目標寫入定義條目代碼Wdefine_TGT，例如，藉由使用該預定函數，其中這個狀態轉換的事件可作為上述該任一事件的例子。於是，目標寫入定義條目代碼Wdefine_TGT可以等於該WCNT個條目{{Wdefine[0], Addr[0], W_data[0]}, {Wdefine[1], Addr[1], W_data[1]}, …, {Wdefine[WCNT - 1], Addr[WCNT - 1], W_data[WCNT - 1]}}中的某一條目{Wdefine[ ], Addr[ ], W_data[ ]}的寫入定義條目代碼Wdefine[ ]。為了簡明起見，於本實施例中類似的內容在此不重複贅述。
第7圖依據本發明又一實施例繪示該方法的一狀態切換控制方案。舉例來說，傳輸介面電路118可以進入或離開（例如，退出）一個單線道（one-lane, 1-Lane）狀態（標示為“1-線道”以求簡明）和一個雙線道（two-lane, 2-Lane）狀態（標示為“2-線道”以求簡明）當中的任何狀態，但本發明不限於此。在某些實施例中，傳輸介面電路118可以進入或離開（例如，退出）某些其他狀態當中的任何狀態。
當處於該單線道狀態時，目前狀態和下一狀態都可以是該單線道狀態，且傳輸介面電路118可保持目前狀態暫存器Curr_State[2]和下一狀態暫存器Next_State[2]的各自的狀態暫存器值 Curr_State[2]和 Next_State[2]都指出該單線道狀態。例如，當傳輸介面電路118被安排為從該單線道狀態切換到該雙線道狀態時，目前狀態和下一個狀態可以分別是該單線道狀態和該雙線道2狀態，並且傳輸介面電路118可保持目前狀態暫存器Curr_State[2]的狀態暫存器值 Curr_State[2]以指出該單線道狀態，並改變下一狀態暫存器Next_State[2]的狀態暫存器值 Next_State[2]以指出該雙線道狀態。當檢測到下一狀態暫存器Next_State[2]的狀態暫存器值 Next_State[2]與目前狀態暫存器Curr_State[2]的狀態暫存器值 Curr_State[2]不同時，硬體控制電路113可確定發生一狀態轉換，尤其，根據狀態暫存器電路SREG的暫存器值（例如，該二維狀態暫存器值陣列{( Curr_State[], Next_State[])}）來決定目標寫入定義條目代碼Wdefine_TGT，例如，藉由使用該預定函數，其中這個狀態轉換的事件可作為上述該任一事件的例子。
類似地，對於該單線道狀態和該雙線道狀態當中從一狀態到另一狀態的任何狀態轉換，當檢測到下一狀態暫存器Next_State[2]的狀態暫存器值 Next_State[2]與目前狀態暫存器Curr_State[2]的狀態暫存器值 Curr_State[2]不同時，硬體控制電路113可確定發生該任何狀態轉換，尤其，根據狀態暫存器電路SREG的暫存器值（例如，該二維狀態暫存器值陣列{( Curr_State[], Next_State[])}）來決定目標寫入定義條目代碼Wdefine_TGT，例如，藉由使用該預定函數，其中這個狀態轉換的事件可作為上述該任一事件的例子。於是，目標寫入定義條目代碼Wdefine_TGT可以等於該WCNT個條目{{Wdefine[0], Addr[0], W_data[0]}, {Wdefine[1], Addr[1], W_data[1]}, …, {Wdefine[WCNT - 1], Addr[WCNT - 1], W_data[WCNT - 1]}}中的某一條目{Wdefine[ ], Addr[ ], W_data[ ]}的寫入定義條目代碼Wdefine[ ]。為了簡明起見，於本實施例中類似的內容在此不重複贅述。 表2
寫入定義條目代碼 Wdefine[3:0] 位址 資料
Wdefine[0]（例如：HS，進入H8） Addr[0] W_data[0]
Wdefine[1]（例如：HS，從H8退出） Addr[1] W_data[1]
Wdefine[2]（例如：HS，從H8退出） Addr[2] W_data[2]
Wdefine[3]（例如：HS，從H8退出） Addr[3] W_data[3]
… … …
表2根據本發明一實施例展示了命令佇列113Q中的一組預定義的（predefined）硬體寫入命令，諸如一組條目{{Wdefine[0], Addr[0], W_data[0]}, {Wdefine[1], Addr[1], W_data[1]}, {Wdefine[2], Addr[2], W_data[2]}, {Wdefine[3], Addr[3], W_data[3]}, …}，其中表2中的符號“…”可指出某些表格內容可被省略。舉例來說，與該組條目相關聯的事件中的某些事件可以描述如下： (1) 與包含有寫入定義條目代碼Wdefine[0]的第0個條目相關聯的事件可代表從該HS模式中的狀態#2到該休眠狀態的狀態轉換的事件（標示為“HS，進入H8”以求簡明）； (2) 與包含有寫入定義條目代碼Wdefine[1]的第1個條目相關聯的事件可代表從該休眠狀態到該HS模式中的狀態#2的狀態轉換的事件（標示為“HS，從H8退出”以求簡明）； (3) 與包含有寫入定義條目代碼Wdefine[2]的第2個條目相關聯的事件可代表從該休眠狀態到該HS模式中的狀態#2的狀態轉換的事件（標示為“HS，從H8退出”以求簡明）；以及 (4) 與包含有寫入定義條目代碼Wdefine[3]的第3個條目相關聯的事件可代表從該休眠狀態到該HS模式中的狀態#2的狀態轉換的事件（標示為“HS，從H8退出”以求簡明）； 其中與該組條目相關聯的事件中的某些事件可以是相同的（例如，寫入定義條目代碼Wdefine[1]、Wdefine[2]和Wdefine[3]可以彼此相等），但本發明不限於此。當進行記憶體裝置100（例如記憶體控制器110）的初始化時，微處理器112可將該組預定義的硬體寫入命令填入命令佇列113Q，以容許硬體控制電路113響應於與該組條目相關聯的事件中的任一事件的觸發，對控制暫存器電路CREG進行該自動參數設定，而不需要在記憶體裝置100的運行時間從非揮發性記憶體120加載任何韌體碼諸如任何系統內編程（ISP）碼以執行上述任何韌體碼。為了簡明起見，於本實施例中類似的內容在此不重複贅述。
根據某些實施例，響應於該自動參數設定（例如，在控制暫存器電路CREG當中由硬體控制電路113所更新的控制暫存器值），傳輸介面電路118可進行對應於控制暫存器電路CREG中的控制暫存器值的相關操作，而這些相關操作可包含： (1) 開啟（turn on）傳輸介面電路118（例如M實體層電路118M）的電源； (2) 關閉（turn off）傳輸介面電路118（例如M實體層電路118M）的電源； (3) 開啟M實體層電路118M中的鎖相迴路（PLL）； (4) 關閉M實體層電路118M中的該鎖相迴路； (5) 開啟M實體層電路118M中的振盪器； (6) 關閉M實體層電路118M中的該振盪器； (7) 改變傳輸介面電路118（例如，M實體層電路118M）中的一電壓；以及 (8) 改變傳輸介面電路118（例如，M實體層電路118M）中的一電流； 但本發明不限於此。為了簡明起見，於這些實施例中類似的內容在此不重複贅述。
第8圖依據本發明一實施例繪示該方法的一工作流程。
在步驟S21中，在記憶體裝置100（例如記憶體控制器110）的初始化的期間，記憶體裝置100（例如記憶體控制器110）可利用該處理電路諸如微處理器112將輔助設定管理表110AS從非揮發性記憶體120加載至記憶體控制器110內的硬體控制電路113中的上述至少一儲存單元（例如，該一或多個儲存單元）中，諸如內嵌（embedded）於硬體控制電路113內的命令佇列113Q，以作為一加載的輔助設定管理表諸如輔助設定管理表113AS，其中硬體控制電路113可用於該自動設定控制（例如，該自動參數設定控制）。
在步驟S22中，記憶體裝置100（例如記憶體控制器110）可利用記憶體控制器110內的硬體控制電路113，而非該處理電路諸如微處理器112，根據記憶體控制器110內的傳輸介面電路118的狀態資訊來檢測一系列事件的發生，例如，藉由前述的至少一狀態暫存器電路如狀態暫存器電路SREG，並根據該系列事件動態地對傳輸介面電路118進行參數設定，例如，藉由前述的至少一控制暫存器電路諸如控制暫存器電路CREG，以供在記憶體裝置100的運行時間重新配置傳輸介面電路118，其中傳輸介面電路118可以依據該加載的輔助設定管理表諸如輔助設定管理表113AS的該複數個條目中的一或多個條目所載有（carry）的資料（例如，表1中的欄位“ 資料”）而被重新配置。
尤其，上述至少一狀態暫存器電路的多個暫存器值，諸如狀態暫存器電路SREG的暫存器值，可以被使用作為所有可能的事件當中的任何可能的事件的一指示器，以指出上述該多個一對一映射關係中的某個一對一映射關係，且該狀態資訊可代表狀態暫存器電路SREG的暫存器值。此外，上述至少一控制暫存器電路的多個暫存器值，諸如控制暫存器電路CREG的暫存器值，可以分別指出傳輸介面電路118的該多個子電路（例如，第1圖所示的M實體層電路118M和上層控制器118U，諸如第2圖所示的M實體層電路118M、統一協定控制器211和通用快閃儲存傳送協定控制器212）的多個參數。
如第8圖所示，步驟S22可包含某些子步驟，諸如步驟S22A、S22B、S22C和S22D，其中根據傳輸介面電路118的該狀態資訊檢測該系列事件的發生可包含步驟S22A的操作，以及根據該系列事件動態地對傳輸介面電路118進行該參數設定可包含步驟S22B、S22C和S22D的操作。
在步驟S22A中，記憶體裝置100（例如記憶體控制器110）可利用硬體控制電路113來判斷該系列事件中的任一事件（例如上述任何可能的事件）是否為合格事件，例如，如步驟S11所描述的，其中，硬體控制電路113可用以根據該系列事件中的至少一合格事件（例如，一或多個合格事件）動態地對傳輸介面電路118進行該參數設定。舉例來說，硬體控制電路113可使用與該複數個預定合格事件相關聯的該事件遮罩來確定該任一事件是否為該複數個預定合格事件的其中之一，但本發明不限於此。
在步驟S22B中，響應於該任一事件為合格事件，記憶體裝置100（例如記憶體控制器110）可利用硬體控制電路113請求對傳輸介面電路118的控制，諸如對傳輸介面電路118的該屬性控制，例如，如步驟S12中所描述的，尤其，向仲裁器301發送指出該請求的請求訊號REQ。
在步驟S22C中，響應於對傳輸介面電路118的控制（例如，該屬性控制）的該請求被批准，記憶體裝置100（例如，記憶體控制器110）可利用硬體控制電路113將該系列事件中的任一事件（例如上述任何可能的事件）和與該加載的輔助設定管理表諸如輔助設定管理表113AS的該複數個條目（例如，該WCNT個條目{{Wdefine[0], Addr[0], W_data[0]}, {Wdefine[1], Addr[1], W_data[1]}, …, {Wdefine[WCNT - 1], Addr[WCNT - 1], W_data[WCNT - 1]}}）相關聯的該複數個預定事件中的至少一部分預定事件（例如，一部分或全部預定事件）進行比較以選擇性地更新傳輸介面電路118的至少一暫存器值（例如，一或多個暫存器值），以供在該記憶體裝置的運行時間重新配置該傳輸介面電路，諸如傳輸介面電路118中的控制暫存器電路CREG（例如暫存器電路REG0、REG1和REG2）的暫存器值，例如，如在步驟S13~S16中所描述的，以供在記憶體裝置100的運行時間重新配置傳輸介面電路118。舉例來說，硬體控制電路113可被安排為分別使用目標寫入定義條目代碼Wdefine_TGT和第i個條目{Wdefine[i], Addr[i], W_data[i]}載有的寫入定義條目代碼Wdefine[i]作為該任一事件和與第i個條目{Wdefine[i], Addr[i], W_data[i]}相關聯的該預定事件的代表，以供將該任一事件和與第i個條目{Wdefine[i], Addr[i], W_data[i]}相關聯的該預定事件進行比較，以確定是否用第i個條目{Wdefine[i], Addr[i], W_data[i]}載有的資料W_data[i]來重新配置傳輸介面電路118。
硬體控制電路113可讀取在來自命令佇列113Q的輔助設定管理表113AS的該複數個條目中的任一條目（例如，第i個條目{Wdefine[i], Addr[i], W_data[i]}的至少一部分，諸如其寫入定義條目代碼Wdefine[i]），並將該任一事件和在該複數個預定事件中與該任一條目（例如，第i個條目{Wdefine[i], Addr[i], W_data[i]}）相關聯的一預定事件進行比較，尤其，藉由比較目標寫入定義條目代碼Wdefine_TGT（其可代表該任一事件）與寫入定義條目代碼Wdefine[i]（其可代表與第i個條目{Wdefine[i], Addr[i], W_data[i]}相關聯的該預定事件），以判斷是否根據該任一條目更新傳輸介面電路118的上述至少一暫存器值（例如，一或多個暫存器值），諸如在傳輸介面電路118中的控制暫存器電路CREG（例如，暫存器電路REG0、REG1和REG2）的暫存器值。舉例來說，當該任一事件和與該任一條目相關聯的這個預定事件匹配時（例如，目標寫入定義條目代碼Wdefine_TGT和寫入定義條目代碼Wdefine[i]彼此相等），硬體控制電路113可根據該任一條目更新傳輸介面電路118的上述至少一暫存器值（例如，該一或多個暫存器值），諸如傳輸介面電路118中的控制暫存器電路CREG（例如，暫存器電路REG0、REG1和REG2）的暫存器值。又例如，當該任一事件和與該任一條目相關聯的這個預定事件不匹配時（例如，目標寫入定義條目代碼Wdefine_TGT和寫入定義條目代碼Wdefine[i]彼此不相等），硬體控制電路113可避免根據該任一條目更新傳輸介面電路118的上述至少一暫存器值（例如，該一或多個暫存器值），諸如控制暫存器電路CREG（例如，暫存器電路REG0、REG1和REG2）的暫存器值，尤其，可嘗試該複數個條目中的下一個條目。在某些例子中，在該複數個預定事件中沒有一個事件等於該任一事件的情況下，硬體控制電路113可能已經嘗試了多次（例如，上述WCNT次）而沒有觸發更新控制暫存器電路CREG的暫存器值，直到與該複數個條目相關聯的該複數個預定事件中的所有事件都已經被逐一和該任一事件進行比較。
在步驟S22D中，記憶體裝置100（例如，記憶體控制器110）可利用硬體控制電路113來取消對傳輸介面電路118的控制（例如，該屬性控制）的該請求，尤其，控制從硬體控制電路113到仲裁器301的請求訊號REQ以指出該請求的取消。
基於該方法，記憶體裝置100（例如記憶體控制器110）可利用硬體控制電路113，而非該處理電路諸如微處理器112，來動態地對傳輸介面電路118進行該參數設定，而不需要在記憶體裝置100的運行時間從非揮發性記憶體120加載任何韌體碼諸如任何系統內編程碼以執行上述任何韌體碼以供重新配置傳輸介面電路118，藉此避免由於在記憶體裝置100的運行時間加載及執行上述任何韌體碼而引起的任何延遲。為了簡明起見，於本實施例中類似的內容在此不重複贅述。
為了更好地理解，該方法可用第8圖所示的工作流程來說明，但本發明不限於此。根據某些實施例，可在第8圖所示的工作流程中增加、刪除或改變一或多個步驟。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
10:電子裝置 50:主機裝置 52:處理器 54:電源供應電路 58:傳輸介面電路 100:記憶體裝置 110:記憶體控制器 110AS:輔助設定管理表 112:微處理器 112C:程式碼 112M:唯讀記憶體 113:硬體控制電路（HW_C） 114:控制邏輯電路 116:隨機存取記憶體 116T:暫時邏輯至實體位址映射表 118:傳輸介面電路 118U:上層（U）控制器 118M:M實體層電路 120:非揮發性（NV）記憶體 120T:全域邏輯至實體位址映射表 122-1~122-N:非揮發性（NV）記憶體元件 211:統一協定控制器 212:通用快閃儲存傳送協定控制器 210T:傳輸器 210R:接收器 REG0,REG1,REG2:暫存器電路 CREG:控制暫存器電路 SREG:狀態暫存器電路 113AS:輔助設定管理表 113Q:命令佇列 301:仲裁器 302:多工器電路（MUX） REQ:請求訊號 S10~S16,S21,S22,S22A,S22B,S22C,S22D:步驟 Curr_State[0]~Curr_State[2]:目前狀態暫存器 Next_State[0]~Next_State[2]:下一狀態暫存器 Wdefine_TGT:目標寫入定義條目代碼 Wdefine[ ]:寫入定義條目代碼
第1圖為依據本發明一實施例的一電子裝置的示意圖。 第2圖依據本發明一實施例繪示一種藉助於輔助設定管理來進行在一預定通訊架構（例如一通用快閃儲存（UFS）通訊架構）中的一記憶體裝置諸如第1圖所示的記憶體裝置的自動設定控制（例如自動參數設定控制）的方法的輔助設定控制方案。 第3圖依據本發明一實施例繪示第2圖所示的輔助設定控制方案的某些實施細節。 第4圖依據本發明一實施例繪示該方法的一靈活（flexible）設定控制方案。 第5圖依據本發明一實施例繪示該方法的一狀態切換控制方案。 第6圖依據本發明另一實施例繪示該方法的一狀態切換控制方案。 第7圖依據本發明又一實施例繪示該方法的一狀態切換控制方案。 第8圖依據本發明一實施例繪示該方法的一工作流程。
10:電子裝置
50:主機裝置
52:處理器
54:電源供應電路
58:傳輸介面電路
100:記憶體裝置
110:記憶體控制器
110AS:輔助設定管理表
112:微處理器
112C:程式碼
112M:唯讀記憶體
113:硬體控制電路(HW_C)
114:控制邏輯電路
116:隨機存取記憶體
116T:暫時邏輯至實體位址映射表
118:傳輸介面電路
118U:上層(U)控制器
118M:M實體層電路
120:非揮發性(NV)記憶體
120T:全域邏輯至實體位址映射表
122-1~122-N:非揮發性(NV)記憶體元件

Claims (16)

  1. 一種藉助於輔助設定管理來進行在一預定通訊架構中的一記憶體裝置的自動設定控制的方法，該方法係適用於該記憶體裝置的一記憶體控制器，該記憶體裝置包含該記憶體控制器以及一非揮發性記憶體，該非揮發性記憶體包含至少一非揮發性記憶體元件，該方法包含： 在該記憶體裝置的初始化的期間，利用該記憶體控制器內的一處理電路將一輔助設定管理表從該非揮發性記憶體加載至該記憶體控制器內的一硬體控制電路的至少一儲存單元中，以作為一加載的輔助設定管理表，其中該硬體控制電路是用於該自動設定控制；以及 利用該記憶體控制器內的該硬體控制電路，根據該記憶體控制器內的一傳輸介面電路的狀態資訊來檢測一系列事件的發生，並根據該系列事件動態地對該傳輸介面電路進行參數設定，以供在該記憶體裝置的運行時間（runtime）重新配置該傳輸介面電路，其中該傳輸介面電路是依據該加載的輔助設定管理表的複數個條目中的一或多個條目所載有（carry）的資料而被重新配置。
  2. 如申請專利範圍第1項所述之方法，其中該傳輸介面電路包含至少一控制暫存器電路，其中該至少一控制暫存器電路的多個暫存器值分別指出該傳輸介面電路的多個子電路的多個參數；以及該硬體控制電路係用以透過該至少一控制暫存器電路根據該系列事件動態地對該傳輸介面電路進行該參數設定。
  3. 如申請專利範圍第1項所述之方法，其中該傳輸介面電路包含至少一狀態暫存器電路，其中該至少一狀態暫存器電路的多個暫存器值係被使用作為所有可能的事件當中的任何可能的事件的一指示器；以及該硬體控制電路係用以透過該至少一狀態暫存器電路檢測該系列事件的發生，其中該狀態資訊代表該至少一狀態暫存器電路的該多個暫存器值。
  4. 如申請專利範圍第1項所述之方法，其中一命令佇列係內嵌於該硬體控制電路；以及該硬體控制電路的該至少一儲存單元代表該硬體控制電路內的該命令佇列。
  5. 如申請專利範圍第1項所述之方法，其中根據該傳輸介面電路的該狀態資訊來檢測該系列事件的發生另包含： 利用該硬體控制電路判斷該系列事件中的任一事件是否為合格事件，其中該硬體控制電路係用以根據該系列事件中的至少一合格事件動態地對該傳輸介面電路進行該參數設定。
  6. 如申請專利範圍第1項所述之方法，其中根據該系列事件動態地對該傳輸介面電路進行該參數設定另包含： 利用該硬體控制電路請求對該傳輸介面電路的控制； 響應於對該傳輸介面電路的該控制的請求被批准，利用該硬體控制電路將該系列事件中的任一事件和與該加載的輔助設定管理表的該複數個條目相關聯的複數個預定事件中的至少一部分預定事件進行比較以選擇性地更新該傳輸介面電路的至少一暫存器值，以供在該記憶體裝置的運行時間重新配置該傳輸介面電路；以及 利用該硬體控制電路取消對該傳輸介面電路的該控制的該請求。
  7. 如申請專利範圍第1項所述之方法，其中該硬體控制電路係用以讀取該加載的輔助設定管理表的該複數個條目中的任一條目，且分別使用一目標寫入定義條目代碼以及由該任一條目所載有的寫入定義條目代碼作為該系列事件中的任一事件以及與該任一條目相關聯的一預定事件的代表，以供將該任一事件和與該任一條目相關聯的該預定事件進行比較，以確定是否用該任一條目所載有的資料來重新配置該傳輸介面電路。
  8. 如申請專利範圍第7項所述之方法，其中根據該系列事件動態地對該傳輸介面電路進行該參數設定另包含： 響應於該目標寫入定義條目代碼以及由該任一條目所載有的該寫入定義條目代碼彼此相等，利用該硬體控制電路用該任一條目所載有的該資料來更新該傳輸介面電路的至少一暫存器值，以供在該記憶體裝置的運行時間重新配置該傳輸介面電路。
  9. 如申請專利範圍第1項所述之方法，其中該記憶體控制器係用以利用該硬體控制電路，而非該處理電路，來動態地對該傳輸介面電路進行該參數設定，而不需要在該記憶體裝置的運行時間從該非揮發性記憶體加載任何韌體碼以執行所述任何韌體碼以供重新配置該傳輸介面電路，藉此避免由於在該記憶體裝置的運行時間加載及執行所述任何韌體碼而引起的任何延遲。
  10. 一種記憶體裝置，包含： 一非揮發性記憶體，用以儲存資訊，其中該非揮發性記憶體包含至少一非揮發性記憶體元件；以及 一記憶體控制器，耦接於該非揮發性記憶體，用以控制該記憶體裝置的操作，其中該記憶體控制器包含： 一處理電路，用以根據來自一主機裝置的複數個主機命令來控制該記憶體控制器，以容許該主機裝置透過該記憶體控制器來存取該非揮發性記憶體； 一傳輸介面電路，用以與該主機裝置進行通訊；以及 一硬體控制電路，用以進行該記憶體裝置的自動設定控制； 其中： 在該記憶體裝置的初始化的期間，該記憶體控制器利用該記憶體控制器內的該處理電路將一輔助設定管理表從該非揮發性記憶體加載至該記憶體控制器內的該硬體控制電路的至少一儲存單元中，以作為一加載的輔助設定管理表，其中該硬體控制電路是用於該自動設定控制；以及 該記憶體控制器利用該記憶體控制器內的該硬體控制電路，根據該記憶體控制器內的該傳輸介面電路的狀態資訊來檢測一系列事件的發生，並根據該系列事件動態地對該傳輸介面電路進行參數設定，以供在該記憶體裝置的運行時間（runtime）重新配置該傳輸介面電路，其中該傳輸介面電路是依據該加載的輔助設定管理表的複數個條目中的一或多個條目所載有（carry）的資料而被重新配置。
  11. 如申請專利範圍第10項所述之記憶體裝置，其中該傳輸介面電路包含至少一控制暫存器電路，其中該至少一控制暫存器電路的多個暫存器值分別指出該傳輸介面電路的多個子電路的多個參數；以及該硬體控制電路係用以透過該至少一控制暫存器電路根據該系列事件動態地對該傳輸介面電路進行該參數設定。
  12. 如申請專利範圍第10項所述之記憶體裝置，其中該傳輸介面電路包含至少一狀態暫存器電路，其中該至少一狀態暫存器電路的多個暫存器值係被使用作為所有可能的事件當中的任何可能的事件的一指示器；以及該硬體控制電路係用以透過該至少一狀態暫存器電路檢測該系列事件的發生，其中該狀態資訊代表該至少一狀態暫存器電路的該多個暫存器值。
  13. 一種電子裝置，其包含申請專利範圍第10項所述之記憶體裝置，並且另包含： 該主機裝置，耦接至該記憶體裝置，其中該主機裝置包含： 至少一處理器，用以控制該主機裝置的操作；以及 一電源供應電路，耦接至該至少一處理器，用以提供電源給該至少一處理器以及該記憶體裝置； 其中該記憶體裝置提供儲存空間給該主機裝置。
  14. 一種記憶體裝置的記憶體控制器，該記憶體裝置包含該記憶體控制器以及一非揮發性記憶體，該非揮發性記憶體包含至少一非揮發性記憶體元件，該記憶體控制器包含： 一處理電路，用以根據來自一主機裝置的複數個主機命令來控制該記憶體控制器，以容許該主機裝置透過該記憶體控制器來存取該非揮發性記憶體； 一傳輸介面電路，用以與該主機裝置進行通訊；以及 一硬體控制電路，用以進行該記憶體裝置的自動設定控制； 其中： 在該記憶體裝置的初始化的期間，該記憶體控制器利用該記憶體控制器內的該處理電路將一輔助設定管理表從該非揮發性記憶體加載至該記憶體控制器內的該硬體控制電路的至少一儲存單元中，以作為一加載的輔助設定管理表，其中該硬體控制電路是用於該自動設定控制；以及 該記憶體控制器利用該記憶體控制器內的該硬體控制電路，根據該記憶體控制器內的該傳輸介面電路的狀態資訊來檢測一系列事件的發生，並根據該系列事件動態地對該傳輸介面電路進行參數設定，以供在該記憶體裝置的運行時間（runtime）重新配置該傳輸介面電路，其中該傳輸介面電路是依據該加載的輔助設定管理表的複數個條目中的一或多個條目所載有（carry）的資料而被重新配置。
  15. 如申請專利範圍第14項所述之記憶體控制器，其中該傳輸介面電路包含至少一控制暫存器電路，其中該至少一控制暫存器電路的多個暫存器值分別指出該傳輸介面電路的多個子電路的多個參數；以及該硬體控制電路係用以透過該至少一控制暫存器電路根據該系列事件動態地對該傳輸介面電路進行該參數設定。
  16. 如申請專利範圍第14項所述之記憶體控制器，其中該傳輸介面電路包含至少一狀態暫存器電路，其中該至少一狀態暫存器電路的多個暫存器值係被使用作為所有可能的事件當中的任何可能的事件的一指示器；以及該硬體控制電路係用以透過該至少一狀態暫存器電路檢測該系列事件的發生，其中該狀態資訊代表該至少一狀態暫存器電路的該多個暫存器值。
TW111127944A 2021-10-05 2022-07-26 藉助於輔助設定管理來進行在預定通訊架構中的記憶體裝置的自動設定控制的方法、記憶體裝置、電子裝置以及記憶體裝置的記憶體控制器 TWI807936B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163252613P 2021-10-05 2021-10-05
US63/252,613 2021-10-05
US17/586,719 US11899974B2 (en) 2021-10-05 2022-01-27 Method and apparatus for performing automatic setting control of memory device in predetermined communications architecture with aid of auxiliary setting management
US17/586,719 2022-01-27

Publications (2)

Publication Number Publication Date
TW202316284A true TW202316284A (zh) 2023-04-16
TWI807936B TWI807936B (zh) 2023-07-01

Family

ID=85774704

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111127944A TWI807936B (zh) 2021-10-05 2022-07-26 藉助於輔助設定管理來進行在預定通訊架構中的記憶體裝置的自動設定控制的方法、記憶體裝置、電子裝置以及記憶體裝置的記憶體控制器

Country Status (3)

Country Link
US (1) US11899974B2 (zh)
CN (1) CN115938438A (zh)
TW (1) TWI807936B (zh)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0123422D0 (en) 2001-09-28 2001-11-21 Memquest Ltd Improved memory controller
TWI318348B (en) * 2006-09-22 2009-12-11 Realtek Semiconductor Corp Memory management method
JP2008140221A (ja) * 2006-12-04 2008-06-19 Hitachi Ltd ストレージシステム及び管理方法並びに管理装置
US8621138B2 (en) 2007-12-27 2013-12-31 Sandisk Enterprise Ip Llc Flash storage controller execute loop
US9251891B1 (en) * 2014-11-11 2016-02-02 Sandisk Technologies Inc. Devices and methods to conditionally send parameter values to non-volatile memory
JP2017174387A (ja) * 2016-03-17 2017-09-28 パナソニックＩｐマネジメント株式会社 メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム、及びメモリ制御方法
US10572388B2 (en) 2017-08-30 2020-02-25 Micron Technology, Inc. Managed NVM adaptive cache management
KR102417977B1 (ko) 2017-10-19 2022-07-07 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
KR20190074677A (ko) 2017-12-20 2019-06-28 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
JP7143735B2 (ja) * 2018-11-15 2022-09-29 Tdk株式会社 メモリコントローラ、及びメモリシステム
JP7540163B2 (ja) * 2020-02-17 2024-08-27 富士フイルムビジネスイノベーション株式会社 情報処理装置およびプログラム
JP2021149457A (ja) * 2020-03-18 2021-09-27 キオクシア株式会社 半導体装置および半導体装置の制御方法

Also Published As

Publication number Publication date
TWI807936B (zh) 2023-07-01
US11899974B2 (en) 2024-02-13
CN115938438A (zh) 2023-04-07
US20230106393A1 (en) 2023-04-06

Similar Documents

Publication Publication Date Title
JP6082389B2 (ja) ホストから見たデバイスファームウェア更新の影響の管理
US8812784B2 (en) Command executing method, memory controller and memory storage apparatus
KR102351660B1 (ko) 전력 관리 메커니즘을 갖는 솔리드 스테이트 메모리 시스템 및 그것의 동작 방법
US20110122691A1 (en) Power management of memory systems
TWI786213B (zh) 記憶體系統及其操作方法
CN110806837B (zh) 数据处理系统及其操作方法
CA2563277A1 (en) Storage device and host apparatus
US9996398B2 (en) Application processor and system on chip
Eshghi et al. Ssd architecture and pci express interface
CN107590080B (zh) 映射表更新方法、存储器控制电路单元及存储器存储装置
KR20130070251A (ko) 브릿지 칩셋 및 그것을 포함하는 데이터 저장 시스템
TWI711040B (zh) 用來在記憶裝置中進行電源管理的方法、記憶裝置及其控制器、以及電子裝置
US10936046B2 (en) Method for performing power saving control in a memory device, associated memory device and memory controller thereof, and associated electronic device
US11693567B2 (en) Memory performance optimization method, memory control circuit unit and memory storage device
US20190074053A1 (en) Storage device and refresh method thereof
US11494094B2 (en) Storage system and method of dynamically managing power of storage system according to a monitored operating state of a computing device
CN107357520B (zh) 整理指令处理方法、存储器控制电路单元及其存储装置
KR20160125137A (ko) 애플리케이션 프로세서와 시스템 온 칩
CN100437485C (zh) 用于配置计算机系统的系统和方法
US20080222365A1 (en) Managed Memory System
TWI820951B (zh) 藉助於預定命令來進行記憶體裝置的資料存取控制的方法及設備
TWI807936B (zh) 藉助於輔助設定管理來進行在預定通訊架構中的記憶體裝置的自動設定控制的方法、記憶體裝置、電子裝置以及記憶體裝置的記憶體控制器
US11366674B2 (en) Method and apparatus for performing dynamic throttling control with aid of configuration setting
US10522201B2 (en) Methods and systems for serial memory device control
Micheloni et al. SSD architecture and PCI express interface