TW202312002A - 用於重建構半導體構件在晶圓上的位置的方法與設備 - Google Patents
用於重建構半導體構件在晶圓上的位置的方法與設備 Download PDFInfo
- Publication number
- TW202312002A TW202312002A TW111131636A TW111131636A TW202312002A TW 202312002 A TW202312002 A TW 202312002A TW 111131636 A TW111131636 A TW 111131636A TW 111131636 A TW111131636 A TW 111131636A TW 202312002 A TW202312002 A TW 202312002A
- Authority
- TW
- Taiwan
- Prior art keywords
- variable
- wafer
- test result
- assignment rule
- cost matrix
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N5/00—Computing arrangements using knowledge-based models
- G06N5/01—Dynamic search techniques; Heuristics; Dynamic trees; Branch-and-bound
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N5/00—Computing arrangements using knowledge-based models
- G06N5/02—Knowledge representation; Symbolic representation
- G06N5/022—Knowledge engineering; Knowledge acquisition
- G06N5/025—Extracting rules from data
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N20/00—Machine learning
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Evolutionary Computation (AREA)
- Computing Systems (AREA)
- Data Mining & Analysis (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Artificial Intelligence (AREA)
- Computational Linguistics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Medical Informatics (AREA)
- General Factory Administration (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
本發明係關於一種用於判定一指派規則以便組合來自同一半導體裝置之不同測試之測試結果的方法。該方法包含以下步驟:(S23)擬合諸如一線性回歸模型之一模型,從而使用該模型來預測測試資料;(S24)基於該等預測來計算一成本矩陣;(S25)將匈牙利方法應用於該成本矩陣以獲得一新指派規則,且多次重複進行此等步驟。
Description
本發明係關於一種用於重建構半導體構件在晶圓上之位置的方法,且係關於一種經組態以執行該方法之設備,該等半導體構件安裝於晶圓上,其後該等半導體構件自晶圓分開。
在半導體構件(特定言之PowerMOS)之封裝過程中,半導體構件對其原始晶圓之可追蹤性及其在晶圓上之原始位置發生丟失。特定言之,此意謂一旦晶圓被切割或分割(自晶圓分離半導體構件之方法)及封裝,便不再可擷取各半導體構件在晶圓上之位置。封裝過程提供者能夠提供在最終測試(封裝之後的半導體構件之測試過程)中之鬆散半導體構件與晶圓級測試(封裝之前的測試)中在晶圓上之半導體構件之間的至少粗略匹配。然而,此仍產生無法指派至多個晶圓之數千個半導體構件。由於此本質上為組合問題,因此該問題之解決方案之複雜度係階乘的,此係由於存在以正確次序來配置半導體構件之
階乘不同方式,其中
為半導體構件之數目。
對於ASIC半導體構件,存在此組合問題之解決方案。出於此目的,在晶圓級測試期間,將唯一識別符儲存於ASIC半導體構件之記憶體中,此使得能夠在封裝之後將最終測試指派至晶圓級測試。然而,歸因於不存在記憶體,對於諸如PowerMOS之半導體構件,此係不可能的。
在第一態樣中,本發明係關於一種用於判定將來自第一變數之第一集合之變數指派至來自第二變數之第二集合之變數的指派規則之方法,特定言之電腦實施方法。指派規則可以一對一方式將第一變數指派至第二變數,亦即,各第一變數由指派規則指派至多一個第二變數,且較佳地亦反之亦然。集合可理解為個別變數之組合形式。較佳地,第一及第二集合為不具有公用變數之不同集合。較佳地,將索引指派至第一及第二集合之變數中之各者。第一及第二集合之所有索引可解釋為索引集合,因此作為集合,其元素連續索引第一或第二集合之變數。指派規則接著將來自第二索引集合之索引指派至第一索引集合。因此,指派規則描述哪一第一變數屬於哪一第二變數,且較佳地亦反之亦然。指派規則可為清單或表格或類似者。
該方法係藉由初始化指派規則及提供第一及第二集合而開始。可隨機地或以標識映射之形式來選擇初始指派規則。其他初始指派規則有可能作為替代方案,例如預定義的、已部分正確的指派。
此之後為重複執行步驟
a) 至 d),如下文所解釋。可針對指定之最大重複次數而重複執行,或可定義中止準則,其中若符合中止準則,則中止重複執行。舉例而言,中止準則係指派規則之最小修改。
a)創建含有第一變數及根據指派規則所指派之各別第二變數之資料集。資料集亦可稱為訓練資料集,其中經指派第二變數為第一變數之所謂的「標記」。應注意,此步驟可為可選的,此係因為使用此資料集之後續步驟基本上僅需要在第一變數與第二變數之間的當前指派規則之資訊,該資訊可由資料集或由當前指派規則提供。當前指派規則為針對步驟
a)至
d)之當前重複而存在的指派規則,亦即,在創建資料集之最近版本時使用的指派規則。
b)以使得機器學習系統將資料集之經指派第二變數判定為第一變數之函數之方式來訓練機器學習系統;訓練程序可理解為意謂調整機器學習系統之參數,使得藉由其判定之機器學習系統之預測儘可能接近資料集之第二變數(「標記」)。可相對於成本函數執行最佳化。成本函數較佳地表徵在機器學習系統之輸出與標記之間的數學差。較佳地使用梯度下降方法來執行最佳化。機器學習系統可為一個或複數個決策樹、神經網路、支援向量機器或類似者。可執行訓練,直至機器學習系統在訓練期間之任何進一步改良為可忽略的時後為止,亦即,滿足第二中止準則。
c)計算成本矩陣,其中成本矩陣中之條目表徵在機器學習系統之預測與根據指派規則的第二變數之間的距離,特定言之在機器學習系統之預測與第二集合之所有變數之間的距離。可藉由
範數來判定該距離。亦可設想其他距離量度。可以使得將列及行各自指派至第一變數或根據該第一變數及第二變數指派至機器學習系統之預測的方式使成本矩陣結構化,其中條目表徵在列及行之各別指定變數之間的距離。並不位於成本矩陣之對角線上的條目可被視為運輸成本,與指派規則相反,其必須被消耗以將第一變數指派至對應列/行之各別第二變數。
d)根據成本矩陣來最佳化指派規則,使得指派規則基於成本矩陣條目而產生最小總成本。總成本為根據當前指派規則自成本矩陣執行將第一集合之變數指派至第二集合之變數所必需的成本矩陣條目之總和。換言之,針對根據指派規則自成本矩陣選擇之條目,最佳化(特定言之最小化)該總和。應注意,以使得根據指派規則所選擇之成本矩陣之各別行及列的條目為經指派至第一及第二變數之彼等條目之方式而根據指派規則來選擇條目,該等變數根據指派規則而指派至彼此。
在步驟
d)之最後一次重複中判定之指派規則為最終指派規則,其在可選步驟中輸出。
變數可為標量或向量,諸如時間序列,尤其係由感測器獲取,或間接判定之感測器資料。較佳地,第一及第二變數為來自一次量測或來自複數次不同量測之一個或複數個量測結果,對複數個物件中之一者執行該等量測中之各者。換言之,將各變數指派至該等物件中之一者。在創建資料集之步驟中,複數個量測結果中之僅可預定數目個量測結果可用於第二變數。指派規則可指定哪些第一及第二變數為同一物件之量測結果。尤其較佳地,在一個時間點針對第一變數執行物件之至少一次量測,且在第二時間點針對第二變數執行量測,第二時間點在第一時間點之後。可在物件已經過修改或更改之後定義第二時間點。
提議對給定成本矩陣使用成本最小化演算法來最佳化指派規則。舉例而言,使用應用於成本矩陣之匈牙利方法(Hungarian method),最佳化係可能的。匈牙利方法(亦稱為Kuhn-Munkres演算法)為用於解決加權映射問題之演算法。替代地,可使用成本最小化演算法之貪婪實施。
亦提議機器學習系統為回歸模型,其將第二變數判定為第一變數及回歸模型之參數的函數,其中在訓練期間調整回歸模型之參數。
回歸用於模型化在因變數(通常亦為反應變數)與一或多個自變數(通常亦稱作解釋變數)之間的關係。回歸能夠參數化更複雜函數,使得根據特定數學準則來最佳地表示此資料。舉例而言,通用最小平方法計算唯一直線(或超平面),其使在真資料與此線(或超平面)之間的偏差平方和(亦即,殘差平方和)降至最低。
亦提議第一及第二變數在產品生產期間根據不同生產過程步驟來表徵產品。舉例而言,第二時間點在此處可為完成製造過程步驟之時間。產品可為製造設施中生產之任何產品。較佳地,在製造產品時,例如若不再有可能將產品自塊狀材料(例如,螺釘)直接指派至生產批次,則前述過程步驟之可追蹤性發生丟失(所謂的「塊狀材料」)。可設想第一變數表徵構件(特定言之零件),且第二變數表徵最終產品,其中指派規則描述處理哪一構件以生產哪一產品,或將哪一構件安裝於哪一產品中。此操作之實例為:產品中之構件是否可不再經非破壞性地移除以便讀出序號。藉由本發明,接著有可能藉助於對產品進行量測來指派構件之生產批次。
第一及第二變數可為量測/測試結果或產品、構件等之其他屬性。第一及第二變數通常彼此略微不同,例如歸因於製造容許度,但描述產品、構件等之相同量測/屬性。
亦提議第一變數為晶圓上之半導體構件元件的第一測試結果或量測結果,且第二變數為半導體構件元件在其自晶圓分開之後的第二測試結果或量測結果。半導體構件元件可為已生長於晶圓上的電子構件之部分,例如積體電路之電晶體群組。測試結果亦可關於整個半導體構件。已證明線性回歸在為機器學習系統尋找最佳指派規則之方面特別有效。此係基於線性關係,其在此情況下為對指派測試結果之合理假設。線性回歸為回歸之特殊情況。在線性回歸中假設線性函數。其僅使用其中因變數為回歸係數(但未必為自變數)之線性組合的關係。
亦提議第一測試結果為晶圓級測試結果,且第二測試結果為最終測試結果。較佳地,最終測試結果比晶片級測試結果更少。測試為例如電壓測試及/或接觸測試。
亦提議在複數個不同晶圓上產生半導體構件。此係因為已展示:該方法甚至能夠在合理計算時間內跨多個晶圓尋找正確指派規則。
亦提議指派規則用於判定哪一第二測試結果屬於哪一第一測試結果,且接著根據相關聯第一測試結果來判定半導體構件配置於晶圓內之哪一位置。此允許位置之重建構,此首次使得有可能自半導體生產之最後生產過程步驟至先前處理步驟中唯一地追蹤半導體構件。
亦提議除了該等位置,亦判定表徵晶圓及/或晶圓上之半導體構件之其他變數及分別指派之第二測試結果,其中此資料組合成其他訓練資料集,其中根據訓練資料集來訓練其他機器學習系統以便預測第二測試結果。
此之優點在於該指派可用於創建其他訓練資料集以訓練其他機器學習系統,從而預測經封裝半導體裝置在生產過程之初期的特性。此顯著地減少在偵測製程參數中之偏差所花費的時間,特定言之對於僅可在最終測試期間正確評估之參數(例如,RDSon)。
此處獲得之另一優點在於該指派亦可用於對主動地識別有缺陷的半導體晶片之其他機器學習系統加以訓練。此節省製程資源且減少廢物。
在其他態樣中,本發明係關於一種設備及一種電腦程式,其中之各者經組態以執行以上方法;及一種機器可讀取儲存媒體,此電腦程式儲存於其上。
本發明之優點
具有獨立申請專利範圍1之特徵的本發明具有以下優點:其使得能夠在取決於晶圓級測試之結果的半導體構件與取決於最終測試之結果的經封裝半導體構件之間判定潛在指派,而不需要回顧性地添加元資料,諸如唯一標識符或類似者。
本發明亦具有以下優點:其實現在半導體構件與其在晶圓上之原始位置之間的一對一指派,因此實現更好製程控制(例如,有缺陷部分之根本原因分析)。
本發明之其他態樣為獨立申請專利範圍之主題。有利發展為附屬申請專利範圍之主題。
在半導體構件或半導體裝置之封裝過程中,構件對其原始晶圓之可追蹤性及其在晶圓上之原始位置發生丟失。在已將半導體構件元件分開之後,個別半導體構件有時可混合在一起,此意謂在未對構件進行唯一標記之情況下,其在晶圓上之位置發生丟失。此示意性地展示於圖1中。晶圓10各自具有複數個半導體構件或半導體裝置11。在此階段,各半導體裝置11在晶圓10上具有已知位置。典型地,半導體裝置11在此階段經受複數個測試,此亦稱為晶圓級測試。接著將晶圓10切割成零件,使得半導體裝置11彼此分離。切割可使用鋸12或藉由雷射執行。最後,切割至一定大小之半導體裝置經封裝,例如安裝於微控制器13中。接著為最新階段:關於半導體裝置最初定位於其上之晶圓10及在晶圓10內之哪一位置的資訊已發生丟失。典型地,具有半導體裝置11之微控制器13再次經受複數個測試,亦稱為最終測試。然而,由於歸因於將晶圓10切割成零件而發生混合,因此不容易明確地判定微控制器13之給定半導體裝置11配置於晶圓10上何處及哪一晶圓級測試對應於哪一最終測試,亦即,哪些係同一半導體裝置之測試結果。半導體裝置可為微電子模組,諸如積體電路(下文亦稱為晶片)、感測器等。
本發明之一個目標為在半導體生產過程中在封裝過程之後恢復可追蹤性。此指派實現其他益處,諸如更好製程控制或最終晶片屬性之早期預測。另外,在最終測試中以晶片級所量測之偏差的根本原因分析可擴展至晶圓生產過程。此繼而使得能夠更深入地理解製程且產生更好製程控制且因此產生經改良品質。
提議指派演算法,其由最佳化回歸參數(當自晶片級測試回歸至最終測試資料時),接著最佳化測試匹配之指派的交替序列來組成。最終測試晶片之當前指派在各迭代中用作『回歸標記』。
本發明亦使用成本最小化演算法,其可在所指定成本矩陣下判定最佳一對一指派。為了建構合適的成本矩陣,藉由計算在經訓練回歸器之最終測試預測與回歸標記之間的合適距離量度(例如,
範數)來應用回歸誤差。基於此成本矩陣,演算法重排最終測試中之晶片以便使回歸損失減至最小。可取決於資料之特性(例如,線性相依性之線性回歸)而自由地選擇回歸器或回歸模型。
圖2展示用於判定指派規則之方法的示意性流程圖20,該指派規則將最終測試之測試結果映射至對應的晶圓級測試結果。在該方法完成時,應獲得指派規則,其將晶圓級測試之相關聯測試結果指派至最終測試。因此,此規則描述源自同一半導體構件之相關聯測試結果。
該方法在步驟S21處開始。此步驟初始化指派規則。在此步驟中亦提供晶圓級測試(Wafer-Level Test;WLT)及最終測試(Final Test;FT)之測試結果。
此之後為步驟S22。在此步驟中,創建含有WLT測試結果及其根據指派規則所指派之各別FT測試結果的訓練資料集。
在步驟S22完成之後,緊跟步驟S23。在此步驟中,取決於晶圓級測試(WLT):
,訓練回歸器
,使得回歸器根據訓練資料集來判定分別指派之最終測試。回歸器
可為線性回歸模型。以已知方式來訓練回歸器,例如藉由調整回歸器
之參數來最小化在訓練資料集上之回歸誤差。
一旦回歸器已經訓練,便緊跟步驟S24。在此步驟中創建成本矩陣。將列及行各自指派至晶圓級測試及最終測試。取決於各別列之對應WFT測試結果及各別行之對應FT測試結果,藉助於在回歸預測之間的
範數而自訓練資料判定成本矩陣中之條目,且將其儲存於成本矩陣中。
在步驟S24已完成之後,在步驟S25中進行指派規則之最佳化。藉由將匈牙利方法應用於成本矩陣來執行最佳化,以便基於該成本矩陣獲得經改良指派規則。
若不符合中止準則,則再次實行步驟S22至S25。中止準則可為指定之最大重複次數。
若符合中止準則,則方法終止且可輸出指派規則。
在步驟S25之後的可選步驟中,使用指派規則來重建構半導體構件11在晶圓10上之位置。指定規則可用於自FT測試結果開始反向判定WLT測試結果。由於WLT測試結果之儲存通常另外包括晶圓內執行各別測試之位置,因此有可能準確地重建構在晶圓上產生對應半導體裝置之位置。
可設想:取決於步驟S25之後的位置重建構,可激活控制信號以控制實體系統,諸如電腦受控機器,諸如製造機,特定言之用於晶圓之處理機。舉例而言,若FT測試結果並非最佳的,則控制信號可相應地調整先前生產步驟以在稍後獲得更好FT測試結果。
圖3展示用於執行根據圖2之方法之設備30的示意圖。
該設備包含提供如步驟S22中所描述之訓練資料集的供應器51。接著將訓練資料饋入至回歸器52,其使用此資料來判定輸出變數。將輸出變數及訓練資料饋送至評估器53,其使用輸出變數及訓練資料來判定回歸器52之經更新參數,將該等參數傳送至參數記憶體P,其中該等參數替換當前參數。評估器53經組態以執行步驟S23。
由設備30執行之步驟可實施為機器可讀取儲存媒體54上之電腦程式,且由處理器55實行。
術語「電腦」涵蓋用於處理可預定義計算規則之任何裝置。此等計算規則可以軟體之形式或以硬體之形式或以軟體與硬體之混合形式提供。
10:晶圓
11:半導體裝置
12:鋸
13:微控制器
20:流程圖
30:設備
51:供應器
52:回歸器
53:評估器
54:可讀取儲存媒體
55:處理器
P:參數記憶體
S21:步驟
S22:步驟
S23:步驟
S24:步驟
S25:步驟
在下文中,參考隨附圖式更詳細地描述例示性具體實例。在圖式中:
[圖1] 展示封裝過程之示意圖;
[圖2] 展示本發明之流程圖的例示性具體實例;
[圖3] 展示訓練設備之示意圖。
20:流程圖
S21:步驟
S22:步驟
S23:步驟
S24步驟
S25:步驟
Claims (14)
- 一種用於判定將來自第一變數之第一集合中之第一變數指派至來自第二變數之第二集合中之第二變數的指派規則之方法,其包含以下步驟: 初始化(S21)該指派規則且提供(S21)該第一集合及該第二集合; 重複實行步驟a)至c): a) 以使得機器學習系統將根據該指派規則所指派之該第二變數判定為該第一變數的函數之方式來訓練(S23)該機器學習系統; b) 計算(S24)成本矩陣,其中該成本矩陣之條目表徵在該機器學習系統之作為該第一變數之函數的預測與該第二變數之間的距離;及 c) 基於該成本矩陣來最佳化(S25)該指派規則,使得根據該指派規則將該第一變數指派至該第二變數會基於該成本矩陣中之該條目而產生最小總成本。
- 如請求項1之方法,其中該指派規則之該最佳化(S25)係藉助於匈牙利演算法(Hungarian algorithm)或貪婪實施來進行。
- 如請求項2之方法,其中該成本矩陣為正方形,其中若該第一變數與該第二變數之數目並不匹配,則用該成本矩陣之該條目中之最大值來填充該成本矩陣之空白條目。
- 如請求項1至3中任一項之方法,其中該機器學習系統為回歸模型(53),其將該第二變數判定為該第一變數及該回歸模型之參數的函數。
- 如請求項1至3中任一項之方法,其中該第一變數及該第二變數在產品的生產期間根據不同生產過程步驟表徵該產品,其中該指派規則表徵該第一集合及該第二集合之該第一變數和該第二變數中之哪些變數表徵相同產品。
- 如請求項1至3中任一項之方法,其中該第一變數為半導體構件元件在晶圓上之第一測試結果,且該第二變數為該半導體構件元件在自該晶圓分開之後的第二測試結果,其中該指派規則表徵該第一測試結果及該第二測試結果中哪些測試結果源自同一半導體構件元件。
- 如請求項6之方法,其中該第一測試結果為晶圓級測試結果,且該第二測試結果為最終測試結果。
- 如請求項1至3中任一項之方法,其中該半導體構件元件係在複數個不同晶圓上產生。
- 如請求項6之方法,其中該指派規則用於判定哪一第二測試結果屬於哪一第一測試結果,且接著根據相關聯第一測試結果來判定該半導體裝置配置於該晶圓內之哪一位置。
- 如請求項9之方法,其中除了該位置,將表徵該晶圓及/或該晶圓上之該半導體構件元件的其他變數及所分別指派之該第二測試結果予以判定,其中此資料組合成訓練資料集,根據該訓練資料集訓練其他機器學習系統以便預測該第二測試結果。
- 如請求項6之方法,其中該半導體構件元件為功率MOSFET。
- 一種設備(30),其經組態以執行如請求項1至11中任一項之方法。
- 一種電腦程式產品,其包含在由電腦實行該電腦程式產品期間使得該電腦執行如請求項1至11之方法的指令。
- 一種機器可讀取儲存媒體,其上儲存有如請求項13之電腦程式產品。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102021209343.4 | 2021-08-25 | ||
DE102021209343.4A DE102021209343A1 (de) | 2021-08-25 | 2021-08-25 | Verfahren und Vorrichtung zur Positionsrekonstruktion von Halbleiterbauteilen auf einem Wafer |
Publications (1)
Publication Number | Publication Date |
---|---|
TW202312002A true TW202312002A (zh) | 2023-03-16 |
Family
ID=85175164
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW111131636A TW202312002A (zh) | 2021-08-25 | 2022-08-23 | 用於重建構半導體構件在晶圓上的位置的方法與設備 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20230066599A1 (zh) |
JP (1) | JP7436589B2 (zh) |
KR (1) | KR20230030531A (zh) |
CN (1) | CN115730678A (zh) |
DE (1) | DE102021209343A1 (zh) |
TW (1) | TW202312002A (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102021209588A1 (de) | 2021-09-01 | 2023-03-02 | Robert Bosch Gesellschaft mit beschränkter Haftung | Verfahren und Vorrichtung zur Positionsrekonstruktion von Halbleiterbauteilen auf einem Wafer |
DE102022201967A1 (de) | 2022-02-25 | 2023-09-14 | Robert Bosch Gesellschaft mit beschränkter Haftung | Unsicherheitsabschätzung einer Positionsrekonstruktion von Halbleiterbauteilen auf einem Wafer |
DE102022205141A1 (de) | 2022-05-23 | 2023-11-23 | Robert Bosch Gesellschaft mit beschränkter Haftung | Verfahren und Vorrichtung zur Positionsrekonstruktion von Halbleiterbauteilen auf einem Wafer |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1126333A (ja) * | 1997-06-27 | 1999-01-29 | Oki Electric Ind Co Ltd | 半導体装置及びその情報管理システム |
US20110156033A1 (en) | 2009-12-31 | 2011-06-30 | Stmicroelectronics Asia Pacific Pte. Ltd. | Method and system for tracing die at unit level |
CN113092981B (zh) | 2019-12-23 | 2022-04-26 | 长鑫存储技术有限公司 | 晶圆数据检测方法及系统、存储介质及测试参数调整方法 |
-
2021
- 2021-08-25 DE DE102021209343.4A patent/DE102021209343A1/de active Pending
-
2022
- 2022-08-19 KR KR1020220104005A patent/KR20230030531A/ko unknown
- 2022-08-23 TW TW111131636A patent/TW202312002A/zh unknown
- 2022-08-24 US US17/822,046 patent/US20230066599A1/en active Pending
- 2022-08-24 JP JP2022133171A patent/JP7436589B2/ja active Active
- 2022-08-24 CN CN202211017416.5A patent/CN115730678A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
KR20230030531A (ko) | 2023-03-06 |
DE102021209343A1 (de) | 2023-03-02 |
CN115730678A (zh) | 2023-03-03 |
JP7436589B2 (ja) | 2024-02-21 |
JP2023033203A (ja) | 2023-03-09 |
US20230066599A1 (en) | 2023-03-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW202312002A (zh) | 用於重建構半導體構件在晶圓上的位置的方法與設備 | |
US10545412B2 (en) | Statistical overlay error prediction for feed forward and feedback correction of overlay errors, root cause analysis and process control | |
US20150338847A1 (en) | Method and apparatus for discovering equipment causing product defect in manufacturing process | |
US7583833B2 (en) | Method and apparatus for manufacturing data indexing | |
CN114503123B (zh) | 用于计量的信号域适应 | |
KR102003961B1 (ko) | 수율 손실의 근원 파악 시스템 및 방법 | |
US9153502B2 (en) | Semiconductor chip testing method and semiconductor chip testing device | |
US10503078B2 (en) | Criticality analysis augmented process window qualification sampling | |
US11972987B2 (en) | Die level product modeling without die level input data | |
TW202329279A (zh) | 用於重建晶圓上半導體元件的位置之方法及裝置 | |
US20230253224A1 (en) | Substrate processing system, substrate processing method, and map creating device | |
US20230376850A1 (en) | Method and device for reconstructing a position of semiconductor devices on a wafer | |
US11757741B2 (en) | Demand prediction apparatus, demand prediction method and program for predicting a demand of a path on a network using selected trend patterns | |
JPH11219997A (ja) | 電子デバイス検査システム及び電子デバイスの製造方法 | |
US11328108B2 (en) | Predicting die susceptible to early lifetime failure | |
CN117808750A (zh) | 晶圆缺陷密度的计算方法、存储介质和计算设备 | |
EP4356419A1 (en) | Monitoring and control of a semiconductor manufacturing process | |
KR20220098898A (ko) | Pcm 데이터를 이용한 웨이퍼 수율 예측 장치 및 그 예측 방법 | |
CN118427077A (zh) | 用于首次失败即停止测试的测试序列 | |
CN115078552A (zh) | 一种倒装焊芯片缺陷检测方法及系统 | |
KR20200014443A (ko) | 뉴슨스 맵에 기반한 광대역 플라즈마 검사 |