KR20220098898A - Ｐｃｍ 데이터를 이용한 웨이퍼 수율 예측 장치 및 그 예측 방법 - Google Patents

Ｐｃｍ 데이터를 이용한 웨이퍼 수율 예측 장치 및 그 예측 방법 Download PDF

Info

Publication number
KR20220098898A
KR20220098898A KR1020210000762A KR20210000762A KR20220098898A KR 20220098898 A KR20220098898 A KR 20220098898A KR 1020210000762 A KR1020210000762 A KR 1020210000762A KR 20210000762 A KR20210000762 A KR 20210000762A KR 20220098898 A KR20220098898 A KR 20220098898A
Authority
KR
South Korea
Prior art keywords
wafer
neural network
pcm data
data
yield
Prior art date
Application number
KR1020210000762A
Other languages
English (en)
Inventor
이태훈
박은식
Original Assignee
주식회사 실리콘프리시젼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실리콘프리시젼 filed Critical 주식회사 실리콘프리시젼
Priority to KR1020210000762A priority Critical patent/KR20220098898A/ko
Publication of KR20220098898A publication Critical patent/KR20220098898A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/30—Computing systems specially adapted for manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

PCM(Process Control Monitor) 데이터를 이용한 웨이퍼 수율 예측 장치는, 프로세서;를 포함하되, 상기 프로세서는, PCM 데이터에 포함된 다수의 데이터 항목을 항목별로 정규화하여, 상기 뉴럴 네트워크에 입력하는 것에 의해 상기 웨이퍼의 수율을 예측하는 것을 특징으로 한다.

Description

ＰＣＭ 데이터를 이용한 웨이퍼 수율 예측 장치 및 그 예측 방법{WAFER YIELD PREDICTION APPARATUS USING PCM DATA AND PREDICTION METHOD THEREFOR}
본 발명은 PCM(Process Control Monitor) 데이터를 이용한 웨이퍼 수율 예측 장치 및 그 예측 방법에 관한 것이다.
팹리스(Fabless) 업체에 있어 팹(Fab)에서 제공하는 PCM(Process Control Monitor) 데이터의 활용은 거의 없는 현실이다.
일반적으로 반도체 칩의 불량 분석에 있어서, 시뮬레이션 결과와 실제 결과가 맞지 않는 문제가 있다. 이에 따라, 설계 문제인지 공정 문제인지 서로 의심만 할 뿐, 확인할 방법이 마땅치 않은 것이 현실이다.
PCM 데이터는 공정 관점에서 양산 웨이퍼가 문제 없는지 체크하는 방법으로 사용된다. 아울러, PCM 데이터는 설계자에 의한 회로 블록의 관리보다는 공정 관리에 초점이 맞춰져 있다. 즉, 팹에서는 PCM 데이터에 대해 측정하고 보관하지만 수율 및 설계 이슈에 대해 관여하지 않는다.
이로 인해 저수율이나 불량 분석의 모든 책임은 설계자가 짊어져야 하는 어려움이 있다.
또한, 납품하는 팹리스 입장에서는 수율 관리가 안되면, 물량 부족(Shortage)이 발생하여 재고 관리에 어려움이 생긴다. 특히 하나의 반도체 칩을 이용하여 다양한 제품군으로 나누어 출하하는 경우, 즉, 웨이퍼 별로 디바이스가 구분되어 출하되는 제품의 경우, 이 어려움이 더욱 가중된다.
국내공개특허 제10-2019-0021982호 : 반도체 소자의 특성 예측 방법 및 반도체 소자의 특성 예측 장치(2019년 03월 06일 공개).
본 발명은 전술한 바와 같은 기술적 과제를 해결하는 데 목적이 있는 발명으로서, 저수율 문제나 불량 분석 문제가 생겼을 때 PCM 데이터를 활용하여 원인 분석 및 저수율을 극복할 수 있도록 하는 PCM 데이터를 이용한 웨이퍼 수율 예측 장치 및 그 예측 방법을 제공하는 것에 그 목적이 있다.
본 발명의 PCM(Process Control Monitor) 데이터를 이용한 웨이퍼 수율 예측 장치는, 프로세서;를 포함하되, 상기 프로세서는, PCM 데이터를 이용하여, 뉴럴 네트워크에 의해 웨이퍼의 수율을 예측하는 것을 특징으로 한다.
구체적으로, 상기 프로세서는, PCM 데이터에 포함된 다수의 데이터 항목을 항목별로 정규화하여, 상기 뉴럴 네트워크에 입력하는 것에 의해 상기 웨이퍼의 수율을 예측하는 것이 바람직하다.
아울러, 상기 프로세서는, 상기 웨이퍼에 포함된 하나의 칩에 대한 PCM 데이터를 상기 뉴럴 네트워크의 입력으로 하고, 상기 웨이퍼 전체의 평균 수율을 상기 뉴럴 네트워크의 출력으로 하여, 상기 뉴럴 네트워크의 학습을 실시하는 것을 특징으로 한다.
또한, 상기 프로세서는, 상기 웨이퍼에 포함된 다수의 칩에 대한 PCM 데이터를 상기 뉴럴 네트워크의 입력으로 하고, 상기 웨이퍼 전체의 평균 수율을 상기 뉴럴 네트워크의 출력으로 하여, 상기 뉴럴 네트워크의 학습을 실시할 수도 있다.
바람직하게는, 상기 프로세서는, 분할된 다수의 웨이퍼 영역 중 하나의 영역에 포함된 적어도 하나의 칩에 대한 PCM 데이터를 상기 뉴럴 네트워크의 입력으로 하고, 상기 해당 웨이퍼 영역의 평균 수율을 상기 뉴럴 네트워크의 출력으로 하여, 상기 뉴럴 네트워크의 학습을 실시하는 것을 특징으로 한다.
본 발명의 PCM 데이터를 이용한 웨이퍼 수율 예측 방법에 있어서, (a) 뉴럴 네트워크가, PCM 데이터를 입력 데이터로 이용하고 웨이퍼의 수율을 출력 데이터로 이용하여 학습하는 단계; 및 (b) 상기 뉴럴 네트워크가, PCM 데이터를 입력받아 웨이퍼의 수율을 예측하는 단계;를 포함하는 것을 특징으로 한다.
구체적으로, 상기 (a) 단계 및 상기 (b) 단계에서는, PCM 데이터에 포함된 다수의 데이터 항목을 항목별로 정규화한 PCM 데이터를 이용하는 것이 바람직하다.
아울러, 상기 (a) 단계는, 상기 웨이퍼에 포함된 하나의 칩에 대한 PCM 데이터를 상기 뉴럴 네트워크의 입력으로 하고, 상기 웨이퍼 전체의 평균 수율을 상기 뉴럴 네트워크의 출력으로 하여, 실시될 수 있다.
또한, 상기 (a) 단계는, 상기 웨이퍼에 포함된 다수의 칩에 대한 PCM 데이터를 상기 뉴럴 네트워크의 입력으로 하고, 상기 웨이퍼 전체의 평균 수율을 상기 뉴럴 네트워크의 출력으로 하여, 실시될 수도 있다.
바람직하게는, 상기 (a) 단계는, 분할된 다수의 웨이퍼 영역 중 하나의 영역에 포함된 적어도 하나의 칩에 대한 PCM 데이터를 상기 뉴럴 네트워크의 입력으로 하고, 상기 해당 웨이퍼 영역의 평균 수율을 상기 뉴럴 네트워크의 출력으로 하여, 실시되는 것을 특징으로 한다.
본 발명의 PCM 데이터를 이용한 웨이퍼 수율 예측 장치 및 그 예측 방법에 따르면, 저수율 문제나 불량 분석 문제가 생겼을 때 PCM 데이터를 활용하여 원인 분석 및 저수율을 극복할 수 있다.
도 1은 본 발명의 바람직한 일실시예에 따른 PCM(Process Control Monitor) 데이터를 이용한 웨이퍼 수율 예측 장치의 구성도.
도 2는 웨이퍼로부터 PCM 데이터를 측정하는 방법에 대한 설명도.
도 3은 프로세서에 의한 뉴럴 네트워크의 학습 방법에 대한 설명도.
도 4는 프로세서에 의한 뉴럴 네트워크의 학습 방법 2에 대한 설명도.
도 5는 프로세서에 의한 뉴럴 네트워크의 학습 방법 3에 대한 설명도.
도 6은 프로세서에 의한 뉴럴 네트워크의 수율 예측 방법에 대한 설명도.
도 7은 본 발명을 응용한 재공재고 관리에 대한 설명도.
이하, 첨부된 도면을 참조하면서 본 발명의 실시예들에 따른 PCM 데이터를 이용한 웨이퍼 수율 예측 장치 및 그 예측 방법에 대해 상세히 설명하기로 한다.
본 발명의 하기의 실시예들은 본 발명을 구체화하기 위한 것일 뿐 본 발명의 권리 범위를 제한하거나 한정하는 것이 아님은 물론이다. 본 발명의 상세한 설명 및 실시예들로부터 본 발명이 속하는 기술 분야의 전문가가 용이하게 유추할 수 있는 것은 본 발명의 권리 범위에 속하는 것으로 해석된다.
먼저, 도 1은 본 발명의 바람직한 일실시예에 따른 PCM(Process Control Monitor) 데이터를 이용한 웨이퍼 수율 예측 장치(100)의 구성도를 나타낸다.
본 발명의 바람직한 일실시예에 따른 PCM 데이터를 이용한 웨이퍼 수율 예측 장치(100)는, 프로세서(10)와 메모리(20)를 포함하는 컴퓨팅 장치에 의해 구현될 수 있다.
프로세서(10)는, 메모리(20)에 저장된 PCM 데이터 및 웨이퍼 수율 데이터를 이용하여 뉴럴 네트워크를 학습시키고, 학습한 결과값인 뉴럴 네트워크의 가중치와 같은 파라미터 값을 메모리(20)에 저장한다.
아울러, 프로세서(10)는 학습된 뉴럴 네트워크에 의해, 뉴럴 네트워크에 입력된 PCM 데이터에 따른 웨이퍼의 수율을 예측하여 출력하는 역할을 한다. 즉, 뉴럴 네트워크의 입력값은 PCM 데이터이고, 뉴럴 네트워크의 출력값은 웨이퍼의 수율이 된다.
본 발명의 뉴럴 네트워크는, 머신러닝 및 딥러닝과 같은 인공 지능을 포함한다. 예를 들면, 본 발명의 뉴럴 네트워크는, MLP(Multilayer Perception)과 같은 머신러닝을 이용할 수 있다.
도 2는 웨이퍼로부터 PCM 데이터를 측정하는 방법에 대한 설명도이다.
도 2로부터 알 수 있는 바와 같이, 예를 들면 PCM 데이터는 웨이퍼의 중앙 등 5 지점으로부터 측정될 수 있다.
일반적으로 PCM 데이터를 이용하여, 제조 공정의 불량 여부를 분석할 수 있다.
본 발명에서는, 웨이퍼에 포함된 다수의 칩으로부터의 각각 측정된 PCM 데이터를 이용하여 뉴럴 네트워크의 학습을 실시하고, 학습된 뉴럴 네트워크에 PCM 데이터를 입력하는 것에 의해 수율의 예측에 응용하고자 한다.
구체적으로 본 발명의 프로세서(10)에 의한 뉴럴 네트워크의 학습은, 다음과 같은 방법에 의해 실시될 수 있다.
(1) 방법 1 : 웨이퍼에 포함된 하나의 칩에 대한 PCM 데이터를 뉴럴 네트워크의 입력으로 하고, 웨이퍼 전체의 평균 수율을 뉴럴 네트워크의 출력으로 하여, 뉴럴 네트워크의 학습을 실시.
(2) 방법 2 : 웨이퍼에 포함된 다수의 칩에 대한 PCM 데이터를 뉴럴 네트워크의 입력으로 하고, 웨이퍼 전체의 평균 수율을 뉴럴 네트워크의 출력으로 하여, 뉴럴 네트워크의 학습을 실시.
(3) 방법 3 : 분할된 다수의 웨이퍼 영역 중 하나의 영역에 포함된 적어도 하나의 칩에 대한 PCM 데이터를 뉴럴 네트워크의 입력으로 하고, 해당 웨이퍼 영역의 평균 수율을 뉴럴 네트워크의 출력으로 하여, 뉴럴 네트워크의 학습을 실시다만, 분할된 각각의 영역은, 적어도 하나의 칩으로부터의 측정된 PCM 데이터를 구비.
다만, 방법 1 내지 방법 3에서 뉴럴 네트워크에 입력되는 PCM 데이터는, 각 데이터 항목별로 정규화되어 입력되는 것이 바람직하다.
즉, 프로세서(10)는, PCM 데이터에 포함된 다수의 데이터 항목을 항목별로 정규화하여, 웨이퍼의 수율을 학습하고 예측하는 것을 특징으로 한다.
도 3은 프로세서(10)에 의한 뉴럴 네트워크의 학습 방법에 대한 설명도를 나타낸다.
도 3에서는 'D10001'이라는 랏(Lot)에 포함된 1번 웨이퍼와 2번 웨이퍼의 PCM 데이터 및 수율을 나타낸다.
다만, 도 3에서 나타낸 PCM 데이터에 포함된 3개의 데이터 항목인 TR(V), TRHV(V), RVI(Ω)는 실제 PCM 데이터 중 일부이다. 아울러, 방법 1에서는, 해당 칩으로부터 측정된 PCM 데이터가 하나의 입력이 된다. 즉, 다수의 칩 각각에 대한 PCM 데이터를 순차적으로 이용하여 학습을 실시하되, 그 출력은 항상 웨이퍼 전체의 평균 수율이 된다. 다시 말해, 뉴럴 네트워크의 입력이 변경되어도, 출력은 항상 하나의 웨이퍼 전체의 수율이 된다.
참고로, 도 3에서는, 웨이퍼의 5 지점의 PCM 데이터를 이용하므로, 해당 지점별로 순차적으로 학습을 실시하는 것에 의해, 하나의 웨이퍼에 대해 5번의 입력 데이터의 변경에 의해 학습이 실시되게 된다.
다만, 이 3개의 데이터 항목인 서로 상이한 스케일인 까닭에 뉴럴 네트워크의 학습을 위해 각 데이터 항목별로 정규화하여, 뉴럴 네트워트의 입력으로 이용하는 것이 바람직하다.
구체적으로 정규화는 Z=(x-μ)/σ에 의해 실시될 수 있다. 여기서 x는 정규화 이전의 PCM 데이터에 포함된 해당 데이터 항목의 데이터 값이고, μ는 정규화 이전의 PCM 데이터에 포함된 해당 데이터 항목의 평균, σ는 정규화 이전의 PCM 데이터에 포함된 해당 데이터 항목의 표준 편차를 각각 나타낸다. 아울러, Z는 정규화된 PCM 데이터에 포함된 해당 데이터 항목의 데이터 값을 나타낸다.
도 4는 프로세서(10)에 의한 뉴럴 네트워크의 학습 방법 2에 대한 설명도이다.
도 4에서는 도 3의 방법 1과 마찬가지의 PCM 데이터를 사용하되, 데이터를 복사에 의해 5배로 증가시키고, 섞는다.
구체적으로 방법 2에서는, 다수의 칩으로부터 측정된 PCM 데이터가 하나의 입력이 된다. 즉, 다수의 칩 각각에 대한 PCM 데이터는, 복사된 후 칩의 순서를 섞어서, 데이터를 증가시킨 후, 증가된 데이터를 순차적으로 이용하여 학습을 실시한다. 방법 2에서는 5배로 증가된 데이터에 의해 하나의 웨이퍼에 대해 5번의 학습이 실시된다.
방법 2에서도 출력은 항상 웨이퍼 전체의 평균 수율이 된다. 다시 말해, 뉴럴 네트워크의 입력이 변경되어도, 출력은 항상 하나의 웨이퍼 전체의 수율이 된다.
아울러, 방법 2에서의 정규화도 방법 1과 마찬가지로 실시되는 것이 바람직하다.
도 5는 프로세서(10)에 의한 뉴럴 네트워크의 학습 방법 3에 대한 설명도이다.
프로세서(10)는, 분할된 다수의 웨이퍼 영역 중 하나의 영역에 포함된 적어도 하나의 칩에 대한 PCM 데이터를 뉴럴 네트워크의 입력으로 하고, 해당 웨이퍼 영역의 평균 수율을 뉴럴 네트워크의 출력으로 하여, 뉴럴 네트워크의 학습이 실시된다.
예를 들면, 방법 3에서는, 하나의 웨이퍼 영역에 포함된 하나의 칩의 PCM 데이터와 해당 웨이퍼 영역의 평균 수율에 의해 학습이 실시되되, 웨이퍼 영역을 변경해 가며 순차적으로 학습을 실시하는 것이 바람직하다. 즉, 방법 3에서는 출력은 해당 웨이퍼 영역의 평균 수율로서, 웨이퍼 영역이 변경되면 뉴럴 네트워크의 출력된 변경된다. 참고로, 도 5에서는 웨이퍼의 영역을 5개로 분할하였다. 즉, 도 5에서는, 5개의 웨이퍼 영역에 대한 PCM 데이터를 이용하므로, 해당 영역별로 순차적으로 학습을 실시하는 것에 의해, 하나의 웨이퍼에 대해 5번의 입력 데이터의 변경에 의해 학습이 실시되게 된다.
아울러, 방법 3에서의 정규화도 방법 1과 마찬가지로 실시되는 것이 바람직하다.
도 6은 프로세서(10)에 의한 뉴럴 네트워크의 수율 예측 방법에 대한 설명도이다.
도 6으로부터 알 수 있는 바와 같이, 본 발명의 웨이퍼 수율 예측 장치(100)에 따르면, 학습된 뉴럴 네트워크를 이용하여 PCM 데이터를 가공하여 수율 변화를 확인할 수 있다.
예를 들면, Corner(TT,SS,FF)를 틀었을 때의 PCM 데이터를 임의로 생성하여 수율을 예측할 수 있고, 수율이 개선될 경우 이를 제조 공정의 관리에 반영할 수 있다.
아울러, PCM 데이터를 가공하였을 때 수율에 가장 크게 미치는 소자를 찾을 수 있고, 칩의 리비젼(Revision)시에 이를 보완하여 수율을 개선할 수도 있다.
도 7은 본 발명을 응용한 재공재고 관리에 대한 설명도이다.
웨이퍼 하나에서 디바이스가 A 및 B로 2 종류가 생산될 때, 보통은 테스트가 완료된 이후에야 수율을 확인할 수 있다. 이 경우 (a)처럼 A 디바이스의 수량이 부족하게 된다.
일반적으로는 A 디바이스의 수량에 부족분이 생겨 이를 맞추기 위해 웨이퍼를 추가 투입 및 생산하여야만 되지만, PCM 데이터로 수율이 예측 가능하다면 (b)의 경우처럼 투입 랏을 조절하여 균일하게 수량을 맞출 수 있다.
아울러, PCM 데이터는 웨이퍼가 팹 아웃(Fab out)될 때 발행 된다. 이때 미리 수율을 확인할 수 있어 재고 부족이 예상되면, 미리 추가 웨이퍼의 투입이 가능하여 물량 부족(Shortage)의 위험을 줄일 수 있다.
하기에 본 발명의 바람직한 일실시예에 따른 PCM 데이터를 이용한 웨이퍼 수율 예측 방법에 대해 설명하기로 한다.
본 발명의 바람직한 일실시예에 따른 PCM 데이터를 이용한 웨이퍼 수율 예측 방법은, 상술한 본 발명의 바람직한 일실시예에 따른 PCM 데이터를 이용한 웨이퍼 수율 예측 장치(100)를 이용하므로 별도의 설명이 없더라도 PCM 데이터를 이용한 웨이퍼 수율 예측 장치(100)의 모든 특징을 포함하고 있음은 물론이다.
본 발명의 바람직한 일실시예에 따른 PCM 데이터를 이용한 웨이퍼 수율 예측 방법은, 뉴럴 네트워크가, PCM 데이터를 입력 데이터로 이용하고 웨이퍼의 수율을 출력 데이터로 이용하여 학습하는 단계(S10); 및 뉴럴 네트워크가, PCM 데이터를 입력받아 웨이퍼의 수율을 예측하는 단계(S20);를 포함하는 것을 특징으로 한다.
S10 단계 및 S20 단계에서는, PCM 데이터에 포함된 다수의 데이터 항목을 항목별로 정규화한 PCM 데이터를 이용하는 것이 바람직하다.
구체적으로, S10 단계는, 웨이퍼에 포함된 하나의 칩에 대한 PCM 데이터를 뉴럴 네트워크의 입력으로 하고, 웨이퍼 전체의 평균 수율을 뉴럴 네트워크의 출력으로 하여, 실시될 수 있다.
또는, S10 단계는, 웨이퍼에 포함된 다수의 칩에 대한 PCM 데이터를 뉴럴 네트워크의 입력으로 하고, 웨이퍼 전체의 평균 수율을 뉴럴 네트워크의 출력으로 하여, 실시될 수도 있다.
아울러, S10 단계는, 분할된 다수의 웨이퍼 영역 중 하나의 영역에 포함된 적어도 하나의 칩에 대한 PCM 데이터를 뉴럴 네트워크의 입력으로 하고, 해당 웨이퍼 영역의 평균 수율을 뉴럴 네트워크의 출력으로 하여, 실시될 수도 있다.
상술한 바와 같이, 본 발명의 PCM 데이터를 이용한 웨이퍼 수율 예측 장치(100) 및 그 예측 방법에 따르면, 저수율 문제나 불량 분석 문제가 생겼을 때 PCM 데이터를 활용하여 원인 분석 및 저수율을 극복할 수 있음을 알 수 있다.
100 : 웨이퍼 수율 예측 장치
10 : 프로세서
20 : 메모리

Claims (10)

  1. PCM(Process Control Monitor) 데이터를 이용한 웨이퍼 수율 예측 장치에 있어서,
    프로세서;를 포함하되,
    상기 프로세서는,
    PCM 데이터를 이용하여, 뉴럴 네트워크에 의해 웨이퍼의 수율을 예측하는 것을 특징으로 하는 장치.
  2. 제1항에 있어서,
    상기 프로세서는,
    PCM 데이터에 포함된 다수의 데이터 항목을 항목별로 정규화하여, 상기 뉴럴 네트워크에 입력하는 것에 의해 상기 웨이퍼의 수율을 예측하는 것을 특징으로 하는 장치.
  3. 제1항에 있어서,
    상기 프로세서는,
    상기 웨이퍼에 포함된 하나의 칩에 대한 PCM 데이터를 상기 뉴럴 네트워크의 입력으로 하고, 상기 웨이퍼 전체의 평균 수율을 상기 뉴럴 네트워크의 출력으로 하여, 상기 뉴럴 네트워크의 학습을 실시하는 것을 특징으로 하는 장치.
  4. 제3항에 있어서,
    상기 프로세서는,
    상기 웨이퍼에 포함된 다수의 칩에 대한 PCM 데이터를 상기 뉴럴 네트워크의 입력으로 하고, 상기 웨이퍼 전체의 평균 수율을 상기 뉴럴 네트워크의 출력으로 하여, 상기 뉴럴 네트워크의 학습을 실시하는 것을 특징으로 하는 장치.
  5. 제3항에 있어서,
    상기 프로세서는,
    분할된 다수의 웨이퍼 영역 중 하나의 영역에 포함된 적어도 하나의 칩에 대한 PCM 데이터를 상기 뉴럴 네트워크의 입력으로 하고, 상기 해당 웨이퍼 영역의 평균 수율을 상기 뉴럴 네트워크의 출력으로 하여, 상기 뉴럴 네트워크의 학습을 실시하는 것을 특징으로 하는 장치.
  6. PCM(Process Control Monitor) 데이터를 이용한 웨이퍼 수율 예측 방법에 있어서,
    (a) 뉴럴 네트워크가, PCM 데이터를 입력 데이터로 이용하고 웨이퍼의 수율을 출력 데이터로 이용하여 학습하는 단계; 및
    (b) 상기 뉴럴 네트워크가, PCM 데이터를 입력받아 웨이퍼의 수율을 예측하는 단계;를 포함하는 것을 특징으로 하는 방법.
  7. 제6항에 있어서,
    상기 (a) 단계 및 상기 (b) 단계에서는,
    PCM 데이터에 포함된 다수의 데이터 항목을 항목별로 정규화한 PCM 데이터를 이용하는 것을 특징으로 하는 방법.
  8. 제6항에 있어서,
    상기 (a) 단계는,
    상기 웨이퍼에 포함된 하나의 칩에 대한 PCM 데이터를 상기 뉴럴 네트워크의 입력으로 하고, 상기 웨이퍼 전체의 평균 수율을 상기 뉴럴 네트워크의 출력으로 하여, 실시되는 것을 특징으로 하는 방법.
  9. 제6항에 있어서,
    상기 (a) 단계는,
    상기 웨이퍼에 포함된 다수의 칩에 대한 PCM 데이터를 상기 뉴럴 네트워크의 입력으로 하고, 상기 웨이퍼 전체의 평균 수율을 상기 뉴럴 네트워크의 출력으로 하여, 실시되는 것을 특징으로 하는 방법.
  10. 제6항에 있어서,
    상기 (a) 단계는,
    분할된 다수의 웨이퍼 영역 중 하나의 영역에 포함된 적어도 하나의 칩에 대한 PCM 데이터를 상기 뉴럴 네트워크의 입력으로 하고, 상기 해당 웨이퍼 영역의 평균 수율을 상기 뉴럴 네트워크의 출력으로 하여, 실시되는 것을 특징으로 하는 방법.
KR1020210000762A 2021-01-05 2021-01-05 Ｐｃｍ 데이터를 이용한 웨이퍼 수율 예측 장치 및 그 예측 방법 KR20220098898A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210000762A KR20220098898A (ko) 2021-01-05 2021-01-05 Ｐｃｍ 데이터를 이용한 웨이퍼 수율 예측 장치 및 그 예측 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210000762A KR20220098898A (ko) 2021-01-05 2021-01-05 Ｐｃｍ 데이터를 이용한 웨이퍼 수율 예측 장치 및 그 예측 방법

Publications (1)

Publication Number Publication Date
KR20220098898A true KR20220098898A (ko) 2022-07-12

Family

ID=82419994

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210000762A KR20220098898A (ko) 2021-01-05 2021-01-05 Ｐｃｍ 데이터를 이용한 웨이퍼 수율 예측 장치 및 그 예측 방법

Country Status (1)

Country Link
KR (1) KR20220098898A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190021982A (ko) 2017-08-24 2019-03-06 삼성전자주식회사 반도체 소자의 특성 예측 방법 및 반도체 소자의 특성 예측 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190021982A (ko) 2017-08-24 2019-03-06 삼성전자주식회사 반도체 소자의 특성 예측 방법 및 반도체 소자의 특성 예측 장치

Similar Documents

Publication Publication Date Title
US11099486B2 (en) Generating predicted data for control or monitoring of a production process
US6368883B1 (en) Method for identifying and controlling impact of ambient conditions on photolithography processes
US6622061B1 (en) Method and apparatus for run-to-run controlling of overlay registration
US6535774B1 (en) Incorporation of critical dimension measurements as disturbances to lithography overlay run to run controller
US6802045B1 (en) Method and apparatus for incorporating control simulation environment
US7257459B1 (en) Method and apparatus for scheduling pilot lots
CN113406865A (zh) 确定图案化过程的校正的方法
KR20080068857A (ko) 프로세스 제어를 위한 제품 관련 피드백
KR102637430B1 (ko) 계측을 위한 신호-도메인 적응
US20190064253A1 (en) Semiconductor yield prediction
US20230066599A1 (en) Method and Apparatus for Reconstructing the Position of Semiconductor Components on a Wafer
TW202203152A (zh) 訓練自動缺陷分類之檢測儀器的方法與系統及其儲存媒體
US20140214192A1 (en) Apparatus For Design-Based Manufacturing Optimization In Semiconductor Fab
US8155770B2 (en) Method and apparatus for dispatching workpieces to tools based on processing and performance history
Lee et al. Design of intelligent data sampling methodology based on data mining
US6905895B1 (en) Predicting process excursions based upon tool state variables
US7533313B1 (en) Method and apparatus for identifying outlier data
US7100081B1 (en) Method and apparatus for fault classification based on residual vectors
Braha et al. On the use of decision tree induction for discovery of interactions in a photolithographic process
US6577914B1 (en) Method and apparatus for dynamic model building based on machine disturbances for run-to-run control of semiconductor devices
Şandru et al. Modeling the dependency of analog circuit performance parameters on manufacturing process variations with applications in sensitivity analysis and yield prediction
KR20220098898A (ko) Ｐｃｍ 데이터를 이용한 웨이퍼 수율 예측 장치 및 그 예측 방법
US9057765B2 (en) Scan compression ratio based on fault density
Chan et al. Modeling of epoxy dispensing process using a hybrid fuzzy regression approach
US7899634B1 (en) Method and apparatus for analysis of continuous data using binary parsing

Legal Events

Date Code Title Description
E902 Notification of reason for refusal