JP7436589B2 - ウェーハ上の半導体部品のポジションを復元する方法及び装置 - Google Patents

Description

本発明は、半導体部品をウェーハから切り出した後に、それらの部品が載置されていたウェーハ上の半導体部品のポジションを復元する方法、及び、この方法を実施するように構成された装置に関する。

背景技術
（特にＰｏｗｅｒＭＯＳの）半導体部品のパッケージングプロセスの場合には、半導体部品の元のウェーハに対するその半導体部品のトレーサビリティ、及び、ウェーハ上におけるその半導体部品の元のポジションが失われる。具体的には、このことは、一旦、ウェーハを切断又はダイシングし（英語では、“ｄｉｃｅｄ”＝半導体部品をウェーハから分離するプロセス）、パッケージングしたならば、ウェーハ上の半導体部品各々のポジションをもはや入手することができない、ということを意味する。パッケージングプロセスのベンダは、ファイナルテスト（英語では、“Ｆｉｎａｌ Ｔｅｓｔ”＝パッケージング後の半導体部品のテストプロセス）におけるばらばらの半導体部品と、ウェーハレベルテスト（パッケージング前のテストプロセス）におけるウェーハ上の半導体部品との間の少なくとも大雑把なマッチングを提供することができる。しかしながら、これによっても依然として、複数のウェーハに対しマッピング不可能な数千の半導体部品が生じることとなる。これは、実質的に組合せの問題であるので、この課題の解決手段の複雑さは階乗的なものとなり、その理由は、ｎを半導体部品の個数とすると、半導体部品をそれらが正しい順序と一致するように配置する、ｎの階乗の多数の異なる可能性が存在するからである。

ＡＳＩＣ半導体部品については、この組合せ問題についての解決手段が存在する。このためにウェーハレベルテスト中に、一義的な識別子がＡＳＩＣ半導体部品のメモリ内に記憶され、この識別子によって、パッケージング後にファイナルテストをウェーハレベルテストにマッピングすることができる。しかしながら、ＰｏｗｅｒＭＯＳのような半導体部品の場合にはメモリが欠けているため、このことは不可能である。

発明の利点
独立請求項１の特徴を備えた本発明が有する利点とは、本発明によれば、ウェーハレベルテストの結果に関係する半導体部品と、ファイナルテスト（英語では、Ｆｉｎａｌ Ｔｅｓｔ）の結果に関係するパッケージングされた半導体部品との間において、可能性のあるマッピングを求めることができ、その際に一義的な識別子等のような事後的に付け加えられるメタデータがなくても十分である、ということである。

本発明がさらに有する利点とは、本発明によれば、半導体部品とウェーハ上におけるそれらの元のポジションとの間の１対１のマッピングが可能となり、ひいてはより良好なプロセス制御（たとえばエラー部分の原因分析）が可能となる、ということである。

他の独立請求項には、本発明のさらに他の態様が記載されている。従属請求項には、有利な発展形態が記載されている。

発明の開示
第１の態様によれば、本発明は、第１の変数から成る第１の集合に属する変数を第２の変数から成る第２の集合に属する変数にそれぞれマッピングするマッピングルールを求めるための、特にコンピュータ実装による方法に関する。マッピングルールは、一義的な手法によって、第１の変数を第２の変数にマッピングすることができ、即ち、第１の変数各々に最大でも１つの第２の変数が、マッピングルールによってマッピングされ、好ましくは、その逆のようにもマッピングされる。ここで、集合とは、個別の変数がまとめられた形態のことであると解釈することができる。好ましくは、第１の集合及び第２の集合は、共通の変数を有していないそれぞれ異なる集合である。好ましくは、第１の集合及び第２の集合の変数に、それぞれ１つの添字がマッピングされている。第１の集合及び第２の集合のすべての添字を、添字集合と解釈することができる。即ち、これは、第１の集合又は第２の集合の変数に対し通し番号によって添字を付す要素を含む集合であると解釈することができることを意味する。この場合に、マッピングルールは、第１の添字集合に、第２の添字集合に属するそれぞれ１つの添字をマッピングする。従って、マッピングルールは、いずれの第１の変数がいずれの第２の変数に属するのかを記述し、好ましくは、逆の場合も記述する。マッピングルールを、リスト又はテーブルなどとして設けておくことができる。

この方法は、マッピングルールを初期化するステップと、第１の集合及び第２の集合を準備するステップとから始まる。初期マッピングルールをランダムに選択することができ、又は、恒等マッピングとして選択することができる。代案として、別の初期マッピングルールを想定することができ、たとえば、予め設定された既に部分的に正しいマッピングを想定することができる。

これに続き、以下に説明するステップａ）乃至ｄ）が繰り返し実施される。この繰り返しを、予め設定された最大繰り返し回数だけ実施することができ、又は、中断判定基準を定義することができ、この場合、中断判定基準が満たされたときは、繰り返しが中断される。中断判定基準は、たとえば、マッピングルールの最小変化である。

ａ）データセットを作成するステップであって、当該データセットは、第１の変数と、マッピングルールに従って第１の変数にそれぞれマッピングされた第２の変数とを有する、ステップである。このデータセットをトレーニングデータセットと称することもでき、この場合、マッピングされた第２の変数は、第１の変数のいわゆる「ラベル」である。ここで留意されたいことは、このステップを任意選択肢とすることができるということであり、その理由は、このデータセットを使用する後続のステップは、実質的に、このデータセット又は現在のマッピングルールのいずれかにより提供可能な、第１の変数と第２の変数との間の現在のマッピングルールの情報しか必要としないからである。現在のマッピングルールは、ステップａ）乃至ｄ）の現在の繰り返しにおいて存在しているマッピングルールであり、即ち、データセットの最後の作成が実施されたときに用いられたマッピングルールである。

ｂ）機械学習システムが第１の変数に依存して、データセットのそれぞれマッピングされた第２の変数を求めるように、機械学習システムをトレーニングするステップである。ここで、トレーニングとは、機械学習システムのパラメータが適合化され、それによって、機械学習システムの求められた予測が、データセットの第２の変数（「ラベル」）に可能な限り近づくようになるということであると解することができる。コスト関数に関しては、最適化を行うことができる。コスト関数は、好ましくは、機械学習システムの出力とラベルとの間の数学的差分を表す。最適化は、好ましくは、勾配降下法によって実施される。機械学習システムを、１つ又は複数の決定木（英語では、ｄｅｃｉｓｉｏｎ ｔｒｅｅ）、ニューラルネットワーク、サポートベクタマシンなどとすることができる。トレーニングしても機械学習システムのそれ以上の改善がごくわずかでしかないようになるまで、即ち、第２の中断判定基準が満たされた状態になるまで、トレーニングを実施することができる。

ｃ）コスト行列を求めるステップであって、コスト行列のエントリは、機械学習システムの予測と、マッピングルールに従った第２の変数との間の距離を表し、特に、機械学習システムの予測と第２の集合のすべての変数との間の距離を表す、ステップである。Ｌ_２ノルムを用いて、この距離を求めることができる。他の距離尺度も想定することができる。コスト行列の構造を、以下のようにすることができる。即ち、それぞれ第１の変数又は第１の変数に依存する機械学習システムの予測と、第２の変数とに、行と列とがマッピングされているような構造にすることができ、ここで、エントリは、行及び列の個々のマッピングされた変数間の距離を表す。コスト行列の対角線上に位置していないエントリを、マッピングルールに反して、対応する行／列の個々の第２の変数に第１の変数をマッピングするために費やさなければならない輸送コストと解釈することができる。

ｄ）マッピングルールがコスト行列のエントリに基づき最小の総コストをもたらすように、コスト行列に依存してマッピングルールを最適化するステップである。総コストは、コスト行列からの現在のマッピングルールに従って第２の集合に対する第１の集合の変数のマッピングを実行する際に必要とされる、コスト行列のエントリの合計に相当する。換言すれば、マッピングルールに依存してコスト行列から選択されるエントリについて合計が最適化され、特に最小化される。エントリは、マッピングルールに依存して以下のように選択されることに留意されたい。即ち、マッピングルールに従って相互にマッピングされている第１の変数及び第２の変数にマッピングされている、コスト行列の個々の列及び行のエントリが、マッピングルールに従って選択される。

ステップｄ）の最後の繰り返しの際に求められたマッピングルールは、任意選択肢のステップにおいて出力される最終的なマッピングルールである。

これらの変数を、たとえば、時系列のようなスカラ若しくはベクトルとすることができ、特に、センサによって検出することができ、又は、間接的に求められたセンサデータとすることができる。好ましくは、第１及び第２の変数は、複数の対象物のうちそれぞれ１つの対象物において実施された１つの測定又は複数の異なる測定からの、それぞれ１つの測定結果又は複数の測定結果である。即ち、変数各々は、複数の対象物のうちの１つにマッピングされている。データセットを作成するステップにおいて、第２の変数について、複数の測定結果のうち予め設定可能な個数の測定結果だけを使用することも可能である。マッピングルールは、いずれの第１の変数及び第２の変数が同一の対象物の測定結果であるかを示すことができる。特に好ましくは、第１の時点において第１の変数のために対象物の少なくとも１つの測定が実施されており、第２の時点において第２の変数のための測定が実施されており、ここで、第２の時点は、第１の時点よりも後に位置する。対象物に対し修正又は変更が加えられた後に、第２の時点を定めることができる。

ここで提案されることは、マッピングルールの最適化を、所定のコスト行列のもとでコスト最小化のためのアルゴリズムを用いて行うことである。ここで想定し得ることは、たとえば、コスト行列に適用されるハンガリアンアルゴリズムを用いて最適化を行う、ということである。ハンガリアンアルゴリズム（英語では、Ｈｕｎｇａｒｉａｎ ｍｅｔｈｏｄ）は、Ｋｕｈｎ－Ｍｕｎｋｒｅｓアルゴリズムとも称されるが、重み付けられた割当問題を解決するためのアルゴリズムである。代案として、アルゴリズムのグリーディ実装法をコスト最小化のために使用することもできる。

さらに提案されることは、機械学習システムは回帰モデルであり、この回帰モデルは、第１の変数と回帰モデルのパラメータとに依存して第２の変数を求める、ということであり、その際に、トレーニングにおいて回帰モデルのパラメータが適合化される。

回帰は、従属変数（しばしば、被説明変数とも称される）と１つ又は複数の独立変数（しばしば、説明変数とも称される）との間の関係をモデリングするために用いられる。回帰は、比較的複雑な関数をパラメータ化することができ、従って、それらのデータは、決定された数学的基準に従って最良に再現される。たとえば、一般的な最小二乗法は、以下のような一義的な直線（又は超平面）を計算するものであり、即ち、この直線は、実際のデータとこの線（又は超平面）との間の偏差平方の合計、即ち、残差二乗和を最小化するものである。

さらに提案されることは、第１の変数及び第２の変数は、それぞれ異なる製造プロセスステップに従って製品が製造される場合の製品を表す、ということである。たとえば、この場合には、ある製造プロセスステップが終了したときに、第２の時点を設定することができる。この製品を、製造工場において製造される任意の製品とすることができる。特に、製品の製造時、その製品の先行するプロセスステップに対するトレーサビリティが失われることは（いわゆる「ばら荷」）、たとえば、その製品を、たとえばねじなどのばら荷から、ある１つの製造バッチにダイレクトにマッピングすることが、もはや不可能である場合である。ここで想定し得ることは、第１の変数は、構成要素、特に部品を表し、第２の変数は、最終製品を表し、その際に、マッピングルールは、いずれの構成要素が加工されていずれの製品が形成されたのか、又は、いずれの部品がいずれの製品に組み込まれたのかを記述する、ということである。たとえば、これは、シリアル番号を読み出すために、製品内の部品を破壊することなく取り出すことがもはやできない場合である。このような場合に、本発明によれば、製品の測定に基づき部品の製造バッチをマッピングすることができる。

第１及び第２の変数を、測定結果／テスト結果とすることができ、又は、製品、構成要素等のその他の特性とすることができる。第１の変数及び第２の変数は、特に、たとえば製造公差に起因して相互にわずかに異なっているが、製品、構成要素等の同等の測定／特性を記述する。

さらに提案されることは、第１の変数は、ウェーハ上の半導体素子の第１のテスト結果又は測定結果であり、第２の変数は、半導体素子がウェーハから切り出された後のこの半導体素子の第２のテスト結果又は測定結果である、ということである。半導体素子を、ウェーハ上において成長させられた電気部品の一部とすることができ、たとえば、集積回路のトランジスタ群とすることができる。テスト結果を、半導体部品全体に関係させることもできる。この場合、機械学習システムのために線形回帰は、最良のマッピングルールを見出すために特に効果的であることが判明した。それというのも、線形回帰は、ここでは、テスト結果のマッピングについて合理的な仮定を成す線形関係を前提とするからである。線形回帰は、回帰の特別なケースである。線形回帰においては、線形関数が前提とされる。即ち、従属変数が回帰係数（ただし、必ずしも独立変数ではない）の線形結合であるという関係だけが考慮される。

さらに提案されることは、第１のテスト結果は、ウェーハレベルテスト結果であり、第２のテスト結果は、ファイナルテスト結果である、ということである。好ましくは、ファイナルテスト結果は、ウェーハレベルテスト結果よりも少ない。これらのテストは、たとえば、電圧テスト及び／又は接触接続テストである。

さらに提案されることは、半導体素子は複数の異なるウェーハ上において製造されたものである、ということである。それというのも、この方法は、適当な計算時間内に複数のウェーハにまで及んで、正しいマッピングルールを見出すことすらできる、ということが判明したからである。

さらに提案されることは、マッピングルールに依存して、いずれの第２のテスト結果がいずれの第１のテスト結果に属するかを求め、次いで、その際に、属する第１のテスト結果に依存して、半導体部品がウェーハ内においていずれのポジションに配置されていたのかを求める、ということである。このことにより、半導体製造の最後の製造プロセスステップから先行するプロセスステップへと半導体部品を一義的に辿ることを初めて実現するポジション復元が可能となる。

さらに提案されることは、ポジションに加えて、ウェーハ及び／又はウェーハ上の半導体部品を表すさらに別の変数と、それぞれマッピングされたテスト結果と求め、これらのデータをさらに別のトレーニングデータセットとしてまとめ、第２のテスト結果を予測するために、上記のさらに別のトレーニングデータセットに依存して、さらに別の機械学習システムをトレーニングする、ということである。

この場合の利点とは、さらに別の機械学習システムをトレーニングする目的で、さらに別のトレーニングデータセットを作成するために、このマッピングを使用することができ、これによって、製造プロセスの初期段階において、パッケージングされた半導体素子の特性を予測することができる、ということである。これによって、プロセスパラメータにおける偏差が識別されるまでの時間が格段に短縮される。これは特に、最終的なテスト（たとえばＲＤＳｏｎ）のときにしか正しく評価することができないパラメータの場合である。

この場合のさらに他の利点は、欠陥のある半導体チップをアクティブに識別するためのさらに別の機械学習システムをトレーニングする目的で、マッピングを使用することもできる、ということである。これによって、プロセスリソースが節約され、廃棄物が低減される。

さらに他の態様によれば、本発明は、これまで述べてきた方法を実施するためにそれぞれ構成されている装置及びコンピュータプログラム、並びに、このコンピュータプログラムが記憶されている機械可読記憶媒体に関する。

次に、本発明の実施形態について添付の図面を参照して詳細に説明する。

パッケージングプロセスについて概略的に示す図である。 本発明のフローチャートの１つの実施例について概略的に示す図である。 トレーニング装置について概略的に示す図である。

実施例の説明
半導体部品又は半導体素子のパッケージングプロセスにおいては、一般に、それらの元のウェーハ及び個々のウェーハ上におけるそれらの元のポジションに対する素子のトレーサビリティが失われる。なぜならば、半導体素子が切り離された後、個別の半導体素子の混在が生じる場合があり、それによって、部品の一義的なマーキングなしでは、ウェーハ上におけるそれらのポジションが失われるからである。このことが図１に概略的に示されている。ウェーハ１０は、それぞれ複数の半導体部品又は半導体素子１１を有する。この段階においては、各半導体素子１１は、ウェーハ１０上の既知のポジションを有する。一般に、半導体素子１１に対し、この段階において、ウェーハレベルテストとも称される複数のテストが実施される。これに続いて、ウェーハ１０の切断が行われ、それによって、半導体素子１１が相互に分離される。切断を、鋸１２又はレーザによって行うことができる。最後に、切断された半導体素子がパッケージングされ、たとえばマイクロコントローラ１３内に組み込まれる。このようにした場合、遅くともこの段階において、いずれのウェーハ１０上に、また、そのウェーハ１０内のいずれのポジションに、半導体素子が当初ポジショニングされていたのか、という情報が失われている。一般に、半導体素子１１を備えたマイクロコントローラ１３に対し、ファイナルテストとも称される複数のテストが再び実施される。ただし、ウェーハ１０の切断により混在が生じたために、いずれのウェーハ１０にマイクロコントローラ１３の個々の半導体素子１１が配置されていたのか、及び、いずれのウェーハレベルテストがいずれのファイナルテストに対応するのかを、即ち、同一の半導体素子のテスト結果であるということを、一義的に遡ることは、容易ではない。半導体素子は、たとえば、集積回路（以下において、チップとも称する）、センサなどのようなマイクロエレクトロニクスモジュールであり得る。

本発明の課題は、半導体製造プロセスにおいてパッケージングプロセス後のトレーサビリティを復旧することである。かかるマッピングによって、より良好なプロセス制御又は最終的なチップ特性の早期予測といったさらなる貢献が実現される。これに加えて、チップ平面においてファイナルテストの際に測定された偏差の原因分析を、ウェーハ生産におけるプロセスにまで拡張することができる。さらに、このことによって、プロセスをより深く理解することができるようになり、より良好なプロセス制御がもたらされ、ひいては品質が改善される。

（ウェーハレベルテストからファイナルテストのテストデータへの回帰における）回帰パラメータの最適化、及び、これに続くテストパートナーのマッピングの最適化の交互のシーケンスから成る、マッピングアルゴリズムが提案される。最終的なテストチップの現在のマッピングは、「回帰ラベル」として反復各々において使用される。

本発明はさらに、コストを最小化するアルゴリズムを利用し、このアルゴリズムは、予め設定されたコスト行列のもとで、最適な１対１の対応付けを求めることができる。適当なコスト行列を構築するために回帰誤差が利用され、これは、トレーニングされたリグレッサの最終的なテスト予測と回帰ラベルとの間の適当な距離サイズ（たとえば、Ｌ_２ノルム）を計算する、というようにして行われる。このコスト行列に基づいて、アルゴリズムは、ファイナルテストにおけるチップを、回帰損失が最小になるように再配置する。データの特性に応じて、リグレッサ又は回帰モデルを任意に選択することができる（たとえば、線形の依存関係については線形回帰）。

図２には、マッピングルールを求める方法のフローチャート２０が概略的に示されており、このマッピングルールによって、ファイナルテストのテスト結果がそれぞれ対応するウェーハレベルテストのテスト結果にマッピングされる。この方法の終了後、ウェーハレベルテストの関連するテスト結果をファイナルテストにマッピングするマッピングルールが得られることになる。即ち、これによって、同一の半導体部品に由来する関連するテスト結果が記述されることを意味する。

この方法は、ステップＳ２１から始まる。このステップにおいて、マッピングルールが初期化される。さらに、このステップにおいて、ウェーハレベルテスト（ＷＬＴ）及びファイナルテスト（ＦＴ）のテスト結果が準備される。

これにはステップＳ２２が続く。このステップにおいては、トレーニングデータセットが作成され、このトレーニングデータセットは、ＷＬＴテスト結果と、マッピングルールに従ってそれぞれマッピングされたＦＴテスト結果とを有する。

ステップＳ２２の終了後、ステップＳ２３が続く。このステップにおいて、リグレッサｆがトレーニングされ、これによって、リグレッサは、ウェーハレベルテスト（ＷＬＴ）に依存して、トレーニングデータセットに従ってそれぞれマッピングされたファイナルテストを求める：ｆ（ＷＬＴ）＝ＦＴ。リグレッサｆは、線形回帰モデルとすることができる。リグレッサのトレーニングは、公知の手法により、たとえば、トレーニングデータセットにおける回帰誤差の最小化を介して、リグレッサｆのパラメータを適合化することによって行われる。

リグレッサがトレーニングされた後、ステップＳ２４が続く。ここで、コスト行列が作成される。行及び列はそれぞれ、ウェーハレベルテスト及びファイナルテストにマッピングされている。コスト行列のエントリは、たとえば、個々の行の対応するＷＦＴテスト結果と、個々の列の対応するＦＴテスト結果とに依存して、リグレッサの予測間のＬ_２ノルムを用いることにより、トレーニングデータから求められ、コスト行列に格納される。

ステップＳ２４が終了すると、ステップＳ２５においてマッピングルールの最適化が続く。この最適化は、コスト行列に基づく改善されたマッピングルールを取得するために、ハンガリアンアルゴリズムをコスト行列に適用しながら行われる。

中断判定基準が満たされていないときは、ステップＳ２２乃至Ｓ２５が改めて実施される。中断判定基準を、予め設定された最大繰り返し回数とすることができる。

中断判定基準が満たされているときは、この方法は終了し、マッピングルールを出力することができる。

ステップＳ２５の後に任意選択肢として続くステップにおいて、このマッピングルールを用いることによって、ウェーハ１０上の半導体部品１１のポジションが復元される。ここでは、マッピングルールに基づき、ＦＴテスト結果からスタートし、逆方向に遡ってＷＬＴテスト結果を特定することができる。一般的には、ＷＬＴテスト結果に加えて、ウェーハ内のいずれのポジションにおいて個々のテストが実施されたかが記憶されるので、それによって、まさしく対応する半導体素子がウェーハ上において製造された場所を復元することができる。

ここで想定し得ることは、ステップＳ２５によるポジション復元に依存して、製造機械、特にウェーハ用の加工機械など、たとえば、コンピュータ制御される機械のような物理的システムを制御するための制御信号をトリガする、ということである。たとえば、ＦＴテスト結果が最適でない場合には、制御信号によって、先行する製造ステップを相応に整合させることができ、これにより、以降は、より良好なＦＴテスト結果が得られる。

図３には、図２による方法を実施するための装置３０が概略的に示されている。

この装置は、ステップＳ２２によるトレーニングデータセットを準備する準備部５１を含む。トレーニングデータは、次いでリグレッサ５２に供給され、これによって、出力変数が求められる。出力変数及びトレーニングデータは、判定部５３に供給され、判定部５３は、リグレッサ５２の更新されたパラメータをそれらから求め、これらのパラメータは、パラメータメモリＰに伝送され、そこにおいて、現在のパラメータを置き換える。判定部５３は、ステップＳ２３を実施するように構成されている。

装置３０によって実施されるステップは、コンピュータプログラムとして実装して機械可読記憶媒体５４に格納することができ、プロセッサ５５によって実行することが可能である。

用語「コンピュータ」には、予め設定可能な計算ルールを処理するための任意の装置が含まれる。これらの計算ルールを、ソフトウェアの形態において、又は、ハードウェアの形態において、又は、ソフトウェア及びハードウェアの混合形態において、提供することができる。

Claims (13)

1. 第１の変数から成る第１の集合に属する第１の変数を第２の変数から成る第２の集合に属する第２の変数にマッピングするマッピングルールを求める方法であって、
   前記マッピングルールを初期化するステップ（Ｓ２１）と、
   前記第１の集合及び前記第２の集合を準備するステップ（Ｓ２２）と、
   ステップａ）乃至ｃ）、即ち、
   ａ）機械学習システムが前記第１の変数に依存して、前記マッピングルールに従ってそれぞれマッピングされた前記第２の変数を求めるように、前記機械学習システムをトレーニングするステップ（Ｓ２３）、
   ｂ）コスト行列を求めるステップ（Ｓ２４）であって、前記コスト行列のエントリは、前記第１の変数及び前記第２の変数に依存して、前記機械学習システムの予測間の距離を表す、ステップ（Ｓ２４）、及び、
   ｃ）前記マッピングルールに従った前記第２の変数に対する前記第１の変数のマッピングが、前記コスト行列の前記エントリに基づき、最小の総コストをもたらすように、前記コスト行列に依存して前記マッピングルールを最適化するステップ（Ｓ２５）
   を繰り返し実施するステップと、
   を含む方法。
2. 前記マッピングルールの最適化ステップ（Ｓ２５）を、ハンガリアンアルゴリズム又はグリーディ実装法を用いて行う、
   請求項１に記載の方法。
3. 前記機械学習システムは、回帰モデル（５２）であり、前記回帰モデル（５２）は、前記第１の変数と前記回帰モデル（５２）のパラメータとに依存して前記第２の変数を求める、
   請求項１に記載の方法。
4. 前記第１の変数及び前記第２の変数は、それぞれ異なる製造プロセスステップに従って製品が製造される場合の製品を表し、前記マッピングルールは、前記第１の集合及び前記第２の集合の変数のいずれが同一の製品を表すのかを表す、
   請求項１に記載の方法。
5. 前記第１の変数は、ウェーハ上の半導体素子の第１のテスト結果であり、前記第２の変数は、前記ウェーハから前記半導体素子が切り出された後の前記半導体素子の第２のテスト結果であり、前記マッピングルールは、いずれの第１及び第２のテスト結果が同一の半導体素子に由来するものであるのかを表す、
   請求項１に記載の方法。
6. 前記第１のテスト結果は、ウェーハレベルテスト結果であり、前記第２のテスト結果は、ファイナルテスト結果である、
   請求項５に記載の方法。
7. 前記半導体素子は、複数の異なるウェーハ上において製造されたものである、
   請求項５に記載の方法。
8. 前記マッピングルールに依存して、いずれの第２のテスト結果がいずれの第１のテスト結果に属するかを求め、次いで、属する第１のテスト結果に依存して、前記半導体素子がウェーハ内においていずれのポジションに配置されていたのかを求める、
   請求項５に記載の方法。
9. 前記ポジションに加えて、前記ウェーハ及び／又は前記ウェーハ上の前記半導体素子を表すさらに別の変数と、それぞれマッピングされた第２のテスト結果とを求め、これらのデータを１つのトレーニングデータセットとしてまとめ、前記第２のテスト結果を予測するために、前記トレーニングデータセットに依存してさらに別の機械学習システムをトレーニングする、
   請求項８に記載の方法。
10. 前記半導体素子は、パワーＭＯＳＦＥＴ（英語では、“ｐｏｗｅｒ ＭＯＳＦＥＴ”）である、
    請求項５に記載の方法。
11. コンピュータプログラムであって、当該コンピュータプログラムがコンピュータによって実行されるときに、請求項１に記載の方法を前記コンピュータに実施させるための命令を含むコンピュータプログラム。
12. 請求項１１に記載のコンピュータプログラムが記憶されている機械可読記憶媒体。
13. 請求項１２に記載の機械可読記憶媒体を備えている装置（３０）。