TW202311773A - 電路的漏電檢測方法與其處理系統 - Google Patents

電路的漏電檢測方法與其處理系統 Download PDF

Info

Publication number
TW202311773A
TW202311773A TW110133292A TW110133292A TW202311773A TW 202311773 A TW202311773 A TW 202311773A TW 110133292 A TW110133292 A TW 110133292A TW 110133292 A TW110133292 A TW 110133292A TW 202311773 A TW202311773 A TW 202311773A
Authority
TW
Taiwan
Prior art keywords
domain
power
leakage
circuit
path
Prior art date
Application number
TW110133292A
Other languages
English (en)
Other versions
TWI792543B (zh
Inventor
李孟蓉
羅幼嵐
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW110133292A priority Critical patent/TWI792543B/zh
Priority to US17/903,370 priority patent/US20230075145A1/en
Application granted granted Critical
Publication of TWI792543B publication Critical patent/TWI792543B/zh
Publication of TW202311773A publication Critical patent/TW202311773A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/52—Testing for short-circuits, leakage current or ground faults
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/66—Testing of connections, e.g. of plugs or non-disconnectable joints

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

一種處理系統適於對一電路執行一漏電檢測方法，該方法包括根據元件連線表及電源模式資訊，獲得多個跨域連結；依據跨域連結及電源模式資訊，獲得一查核路徑；以及判斷查核路徑是否有漏電風險，並輸出一檢測結果。

Description

電路的漏電檢測方法與其處理系統
一種電路的處理方法與系統，特別有關於一種電路的漏電檢測方法與其處理系統。
現在的積體電路(integrated circuit)的設計方式是採用功能分區，每一個功能區塊具有各自的頻率與工作電壓等參數。獨立的功能區塊稱為電源域(power domain)。無工作配置的電源域，將會使其進入睡眠或降低頻率等方式，藉以降低整體功耗。
一般在進行電源域的電路設計時，需要於兩電源域中加入隔離元件(isolate cell)，藉以確保不同運作狀態的電源域不會相互干擾。如果兩電源域之間沒有設置隔離元件，將可能導致電源域的消耗電流(leakage current)的產生或者誤訊號的觸發。電路設計過程中，隔離元件的檢測需要耗費大量的運算成本。
有鑒於此，依據一些實施例，係提供一種電路的漏電檢測方法，用於偵測電路在特定電源模式下，電路的電源域之間是否存在漏電風險。若存在漏電風險時，輸出漏電風險的相關提示，以確保各電源域不會干擾其他電源域，並降低電路檢測的運算成本。
在一些實施例中，電路的漏電檢測方法包括根據元件連線表及電源模式資訊，獲得多個跨域連結，其中，電源模式資訊包含多個電源模式、多個電源域、及多種域狀態；在每一電源模式下，每一電源域對應所述域狀態之；域狀態為關閉或受電，對應所述域狀態的電源域為電源受電域與電源關閉域；每一跨域連結為跨越二個所述電源域的電路連線；根據所述跨域連結及所述電源模式之，獲得多個查核路徑，每一查核路徑為連接域狀態為電源受電域及電源關閉域；判斷查核路徑與所連接的電源受電域是否有漏電風險，並輸出檢測結果。所述的電路的漏電檢測方法可以不需監控輸入訊號，也不用設置分隔元件，因此能縮短整體的檢測模擬時間。
在一些實施例中，電源受電域包含連接元件，連接元件係連接於查核路徑，判斷電源受電域是否有漏電風險之步驟包含：判斷連接元件被查核路徑連接之端點是否為場效電晶體之閘極；若判斷結果為是，則檢測結果為漏電；若判斷結果為否，則檢測結果為未漏電。
在一些實施例中，在輸出檢測結果之步驟後包括：根據電源模式資訊切換所述電源域與所屬的域狀態。
在一些實施例中，漏電檢測方法之處理系統包括儲存元件與處理器。儲存元件用於存儲漏電檢測方法、檢測結果、電源模式資訊與元件連線表；處理器執行漏電檢測方法。
在一些實施例中，電源受電域包含連接元件，連接元件係連接於查核路徑。
在一些實施例中，處理器判斷連接元件被查核路徑連接之端點是否為場效電晶體之閘極；若結果為是，則檢測結果為漏電；若判斷結果為否，則檢測結果為未漏電。
在一些實施例中，電路的漏電檢測方法與處理系統，其係用於偵測電路在不同電源模式下，其電源域之間是否有漏電可能，並產生對應位置的提示，以供電路設計人員可以加入阻絕元件至相應位置。本案的電路的漏電檢測方法除了是獨立軟體外，也可以透過附掛(plug-in)套件等方式與現行電路軟體結合。
請參考圖1所示，其係為此一實施例的系統架構示意圖。在一些實施例中，電路的漏電檢測系統100包括儲存元件110與處理器120。處理器120電性耦接儲存元件110。儲存元件110存儲電路檢測程序111、檢測結果112、元件連線表113(netlist)與電源模式資訊114(power mode information)。
元件連線表113包括多個電子元件(無標號，請見於圖5A, 5B, 圖7A, 圖7B, 圖7C, 圖8A, 圖8B之舉例)、電路結構(無標號，請見於圖5A, 圖5B, 圖7A, 圖7B, 圖7C,圖8A, 圖8B之舉例)、介面腳位(interface pin)或電源域(power domain)等，請配合圖2所示。圖2係將元件連線表113以圖示化表示，實際上元件連線表113可以是資料表或是文字檔。每一電源域包含若干個介面腳位(251、252、253)、若干電子元件(無標號)與電路結構(無標號)。在圖2中的方塊代表元件連線表113的各電源域，分別為第一電源域211、第二電源域221與第三電源域231。第一電源域211設置若干介面腳位251，第二電源域221設置若干介面腳位252，第三電源域231設置若干介面腳位253。介面腳位(251、252、253)用於設定各電源域(211、221、231)的域狀態。電路結構係為電子元件的組合(含電子元件的佈局或電子元件的耦接組合)。
兩電源域之間具有至少一跨域連結214。圖2中將各電源域的跨域連結214以較短間距的虛線橢圓框圈選。跨域連結214除了可以是電路耦接於兩電源域，跨域連結214也可以由多個電子元件所構成。在進行漏電檢測的過程中處理器120會檢測每一組跨域連結214。而處理器120所選出並檢測的跨域連結214稱為查核路徑215，在圖2中以較長間距的虛線框所圈選的跨域連結214為查核路徑215，以下其他圖示均以相同方式表示查核路徑215。
電源模式資訊114包含多個電源模式、多個電源域、及多種域狀態，請參考圖3。電源模式用於記錄各電源域的當前域狀態。在同一電源模式下，每一個電源域各自具有相應的域狀態。域狀態包括關閉或受電。處理器120透過切換電源模式，以使各電源域切換為相應的域狀態。
域狀態為關閉(power down)時，則該電源域是無運作電力。而受電的狀態除了正常運作時的電力外，更包括多種不同的狀態下的運作電力。在一些實施例中，受電的狀態例如低電狀態(low power mode)、睡眠狀態(deep sleep mode)或正常狀態(power on mode)。為方便說明不同域狀態的電源域，更進一步分為電源受電域與電源關閉域。電源受電域係為受電狀態的電源域，電源關閉域係為關閉狀態的電源域。
處理器120執行電路檢測程序111。電路檢測程序111係為實現漏電檢測方法的電腦程式。漏電檢測方法用於檢測前述元件連線表113的任意兩電源域之間是否存在漏電風險。電路檢測程序111可以透過電腦程式語言實現漏電檢測方法的軟體，也可以由附掛程式(plug-in)與現行的電路設計軟體相結合。電路檢測程序111根據電源模式資訊114對各電源域切換為不同的域狀態，並檢測跨域連結214的每一查核路徑215是否存在漏電的風險。為清楚說明此一實施例的運作，請配合圖4所示，其係為一實施例的電路的漏電檢測流程示意圖。電路的漏電檢測方法包括以下步驟： 步驟S410：根據元件連線表及電源模式資訊，獲得多個跨域連結； 步驟S420：根據所述跨域連結及所述電源模式之一，獲得多個查核路徑，每一查核路徑為連接域狀態為電源受電域及電源關閉域； 步驟S430：判斷查核路徑與所連接的電源受電域是否有漏電風險，並輸出檢測結果； 步驟S441：若查核路徑有漏電風險，輸出檢測結果為漏電；以及 步驟S442：若查核路徑無漏電風險，輸出檢測結果為未漏電。
首先，電路檢測程序111從儲存元件110中載入元件連線表113。電路檢測程序111根據元件連線表113取得至少兩以上的電源域。在此實施例中係以兩電源域作為說明，分別為第一電源域511與第二電源域521，如圖5A所示。第一電源域511具有若干電子元件與第一介面腳位513。圖5A與圖5B僅繪示第一電源域511與第二電源域521所連接的部分元件，其他無直接連接的電子元件則不逐一列出。
第二電源域521具有若干電子元件與第二介面腳位514。同理，在第二電源域521中雖僅繪製與跨域連接相接的電子元件，但實際上並不侷限於該些電子元件。第一電源域511與第二電源域521間具有一跨域連結515。而為區別連接查核路徑的電子元件與各電源域的其他電子元件。將直接連接於查核路徑的電子元件稱為連接元件。
接著，電路檢測程序111載入電源模式資訊114，電路檢測程序111通過第一介面腳位513設定第一電源域511的域狀態，電路檢測程序111通過第二介面腳位514設定第二電源域521的域狀態。請參考圖5B所示，第一電源域511為電源關閉域，第二電源域521為電源受電域。假設第一電源域511與第二電源域521僅具有一組跨域連結515，因此跨域連結515也同時為查核路徑516。查核路徑516可參考圖5B中的虛線區塊。如前文所述，圖5A的查核路徑中的場效電晶體517、518即為連接元件。
在一實施例中，電路檢測程序111根據兩電源域511、521的域狀態判斷查核路徑516是否存在漏電風險。若查核路徑516所連接的兩電源域511、521的域狀態相同時，電路檢測程序111可以直接判斷查核路徑516是不存在漏電風險。因此電路檢測程序111輸出未漏電的檢測結果112。若第一電源域511為電源關閉域且第二電源域521為電源受電域，電路檢測程序111判斷查核路徑516是存在漏電風險。
在一實施例中，電路檢測程序111根據查核路徑與連接元件作為判斷是否存在漏電風險的依據。電路檢測程序111根據以下步驟判斷查核路徑516是否有漏電風險，並同時配合圖6所示。 步驟S610：判斷查核路徑上的連接元件是否為場效電晶體； 步驟S620：判斷連接元件被查核路徑連接之端點是否為場效電晶體之閘極； 步驟S630：若場效電晶體的閘極連接於查核路徑，檢測結果為漏電；以及 步驟S640：若場效電晶體的閘極未連接於查核路徑，檢測結果為未漏電。
在此仍以圖5A與圖5B為例說明，第一電源域511包括至少一第一場效電晶體517(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)。第二電源域521包括第二場效電晶體518與第三場效電晶體519，請配合圖5A所示。第二場效電晶體518的閘極(Gate)連接於第三場效電晶體519的閘極，第二場效電晶體518的源極連接於第三場效電晶體519的汲極(Drain)。查核路徑516的一端連接於第一場效電晶體517的源極(Source)，查核路徑516的另一端連接於第二場效電晶體518的閘極，如圖5A所示。
電路檢測程序111遍歷查核路徑516中是否存在場效電晶體。若查核路徑516中存在場效電晶體，電路檢測程序111進一步判斷場效電晶體的閘極是否連接於查核路徑516。若場效電晶體的閘極連接於查核路徑516，電路檢測程序111輸出檢測結果112為漏電。若是連接元件不是場效電晶體，電路檢測程序111輸出檢測結果112為未漏電。若連接元件為場效電晶體，但場效電晶體的閘極未連接於查核路徑516，電路檢測程序111也輸出檢測結果112為未漏電。
在一些實施例中，電路檢測程序111根據場效應電晶體的閘極所連接的電源域與域狀態判斷是否存在漏電風險。首先，電路檢測程序111判斷查核路徑516上的場效應電晶體是否存在。若查核路徑516中存在場效應電晶體，電路檢測程序111判斷場效應電晶體的閘極所連接的第二電源域521的域狀態為何。若第二電源域521的域狀態為受電，電路檢測程序111判斷查核路徑516存在漏電風險，電路檢測程序111輸出漏電的檢測結果112。
圖7A、圖7B、圖8A、圖8B與圖8C分別代表不同元件連線表113與各自相應的電源域。圖7A、圖7B分別具有兩電源域711、721，其係為第一電源域711與第二電源域721。圖7A為第一電源域711，圖7B為第二電源域721。為方便說明各電源域的跨域連結，因此根據圖7A、圖7B、圖8A、圖8B與圖8C中各電子元件的腳位名稱作為對應的跨域連結與查核路徑的名稱，例如：跨域連結A意即為第一電源域711的腳位A至第二電源域721的腳位A間的電路(如圖7A與圖7B所示)。跨域連結C意即為第二電源域821的查核路徑C`至第三電源域831的查核路徑C`間的電路(如圖8A、圖8B與圖8C所示)。
第一電源域711具有兩跨域連結與第二電源域721相接，兩跨域連結分別為跨域連結A與跨域連結B。電路檢測程序111根據電源模式資訊114將第一電源域711的域狀態設置為關閉狀態(off mode)，使第一電源域711設定為電源關閉域。而電路檢測程序111將第二電源域721的域狀態設置為低電狀態(low mode)，使第二電源域721設定為電源受電域。
假設電路檢測程序111首先選擇跨域連結A為查核路徑A`，但此一順序並非僅侷限於此。電路檢測程序111可以根據其他因素決定查核路徑A`、B`的選擇次序，例如電子元件數量或電路靜態分析(static analysis)結果等。從圖7A、圖7B與圖7C中可以得知，查核路徑A`的路徑上存在若干電子元件，其係包括運算放大器與場效應電晶體。假設在第二電源域721中的查核路徑A`中具有三個場效應電晶體，而待測的場效應電晶體(係為虛線圈選框者)的閘極則連接於第一電源域711的運算放大器的輸出端。由於第一電源域711與第二電源域721的域狀態分別不同，因此電路檢測程序111將判定該組查核路徑A`存在漏電風險。在完成所述查核路徑A`後，電路檢測程序111將輸出存在漏電風險的檢測結果112。
接著，電路檢測程序111選擇跨域連結B，並檢測查核路徑B`是否存在漏電風險，如圖7C所示。電路檢測程序111根據查核路徑B`、第一電源域711的域狀態與第二電源域721的域狀態輸出檢測結果112。由於第一電源域711的域狀態不同於第二電源域721的域狀態。電路檢測程序111判斷查核路徑B`存在漏電風險，因此將輸出存在漏電風險的檢測結果112。對於圖7B或圖7C中的其他查核路徑與所屬的場效應電晶體均可進行前述的漏電風險的檢測。
圖8A、圖8B與圖8C分別表示三個電源域811、821、831，圖8A為第一電源域811，圖8B為第二電源域821，圖8C為第三電源域831。電路檢測程序111根據電源模式資訊114將各電源域811、821、831的域狀態設定如下：第一電源域811與第二電源域821的域狀態均為斷電狀態(off mode)，第三電源域831的域狀態為正常狀態。第三電源域831分別耦接第一電源域811與第二電源域821。第一電源域811的腳位LV與腳位rstb12均連接於第三電源域831的相應腳位。同理，第二電源域821的腳位LV、腳位C`與腳位D`均連接於第三電源域831的相應腳位。
以跨域連結C為例，電路檢測程序111選擇跨域連結C，並以腳位C`為查核路徑C`，並檢測查核路徑C`的漏電風險。在第二電源域821中的查核路徑C`所連接的是反向器的輸出端，查核路徑C`的另一端則是連接於第三電源域831的場效應電晶體。電路檢測程序111檢查查核路徑C`與場效應電晶體的連接腳位。由於查核路徑C`連接於場效應電晶體的閘極，並且第三電源域831的域狀態為受電。因此電路檢測程序111判斷查核路徑C`存在漏電的風險，電路檢測程序111產生具有漏電風險的檢測結果112。
接著，電路檢測程序111繼續檢測第二電源域821與第三電源域831間的其他跨域連結，直至所有跨域連結完成為止。例如：跨域連結D與查核路徑D`。電路檢測程序111將切換檢查第一電源域811與第二電源域821，或是第一電源域811與第三電源域831的漏電檢測。
在一些實施例中，電路的漏電檢測方法與處理系統，用於偵測電源域之間是否會在特定電源模式下產生漏電風險，並產生對應位置的提示，以供電路設計人員可以加入阻絕元件至相應位置。本案的電路的漏電檢測系統100除了是獨立軟體外，也可以透過附掛套件等方式與現行電路軟體結合。在檢測的過程中，電路檢測程序111不需要額外計算各電子元件的輸入訊號，因此可以降低檢查的運算成本並提高檢查效率。
100:漏電檢測系統 110:儲存元件 111:電路檢測程序 112:檢測結果 113:元件連線表 114:電源模式資訊 120:處理器 211、511、711、811:第一電源域 221、521、721、821:第二電源域 231、831:第三電源域 214、515、A、B、C、D:跨域連結 215、516、A`、B`、C`、D`:查核路徑 251、252、253:介面腳位 513:第一介面腳位 514:第二介面腳位 517:第一場效電晶體 518:第二場效電晶體 519:第三場效電晶體 S410~S442、S610~640:步驟 LV、rstb12、C`、D`:腳位
[圖1]係為一實施例的系統架構示意圖。 [圖2]係為一實施例的各電源域、跨域連結與查核路徑的示意圖。 [圖3]係為一實施例的電源模式資訊的示意圖。 [圖4]係為一實施例的電路檢測運作流程示意圖。 [圖5A]係為一實施例的第一電源域與第二電源域之跨域連結示意圖。 [圖5B]係為一實施例的第一電源域與第二電源域之查核路徑示意圖。 [圖6]係為一實施例的漏電檢測的運作流程示意圖。 [圖7A]係為一實施例的第一電源域的域狀態、跨域連結與查核路徑之示意圖。 [圖7B]係為一實施例的第二電源域的域狀態、跨域連結與查核路徑之示意圖。 [圖7C]係為一實施例的第二電源域的域狀態、另一跨域連結與另一查核路徑之示意圖。 [圖8A]係為一實施例的第一電源域的域狀態、跨域連結與查核路徑之示意圖。 [圖8B]係為一實施例的第二電源域的域狀態、跨域連結與查核路徑之示意圖。 [圖8C]係為一實施例的第三電源域的域狀態、跨域連結與查核路徑之示意圖。
100:漏電檢測系統
110:儲存元件
111:電路檢測程序
112:檢測結果
113:元件連線表
114:電源模式資訊
120:處理器

Claims (8)

  1. 一種電路的漏電檢測方法，其係包括： 根據一元件連線表及一電源模式資訊，獲得多個跨域連結，其中，該電源模式資訊包含多個電源模式、多個電源域、及多種域狀態；在每一該電源模式下，每一該電源域對應該些域狀態之一；該域狀態為一關閉或一受電，對應該些域狀態的該電源域為一電源受電域與一電源關閉域；每一該跨域連結為跨越二個該些電源域的一電路連線； 根據該些跨域連結及該些電源模式之一，獲得多個查核路徑，每一該查核路徑為連接該域狀態為該電源受電域及該電源關閉域；以及 判斷該查核路徑與所連接的該電源受電域是否有漏電風險，並輸出一檢測結果。
  2. 如請求項1所述之電路的漏電檢測方法，其中該受電是低電狀態、睡眠狀態或正常狀態。
  3. 如請求項1所述之電路的漏電檢測方法，其中該電源受電域包含一連接元件，該連接元件係連接於該查核路徑，判斷該電源受電域是否有漏電風險之步驟包含： 判斷該連接元件被該查核路徑連接之端點是否為一場效電晶體之一閘極； 若判斷結果為是，則該檢測結果為漏電；以及 若判斷結果為否，則該檢測結果為未漏電。
  4. 如請求項1所述之電路的漏電檢測方法，其中在輸出該檢測結果之步驟後包括：根據該電源模式資訊切換該些電源域與所屬的該域狀態。
  5. 如請求項4所述之電路的漏電檢測方法，其中檢測切換後的該些電源域與相應的該查核路徑是否有漏電風險。
  6. 一種應用請求項1的漏電檢測方法之處理系統，其係包括： 一儲存元件，用於存儲該漏電檢測方法、該檢測結果、該電源模式資訊與該元件連線表；以及 一處理器，執行該漏電檢測方法。
  7. 如請求項6所述之漏電檢測方法之處理系統，其中該電源受電域包含一連接元件，該連接元件係連接於該查核路徑。
  8. 如請求項6所述之漏電檢測方法之處理系統，其中該處理器判斷該連接元件被該查核路徑連接之端點是否為一場效電晶體之一閘極；若判斷結果為是，則該檢測結果為漏電；若判斷結果為否，則該檢測結果為未漏電。
TW110133292A 2021-09-07 2021-09-07 電路的漏電檢測方法與其處理系統 TWI792543B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW110133292A TWI792543B (zh) 2021-09-07 2021-09-07 電路的漏電檢測方法與其處理系統
US17/903,370 US20230075145A1 (en) 2021-09-07 2022-09-06 Method for testing power leakage of circuit and processing system using same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110133292A TWI792543B (zh) 2021-09-07 2021-09-07 電路的漏電檢測方法與其處理系統

Publications (2)

Publication Number Publication Date
TWI792543B TWI792543B (zh) 2023-02-11
TW202311773A true TW202311773A (zh) 2023-03-16

Family

ID=85386022

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110133292A TWI792543B (zh) 2021-09-07 2021-09-07 電路的漏電檢測方法與其處理系統

Country Status (2)

Country Link
US (1) US20230075145A1 (zh)
TW (1) TWI792543B (zh)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5175495A (en) * 1991-04-30 1992-12-29 Lsi Logic Corporation Detection of semiconductor failures by photoemission and electron beam testing
WO2006038207A1 (en) * 2004-10-04 2006-04-13 University College Dublin A method and processor for power analysis in digital circuits
US8274792B2 (en) * 2005-09-06 2012-09-25 Beyond Blades Ltd. 3-dimensional multi-layered modular computer architecture
US7876110B2 (en) * 2008-11-10 2011-01-25 Saudi Arabian Oil Company Method and apparatus for simulating electrical characteristics of a coated segment of a pipeline
TWI459003B (zh) * 2012-10-05 2014-11-01 Giga Byte Tech Co Ltd 用於測試電路板之測試系統及漏電流測試方法
TWI547396B (zh) * 2014-12-18 2016-09-01 Metal Ind Res & Dev Ct Electric vehicle with leakage detection system and its leakage detection method
JP6460146B2 (ja) * 2017-04-21 2019-01-30 オムロン株式会社 漏洩電流算出装置および漏洩電流算出方法
TWI627421B (zh) * 2017-08-22 2018-06-21 華邦電子股份有限公司 漏電流偵測裝置及其偵測方法
CN109419093A (zh) * 2017-08-23 2019-03-05 富泰华工业（深圳）有限公司 漏电检测方法及具有漏电检测功能的鞋子
TWI706148B (zh) * 2019-07-17 2020-10-01 美商第一檢測有限公司 晶片測試方法

Also Published As

Publication number Publication date
US20230075145A1 (en) 2023-03-09
TWI792543B (zh) 2023-02-11

Similar Documents

Publication Publication Date Title
KR100412589B1 (ko) 반도체 회로 시스템, 반도체 집적회로의 검사방법 및 그 검사계열의 생성방법
US7675308B1 (en) Test circuit and test method for power switch
US20100231252A1 (en) Testable integrated circuit and ic test method
JPH10223716A (ja) 集積回路の動作テストの実施方法
US5561614A (en) Method and apparatus for testing pin isolation for an integrated circuit in a low power mode of operation
US7332938B2 (en) Domino logic testing systems and methods
TWI792543B (zh) 電路的漏電檢測方法與其處理系統
JP4805604B2 (ja) 故障診断方法、故障診断装置、及び故障診断プログラム
US20040268196A1 (en) Bypassing a device in a scan chain
US7944285B1 (en) Method and apparatus to detect manufacturing faults in power switches
US20100145672A1 (en) Microcomputer and embedded software development system
Zwerger et al. Detection of asymmetric aging-critical voltage conditions in analog power-down mode
CN115808641A (zh) 电路的漏电检测方法与其处理系统
US8225154B2 (en) Low power design using a scan bypass multiplexer as an isolation cell
US8788897B2 (en) Path-based crosstalk fault test scanning in built-in self-testing
JPH10115672A (ja) 半導体回路システム，半導体集積回路の検査方法及びその検査系列の生成方法
Patel et al. Root Cause Analysis of Power Switch in Deadlock State using IEEE 1801 (UPF)
JP2000009808A (ja) 半導体装置および液晶駆動装置
JP4339018B2 (ja) 半導体回路の検証装置
US20210173994A1 (en) Method and system for viewing simulation signals of a digital product
TW576924B (en) Method for testing integrated circuits
JP4665740B2 (ja) リセット検出装置
TW201241653A (en) Leakage detecting method
JPH1114707A (ja) 半導体装置
JP3565283B2 (ja) 半導体集積回路