TW202310688A - 空間轉接板 - Google Patents

Abstract

本發明公開一種空間轉接板，其包括板體以及設置在板體的多個接墊。多個接墊位於板體的其中一側。每一接墊包括一基底層以及一覆蓋所述基底層的一導電保護層。導電保護層的硬度大於基底層的硬度，且導電保護層的一表面的水滴接觸角大於或等於80°。

Description

空間轉接板

本發明涉及一種空間轉接板，特別是涉及一種可應用於半導體封測的空間轉接板。

在晶圓上完成多個積體電路元件的製作之後，通常會利用探針卡對多個積體電路元件進行測試，以在封裝前篩出不良晶片，以避免將不良晶片繼續被封裝，而增加不必要的成本。在進行測試時，待測晶圓上的多個積體電路元件會通過探針卡的多個探針以及空間轉接板，而電性連接於一外部測試電路。

進一步而言，空間轉接板的兩相反側皆設有用於測試的多個電極。在測試時，每個探針的其中一端抵接於待測晶圓上的焊墊，另一端抵接於空間轉接板上電極，從而使待測晶圓的晶粒(元件)與測試儀器電性連接。進行信號的傳輸與分析來測試晶圓品質，藉以預先篩選出不良品。

既然在測試時會利用探針壓抵空間轉接板上的電極，空間轉接板的電極很容易受損或破裂。在對大量晶圓進行測試之後，空間轉接板的多個電極需要被清潔或修補，以免影響檢測結果。因此，如何提升空間轉接板的耐用性，仍為該項事業所欲解決的重要課題之一。

本發明所要解決的技術問題在於，針對現有技術的不足提供一種空間轉接板，以提升空間轉接板的耐用性。

為了解決上述的技術問題，本發明所採用的其中一技術方案是提供一種空間轉接板，其包括板體以及設置在板體的多個接墊。多個接墊位於板體的其中一側。每一接墊包括一基底層以及覆蓋所述基底層的一導電保護層。導電保護層的硬度大於基底層的硬度，且導電保護層的一表面的水滴接觸角大於或等於80°。

本發明的其中一有益效果在於，本發明所提供的探針結構，其能通過“每一接墊包括基底層以及覆蓋基底層的導電保護層，導電保護層的硬度大於基底層的硬度，且導電保護層的一表面的水滴接觸角大於或等於80°”的技術方案，以提升接墊的耐磨性、耐刮性以及潤滑度，從而增加空間轉接板的耐用性。

為使能更進一步瞭解本發明的特徵及技術內容，請參閱以下有關本發明的詳細說明與圖式，然而所提供的圖式僅用於提供參考與說明，並非用來對本發明加以限制。

以下是通過特定的具體實施例來說明本發明所公開有關“空間轉接板”的實施方式，本領域技術人員可由本說明書所公開的內容瞭解本發明的優點與效果。本發明可通過其他不同的具體實施例加以施行或應用，本說明書中的各項細節也可基於不同觀點與應用，在不背離本發明的構思下進行各種修改與變更。另外，本發明的附圖僅為簡單示意說明，並非依實際尺寸的描繪，事先聲明。以下的實施方式將進一步詳細說明本發明的相關技術內容，但所公開的內容並非用以限制本發明的保護範圍。另外，本文中所使用的術語“或”，應視實際情況可能包括相關聯的列出項目中的任一個或者多個的組合。

參閱圖1至圖2所示，本發明第一實施例提供一種空間轉接板1。空間轉接板1可被應用於探針卡裝置內，以對待測物(如：晶圓)進行電性測試。空間轉接板1包括一板體10以及設置在板體10上的多個接墊11A, 11B。詳細而言，板體10具有一第一側10a以及與第一側10a相對的第二側10b。板體10可以是多層板，例如：多層陶瓷載板(Multi-Layer Ceramic Substrate, MLC)或多層有機載板(Multi-Layer Organic Substrate, MLO)。在一實施例中，板體10可包括多層交替堆疊的絕緣層(圖未示)與線路層(圖未示)。在另一實施例中，板體10也可以包括兩個通過焊接而電性連接的線路板。

多個接墊11A, 11B可區分為位於第一側10a的多個第一接墊11A以及位於第二側10b的多個第二接墊11B。如圖1所示，在一實施例中，任兩相鄰的第一接墊11A之間的間距會小於任兩相鄰的第二接墊11B之間的間距，但本發明不以此為限。每一個第一接墊11A可通過板體10內佈設的線路而電性連接於對應的第二接墊11B。

如圖1所示，每一個第一接墊11A包括一基底層110以及一導電保護層112。基底層110可以包含一或多層金屬層。在本實施例中，基底層110具有單層結構，且構成基底層110的材料例如是銅。然而，在另一實施例中，基底層110也可以包括銅層及金層。

導電保護層112為第一接墊11A的最外層，可提升第一接墊11A的耐磨性、耐刮性以及潤滑性。除此之外，當基底層110的材料為銅時，覆蓋在基底層110外表面的導電保護層112還可以避免基底層110被氧化而導致第一接墊11A的電阻增加。在本實施例中，導電保護層112會覆蓋基底層110的整個外表面，但本發明不以此為限。在其他實施例中，導電保護層112也可以是局部地覆蓋基底層110的外表面。舉例而言，導電保護層112可以只覆蓋基底層110的頂面而沒有覆蓋基底層110的側表面。

承前述，導電保護層112的硬度會大於基底層110的硬度，且導電保護層112相較於基底層110也具有較高的潤滑度。須說明的是，在利用空間轉接板1對批量待測物(如：晶圓)進行測試時，空間轉接板1上的多個第一接墊11A會反覆地被探針壓抵。因此，位於第一接墊11A的最外層的導電保護層112可以提升第一接墊11A的耐磨性以及抗刮性。

在一實施例中，除了提升第一接墊11A的耐磨性、抗刮性以及潤滑度，還要兼顧第一接墊11A本身的導電性。因此，導電保護層112會具有較低的電阻。詳細而言，導電保護層112的片電阻值的範圍可由30μohm/cm ²至70μohm/cm ²。

另外，以奈米刮痕儀對本發明實施例的導電保護層112進行刮測，導電保護層112的臨界負載範圍可由100mN至300 mN。實驗方法是將已具有膜層的試片固定於奈米壓痕/刮痕儀上，再以鑽石刮針在已具有膜層的試片上逐漸增加荷重來進行刮測，荷重範圍是由300 mN到400mN，並以膜層破裂時所施加的最小荷重(臨界負載)表示該膜層的附著力。臨界負載越高，代表導電保護層112的耐刮性越好。

以奈米壓痕儀對本發明實施例的導電保護層112進行壓測，本發明實施例的導電保護層112的平均硬度範圍是由26GPa至32 GPa。測試方法是將具有膜層(導電保護層112)的試片固定於奈米壓痕/刮痕儀上，再使用奈米鑽石壓頭對試片的多個測試點各施加0.0001 mN至0.1 mN的荷重，最大負載維持時間為63秒，並將多個測試點所測得的硬度值平均而得到前述平均硬度。

除此之外，本發明實施例的導電保護層112的表面的水滴接觸角大於或等於80°。測試方式是將去離子水滴在具有導電保護層112的試片上，並使用水滴接觸角量測儀來量測導電保護層112上的液滴的水滴接觸角。水滴接觸角指的是液體/氣體界面與導電保護層112的表面之間形成的夾角。水滴接觸角的數值越大代表表面能越小，也就是液滴所接觸的表面的疏水性越高。須說明的是，在本實施例中，導電保護層112的表面較為平滑而具有較低的表面能，可使位於導電保護層112表面的液滴具有較大的水滴接觸角。經過實際測試，在本實施例中，液滴在導電保護層112的表面上所形成的水滴接觸角可以大於或等於80°。

進一步而言，導電保護層112的表面的算數平均粗度(Ra)不超過5 nm。在較佳實施例中，導電保護層112的表面的算數平均粗度(Ra)不超過3nm，詳細而言，導電保護層112的表面的算數平均粗度(Ra)的範圍是由1 nm至3nm。據此，本發明實施例的導電保護層112可以使第一接墊11A具有較高的潤滑度。當第一接墊11A被探針壓抵接觸時，較不容易在第一接墊11A上產生刮痕。

在一實施例中，導電保護層112可以是金屬氮化物。舉例而言，導電保護層112的材料可以選自由氮化鉻(CrN)、氮化鋯(ZrN)、氮化鈦(TiN)、氮化釔(YN)、氮化鑭(LaN)、氮化釹(NdN)、氮化鉿(HfN)及其任意組合所組成的群組的其中一種。另外，導電保護層112的厚度T2會小於基底層110的厚度T1，以避免第一接墊11A的電阻值過高。在一實施例中，基底層110的厚度T1的範圍可由100 nm至10000 nm。

另外，須說明的是，導電保護層112的厚度T2太薄，可能不足以提升第一接墊11A的耐磨性與抗刮性。當導電保護層112的厚度T2太厚時，可能會增加第一接墊11A的電阻，而影響空間轉接板1的測試性能。在一實施例中，導電保護層112的厚度T2的範圍可由50  nm至1000  nm。

若導電保護層112的材料為氮化鉻(CrN)、氮化鋯(ZrN)、氮化鈦(TiN)、氮化釔(YN)、氮化鑭(LaN)、氮化釹(NdN)、氮化鉿(HfN)其中之一種時，導電保護層112的厚度T2的範圍較佳是由50 nm至200 nm，可以使第一接墊11A具有較佳的導電性、耐磨性以及潤滑性。在一實施例中，第一接墊11A的電阻範圍是由5mohm至10 mohm。

須說明的是，本發明實施例的第一接墊11A具有導電保護層112，而導電保護層112的電阻會高於基底層110的電阻。也就是說，相較於現有的空間轉接板上的電極(未具有保護層)，本發明實施例中具有導電保護層112的第一接墊11A的電阻值僅些微增加，但卻可具有較高的硬度、較佳的耐磨性、耐刮性以及潤滑度。如此，可以延長空間轉接板1的使用時間，並降低空間轉接板1的接墊11A、11B被修補或更換的頻率。另外，由於導電保護層112的表面較光滑，在與探針接觸時，導電保護層112較不容易產生刮痕而破損，導致基底層110被氧化而影響量測準確率。

另外，須說明的是，並非空間轉接板1的每一個接墊11A、11B都需要具有導電保護層112。當利用空間轉接板1對待測物(如：晶圓)進行測試時，位於第二側10b的多個第二接墊11B可能不需要接觸探針，則多個第二接墊11B可以只具有基底層110，而不一定要具有導電保護層112。因此，在本實施例中，第二接墊11B並未具有導電保護層112，但本發明不以此為限。

請參照圖3，顯示本發明另一實施例的接墊的局部放大圖。本實施例與前一實施例相同的元件具有相同的標號，且相同的部分不再贅述。在本實施例中，基底層110具有疊層結構，且包括第一金屬層110a以及第二金屬層110b。

第一金屬層110a是位於板體10與第二金屬層110b之間，也就是說，第一金屬層110a會被第二金屬層110b所覆蓋。須說明的是，在圖2中，雖然第二金屬層110b只覆蓋第一金屬層110a的局部表面，但本發明不以此為限。在其他實施例中，第二金屬層110b也可以完全覆蓋第一金屬層110a。

第一金屬層110a的材料與第二金屬層110b的材料不一定相同，但第一金屬層110a與第二金屬層110b的材料都具有較高的導電度。在一實施例中，第一金屬層110a的材料為銅，而第二金屬層110b的材料為金。第二金屬層110b可保護第一金屬層110a不被氧化。

請參照圖4，顯示本發明又一實施例的接墊的局部放大圖。本實施例與前一實施例相同的元件具有相同的標號，且相同的部分不再贅述。在本實施例中，導電保護層112具有疊層結構。也就是說，本實施例的導電保護層112可包括第一子層112a以及第二子層112b。第一子層112a是位於基底層110以及第二子層112b之間。也就是說，本實施例的導電保護層112的第二子層112b是第一接墊11A的最外層。

在一實施例中，第一子層112a為金屬層。進一步而言，第一子層112a的材料可選自由鋯(Zr)、鈦(Ti)、銀(Ag)、金(Au)、鈀(Pd)、鉑(Pt)、鎳(Ni)、銅(Cu)、鉻(Cr)、鉬(Mo)、鎢(W)、釩(V)、鈮(Nb)、鉭(Ta)、鐵(Fe)、鈷(Co)、釕(Ru)、銠(Rh)、銥(Ir)及其任意組合所組成的群組中的其中一種。

另外，第二子層112b為金屬氮化物層，可以使第一接墊11A具有較高的硬度、耐磨性、耐刮性以及潤滑度。第二子層112b的材料可選自由氮化鉻(CrN)、氮化鋯(ZrN)、氮化鈦(TiN)、氮化釔(YN)、氮化鑭(LaN)、氮化釹(NdN)、氮化鉿(HfN)，其中之一種。在一實施例中，第一子層112a與第二子層112b會含有相同的金屬元素，且金屬元素可選自由鋯、鈦、釔、鉿、鑭、釹、鉻及其任意組合所組成的群組中的其中一種。舉例而言，當第一子層112a的材料為鋯時，第二子層112b的材料為氮化鋯。

在本實施例中，第一子層112a的材料為金屬，可降低導電保護層112的總電阻值，進而可在提升第一接墊11A的其他特性時，避免第一接墊11A整體的導電度降低太多。據此，相較於圖2以及圖3的實施例，本實施例的第一接墊11A具有相對較低的電阻值。

值得一提的是，雖然第一子層112a的材料(金屬)相較於第二子層112b的材料(金屬氮化物)會具有較高的導電性，但第一子層112a在導電保護層112中的厚度太厚有可能會犧牲導電保護層112的耐磨性以及耐刮性。據此，在一實施例中，第一子層112a的厚度與第二子層112b的厚度之間的比值範圍可由0.01至10。在本發明一實施例中，第二子層112b的厚度會大於第一子層112a的厚度。舉例而言，第一子層112a的厚度範圍可由1 nm至10 nm，且第二子層112b的厚度範圍可由50nm至2000nm，以在提升導電保護層112與基底層110之間的附著性時，仍使第一接墊11A具有較佳的耐磨性以及耐刮性。

另外，須說明的是，本發明實施例的導電保護層112可以通過濺鍍製程而形成於基底層110的表面上，但本發明不以此為限。舉例而言，可以通過濺鍍直接在基底層110上形成金屬氮化物層，以作為導電保護層112。在另一實施例中，也可以通過濺鍍在基底層110上先形成金屬層(第一子層112a)，再形成金屬氮化物層(第二子層112b)。

另外，當導電保護層112的第一子層112a與第二子層112b具有相同的金屬元素時，可以在不更換靶材的情況下，在同一濺鍍製程中連續地在基底層110的表面形成導電保護層112。

詳細而言，在一濺鍍腔體內產生電漿，以轟擊一金屬靶材，進而在基底層110上形成具有一定厚度的第一子層112a。之後，在不更換金屬靶材的情況下，直接於濺鍍腔體內通入氮氣，以使由金屬靶材被轟擊出的金屬原子與氮氣反應，而接續地形成第二子層112b。

通過上述方式所形成的導電保護層112與基底層110之間具有較高的附著性，且導電保護層112本身也具有較佳的耐磨性與抗刮性。整體而言，導電保護層112不僅可以使接墊11A, 11B具有低電阻，還可增加空間轉接板1的耐用性。然而，上述所舉的例子只是其中一可行的實施例而並非用以限定本發明。

請參照圖5，圖5為本發明一實施例的探針卡裝置的示意圖。本發明第一實施例的空間轉接板1可被應用於探針卡裝置Z1中，用以對待測物W1(如：晶圓)進行測試。本實施例的探針卡裝置Z1包括空間轉接板1、探針座2、多個探針3以及測試電路板4。

如圖5所示，空間轉接板1會位於探針座2與測試電路板4之間。在對待測物W1進行測試時，多個探針3是設置在探針座2的第一導引板20與第二導引板21上，以使待測物W1可通過多個探針3以及空間轉接板1，而電性連接於測試電路板4。

詳細而言，第一導引板20與第二導引板21通過分隔件22而相互分隔設置。每一個探針3的其中一端部穿過第一導引板20的第一導引孔20h並凸出於第一導引板20，而另一端部穿過第二導引板21的第二導引孔21h並凸出於第二導引板21。第一導引板20的每個第一導引孔20h與對應的第二導引孔21h會相互錯開，而使探針3可固定於第一導引板20與第二導引板21之間。

在測試時，每個探針3的其中一端部會壓抵並接觸於空間轉接板1的其中一個第一接墊11A，另一端部會接觸待測物的其中一個接觸點(圖未示)。另外，在本實施例中，位於空間轉接板1第二側10b的多個第二接墊11B可以通過多個焊球B1，而分別電性連接於測試電路板4上的多個焊墊40。

如前所述，在對批量的待測物W1進行檢測之後，空間轉接板1上的第一接墊11A會多次與探針3接觸。既然在本發明第一實施例的空間轉接板1中，每個第一接墊11A具有導電保護層112，且導電保護層112具有較高的硬度以及較低的表面粗糙度，可使第一接墊11A具有較好的耐磨性、耐刮性以及潤滑性。因此，當利用探針3壓抵在第一接墊11A上時，導電保護層112較不容易被探針3磨損或者產生刮痕。因此，可以減少對空間轉接板1上的接墊(第一接墊11A)修補的頻率，進而提高封測速度。

請參照圖6以及圖7。圖6顯示本發明第二實施例的空間轉接板，而圖7顯示本發明另一實施例的探針卡裝置的示意圖。第二實施例的空間轉接板1’與第一實施例的空間轉接板1相同或相似的元件具有相同或相似的標號，且相同的部分不再贅述。

在本實施例中，空間轉接板1’ 的每個第二接墊11B也具有導電保護層112。須說明的是，雖然本實施例的第二接墊11B的基底層110為單層結構，但本發明不以此為限。第二接墊11B的基底層110也可以具有多層(如圖3所示)。另外，本實施例中，第二接墊11B的導電保護層112可以具有單層或者疊層結構，也就是包括如圖4所示的第一子層112a與第二子層112b。

請參照圖7，在本實施例的探針卡裝置Z2中，還進一步包括另一探針組件5，其設置於測試電路板4與空間轉接板1’之間。探針組件5包括另外多個探針51，且每一個探針51的兩端會分別接觸空間轉接板1’的其中一個第二接墊11B以及測試電路板4的其中一焊墊4。

也就是說，在本實施例的探針卡裝置Z2中，空間轉接板1’的第二接墊11B也會與接觸探針51接觸。因此，使空間轉接板1’的每一個第一接墊11A與每一個第二接墊11B都具有導電保護層112，可以提高空間轉接板1’的耐用性。

[實施例的有益效果]

本發明的其中一有益效果在於，本發明所提供的空間轉接板1, 1’，其能通過“每一接墊11A, 11B包括基底層110以及覆蓋基底層110的導電保護層112，導電保護層112的硬度大於基底層110的硬度，且導電保護層112的一表面的水滴接觸角大於或等於80°”的技術方案，提升接墊11A, 11B的耐磨性、耐刮性以及潤滑度。當接墊11A, 11B被探針3, 5壓抵接觸時，較不容易在接墊11A, 11B上產生刮痕。

如此，可以提升空間轉接板1, 1’的耐用性，進而延長空間轉接板1的使用時間，並降低空間轉接板1, 1’的接墊11A、11B被修補或更換的頻率。另外，由於導電保護層112的表面較光滑，在與探針接觸時，導電保護層112較不容易產生刮痕而破損，導致基底層110被氧化而影響量測準確率。

當基底層110的材料為銅時，可以直接在基底層110外表面形成導電保護層112，即可以避免基底層110被氧化而導致接墊11A, 11B的電阻增加。基於上述，本發明實施例所提供的導電保護層112不僅使空間轉接板1, 1’上的接墊11A, 11B具有較低的電阻而符合封測的要求，也可具有較高的耐磨性、耐刮性以及潤滑度，進而達到提升量測效率與延長空間轉接板1, 1’使用壽命之功效。

以上所公開的內容僅為本發明的優選可行實施例，並非因此侷限本發明的申請專利範圍，所以凡是運用本發明說明書及圖式內容所做的等效技術變化，均包含於本發明的申請專利範圍內。

Z1, Z2:探針卡裝置 1, 1’:空間轉接板 10:板體 10a:第一側 11A:第一接墊 10b:第二側 11B:第二接墊 110:基底層 110a:第一金屬層 110b:第二金屬層 T1:厚度 112:導電保護層 112a:第一子層 112b:第二子層 T2:厚度 2:探針座 20:第一導引板 20h:第一導引孔 21:第二導引板 21h:第二導引孔 22:分隔件 3, 51:探針 4:測試電路板 40:焊墊 5:探針組件 W1:待測物 B1:焊球

圖1為本發明第一實施例的空間轉接板的剖面示意圖。

圖2為圖1的空間轉接板在區域II的局部放大圖。

圖3為本發明另一實施例的接墊的局部放大圖。

圖4為本發明又一實施例的接墊的局部放大圖。

圖5為本發明一實施例的探針卡裝置的示意圖。

圖6為本發明第二實施例的空間轉接板的剖面示意圖。

圖7為本發明另一實施例的探針卡裝置的示意圖。

1:空間轉接板

10:板體

10a:第一側

11A:第一接墊

10b:第二側

11B:第二接墊

110:基底層

112:導電保護層

Claims (15)

1. 一種空間轉接板，其包括：一板體以及設置在所述板體的多個接墊，其中，多個所述接墊位於所述板體的其中一側，每一所述接墊包括一基底層以及覆蓋所述基底層的一導電保護層，所述導電保護層的硬度大於所述基底層的硬度，且所述導電保護層的一表面的水滴接觸角大於或等於80°。
2. 如請求項1所述的空間轉接板，其中，所述基底層具有疊層結構，且包括一第一金屬層以及一第二金屬層，所述第二金屬層位於所述導電保護層與所述第一金屬層之間。
3. 如請求項1所述的空間轉接板，其中，所述基底層的材料為銅，所述導電保護層直接形成在所述基底層上。
4. 如請求項1所述的空間轉接板，其中，所述導電保護層的片電阻值的範圍由30μohm/cm ²至70μohm/cm ²。
5. 如請求項1所述的空間轉接板，其中，每一所述接墊的電阻範圍是由5mohm至10 mohm。
6. 如請求項1所述的空間轉接板，其中，所述導電保護層的材料為金屬氮化物。
7. 如請求項1所述的空間轉接板，其中，所述導電保護層的材料選自由氮化鉻(CrN)、氮化鋯(ZrN)、氮化鈦(TiN)、氮化釔(YN) 、氮化鑭(LaN)、氮化釹(NdN)、氮化鉿(HfN)及其任意組合所組成的群組的其中一種。
8. 如請求項1所述的空間轉接板，其中，所述導電保護層包括一第一子層以及一第二子層，所述第一子層位於所述基底層與所述第二子層之間，所述第一子層為金屬層，且所述第二子層為金屬氮化物層。
9. 如請求項8所述的空間轉接板，其中，所述第一子層與所述第二子層含有相同的金屬元素，且所述金屬元素選自由鋯、鈦、釔、鉿、鑭、釹、鉻及其任意組合所組成的群組中的其中一種。
10. 如請求項8所述的空間轉接板，其中，所述第一子層的厚度與所述第二子層的厚度之間的比值範圍由0.01至10。
11. 如請求項1所述的空間轉接板，其中，所述導電保護層的厚度範圍由50 nm至200 nm。
12. 如請求項1所述的空間轉接板，其中，所述基底層的厚度範圍由100 nm至10000 nm，所述導電保護層的厚度範圍由10nm至2000 nm。
13. 如請求項1所述的空間轉接板，其中，以奈米刮痕儀進行刮測，所述導電保護層的臨界負載範圍由100mN至300 mN。
14. 如請求項1所述的空間轉接板，其中，以奈米壓痕儀進行壓測，所述導電保護層的平均硬度範圍由26GPa至32 GPa。
15. 如請求項1所述的空間轉接板，其中，所述導電保護層的所述表面的算數平均粗度(Ra)不超過5nm。

Images