TW202310101A - 半導體裝置結構的形成方法 - Google Patents

半導體裝置結構的形成方法 Download PDF

Info

Publication number
TW202310101A
TW202310101A TW111127314A TW111127314A TW202310101A TW 202310101 A TW202310101 A TW 202310101A TW 111127314 A TW111127314 A TW 111127314A TW 111127314 A TW111127314 A TW 111127314A TW 202310101 A TW202310101 A TW 202310101A
Authority
TW
Taiwan
Prior art keywords
substrate
hole
seed layer
semiconductor device
layer
Prior art date
Application number
TW111127314A
Other languages
English (en)
Inventor
楊挺立
呂文雄
毛隆凱
劉富維
李明機
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202310101A publication Critical patent/TW202310101A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

提供半導體裝置結構的形成方法。方法包括提供晶片結構，其包括基板與佈線結構位於基板的第一表面上。方法包括移除佈線結構與孔洞相鄰的第一部分，以加寬佈線結構中的孔洞的第二部分。第二部分在遠離基板的第一方向中的第一寬度逐漸增加。方法包括形成第一晶種層於佈線結構上與孔洞中。方法包括自基板的第二表面薄化基板，直到露出孔洞中的第一晶種層。方法包括形成第二晶種層於基板的第二表面與孔洞中的第一晶種層上。

Description

半導體裝置結構的形成方法
本發明實施例關於半導體裝置結構的形成方法，更特別關於改善穿孔中的晶種層的階梯覆蓋一致性的方法。
半導體積體電路產業已經歷快速成長。積體電路材料與設計中的技術進展，使每一代的積體電路比前一代具有更小且更複雜的電路。然而這些進展亦增加處理與製造積體電路的複雜度。
在積體電路演進中，功能密度(比如單位晶片面積的內連線裝置數目)通常隨著幾何尺寸(比如採用的製作製程所能產生的最小構件或線路)縮小而增加。尺寸縮小的製程通常有利於增加產能並降低相關成本。
然而隨著結構尺寸持續縮小，越來越難以進行製作製程。因此形成尺寸越來越小的可信半導體裝置面臨挑戰。使尺寸越來越小的半導體裝置的導電單元維持可接受的電性品質也很困難。
在一些實施例中，提供半導體裝置結構的形成方法。方法包括提供晶片結構，其包括基板與佈線結構位於基板的第一表面上。晶片結構具有孔洞貫穿該佈線結構並延伸至基板中。方法包括移除佈線結構與孔洞相鄰的第一部分，以加寬佈線結構中的孔洞的第二部分。第二部分在遠離基板的第一方向中的第一寬度逐漸增加。方法包括形成第一晶種層於佈線結構上與孔洞中。方法包括自基板的第二表面薄化基板，直到露出孔洞中的第一晶種層。第二表面與第一表面相對，且薄化基板之後的孔洞貫穿基板。方法包括形成第二晶種層於基板的第二表面與孔洞中的第一晶種層上。
在一些實施例中，提供半導體裝置結構的形成方法。方法包括提供晶片結構，其包括基板與佈線結構位於基板的第一表面上。晶片結構具有孔洞貫穿佈線結構並延伸至基板中。方法包括加寬佈線結構中的孔洞的開口。方法包括沉積第一晶種層於佈線結構上與孔洞中。方法包括自基板的第二表面薄化基板。第二表面與第一表面相對，且薄化基板後的孔洞不貫穿基板。方法包括自第二表面部分地移除孔洞中的第一晶種層與基板。部分地移除基板之後，孔洞貫穿基板且具有第一加大部分於第二表面附近。方法包括形成第二晶種層於基板的第二表面上與孔洞中。
在一些實施例中，提供半導體裝置結構。半導體裝置結構包括晶片結構，其包括基板與佈線結構位於基板的第一表面上。晶片結構具有孔洞貫穿佈線結構與基板，且孔洞具有第一加大部分、第二加大部分、與頸部位於第一加大部分與第二加大部分之間，第一加大部分比頸部寬，且第二加大部分比頸部寬。半導體裝置結構包括晶種層，位於佈線結構、第一加大部分的第一內側壁、頸部的第二內側壁、第二加大部分的第三內側壁、與基板的第二表面上。
下述詳細描述可搭配圖式說明，以利理解本發明的各方面。值得注意的是，各種結構僅用於說明目的而未按比例繪製，如本業常態。實際上為了清楚說明，可任意增加或減少各種結構的尺寸。
以下揭露的內容提供許多不同的實施例或實例以實施本案的不同特徵。以下揭露的內容說明各個構件及其排列方式的特定例子以簡化說明。這些特定例子並非用以侷限本發明實施例。舉例來說，若本發明實施例說明第一結構形成於第二結構之上，即表示其第一結構可能與第二結構直接接觸，或額外結構可能形成於第一結構與第二結構之間，使第一結構與第二結構未直接接觸。此外，本發明多種例子可重複標號以簡化說明或使說明清楚，並不代表多種實施例及/或設置中具有相同標號的結構具有同樣的相對關係。
此外，空間相對用語如「在…下方」、「下方」、「較低的」、「上方」、「較高的」、或類似用詞，用於描述圖式中一些元件或結構與另一元件或結構之間的關係。這些空間相對用語包括使用中或操作中的裝置之不同方向，以及圖式中所描述的方向。當裝置轉向不同方向時(旋轉90度或其他方向)，則使用的空間相對形容詞也將依轉向後的方向來解釋。
本技術領域中具有通常知識者應理解用語「實質上」，例如「實質上平坦」或「實質上共平面」等。在一些實施例中，可省略形容詞「實質上」。在可行情況下，用語「實質上」亦可包括「整體」、「完全」、「所有」、或類似的實施例。用語「實質上」可在不同的技術中改變，且在本技術領域中具有通常知識者所理解的偏差範圍內。舉例來說，用語「實質上」亦可關於90%或更高，比如95%或更高 ，特別是99%或更高，包括100%，但本發明實施例不限於此。此外，用語「實質上平行」或「實質上垂直」的用語應解釋為不排除與特定配置的微小偏差，且可包括例如高達10°的偏差。用語「實質上」不排除「完全」。比如「實質上不含」Y的組成可完全不含Y。
用語「約」可在不同的技術中改變，且在本技術領域中具有通常知識者所理解的偏差範圍內。用語「約」與特定距離或尺寸的結合可解釋為不排除與特定距離或尺寸的微小偏差，且可包括例如高達10%的偏差，但本發明實施例不限於此。關於數值x的用詞「約」可表示x±5或10%，但本發明實施例不限於此。
下述內容說明一些本發明實施例。可在這些實施例所述的階段之前、之中、及/或之後提供額外步驟。不同實施例可取代或省略一些所述步驟。半導體裝置結構可添加一些額外結構。不同實施例可取代或省略一些下述結構。雖然一些實施例以特定順序說明步驟，這些步驟可由其他合邏輯的順序進行。
圖1A至1R係一些實施例中，形成半導體裝置結構所用的多種製程階段的剖視圖。如圖1A所示的一些實施例，提供基板110。在一些實施例中，基板110具有兩個對向表面112及114。舉例來說，基板110可包括半導體晶圓(如矽晶圓)、半導體晶圓的一部分、或晶片。
在一些實施例中，基板110的組成為半導體元素材料如單晶結構、多晶結構、或非晶結構的矽或鍺。在一些其他實施例中，基板110的組成為半導體化合物(如碳化矽、砷化鎵、磷化鎵、磷化銦、或砷化銦)、半導體合金(如矽鍺或磷砷化鎵)、或上述之組合。基板110亦可包括多層半導體、絕緣層上半導體(如絕緣層上矽或絕緣層上鍺)、或上述之組合。
在一些實施例中，多種裝置單元120形成於基板110之中及/或之上。多種裝置單元120的例子包括主動裝置、被動裝置、其他合適單元、或上述之組合。主動裝置可包括電晶體或二極體(未圖示)形成於基板110的表面。被動裝置包括電阻、電容器、或其他合適的被動裝置。
舉例來說，電晶體可為金氧半場效電晶體、互補式金氧半電晶體、雙極接面電晶體、高電壓電晶體、高頻電晶體、p型通道及/或n型通道場效電晶體、或類似物。可進行多種製程如前段半導體製作製程以形成多種裝置單元120。前段半導體製作製程可包括沉積、蝕刻、佈植、光微影、退火、平坦化、一或多種其他可行製程、或上述之組合。
在一些實施例中，隔離結構(未圖示)形成於基板110中。隔離結構可用於定義主動區，並電性隔離主動區中的基板110之中及/或之上的多種裝置單元120。在一些實施例中，隔離結構包括淺溝槽隔離結構、局部氧化矽結構、其他合適的隔離結構、或上述之組合。
如圖1A所示的一些實施例，佈線結構130形成於基板110的表面112上。在一些實施例中，基板110、裝置單元120、與佈線結構130一起形成晶片結構C。在一些實施例中，佈線結構130直接接觸基板110。在一些實施例中，佈線結構130包括介電結構132、佈線層134、與導電通孔136。
在一些實施例中，介電結構132形成於基板110的表面112上。在一些實施例中，佈線層134與導電通孔136形成於介電結構132中。在一些實施例中，導電通孔136電性連接於不同的佈線層134之間，以及佈線層134與裝置單元120之間。
在一些實施例中，介電結構132的組成為含氧化物材料(如氧化矽或未摻雜的矽酸鹽玻璃)或另一合適的絕緣材料。在一些實施例中，介電結構132的組成與基板110的組成為不同材料。在一些實施例中，佈線層134與導電通孔136的組成為導電材料如金屬(比如鋁、銅、或鎢)或其合金。
如圖1A所示的一些實施例，遮罩層140形成於佈線結構130上。在一些實施例中，遮罩層140具有開口142。在一些實施例中，開口142露出佈線結構130的部分。在一些實施例中，遮罩層140的組成為聚合物材料如光阻材料。
如圖1B所示的一些實施例，經由遮罩層140的開口142移除晶片結構C的部分，以形成孔洞H於晶片結構C中。在一些實施例中，孔洞H貫穿佈線結構130並延伸至基板110中。在一些實施例中，此步驟的孔洞H未貫穿基板110。
如圖1C所示的一些實施例，移除遮罩層140。在一些實施例中，孔洞H具有寬度W。在一些實施例中，寬度W可彼此實質上相同。在一些其他實施例中，寬度可彼此不同。在一些實施例中，可依據需求選擇寬度W。在一些實施例中，移除製程包括蝕刻製程如非等向蝕刻製程(如乾蝕刻製程)。
如圖1C及1D所示的一些實施例，移除與孔洞H相鄰的佈線結構130的邊緣部分137，已加大(或加寬)孔洞H的開口OP，並形成晶種層150於佈線結構130之上與孔洞H之中。
一些實施例在移除邊緣部分137之後，每一孔洞H可具有加大部分H1與頸部H2。在一些實施例中，加大部分H1比頸部H2靠近佈線結構130的上表面131。
在一些實施例中，加大部分H1的寬度W H1可在遠離基板110的方向V1中逐漸增加。在一些實施例中，寬度W H1可為約3.5微米至約100微米。在一些實施例中，寬度W H1的最大值與最小值之間的第一差異可為約0.5微米至約50微米。
在一些實施例中，加大部分H1比頸部H2寬。在一些實施例中，加大部分H1的平均寬度大於頸部H2的寬度W H2。在一些實施例中，寬度W H2可為約3微米至約50微米。
在一些實施例中，加大部分H1具有斜向內側壁H1a。舉例來說，斜向內側壁H1a為平坦表面。在一些實施例中，頸部H2具有陡峭內側壁H2a。在一些實施例中，陡峭內側壁H2a相對於基板110的表面112 (或佈線結構130的上表面131)，比斜向內側壁H1a陡峭。
在一些實施例中，陡峭內側壁H2a與斜向內側壁H1a之間的角度θ1可為約5度至約85度。若角度θ1小於5度，佈線結構130的邊緣138可能過於銳利，使晶種層150無法一致地覆蓋邊緣138。若角度θ1大於85度，則佈線結構130的邊緣139可能過於銳利，使晶種層150無法一致地覆蓋邊緣139。在一些實施例中，晶種層150的厚度T150可為約0.3微米至約1微米。
在一些實施例中，晶種層150的組成為導電材料如金屬或其合金(比如鈦、金、及/或銅)。在一些實施例中，晶種層150為單層結構。在一些其他實施例中，晶種層150為多層結構，其包括不同材料的多個層狀物。舉例來說，晶種層150可包括鈦層(未圖示)與金層(未圖示)位於鈦層上。
在一些實施例中，移除佈線結構130的邊緣部分137的製程以及形成晶種層150的製程，可只採用單一製程如濺鍍製程。在一些實施例中，濺鍍製程包括自離子化電漿濺鍍製程。在一些實施例中，自離子化電漿濺鍍製程的直流電功率可為約35000瓦至約41000瓦。
在一些實施例中，自離子化電漿濺鍍製程的電磁底部內側磁電流可為約20 A至約30 A。在一些實施例中，自離子化電漿濺鍍製程的電磁底部外側磁電流可為約-20 A至約-30 A。電磁底部內側磁電流方向與電磁底部外側磁電流方向相反。
在一些實施例中，可原位進行移除佈線結構130的邊緣部分137的製程以及形成晶種層150的製程。一些實施例可在相同的濺鍍腔室10中，進行移除邊緣部分137的製程與形成晶種層150的製程。
在一些實施例中，可同時進行移除邊緣部分137的製程與形成晶種層150的製程。具體而言，一些實施例的濺鍍製程中濺鍍的靶材材料(來自靶材)可撞擊晶片結構C以移除邊緣部分137並沉積於晶片結構C上。因此在一些實施例中，晶種層150可順應性地沉積於佈線結構130、加大部分H1的斜向內側壁H1a、頸部H2的陡峭內側壁H2a、與每一孔洞H的下表面Hb之上。
由於邊緣部分137可能阻礙晶種層150一致地沉積於孔洞H中，移除邊緣部分137可改善沉積於孔洞H中的晶種層150的階梯覆蓋一致性。因此在一些實施例中，可一致地沉積晶種層150於孔洞H中。
如圖1E所示的一些實施例，自腔室10移除晶片結構C。如圖1E所示的一些實施例，形成遮罩層160於晶種層150上。在一些實施例中，遮罩層160具有溝槽162。在一些實施例中，溝槽162露出晶種層150的部分。
在一些實施例中，溝槽162的寬度不同。在一些其他實施例中，溝槽162具有實質上相同的寬度。在一些實施例中，可依需求選擇溝槽162的寬度。在一些實施例中，遮罩層160的組成為聚合物材料如光阻材料。
如圖1E所示的一些實施例，導電線路172、174、及176形成於溝槽162之中與溝槽162所露出的晶種層150之上。在一些實施例中，導電線路172、174、及176可一起形成佈線層170。
在一些實施例中，導電線路172、174、及176的組成為導電材料如金屬(比如銅、鋁、金、銀、鎢、鈦、鈷、或釕)或其合金。在一些實施例中，導電線路172、174、及176的形成方法可為鍍製製程如電鍍製程。
如圖1F所示的一些實施例，移除遮罩層160。如圖1F所示的一些實施例，形成遮罩層180於晶種層150的部分上。在一些實施例中，晶種層150的部分可包括孔洞H中的第一部分、孔洞H之間的第二部分、以及與孔洞H相鄰的第三部分。在一些實施例中，遮罩層180的組成可為聚合物材料如光阻材料。
如圖1F所示的一些實施例，移除導電線路172、174、及176與遮罩層180未覆蓋的晶種層150。在一些實施例中，移除製程包括蝕刻製程如乾蝕刻製程或濕蝕刻製程。如圖1G所示的一些實施例，可移除遮罩層180。
如圖1H所示的一些實施例，絕緣層190形成於晶種層、佈線層170、與佈線結構130上。在一些實施例中，絕緣層190填入孔洞H。在一些實施例中，絕緣層190的組成為含氧化物的材料如氧化矽。在一些實施例中，絕緣層190的形成方法可採用沉積製程如化學氣相沉積製程或物理氣相沉積製程。
如圖1H所示的一些實施例，載板210可接合至絕緣層190。在一些實施例中，載板210可用於在後續製程中支撐基板110。在一些實施例中，載板210的組成可為金屬、玻璃、半導體材料(如矽)、聚合物、類似物、或另一合適材料。
如圖1I所示的一些實施例，在基板110的表面114上進行薄化製程，直到露出孔洞H中的絕緣層190與晶種層150。在一些實施例中，薄化製程之後的孔洞H貫穿基板110。
在一些實施例中，薄化製程包括研磨製程及/或化學機械研磨製程。一些實施例在薄化製程之後，晶種層150的表面152、絕緣層190的表面192、與基板110的表面114可彼此實質上齊平。
如圖1J所示的一些實施例，可自基板110的表面114部分地移除孔洞H中的晶種層150與絕緣層190以及與孔洞H相鄰的基板110，以加寬與表面114相鄰的孔洞H。一些實施例在移除製程之後，孔洞H各自具有加大部分H3。在一些實施例中，加大部分H3可改善後續自表面114沉積於孔洞H中的晶種層的階梯覆蓋一致性。
在一些實施例中，此步驟中的每一孔洞H具有加大部分H1及H3，以及加大部分H1及H3之間的頸部H2。在一些實施例中，加大部分H3的寬度W H3在遠離佈線結構130的方向V2中逐漸增加。
在一些實施例中，寬度W H3可為約3.5微米至約100微米。在一些實施例中，寬度W H3大於寬度W H1。在一些實施例中，寬度W H3的最大值與最小值之間的第二差異可為約0.5微米至約50微米。
在一些實施例中，第一差異(如寬度W H1的最大值與最小值之間的差異)與第二差異(如寬度W H3的最大值與最小值之間的差異)之間的差異可為約0.1微米至約50微米。在一些實施例中，加大部分H3比頸部H2寬。在一些實施例中，加大部分H3的平均寬度大於頸部H2的寬度W H2。
在一些實施例中，加大部分H3具有斜向內側壁H3a。舉例來說，斜向內側壁H3a為平坦表面。在一些實施例中，內側壁H2a各自連接於對應的內側壁H1a與對應的斜向內側壁H3a之間。在一些實施例中，內側壁H2a相對於基板110的表面，可比對應的斜向內側壁H3a陡峭。在一些實施例中，斜向內側壁H3a與晶種層150的末端表面154實質上齊平(或共平面)。
在一些實施例中，陡峭內側壁H2a與斜向內側壁H3a之間的角度θ2為約5度至約85度。若角度θ2小於5度，基板110的邊緣116可能過於銳利而使後續製程中形成的晶種層無法一致地覆蓋邊緣116。若角度θ2大於85度，基板110的邊緣118可能過於銳利而使後續製程中形成的晶種層無法一致地覆蓋邊緣118。
在一些實施例中，孔洞H的長度L H可為約10微米至約2000微米。在一些實施例中，加大部分H1的長度L1為約2微米至約10微米。在一些實施例中，由於介電結構132與基板110的組成材料不同，可改善介電結構132與基板110的蝕刻選擇性比例。因此在一些實施例中，加大部分H1的長度L1小於或等於佈線結構130的厚度T130。在一些實施例中，厚度T130可為約7微米至約13微米。
在一些實施例中，頸部H2的長度可為約1微米至約1990微米。在一些實施例中，加大部分H3的長度L3可為約2微米至約10微米。在一些實施例中，孔洞H的長度L H可實質上等於長度L1、L2、及L3的總和。在一些實施例中，長度L2大於長度L3。在一些實施例中，長度L3大於長度L1。
移除製程可包括蝕刻製程如非等向蝕刻製程(比如乾蝕刻製程)。在一些實施例中，乾蝕刻製程包括濺鍍製程如感應耦合電漿濺鍍製程。
在一些實施例中，感應耦合電漿濺鍍製程的源功率可為約1000瓦至約1800瓦。在一些實施例中，感應耦合電漿濺鍍製程的偏功率可為約1000瓦至約1800瓦。在一些實施例中，感應耦合電漿濺鍍製程採用的製程氣體可為四氟化碳、氟仿、氬氣、三氟化氮、氧氣、及/或氮氣。
在一些實施例中，四氟化碳流速為約0.1 sccm至約200 sccm。在一些實施例中，氟仿流速為約0.1 sccm至約150 sccm。在一些實施例中，氬氣流速為約0.1 sccm至約120 sccm。在一些實施例中，氧氣流速為約0.1 sccm至約110 sccm。在一些實施例中，氮氣流速為約0.1 sccm至約90 sccm。在一些實施例中，三氟化氮流速為約0.1 sccm至約80 sccm。
如圖1K所示的一些實施例，晶種層220形成於基板110的表面114以及孔洞H中的晶種層150與絕緣層190上。在一些實施例中，晶種層220可順應性地覆蓋表面114、加大部分的斜向內側壁H3a、晶種層150的末端表面154、與絕緣層190的末端表面。
在一些實施例中，形成加大部分H3可改善沉積於孔洞H中的晶種層220的階梯覆蓋一致性。在一些實施例中，晶種層220的厚度T220為約0.3微米至約1微米。在一些實施例中，晶種層220的組成為導電材料如金屬或其合金(如鈦、金、及/或銅)。
在一些實施例中，晶種層220為單層結構。在一些其他實施例中，晶種層220為含有不同材料的層狀物的多層結構。舉例來說，晶種層220包括鈦層(未圖示)與金層(未圖示)位於鈦層上。在一些實施例中，晶種層220的形成方法可採用沉積製程如電漿濺鍍製程。
如圖1L所示的一些實施例，遮罩層230形成於晶種層220上。在一些實施例中，遮罩層230具有溝槽232。在一些實施例中，溝槽232可露出晶種層220的部分。
在一些實施例中，溝槽232具有不同寬度。在一些其他實施例中，溝槽232具有實質上相同的寬度。在一些實施例中，可依需求選擇溝槽232的寬度。在一些實施例中，遮罩層230的組成為聚合物材料如光阻材料。
如圖1L所示的一些實施例，導電線路242、244、及246形成於溝槽232之中與溝槽232所露出的晶種層220上。在一些實施例中，導電線路242、244、及246一起形成佈線層240。
在一些實施例中，導電線路242、244、及246的組成為導電材料如金屬(比如銅、鋁、金、銀、鎢、鈦、鈷、或釕)或其合金。在一些實施例中，導電線路242、244、及246的形成方法可為鍍製製程如電鍍製程。
如圖1M所示的一些實施例，移除遮罩層230。如圖1M所示的一些實施例，遮罩層250形成於晶種層220的部分上。在一些實施例中，晶種層220的部分包括孔洞H中的第一部分、孔洞H之間的第二部分、以及與孔洞H相鄰的第三部分。在一些實施例中，遮罩層250的組成可為聚合物材料如光阻材料。
如圖1M所示的一些實施例，移除導電線路242、244、及266與遮罩層250未覆蓋的晶種層220。在一些實施例中，移除製程可包括蝕刻製程如乾蝕刻製程或濕蝕刻製程。如圖1N所示的一些實施例，可移除遮罩層250。
如圖1O所示的一些實施例，可翻轉基板110並接合至載板270上的黏著層260。在一些實施例中，黏著層260的組成可為絕緣黏著材料如聚合物材料。
在一些實施例中，載板270用於支撐基板110。在一些實施例中，載板270的組成可為金屬、玻璃、半導體材料如矽、聚合物、類似物、或另一合適材料。
如圖1P所示的一些實施例，移除絕緣層190與載板210。如圖1P所示的一些實施例，遮罩層280形成於晶種層150與佈線結構130之上。在一些實施例中，遮罩層280具有穿孔282。
在一些實施例中，穿孔282位於孔洞H中，露出孔洞H中的晶種層220的部分。在一些實施例中，遮罩層280的組成可為聚合物材料如光阻材料。
如圖1Q所示的一些實施例，經由穿孔282移除穿孔282所露出的晶種層220的部分。在一些實施例中，移除製程包括蝕刻製程如乾蝕刻製程。
如圖1R所示的一些實施例，移除遮罩層280。如圖1R所示的一些實施例，移除黏著層260與載板270。在一些實施例中，晶種層150及220可一起形成晶種層S。在一實施例中，此步驟實質上形成半導體裝置結構100。在一些實施例中，孔洞H貫穿晶片結構C。
在一些實施例中，佈線層170及240經由晶種層150及220彼此電性連接。在一些實施例中，由於形成加大部分H1及H3可改善孔洞H中的晶種層150及220的階梯覆蓋一致性，可改善佈線層170及240之間的電性連接特性。因此在一些實施例中，可改善半導體裝置結構100的效能。
圖1R-1係一些實施例中，圖1R的區域R中的半導體裝置結構100的晶片結構C的孔洞H的加大部分H1與頸部H2的上視圖。如圖1R及1R-1所示的一些實施例，加大部分H1為實質上方形且具有圓潤的角落H1b。在一些實施例中，圓潤角落H1b的曲率半徑R H1為約0.01吋至約0.9吋。
在一些實施例中，加大部分H1與頸部H2可具有相同形狀。在一些實施例中，頸部H2亦可為實質上矩形且具有圓潤的角落。
如圖1R-2所示的一些其他實施例，加大部分H1為實質上矩形且具有圓潤的角落H1b，而頸部H2亦可為實質上矩形且具有圓潤的角落。
如圖1R-3所示的一些其他實施例，加大部分H1為實質上圓形，且頸部H2亦可為圓形。如圖1R-4所示的一些其他實施例，加大部分H1為實質上卵形，且頸部H2亦可為實質上卵形。如圖1R-5所示的一些實施例，加大部分H1為實質上膠囊狀，而頸部H2亦可為實質上膠囊狀。
在一些其他實施例中，加大部分H1與頸部H2為多角形。以圖1R-6為例，一些實施例的加大部分H1與頸部H2為實質上五角形。如圖1R-7所示，加大部分H1與頸部H2為實質上六角形。
圖1R-8係一些實施例中，圖1R的區域R中的半導體裝置結構100的晶片結構C的孔洞H的第三加大部分的下視圖。如圖1R及1R-8所示的一些實施例，加大部分H3為四瓣花狀。在一些實施例中，加大部分H1的形狀與加大部分H3的形狀不同。
在一些其他實施例中，加大部分H1的形狀可與加大部分H3的形狀實質上相同。舉例來說，加大部分H1為實質上圓形(如圖1R-3所示)，而加大部分H3為實質上圓形(如圖1R-9所示)。在一些實施例中，加大部分H3為五瓣花狀(如圖1R-10所示)或六瓣花狀(如圖1R-11所示)。
圖2係一些實施例中，半導體裝置結構200的剖視圖。如圖2所示的一些實施例，半導體裝置結構200與圖1R的半導體裝置結構100類似，差別在於半導體裝置結構200的晶片結構C中的孔洞H的加大部分H1的長度L1等於佈線結構130的厚度T130。
圖3係一些實施例中，半導體裝置結構300的剖視圖。如圖3所示的一些實施例，半導體裝置結構300與圖1R的半導體裝置結構100類似，差別在於孔洞H包括孔洞H A、H B、H C、H D、及H E，且孔洞H A中的晶種層150及220的第一部分、孔洞H B及H C中的晶種層150及220的第二部分、與孔洞H D及H E中的晶種層150及220的第三部分彼此電性絕緣。
在一些實施例中，半導體裝置結構300的佈線層170具有導電線路178。在一些實施例中，導電線路178位於孔洞H B及H C之間的晶種層150之上。在一些實施例中，導電線路178電性連接至孔洞H B及H C中的晶種層150及220。
在一些實施例中，半導體裝置結構300的佈線層240具有導電線路248。在一些實施例中，導電線路248位於孔洞H B及H C之間的晶種層220之上。在一些實施例中，導電線路248經由孔洞H B及H C中的晶種層150及220的第二部分，電性連接至導電線路178。
圖4係一些實施例中，半導體裝置結構400的剖視圖。在一些實施例中，圖4所示的半導體裝置結構400與圖1R的半導體裝置結構100類似，差別在於孔洞H包括不同寬度的孔洞H A、H B、H C、H D、及H E。
在一些實施例中，孔洞H C的寬度W HC大於孔洞H B的寬度W HB。在一些實施例中，寬度W HC大於孔洞H D的寬度W HD。在一些實施例中，寬度W HB大於孔洞H A的寬度W HA。在一些實施例中，寬度W HD大於孔洞H E的寬度W HE。
圖5係一些實施例中，半導體裝置結構500的剖視圖。如圖5所示的一些實施例，半導體裝置結構500與圖1R的半導體裝置結構100類似，差別在於孔洞H包括不同寬度的孔洞H A、H B、H C、H D、及H E。
在一些實施例中，孔洞H C的寬度W HC小於孔洞H B的寬度W HB。在一些實施例中，寬度W HC小於孔洞H D的寬度W HD。在一些實施例中，寬度W HB小於孔洞H A的寬度W HA。在一些實施例中，寬度W HD小於孔洞H E的寬度W HE。
圖6係一些實施例中，半導體裝置結構600的剖視圖。圖6所示的半導體裝置結構600與圖1R的半導體裝置結構100類似，差別在於半導體裝置結構600的晶片結構C中，每一孔洞H的加大部分H3的斜向內側壁H3a與加大部分H1的斜向內側壁H1a為凸出弧形側壁。
圖7係一些實施例中，半導體裝置結構700的剖視圖。在一些實施例中，圖7所示的半導體裝置結構700與圖1R的半導體裝置結構100類似，差別在於半導體裝置結構700的晶片結構C中，每一孔洞H的加大部分H3的斜向內側壁H3a與加大部分H1的斜向內側壁H1a為凹入弧形側壁。
圖8係一些實施例中，形成半導體裝置結構的製程的剖視圖。如圖8所示的一些實施例，在圖1H的步驟之後，可在基板110的表面114上進行薄化製程。
一些實施例在薄化製程之後，基板110的部分110r保留於孔洞H之下。在一些實施例中，部分110r的厚度T 110r可為約20微米至約50微米。在一些實施例中，薄化製程包括研磨製程。
之後如圖1J所示的一些實施例，可自基板110的表面114部分地移除孔洞H中的部分110r、晶種層150、與絕緣層190，以及與孔洞H相鄰的基板110。移除製程可包括蝕刻製程如非等向蝕刻製程(比如乾蝕刻製程)。在一些實施例中，乾蝕刻製程包括濺鍍製程如感應耦合電漿濺鍍製程。
在一些實施例中，感應耦合電漿濺鍍製程的源功率可為約1000瓦至約1800瓦。在一些實施例中，感應耦合電漿濺鍍製程的偏功率可為約1000瓦至約1800瓦。在一些實施例中，感應耦合電漿濺鍍製程採用製程氣體如四氟化碳、氟仿、氬氣、三氟化氮、氧氣、及/或氮氣。
在一些實施例中，四氟化碳流速可為約0.1 sccm至約200 sccm。在一些實施例中，氟仿流速可為約0.1 sccm至約150 sccm。在一些實施例中，氬氣流速可為約0.1 sccm至約120 sccm。在一些實施例中，氧氣流速可為約0.1 sccm至約110 sccm。在一些實施例中，氮氣流速可為約0.1 sccm至約90 sccm。在一些實施例中，三氟化氮的流速可為約0.1 sccm至約80 sccm。
形成半導體裝置結構200、300、400、500、600、及700的製程與材料，可與形成半導體裝置結構100的上述製程與材料類似或相同。
在一些實施例中，提供半導體裝置結構與其形成方法。形成半導體裝置結構所用的方法可移除基板與穿孔相鄰的邊緣部分，以加寬穿孔的開口而改善自基板的上表面與下表面沉積於穿孔中的晶種層的階梯覆蓋一致性。穿孔可為沙漏狀，其中間的孔徑較小，而靠近基板的上表面與下表面的孔徑較大。方法形成佈線層於基板的上表面與下表面之上的晶種層上，而佈線層可經由穿孔中的晶種層彼此電性連接。藉由改善穿孔中的晶種層的階梯覆蓋一致性，可改善佈線層之間的電性連接特性。因此可改善半導體裝置結構的效能。
在一些實施例中，提供半導體裝置結構的形成方法。方法包括提供晶片結構，其包括基板與佈線結構位於基板的第一表面上。晶片結構具有孔洞貫穿該佈線結構並延伸至基板中。方法包括移除佈線結構與孔洞相鄰的第一部分，以加寬佈線結構中的孔洞的第二部分。第二部分在遠離基板的第一方向中的第一寬度逐漸增加。方法包括形成第一晶種層於佈線結構上與孔洞中。方法包括自基板的第二表面薄化基板，直到露出孔洞中的第一晶種層。第二表面與第一表面相對，且薄化基板之後的孔洞貫穿基板。方法包括形成第二晶種層於基板的第二表面與孔洞中的第一晶種層上。
在一些實施例中，方法更包括：在薄化基板之前形成絕緣層於第一晶種層之上與孔洞之中，其中進行薄化基板的步驟直到露出孔洞中的絕緣層與第一晶種層，並進一步形成第二晶種層於孔洞中的絕緣層上；以及在形成第二晶種層之後移除絕緣層。
在一些實施例中，方法更包括：在移除絕緣層之後，移除一開始形成於孔洞中的絕緣層上的第二晶種層。
在一些實施例中，孔洞的第二部分的長度小於或等於晶片結構的剖視圖中的佈線結構的厚度。
在一些實施例中，原位進行移除與孔洞相鄰的佈線結構的第一部分的步驟以及形成第一晶種層於佈線結構上與孔洞中的步驟。
在一些實施例中，方法更包括：在自基板的第二表面薄化基板之後，以及形成第二晶種層於基板的第二表面與孔洞中的第一晶種層上之前，自基板的第二表面部分地移除孔洞中的第一晶種層以及與孔洞相鄰的基板，以加寬與第二表面相鄰的孔洞的第三部分。
在一些實施例中，自基板的第二表面部分地移除孔洞中的第一晶種層以及與孔洞相鄰的基板的步驟之後，孔洞的第三部分在遠離佈線結構的第二方向中的第二寬度逐漸增加，
在一些實施例中，自基板的第二表面部分地移除孔洞中的第一晶種層以及與孔洞相鄰的基板的步驟包括：在基板的第二表面上進行非等向蝕刻製程。
在一些實施例中，方法更包括：在薄化基板之前，形成第一導電線路與第二導電線路於佈線結構上的第一晶種層上；以及移除第一導電線路與第二導電線路之間的第一晶種層。
在一些實施例中，方法更包括：形成第三導電線路與第四導電線路於基板的第二表面上的第二晶種層上；以及移除第三導電線路與第四導電線路之間的第二晶種層。
在一些實施例中，提供半導體裝置結構的形成方法。方法包括提供晶片結構，其包括基板與佈線結構位於基板的第一表面上。晶片結構具有孔洞貫穿佈線結構並延伸至基板中。方法包括加寬佈線結構中的孔洞的開口。方法包括沉積第一晶種層於佈線結構上與孔洞中。方法包括自基板的第二表面薄化基板。第二表面與第一表面相對，且薄化基板後的孔洞不貫穿基板。方法包括自第二表面部分地移除孔洞中的第一晶種層與基板。部分地移除基板之後，孔洞貫穿基板且具有第一加大部分於第二表面附近。方法包括形成第二晶種層於基板的第二表面上與孔洞中。
在一些實施例中，自第二表面部分地移除孔洞中的第一晶種層與基板之後，孔洞具有第一加大部分、的二加大部分、以及第一加大部分與第二加大部分之間的頸部，第一加大部分比頸部寬，且第二加大部分比頸部寬。
在一些實施例中，第一加大部分具有第一內側壁，頸部具有第二內側壁，且第二內側壁相對於基板的第二表面比第一內側壁陡峭。
在一些實施例中，第二加大部分具有第三內側壁，且第二內側壁相對於基板的第一表面比第三內側壁陡峭。
在一些實施例中，第二晶種層順應性地覆蓋基板的第二表面、孔洞的第一加大部分的第一內側壁、與孔洞中的第一晶種層上。
在一些實施例中，提供半導體裝置結構。半導體裝置結構包括晶片結構，其包括基板與佈線結構位於基板的第一表面上。晶片結構具有孔洞貫穿佈線結構與基板，且孔洞具有第一加大部分、第二加大部分、與頸部位於第一加大部分與第二加大部分之間，第一加大部分比頸部寬，且第二加大部分比頸部寬。半導體裝置結構包括晶種層，位於佈線結構、第一加大部分的第一內側壁、頸部的第二內側壁、第二加大部分的第三內側壁、與基板的第二表面上。
在一些實施例中，頸部的第二內側壁相對於基板的第一表面比的一加大部分的第一內側壁陡峭。
在一些實施例中，頸部的第二內側壁相對於基板的第二表面比第二加大部分的第三內側壁陡峭。
在一些實施例中，孔洞在晶片晶結構的上視圖中具有第一形狀，在晶片結構的下視圖中具有第二形狀，且第一形狀與第二形狀不同。
在一些實施例中，晶種層包括：第一晶種層位於佈線結構、第一加大部分的第一內側壁、與頸部的第二內側壁上；以及第二晶種層位於基板的第二表面、第二加大部分的第三內側壁、與頸部的第二內側壁上的第一晶種層上。
上述實施例之特徵有利於本技術領域中具有通常知識者理解本發明。本技術領域中具有通常知識者應理解可採用本發明作基礎，設計並變化其他製程與結構以完成上述實施例之相同目的及/或相同優點。本技術領域中具有通常知識者亦應理解，這些等效置換並未脫離本發明精神與範疇，並可在未脫離本發明之精神與範疇的前提下進行改變、替換、或更動。
θ1, θ2:角度 C:晶片結構 H,H A,H B,H C,H D,H E:孔洞 Hb:下表面 H1,H3:加大部分 H1a,H2a,H3a:內側壁 H1b:角落 H2:頸部 L H,L1,L2,L3:長度 OP,142:開口 R:區域 R H1:曲率半徑 S,150,220:晶種層 T 110r,T130,T150,T220:厚度 V1,V2:方向 W,W HA,W HB,W HC,W HD,W HE,W H1,W H2,W H3:寬度 10:腔室 100,200,300,400,500,600,700:半導體裝置結構 110:基板 110r:部分 112,114,152,192:表面 116,118,138,139:邊緣 120:裝置單元 130:佈線結構 131:上表面 132:介電結構 134:佈線層 136:導電通孔 137:邊緣部分 140,160,180,230,250,280:遮罩層 154:末端表面 162,232:溝槽 170,240:佈線層 172,174,176,178, 242,244,246,248:導電線路 190:絕緣層 210,270:載板 260:黏著層 282:穿孔
圖1A至1R係一些實施例中，形成半導體裝置結構的多種製程階段的剖視圖。 圖1R-1係一些實施例中，圖1R的區域中的半導體裝置結構的晶片結構的孔洞的頸部與第一放大部分的上視圖。 圖1R-2係一些實施例中，圖1R的區域中的半導體裝置結構的晶片結構的孔洞的頸部與第一放大部分的上視圖。 圖1R-3係一些實施例中，圖1R的區域中的半導體裝置結構的晶片結構的孔洞的頸部與第一放大部分的上視圖。 圖1R-4係一些實施例中，圖1R的區域中的半導體裝置結構的晶片結構的孔洞的頸部與第一放大部分的上視圖。 圖1R-5係一些實施例中，圖1R的區域中的半導體裝置結構的晶片結構的孔洞的頸部與第一放大部分的上視圖。 圖1R-6係一些實施例中，圖1R的區域中的半導體裝置結構的晶片結構的孔洞的頸部與第一放大部分的上視圖。 圖1R-7係一些實施例中，圖1R的區域中的半導體裝置結構的晶片結構的孔洞的頸部與第一放大部分的上視圖。 圖1R-8係一些實施例中，圖1R的區域中的半導體裝置結構的晶片結構的孔洞的第二放大部分的下視圖。 圖1R-9係一些實施例中，圖1R的區域中的半導體裝置結構的晶片結構的孔洞的第二放大部分的下視圖。 圖1R-10係一些實施例中，圖1R的區域中的半導體裝置結構的晶片結構的孔洞的第二放大部分的下視圖。 圖1R-11係一些實施例中，圖1R的區域中的半導體裝置結構的晶片結構的孔洞的第二放大部分的下視圖。 圖2係一些實施例中，半導體裝置結構的剖視圖。 圖3係一些實施例中，半導體裝置結構的剖視圖。 圖4係一些實施例中，半導體裝置結構的剖視圖。 圖5係一些實施例中，半導體裝置結構的剖視圖。 圖6係一些實施例中，半導體裝置結構的剖視圖。 圖7係一些實施例中，半導體裝置結構的剖視圖。 圖8係一些實施例中，形成半導體裝置結構的製程階段的剖視圖。
C:晶片結構
H:孔洞
H1,H3:加大部分
H2:頸部
R:區域
S,150,220:晶種層
100:半導體裝置結構
110:基板
120:裝置單元
130:佈線結構
170,240:佈線層

Claims (1)

  1. 一種半導體裝置結構的形成方法，包括： 提供一晶片結構，其包括一基板與一佈線結構位於該基板的一第一表面上，其中該晶片結構具有一孔洞貫穿該佈線結構並延伸至該基板中； 移除該佈線結構與該孔洞相鄰的一第一部分，以加寬該佈線結構中的該孔洞的一第二部分，其中該第二部分在遠離該基板的一第一方向中的第一寬度逐漸增加； 形成一第一晶種層於該佈線結構上與該孔洞中； 自該基板的一第二表面薄化該基板，直到露出該孔洞中的該第一晶種層，其中該第二表面與該第一表面相對，且薄化該基板之後的該孔洞貫穿該基板；以及 形成一第二晶種層於該基板的該第二表面與該孔洞中的該第一晶種層上。
TW111127314A 2021-08-30 2022-07-21 半導體裝置結構的形成方法 TW202310101A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/460,709 2021-08-30
US17/460,709 US11901266B2 (en) 2021-08-30 2021-08-30 Semiconductor device structure and method for forming the same

Publications (1)

Publication Number Publication Date
TW202310101A true TW202310101A (zh) 2023-03-01

Family

ID=84738380

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111127314A TW202310101A (zh) 2021-08-30 2022-07-21 半導體裝置結構的形成方法

Country Status (3)

Country Link
US (2) US11901266B2 (zh)
CN (1) CN115565981A (zh)
TW (1) TW202310101A (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8264086B2 (en) * 2005-12-05 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Via structure with improved reliability
JP5613620B2 (ja) * 2011-05-27 2014-10-29 新光電気工業株式会社 配線基板及びその製造方法
JP5925006B2 (ja) * 2012-03-26 2016-05-25 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
KR20140063271A (ko) * 2012-11-16 2014-05-27 삼성전자주식회사 관통 전극을 갖는 반도체 장치 및 그 제조 방법
JP2016149411A (ja) * 2015-02-10 2016-08-18 イビデン株式会社 半導体素子内蔵配線板及びその製造方法
US9892957B2 (en) * 2015-03-16 2018-02-13 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and method for forming the same
KR102324826B1 (ko) * 2015-04-02 2021-11-11 삼성전자주식회사 배선 구조물, 배선 구조물 형성 방법 및 반도체 장치의 제조 방법
KR20210028801A (ko) * 2019-09-04 2021-03-15 삼성전자주식회사 반도체 소자

Also Published As

Publication number Publication date
US20240153849A1 (en) 2024-05-09
US20230060982A1 (en) 2023-03-02
CN115565981A (zh) 2023-01-03
US11901266B2 (en) 2024-02-13

Similar Documents

Publication Publication Date Title
US10867921B2 (en) Semiconductor structure with tapered conductor
US9293413B2 (en) Semiconductor devices and methods of manufacture thereof
US8586474B2 (en) Method to form a via
TWI692013B (zh) 具有無金接觸的氮化物結構及形成此結構的方法
US20210313416A1 (en) Structure and formation method of semiconductor device with capacitors
US11961878B2 (en) Interconnect layout for semiconductor device
US9842765B2 (en) Semiconductor device structure and method for forming the same
CN113628976A (zh) 半导体装置的形成方法
TWI784183B (zh) 用於貫孔輪廓控制及相關應用的原子層沉積(ald)襯墊
TW201729267A (zh) 半導體結構的形成方法
TW202310101A (zh) 半導體裝置結構的形成方法
TW202347612A (zh) 集成晶片及其形成方法
US9768064B1 (en) Formation method of semiconductor device structure
US20180166285A1 (en) Method for forming semiconductor device structure with etch stop layer
CN106373920B (zh) 形成导电特征的方法
US20190355665A1 (en) Recessed metal interconnects to mitigate epe-related via shorting
TWI757072B (zh) 物理氣相沉積標靶及形成半導體元件之方法
US20240162082A1 (en) Manufacturing method of semiconductor structure
US9887132B2 (en) Method for forming semiconductor structure
US7255803B2 (en) Method of forming contact openings