TW202309343A - 用於半導體基板的蝕刻液組合物 - Google Patents

用於半導體基板的蝕刻液組合物 Download PDF

Info

Publication number
TW202309343A
TW202309343A TW111114458A TW111114458A TW202309343A TW 202309343 A TW202309343 A TW 202309343A TW 111114458 A TW111114458 A TW 111114458A TW 111114458 A TW111114458 A TW 111114458A TW 202309343 A TW202309343 A TW 202309343A
Authority
TW
Taiwan
Prior art keywords
semiconductor substrate
doped layer
etching
etchant composition
doped
Prior art date
Application number
TW111114458A
Other languages
English (en)
Inventor
吳正植
金泰鎬
金學秀
李明鎬
Original Assignee
南韓商易安愛富科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商易安愛富科技有限公司 filed Critical 南韓商易安愛富科技有限公司
Publication of TW202309343A publication Critical patent/TW202309343A/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06—Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08—Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)

Abstract

本發明提供一種可選擇性地蝕刻外質半導體（extrinsic semiconductor）的高濃度摻雜層的用於半導體基板的蝕刻液組合物。根據本發明，可提供一種用於半導體基板的蝕刻液組合物、利用其的蝕刻方法及半導體元件的製造方法，上述蝕刻液組合物在蝕刻包括具有不同摻雜濃度的摻雜層的外質半導體基板時，可以高選擇比蝕刻高濃度摻雜層，在蝕刻製程中抑制氣泡形成，從而能夠實現均勻且穩定的蝕刻。

Description

用於半導體基板的蝕刻液組合物
本發明涉及用於半導體基板的蝕刻液組合物，更具體而言，涉及可以穩定地蝕刻外質半導體（extrinsic semiconductor）基板的用於半導體基板的蝕刻液組合物。
近來，適用於半導體元件製造的晶圓薄化製程（wafer thinning process）係用於各種目的。例如，可以用於製造用於超薄晶圓（Ultra Thin Wafer）製造的外質半導體基板，這可以是一種選擇性去除高濃度摻雜層而留下低濃度摻雜層的製程。
具體而言，上述的外質半導體基板可以具有依次層疊有第一層和第二層的結構，該第一層具有高濃度摻雜層，該第二層具有比該第一層低濃度的摻雜層。此外，根據用途，可以在該第二層上進一步形成選自金屬層和絕緣層等的塗覆層。在這裡，外質半導體基板的選擇性蝕刻製程可以對應於去除第一層而留下第二層的製程。
選擇性蝕刻製程可藉由利用電漿的蝕刻方法進行。然而，此種蝕刻方法可能會對基板表面造成蝕刻損傷，並且在蝕刻製程中可能引起鎳或鐵之金屬導致的污染。此外，在其上形成有圖案的晶圓的下部被薄化時，由於基板邊緣部分的晶片損耗（chip loss）而可能使漏電流特性惡化，因而不佳。
另外，選擇性蝕刻製程可藉由濕式蝕刻方法實施。這時，濕式蝕刻液組合物可包括氧化劑、還原劑和緩沖劑等的混合溶液，例如，可以為氫氟酸（HF）、硝酸（HNO 3）和醋酸（CH 3COOH）的混合溶液。然而，這種蝕刻方法在電阻率約為0.068 Ω･cm的矽基板上表現出相當低的蝕刻速率，因此在蝕刻製程中，在基板表面上產生斑點。因此，由於需要進一步進行用於去除斑點的次級清洗製程，因此不佳。
因此，仍然需要研究用於解決上述問題的蝕刻液組合物。
本發明之一實施態樣旨在提供一種用於穩定蝕刻外質半導體基板的蝕刻液組合物及其用途。
具體而言，本發明之一實施態樣旨在提供一種蝕刻液組合物、利用其的蝕刻方法及半導體元件的製造方法，該蝕刻液組合物可以選擇性蝕刻外質半導體基板中的高濃度摻雜層，該外質半導體基板包括以彼此不同的濃度摻雜有非金屬的摻雜層。
具體而言，本發明之一實施態樣旨在提供一種蝕刻液組合物、利用其的蝕刻方法及半導體元件的製造方法，該蝕刻液組合物儘管在以不同濃度摻雜有非金屬的摻雜層之間有小的濃度差異的情況下，也可以均勻且穩定地對待蝕刻物件進行蝕刻。
具體而言，本發明之一實施態樣旨在提供一種蝕刻方法及半導體元件的製造方法，該蝕刻方法可以藉由在蝕刻製程期間有效地抑制氣泡形成，從而為外質半導體基板提供均勻的蝕刻選擇比。
在一個一般性方案中，一種用於半導體基板的蝕刻液組合物包含：由以下化學式1表示的化合物、氫氟酸、硝酸、醋酸、磷酸和餘量的水。 [化學式1]
Figure 02_image001
[其中， R 1和R 2各自獨立為羧酸根、磺酸根或硫酸根； R 3為C1至C10的烷基； L 1為二價的連接基團； a為1至3的整數； b為0至3的整數；以及 a或b為2以上的整數時，各自的取代基能夠相同或不同。]
在根據本發明之一例示性實施態樣的用於半導體基板的蝕刻液組合物中，在由化學式1表示的化合物中，L 1可為-O-、-S-或-NH-；以及a和b可各自獨立為1或2的整數。
在根據本發明之一例示性實施態樣的用於半導體基板的蝕刻液組合物中，在由化學式1表示的化合物中，R 1和R 2可為磺酸根；以及R 3可為C6至C10的烷基。
根據本發明之一例示性實施態樣的用於半導體基板的蝕刻液組合物，可以相對於用於半導體基板的蝕刻液組合物總重量，包含0.001至1重量%的由化學式1表示的化合物、4至20重量%的氫氟酸、4至20重量%的硝酸、20至60重量%的醋酸、1至20重量%的磷酸和餘量的水。
根據本發明之一例示性實施態樣的用於半導體基板的蝕刻液組合物中，可以包含彼此不同的二種以上的由化學式1表示的化合物。
根據本發明之一例示性實施態樣的用於半導體基板的蝕刻液組合物中，可以還包含二苯醚二磺酸酯（diphenyl oxide disulfonate）。
在根據本發明之一例示性實施態樣的用於半導體基板的蝕刻液組合物中，半導體基板可以為包括第一摻雜層和第二摻雜層的外質半導體基板，該第一摻雜層以第一濃度摻雜有非金屬，該第二摻雜層以比該第一濃度低的第二濃度摻雜有非金屬。
根據本發明之一例示性實施態樣的用於半導體基板的蝕刻液組合物可以滿足以下關係式1。 [關係式1] E Sub/E Epi≥ 30 [其中， E Sub為對於第一摻雜層的蝕刻速率；以及 E Epi為對於第二摻雜層的蝕刻速率。]
根據本發明之一例示性實施態樣的用於半導體基板的蝕刻液組合物可滿足上述關係式1，同時可滿足對於第一摻雜層的蝕刻速率為5至30微米／分鐘，對於第二摻雜層的蝕刻速率為0至0.5微米／分鐘。
根據本發明之一例示性實施態樣的用於半導體基板的蝕刻液組合物可滿足上述關係式1，同時可滿足對於上述第一摻雜層的接觸角（γ sub）為44˚以下。此外，對於第一摻雜層和對於第二摻雜層的各別接觸角之差（γ epi-γ sub）可以為3˚以上。
在另一個一般性方案中，一種蝕刻方法包括：使上述用於半導體基板的蝕刻液組合物與外質半導體基板接觸，該外質半導體基板包括以第一濃度摻雜有非金屬的第一摻雜層以及以比上述第一濃度低的第二濃度摻雜有非金屬的第二摻雜層。
在又另一個一般性方案中，一種半導體元件的製造方法包括上述蝕刻方法。
根據本發明的蝕刻液組合物在蝕刻包括摻雜濃度彼此不同的摻雜層的外質半導體基板時，可以高選擇比蝕刻高濃度摻雜層。此外，這種蝕刻均勻且穩定地進行，且在蝕刻時使氣泡的形成最小化。因此，對提供可靠性高的外質半導體基板而言，在商業上是有利的。
特別而言，根據本發明的蝕刻液組合物儘管在以彼此不同的濃度摻雜有非金屬的摻雜層之間有小的濃度差異的情況下，也可以均勻地對待蝕刻物件進行蝕刻。因此，近來，其有利於蝕刻製程，以用於提供根據用於小型化和較高解析度的半導體元件之需求的外質半導體基板。
另外，具有長時間穩定維持蝕刻特性與提高的處理片數的優點。而且，根據本發明的蝕刻液組合物的保存穩定性優異，即使在長時間的使用或保存過程中，蝕刻處理片數也穩定而不降低。
本發明的優點和特徵以及實現它們的方法由以下例示性實施態樣的詳細說明而變得明確。然而，本發明不限定於下文中揭露的例示性實施態樣，而是將以各種形態實施。本發明的例示性實施態樣使得本發明的揭露完整，並且是被提供而使得本發明所屬領域技術人員能夠輕易理解本發明的範圍。因此，本發明將由所附申請專利範圍的範圍來界定。以下，將對根據本發明的蝕刻液組合物進行詳細說明。
本說明書中的用語「外質半導體（extrinsic semiconductor）基板」是指摻雜（注入）有非金屬的半導體基板。這時，非金屬可為選自非金屬元素中的一種或二種以上，且非金屬元素可為除了金屬元素以外的元素。此外，根據摻雜的非金屬元素，可以得到p-型半導體基板或n-型半導體基板。
另外，本說明書中的用語「第一摻雜層」是指摻雜的非金屬的濃度相對較高的層。而且可以與說明書中的高濃度摻雜層具有相同的含義，並且是將被根據本發明的蝕刻液組合物蝕刻的物件。
另外，本說明書中的用語「第二摻雜層」是指摻雜的非金屬的濃度相對較低的層。而且可以與說明書中的低濃度摻雜層具有相同的含義。
另外，本說明書中的用語「烷基」可包括直鏈及支鏈。
另外，本說明書中的用語「羧酸根」是指包含由羧酸衍生的一價陰離子的取代基，且在本說明書中，可以包含*-COOH或其鹽的態樣。
另外，本說明書中的用語「磺酸根」是指包含由磺酸衍生的一價陰離子的取代基，且在本說明書中，可以包含*-S(=O) 2-OH或其鹽的態樣。
另外，本說明書中的用語「硫酸根」是指包含由硫酸衍生的一價陰離子的取代基，且在本說明書中，可以包含*-O-S(=O) 2-OH或其鹽的形態。
另外，本說明書中的用語「蝕刻選擇比」是指外質半導體基板的蝕刻速率的比率（E Sub/E Epi）。
近來，根據半導體元件的要求，外質半導體基板上的高濃度摻雜層的摻雜程度逐漸降低。因此，不可能藉由以往開發的蝕刻液組合物來實現目標的蝕刻速率。在這裡，高濃度摻雜層的摻雜程度降低是指與低濃度摻雜層的摻雜程度差異（即摻雜濃度的差異）變小。
本發明人在上述技術背景下進行了深入研究。結果本發明人發現，以具有特定多價陰離子系添加劑的組合物蝕刻第一摻雜層後，在暴露的第二摻雜層上吸附大量添加劑，從而顯著降低蝕刻速率。特別而言，根據本發明的蝕刻液組合物在以下方面具有意義：不僅在外質半導體基板（例，摻雜濃度的差異：7.0×10 18／立方公分以上）中，而且在摻雜濃度差異顯著降低的外質半導體基板中也能夠實現對目標的待蝕刻物件的高蝕刻速率。此外，由於蝕刻製程期間氣泡形成減少，可對蝕刻特性帶來更大的好處，因此該組合物在製程方面也具有優勢。如上所述，根據本發明的蝕刻液組合物在不伴有複雜製程的情況下，在包括摻雜濃度彼此不同的摻雜層的外質半導體基板中，可以高選擇比均勻地蝕刻較高濃度的摻雜層。而且，近來，根據本發明的蝕刻液組合物在以下方面具有意義：對於半導體元件所要求的具有低摻雜濃度差異的外質半導體基板，可以發揮有利的效果。
以下，對根據本發明的蝕刻液組合物進行說明。
具體而言，根據本發明之一例示性實施態樣的蝕刻液組合物可包含由以下化學式1表示的化合物、氫氟酸、硝酸、醋酸、磷酸和餘量的水。 [化學式1]
Figure 02_image001
[其中， R 1和R 2各自獨立為羧酸根、磺酸根或硫酸根； R 3為C1至C10的烷基； L 1為二價的連接基團； a為1至3的整數； b為0至3的整數； a或b為2以上的整數時，各自的取代基能夠相同或不同。]
根據本發明之一例示性實施態樣的蝕刻液組合物為用於半導體基板的蝕刻液組合物，且該半導體基板可以為外質矽半導體基板。具體而言，根據本發明的蝕刻液組合物可以為用於包括摻雜層的外質半導體基板的蝕刻液組合物，該等摻雜層摻雜有彼此不同濃度的非金屬，且本發明中所欲的待蝕刻物件可以是在外質半導體基板上以相對較高的濃度摻雜的摻雜層。
作為根據本發明之一例示性實施態樣的蝕刻液組合物的蝕刻物件的具體例子，可以是摻雜有1.0×10 18至9.9×10 18／立方公分的非金屬的矽基板。此外，以較低的濃度摻雜有非金屬的矽基板可以具有7.0×10 18／立方公分以上的差異，或者可以具有小於7.0×10 18／立方公分的差異。特別而言，根據近來半導體元件的要求，可以具有顯著縮小的摻雜程度差異，即小於1.0×10 18至7.0×10 18／立方公分的差異。
在根據本發明之一例示性實施態樣的蝕刻液組合物中，外質矽半導體基板可以摻雜有選自硼、砷、磷等的一種以上的非金屬元素。在這裡，在摻雜有例如硼的最外層電子為4以下的元素時，外質半導體基板可以是p-型的外質半導體基板；以及在摻雜有例如砷、磷的最外層電子大於4的元素時，外質半導體基板可以為n-型的外質半導體基板。
根據本發明之一例示性實施態樣的蝕刻液組合物增加了與化學液中之Si的親和性，且賦予將用作添加劑的由化學式1表示的化合物移動到半導體基板表面的驅動力（Driving force）的優點。而且，化學液均勻地吸附在基板的表面以有效地形成鈍化層（Passivation layer），從而表現出提高的蝕刻特性。
另外，在蝕刻外質半導體基板時，根據本發明的蝕刻液組合物係用於將化學式1的化合物吸附在半導體基板表面，從而控制Si蝕刻速率。因此，在利用根據本發明的蝕刻液組合物時，顯著降低低濃度摻雜層的蝕刻速率，同時增加高濃度摻雜層的蝕刻速率，從而提供提高的蝕刻選擇比。
在根據本發明之一例示性實施態樣的蝕刻液組合物中，在化學式1中，L 1可為-O-、-S-或-NH-；以及a和b可各自獨立為1或2的整數。
在根據本發明之一例示性實施態樣的蝕刻液組合物中，在化學式1中，R 1和R 2可為磺酸根；以及R 3可為C6至C10的烷基。在這裡，磺酸根可以為*-S(=O) 2-OH或其鹽，且該鹽可以是以Na或K等進行例示的鹼金屬的鹽。
在根據本發明之一例示性實施態樣的化學式1中，L 1可為-O-或-S-；R 1和R 2可為磺酸根；以及R 3可為C6至C10的烷基；以及a和b可各自獨立為1或2的整數。
在為了以更高的選擇比選擇性蝕刻高濃度摻雜層方面，具體而言，上述化學式1的化合物可以為C6至C10直鏈烷基二苯醚二磺酸酯，且較佳為由以下化學式2表示的化合物。在這裡，隨著上述化學式1的化合物中的碳原子數較少，朝向蝕刻對象表面移動的力減少，從而有利於蝕刻速率，此在製程方面更有利於抑制氣泡形成。 [化學式2]
Figure 02_image005
[其中， R 3為C6至C10的直鏈烷基；以及 M各自獨立為氫、Na或K。]
根據本發明之一例示性實施態樣的用於半導體基板的蝕刻液組合物，可以相對於用於半導體基板的蝕刻液組合物總重量，包含0.001至1重量%的由化學式1表示的化合物、4至20重量%的氫氟酸、4至20重量%的硝酸、20至60重量%的醋酸、1至20重量%的磷酸和餘量的水。
具體而言，用於半導體基板的蝕刻液組合物，可以包含0.05至1重量%的由化學式1表示的化合物、5至20重量%的氫氟酸、5至20重量%的硝酸、20至50重量%的醋酸、1至15重量%的磷酸和餘量的水。
更具體而言，用於半導體基板的蝕刻液組合物，可以包含0.01至1重量%的由化學式1表示的化合物、10至15重量%的氫氟酸、10至20重量%的硝酸、20至40重量%的醋酸、5至15重量%的磷酸和餘量的水。
另外，根據本發明之一例示性實施態樣的用於半導體基板的蝕刻液組合物透過硝酸使蝕刻對象氧化以便於蝕刻。因此，用於半導體基板的蝕刻液組合物，以1重量份的硝酸為基準，可包含0.3至1重量份的氫氟酸、0.3至1重量份的磷酸和1至4重量份的醋酸；或者0.5至1重量份的氫氟酸、0.5至1重量份的磷酸和1.5至3重量份的醋酸；或者0.6至1重量份的氫氟酸、0.6至1重量份的磷酸和1.5至2.5重量份的醋酸。在滿足上述重量比時，能夠實現均勻且穩定的蝕刻，還能夠以合適的黏度適用，從而表現出進一步提高的蝕刻特性。
在根據本發明之一例示性實施態樣的蝕刻液組合物中，在所用磷酸的量超出該範圍時，由於黏度而使蝕刻速率顯著降低；以及在所用醋酸的量超出該範圍時，由於與蝕刻物件表面的相互作用不順暢而使蝕刻速率顯著降低，因此不佳。此外，在所用硝酸的量超出該範圍時，對於第一摻雜層的蝕刻速率降低，而對於第二摻雜層的蝕刻速率反而提高，從而蝕刻選擇比顯著降低，因此不佳。此外，在根據本發明之一例示性實施態樣的蝕刻液組合物中，在所用化學式1的化合物的量超出該範圍時，導致在蝕刻製程中形成過量的氣泡，導致殘留的問題以及對高濃度摻雜層的不均勻蝕刻，因此不佳。
根據本發明之一例示性實施態樣的蝕刻液組合物，可以包含至少二種以上的彼此不同的化學式1的化合物，由此，可以實現更顯著的蝕刻選擇比。
另外，根據本發明之一例示性實施態樣的蝕刻液組合物，還可以包含不含有烷基的二苯醚二磺酸酯。這時，二苯醚二磺酸酯可以由以下化學式A表示。 [化學式A]
Figure 02_image007
[其中，R 1、R 2、L 1、a和b的定義如同上述化學式1。]
在根據本發明之一例示性實施態樣的蝕刻液組合物中，化學式A中的R 1和R 2可為磺酸根；以及a和b可各自獨立為1或2的整數。
以1重量份的化學式1的化合物為基準，由化學式A表示的二苯醚二磺酸酯可以0.01至3重量份使用，具體而言0.1至2重量份，更具體而言0.5至1.5重量份，但並不限於此。
根據本發明之一例示性實施態樣的用於半導體基板的蝕刻液組合物中所包含的水沒有特別限定，但具體可以是去離子水，更具體而言可以是用於半導體製程的去離子水，且電阻率值可為18 MΩ･cm以上。
如上所述，根據本發明之一例示性實施態樣的蝕刻液組合物可以用於蝕刻摻雜有不同濃度的非金屬的外質半導體基板。具體而言，外質半導體基板可包括以第一濃度摻雜有非金屬的第一摻雜層以及以比該第一濃度低的第二濃度摻雜有非金屬的第二摻雜層。
作為一個例子，第一摻雜層可為摻雜有1.0×10 18至9.9×10 18／立方公分的非金屬的矽基板。
作為一個例子，第二摻雜層相對於第一摻雜層可以具有7.0×10 18／立方公分以上的差異。此外，第二摻雜層相對於第一摻雜層可以具有小於7.0×10 18／立方公分的差異。特別是，根據本發明，儘管在小於1.0×10 18／立方公分以上至7.0×10 18／立方公分以下的條件下，可以選擇性蝕刻第一摻雜層。
根據本發明之一例示性實施態樣的蝕刻液組合物可以滿足以下關係式1。這時，關係式1可以表示作為高濃度摻雜層的第一摻雜層與作為低濃度摻雜層的第二摻雜層的蝕刻選擇比。 [關係式1] E Sub/ E Epi≥ 30 [其中， E Sub為對於第一摻雜層的蝕刻速率； E Epi為對於第二摻雜層的蝕刻速率。]
作為一個例子，蝕刻組合物的蝕刻選擇比（E Sub/E Epi）可滿足大於30且小於等於150，或者31至95的範圍。
作為一個例子，蝕刻液組合物對於第一摻雜層的蝕刻速率可為5至30微米／分鐘，以及對於第二摻雜層的蝕刻速率可為0至0.5微米／分鐘。
作為一個例子，蝕刻液組合物對於第一摻雜層的蝕刻速率可為8至25微米／分鐘，以及對於第二摻雜層的蝕刻速率可為0.1至0.45微米／分鐘。
另外，根據本發明之一例示性實施態樣的蝕刻液組合物可滿足上述關係式1，且對於第一摻雜層的接觸角為44˚以下。在角度大於這個值時，化學液與蝕刻物件表面的相互作用不順暢，因此第一摻雜層不被氧化和蝕刻，因此不佳。
另外，根據本發明之一例示性實施態樣的蝕刻液組合物對於第一摻雜層的接觸角（γ sub）可為40˚以下、或者20至40˚，且與第二摻雜層的接觸角之差（γ epi-γ sub）可以滿足3至15˚、或者5至15˚。在滿足上述值時，可評價為具有高的蝕刻選擇性。
另外，根據本發明之一例示性實施態樣的蝕刻液組合物中可以不包含選自對甲苯磺酸、甲磺酸、十二烷基苯磺酸、和其鹽等的添加劑。
以下，對根據本發明的蝕刻液組合物的用途進行說明。
本發明的第一實施態樣可以是利用上述蝕刻液組合物蝕刻半導體基板的方法。
本發明的第二實施態樣可以是包括藉由上述蝕刻半導體基板的方法進行蝕刻製程的半導體元件的製造方法。
根據本發明之一例示性實施態樣的蝕刻半導體基板的方法可以用於蝕刻外質半導體基板，具體而言，可以用於蝕刻包括具有彼此不同的摻雜濃度的摻雜層的外質半導體基板。這時，根據本發明的蝕刻液組合物的蝕刻物件可以是外質半導體基板中具有高摻雜濃度的高濃度摻雜層。即，根據本發明的蝕刻液組合物可以用於對於高濃度摻雜層進行選擇性蝕刻。
摻雜層可藉由摻雜選自硼、砷、磷等的一種以上的元素而形成。在這裡，在摻雜有例如硼的最外層電子為4以下的元素時，外質半導體基板可以是摻雜有p-型元素的半導體基板；以及在摻雜有例如砷、磷的最外層電子大於4的元素時，外質半導體基板可以為摻雜有n-型元素的半導體基板。
根據蝕刻本發明之一例示性實施態樣的半導體基板的方法，即使第一摻雜層與第二摻雜層之間的濃度差異小於7.0×10 18／立方公分時，對蝕刻選擇性也沒有不利。這種摻雜濃度差異是出於近來對半導體元件小型化和較高解析度的要求，且本發明的意義在於：雖然以傳統的蝕刻液組合物不可能選擇性蝕刻具有這種濃度差異的外質半導體基板，但現在根據本發明能夠以高蝕刻選擇性進行蝕刻。
根據本發明之一例示性實施態樣的蝕刻半導體基板的方法，可以有用地應用於可以實現高量子效率（quantum efficiency）的半導體元件的製造方法，因此提供良好可靠性的半導體元件。
具體而言，利用根據本發明之一例示性實施態樣的蝕刻液組合物蝕刻半導體基板的方法可以包括以下步驟：使上述用於半導體基板的蝕刻液組合物與外質半導體基板接觸，該外質半導體基板包括以第一濃度摻雜有非金屬的第一摻雜層以及以比第一濃度低的第二濃度摻雜有非金屬的第二摻雜層。在這裡，接觸可以根據一般濕式蝕刻方法進行，當然也可以在與此相應的一般溫度條件和處理時間的範圍內進行。
作為一個例子，接觸可以透過將外質半導體基板浸入蝕刻液組合物中的方法來進行。或者，可以透過將蝕刻液組合物噴射（spray）到外質半導體基板的方法來進行。
作為一個例子，浸入方法可以在100℃以下的製程溫度下進行，具體而言在20至100℃，更具體而言在20至40℃的製程溫度下進行。這時，處理時間可以在5至30分鐘以內實施，當然也可以根據目的而適當調整。
藉由利用根據本發明之一例示性實施態樣的蝕刻液組合物蝕刻半導體基板的方法，可對第一摻雜層以高選擇性快速進行蝕刻，從而提供均勻的半導體基板。如上所述，即使在半導體基板中所包含的摻雜層之間的摻雜濃度差異較低時，也可以表現出優異的效果。此外，有效地抑制氣泡形成，從而在商業上也是有利的。
另外，本發明中提供半導體元件的製造方法，其進行半導體基板的蝕刻方法。根據上述半導體元件的製造方法，可以選擇性地對第一摻雜層進行蝕刻，並且可以有效地抑制對具有較低摻雜濃度的第二摻雜層的損傷。因此，可以大幅提高半導體元件製程的穩定性、效率和可靠性。這時，半導體元件的類型在本發明中沒有特別限定。
第一摻雜層和第二摻雜層可以形成在非晶矽晶圓上。此外，在選自上述第一摻雜層和第二摻雜層的一個表面上，可以根據目的而進一步包括或者不包括其它功能層。
功能層可以選自絕緣層和導電層。絕緣層的非限定性例子可選自如SiN膜、SiON膜、和摻雜的SiN膜（doped SiN layer）的氮化矽；以及如自旋電介質（Spin On Dielectric，SOD）膜、高密度電漿（High Density Plasma，HDP）膜、熱氧化膜（thermal oxide）、硼磷矽酸鹽玻璃（Borophosphate Silicate Glass，BPSG）膜、磷矽酸鹽玻璃（Phospho Silicate Glass，PSG）膜、硼矽酸鹽玻璃（Boro Silicate Glass，BSG）膜、聚矽氮烷（Polysilazane，PSZ）膜、氟化矽酸鹽玻璃（Fluorinated Silicate Glass，FSG）膜、低壓正矽酸四乙酯（Low Pressure Tetra Ethyl Ortho Silicate，LP-TEOS）膜、電漿增強正矽酸四乙酯（Plasma Enhanced Tetra Ethyl Ortho Silicate，PETEOS）膜、高溫氧化物（High Temperature Oxide，HTO）膜、中溫氧化物（Medium Temperature Oxide，MTO）膜、未摻雜的矽酸鹽玻璃（Undopped Silicate Glass，USG）膜、旋塗玻璃（Spin On Glass，SOG）膜、高級平面化層（Advanced Planarization Layer，APL）膜、原子層沉積（Atomic Layer Deposition，ALD）膜、電漿增強氧化物（Plasma Enhanced oxide，PE-oxide）膜、和O3-正矽酸四乙酯（O3-Tetra Ethyl Ortho Silicate，O3-TEOS）的氧化矽。此外，導電層可以包含選自Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr、Li、Ca、Mo、Ti、Sn、Zn、In和W等的一種或二種以上的金屬。
如上所述，根據本發明，在蝕刻包括第一摻雜層和第二摻雜層的外質半導體基板時，可以高選擇性對第一摻雜層進行蝕刻，且明顯降低對於第二摻雜層的蝕刻速率，從而提供可靠性優異的外質半導體基板。此外，即使在外質半導體基板包括上述功能層的情況下，也能夠實現穩定的蝕刻而不會對蝕刻特性不利。
因此，根據本發明，在處理各種實施態樣的外質半導體基板時，能夠以優異的選擇比只去除作為目標的高濃度摻雜層，並且可以提供均勻且可靠度高的半導體基板。此外，儘管處理時間增加，也可以恆定地維持蝕刻速率和蝕刻選擇比。因此，根據本發明，實現超越傳統的蝕刻液組合物的效果，從而提供為了小型化和高解析度的半導體元件所要求的可靠度高的半導體元件。特別而言，與傳統蝕刻液組合物相比，預期本發明用於蝕刻外質半導體基板的蝕刻液組合物可以實現顯著的蝕刻特性。
以下，透過實施例對本發明更詳細地進行說明。但是，以下實施例為了對本發明更詳細地進行說明，且本發明的範圍並不受限於以下實施例。當然，以下實施例可以在本發明的範圍內被本領域技術人員適當地修改及變更。
另外，除非在本發明中另有說明，否則溫度的單位均為℃，所使用的組合物的使用量的單位為重量%。
（評價方法）
1. 蝕刻速率測定
具體而言，將外質半導體基板（第一摻雜層：第二摻雜層的硼（B）濃度=7.0×10 18／立方公分:3.0×10 14／立方公分）切割成10×20毫米，從而準備評價基板，並測定各基板的厚度和重量。將實施例和比較例的蝕刻液組合物分別添加至由恆溫槽將溫度維持在25℃的浴中，並將晶圓於其中浸漬15分鐘以進行蝕刻製程。完成蝕刻後，用超純水進行清洗，並利用乾燥裝置將殘留的蝕刻液組合物和水分完全乾燥。然後，測定乾燥的基板的重量，計算評價前和評價後的重量變化，透過以下式1測定蝕刻速率。 [式1] （初始基板厚度*重量減少率）／處理時間 = 蝕刻速率
2.氣泡形成測定
分別在1L的量筒中準備200毫升的實施例和比較例的蝕刻液組合物。在各蝕刻液組合物中利用N 2氣體形成氣泡1分鐘後，測定消泡的速度。這時，對於氣泡形成，當由上述方法所測定的速度為10秒以下（≤10s）時標記為O，大於10秒（＞10s）時標記為×。
3. 接觸角（Contact angle）測定
在外質半導體基板中，為了去除第一摻雜層和第二摻雜層的自然氧化膜，用稀氫氟酸（Dilute HF，DHF）來清洗表面。立即將各實施例和比較例的蝕刻液組合物5毫升滴在用於評價的層後，透過CCD相機測定接觸角。
（實施例1至實施例11和比較例1至比較例6）
以下表1中記載的成分含量混合各成分，從而製備根據本發明的實施例和比較例的蝕刻液組合物。
表1
區分 蝕刻劑（重量%） 添加劑（重量%）
氫氟酸 硝酸 磷酸 醋酸 物質 含量
實施例1 13 15 10 30 C1 0.1
實施例2 13 15 10 30 C1 0.3
實施例3 13 15 10 30 C1 0.5
實施例4 13 15 10 30 C1 1
實施例5 13 15 10 30 C2 0.1
實施例6 13 15 10 30 C2 0.32
實施例7 13 15 10 30 C3 0.1
實施例8 13 15 10 30 C1+C2 0.1+0.1
實施例9 13 15 10 30 C1 1.5
實施例10 13 15 10 30 C1+B1 0.1+0.1
實施例11 13 15 10 10 C1 0.1
比較例1 13 15 10 30 - -
比較例2 13 15 10 30 C4 0.1
比較例3 4.5 20.9 5.5 50.8 - -
比較例4 13 15 10 30 A1 0.15
比較例5 13 15 10 30 A2 0.28
比較例6 13 15 - 30 C1 0.1
C1: 二苯醚二磺酸鈉（Sodium Diphenyl Oxide Disulfonate）（C6） C2: 二苯醚二磺酸鈉（Sodium Diphenyl Oxide Disulfonate）（C8） C3: 二苯醚二磺酸鈉（Sodium Diphenyl Oxide Disulfonate）（C10） C4: 二苯醚二磺酸鈉（Sodium Diphenyl Oxide Disulfonate）（C16） B1: 二苯醚二磺酸（Diphenyl Oxide Disulfonic Acid） A1: 對甲苯磺酸（p-Toluenesulfonic acid） A2: 十二烷基苯磺酸（Dodecylbenzenesulfonic acid） 實施例8：C1+C2（1:1，重量：重量） 實施例10：C1+B1（1:1，重量：重量）
表2
區分 接觸角（°） 蝕刻速率 （微米／分鐘） 選擇比 氣泡形成
γ sub γ epi-γ sub E Sub E Epi E Sub/ E Epi
實施例1 38.9 8.3 12.36 0.32 38.6 ×
實施例2 31.4 9.1 10.83 0.14 77.4 ×
實施例3 30.4 8.7 9.97 0.11 90.6 ×
實施例4 29.1 9.4 9.42 0.10 94.2 ×
實施例5 39.4 7.5 13.1 0.40 35.7 ×
實施例6 31.2 8.5 11 0.20 71.7 ×
實施例7 39.8 6.7 13.74 0.42 32.7 ×
實施例8 36.6 9 12.1 0.20 50.4 ×
實施例9 19.3 5.6 15.47 0.43 36.0 ×
實施例10 36.2 9 12.1 0.22 55.1 ×
實施例11 41.4 4.4 1.87 0.10 18.7 ×
比較例1 43.7 5.9 14.39 0.84 17.1 ×
比較例2 40.3 6.3 13.81 0.46 30.0 〇
比較例3 30.4 5.2 2.99 0.23 13.0 ×
比較例4 29.4 4.3 15.42 0.88 17.5 ×
比較例5 27.4 4.1 16.13 0.90 17.9 ×
比較例6 35.2 4.2 2.15 0.10 21.5 ×
如上述表2所示，確認在利用根據本發明的蝕刻液組合物時，可以高選擇比蝕刻具有摻雜濃度彼此不同的二個摻雜層的外質半導體基板中所包括的具有高摻雜濃度的第一摻雜層。此外，根據本發明的蝕刻液組合物在蝕刻時抑制氣泡形成，從而能夠更有效地蝕刻外質半導體基板。而且，確認在使用二種以上的不同結構的添加劑時，根據本發明的蝕刻液組合物在蝕刻選擇比方面顯示出更優異的效果。此外，在同時包含由上述化學式1表示的化合物和二苯醚二磺酸酯時，也在蝕刻選擇比方面表現出協同作用。
另外，根據本發明的蝕刻液組合物對於具有摻雜濃度彼此不同的二個摻雜層的外質半導體基板具有較低的接觸角，因此能夠實現更高的蝕刻速率，以及以高選擇比對具有高摻雜濃度的摻雜層快速進行蝕刻。
然而，就比較例而言，不能選擇性蝕刻具有摻雜濃度彼此不同的二層的外質半導體基板中所包括的具有高摻雜濃度的第一摻雜層，或者形成過量的氣泡，從而不能穩定進行蝕刻。此外，確認在使用包含碳原子數超過10的長鏈的烷基的添加劑時，蝕刻製程期間形成的氣泡難以破滅而引起蝕刻效率下降，從而不佳。
本發明所屬技術領域的技術人員清楚理解，本發明不受限於上述例示性實施態樣和附圖，在不脫離本發明的範圍及精神內可以進行各種置換、變形和變更
Figure 02_image009
。
無
：無
Figure 111114458-A0101-11-0002-1
：無

Claims (13)

  1. 一種用於半導體基板的蝕刻液組合物，其包含由以下化學式1表示的化合物、氫氟酸、硝酸、醋酸、磷酸和餘量的水： [化學式1]
    Figure 03_image001
    其中， R 1和R 2各自獨立為羧酸根、磺酸根或硫酸根； R 3為C1至C10的烷基； L 1為二價的連接基團； a為1至3的整數； b為0至3的整數；以及 a或b為2以上的整數時，各自的取代基能夠相同或不同。
  2. 如請求項1所述的用於半導體基板的蝕刻液組合物，其中， 在該化學式1中， L 1為-O-、-S-或-NH-；以及 a和b各自獨立為1或2的整數。
  3. 如請求項2所述的用於半導體基板的蝕刻液組合物，其中， 在該化學式1中， R 1和R 2同時為磺酸根；以及 R 3為C6至C10的烷基。
  4. 如請求項1所述的用於半導體基板的蝕刻液組合物，其中，相對於該用於半導體基板的蝕刻液組合物總重量，包含0.001至1重量%的由該化學式1表示的化合物、4至20重量%的氫氟酸、4至20重量%的硝酸、20至60重量%的醋酸、1至20重量%的磷酸和餘量的水。
  5. 如請求項1所述的用於半導體基板的蝕刻液組合物，其中，包含彼此不同的二種以上的由該化學式1表示的化合物。
  6. 如請求項1所述的用於半導體基板的蝕刻液組合物，其中，還包含二苯醚二磺酸酯（diphenyl oxide disulfonate）。
  7. 如請求項1所述的用於半導體基板的蝕刻液組合物，其中，該用於半導體基板的蝕刻液組合物蝕刻的物件為包括第一摻雜層和第二摻雜層的外質半導體（extrinsic semiconductor）基板，該第一摻雜層以第一濃度摻雜有非金屬，該第二摻雜層以比該第一濃度低的第二濃度摻雜有非金屬。
  8. 如請求項7所述的用於半導體基板的蝕刻液組合物，其中，該用於半導體基板的蝕刻液組合物滿足以下關係式1： [關係式1] E Sub/E Epi≥ 30 其中， E Sub為對於該第一摻雜層的蝕刻速率； E Epi為對於該第二摻雜層的蝕刻速率。
  9. 如請求項8所述的用於半導體基板的蝕刻液組合物，其中，對於該第一摻雜層的蝕刻速率為5至30微米／分鐘，對於該第二摻雜層的蝕刻速率為0至0.5微米／分鐘。
  10. 如請求項8所述的用於半導體基板的蝕刻液組合物，其中，對於該第一摻雜層的接觸角為44˚以下。
  11. 如請求項9所述的用於半導體基板的蝕刻液組合物，其中，該用於半導體基板的蝕刻液組合物對於該第一摻雜層和對於該第二摻雜層的各別接觸角之差為3˚以上。
  12. 一種蝕刻方法，包括使選自請求項1至11中任一項所述的用於半導體基板的蝕刻液組合物與外質半導體基板接觸，該外質半導體基板包括以第一濃度摻雜有非金屬的第一摻雜層以及以比該第一濃度低的第二濃度摻雜有非金屬的第二摻雜層。
  13. 一種半導體元件的製造方法，該方法包括請求項12所述的蝕刻方法。
TW111114458A 2021-04-22 2022-04-15 用於半導體基板的蝕刻液組合物 TW202309343A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210052445A KR20220145638A (ko) 2021-04-22 2021-04-22 반도체 기판용 식각액 조성물
KR10-2021-0052445 2021-04-22

Publications (1)

Publication Number Publication Date
TW202309343A true TW202309343A (zh) 2023-03-01

Family

ID=83667625

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111114458A TW202309343A (zh) 2021-04-22 2022-04-15 用於半導體基板的蝕刻液組合物

Country Status (4)

Country Link
US (1) US20220348825A1 (zh)
KR (1) KR20220145638A (zh)
CN (1) CN115232623A (zh)
TW (1) TW202309343A (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3251777A (en) * 1964-03-02 1966-05-17 Dow Chemical Co Powderless etching bath
US20100112728A1 (en) * 2007-03-31 2010-05-06 Advanced Technology Materials, Inc. Methods for stripping material for wafer reclamation
KR20080106695A (ko) 2007-06-04 2008-12-09 삼성전자주식회사 식각용액 및 이를 사용하는 반도체 소자의 제조방법
DE102011050136A1 (de) * 2010-09-03 2012-03-08 Schott Solar Ag Verfahren zum nasschemischen Ätzen einer Siliziumschicht
US20150069011A1 (en) * 2013-09-11 2015-03-12 Carestream Health, Inc. Wet etching patterning compositions and methods
US11518937B2 (en) * 2019-12-25 2022-12-06 Tokyo Ohka Kogyo Co., Ltd. Etching solution and method for manufacturing semiconductor element

Also Published As

Publication number Publication date
US20220348825A1 (en) 2022-11-03
KR20220145638A (ko) 2022-10-31
CN115232623A (zh) 2022-10-25

Similar Documents

Publication Publication Date Title
TWI684640B (zh) 用於蝕刻含氮化矽基材之組合物及方法
KR101728951B1 (ko) 실리콘 질화막 식각 용액
KR101380487B1 (ko) 실리콘 질화막의 에칭 용액
CN112608754B (zh) 一种高选择性的蚀刻液
TWI788577B (zh) 氮化矽層蝕刻組合物
TW202026403A (zh) 氮化矽蝕刻組合物及方法
KR102602860B1 (ko) 절연막 식각액 조성물 및 이를 이용한 패턴 형성 방법
KR102484988B1 (ko) 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR102464161B1 (ko) 실리콘 질화막 식각 조성물
KR102450687B1 (ko) 실리콘 질화막 식각 조성물
TW202309343A (zh) 用於半導體基板的蝕刻液組合物
KR102484977B1 (ko) 식각 조성물 및 이를 이용한 식각 방법
KR100588812B1 (ko) 실리콘 산화막 에칭용 조성물 및 이를 이용한 실리콘산화막 에칭방법
JP7523974B2 (ja) シリコン窒化膜エッチング溶液、及びこれを用いた半導体素子の製造方法
KR102240668B1 (ko) 폴리실록산계 화합물을 포함하는 조성물 및 이를 포함하는 식각 조성물
TW202136478A (zh) 蝕刻液，及半導體元件之製造方法
KR20100137746A (ko) 실리콘산화막 기준, 실리콘질화막과 티타늄질화막의 선택적 식각방법에 관한 식각용액 제조방법
KR102457243B1 (ko) 실리콘 질화막 식각 조성물
KR20190081344A (ko) 식각 조성물 및 이를 이용한 식각 방법
KR102339685B1 (ko) 실리콘 질화막 식각 조성물
TWI822057B (zh) 用於選擇性蝕刻氮化矽膜之組合物及方法
US20230365863A1 (en) Silicon nitride etching compositions and method
US20220359220A1 (en) Etching Composition for Silicon Nitride Layer and Etching Method Using the Same
KR102378930B1 (ko) 질화막 식각 조성물 및 이를 이용한 패턴 형성 방법
KR20220043520A (ko) 실리콘 식각액 조성물 및 이를 사용한 패턴 형성 방법