TW202308301A - 具有分佈式差分正回授之放大器 - Google Patents
具有分佈式差分正回授之放大器 Download PDFInfo
- Publication number
- TW202308301A TW202308301A TW111126312A TW111126312A TW202308301A TW 202308301 A TW202308301 A TW 202308301A TW 111126312 A TW111126312 A TW 111126312A TW 111126312 A TW111126312 A TW 111126312A TW 202308301 A TW202308301 A TW 202308301A
- Authority
- TW
- Taiwan
- Prior art keywords
- amplifier
- cross
- node
- positive
- output
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/42—Modifications of amplifiers to extend the bandwidth
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
- H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
- H03F3/087—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light with IC amplifier blocks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/36—Indexing scheme relating to amplifiers the amplifier comprising means for increasing the bandwidth
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/405—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising more than three power stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/408—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising three power stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45138—Two or more differential amplifiers in IC-block form are combined, e.g. measuring amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45644—Indexing scheme relating to differential amplifiers the LC comprising a cross coupling circuit, e.g. comprising two cross-coupled transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45652—Indexing scheme relating to differential amplifiers the LC comprising one or more further dif amp stages, either identical to the dif amp or not, in cascade
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
本發明提供一種放大器設備,包括連接以接收輸入電壓的第一放大器。該第一放大器輸出內部電壓。這些結構還包括第二放大器,該第二放大器具有連接以接收內部電壓的輸入節點和輸出輸出電壓的輸出節點。電阻回授回路連接到第二放大器的輸入節點和輸出節點。第一交叉耦合帶寬提升級連接到第二放大器的輸入節點,而第二交叉耦合帶寬提升級連接到第二放大器的輸出節點。交叉耦合的帶寬提升級形成分佈式差分正回授結構。
Description
本發明係關於放大器,更具體地,關於使用與光接收器一起使用的放大器的設備。
光接收器通常用於使用光脈衝傳輸數據。在光接收器中,跨阻放大器(transimpedence amplifier;TIA)接收來自光電二極體的電流並輸出初始電壓。TIA往往在系統中具有較大的增益和帶寬(bandwidth)要求。有鑒於此,一些傳統的放大器,例如徹麗霍伯(Cherry-Hooper)放大器,經常用於高速設計中,其中需要在帶寬和增益之間進行權衡(trade-off)。因此,有時會與一些放大器一起使用帶寬提升設備(bandwidth boosting device)。這種帶寬提升設備可能會占用相當大的電路面積(占用面積(footprint)很大),或者可能僅提供有限的帶寬擴展。
本文中的一些放大器設備包括連接以接收輸入電壓的第一放大器。第一放大器輸出內部電壓。這些結構還包括具有連接以接收內部電壓的輸入節點和輸出輸出電壓的輸出節點的第二放大器。電阻回授回路連接到第二放大
器的輸入節點和輸出節點。第一交叉耦合帶寬提升級連接到第二放大器的輸入節點,而第二交叉耦合帶寬提升級連接到第二放大器的輸出節點。交叉耦合的帶寬提升級形成分佈式差分正回授結構。
本文的其他放大器設備包括正電壓輸入端口和負電壓輸入端口。第一反相放大器具有連接到正和負電壓輸入端口的第一輸入。第一反相放大器具有連接到內部正和負電壓節點的第一輸出。第二反相放大器具有連接到內部正和負電壓節點的第二輸入。第二反相放大器具有連接到正和負電壓輸出端口的第二輸出。此外,電阻回授回路連接到第二反相放大器的第二輸入和第二輸出。第一交叉耦合反相放大器連接到第二反相放大器的第二輸入。第二交叉耦合反相放大器連接到第二反相放大器的第二輸出。
本文的一些光接收器包括輸出電流的光電二極體。連接跨阻放大器以接收電流並輸出初始電壓。這些結構還包括具有至少一個提升級的帶寬提升設備。每個提升級包括連接以接收輸入電壓的第一放大器(第一放大器輸出內部電壓)、具有連接以接收內部電壓的輸入節點和輸出輸出電壓的輸出節點的第二放大器、連接到第二放大器的輸入節點和輸出節點的電阻回授回路、連接到第二放大器的輸入節點的第一交叉耦合帶寬提升級、以及連接到第二放大器的輸出節點的第二交叉耦合帶寬提升級。
100:放大器設備或級
100A:項目
100B:項目
100C:項目
102:輸入電壓
103:結構
104:輸出電壓節點
110:第一放大器設備、第一放大器
112:第一交叉耦合帶寬提升級、交叉耦合帶寬提升級
114:第一交叉耦合帶寬提升級、交叉耦合帶寬提升級
116:電阻回授回路
118:電阻回授回路
120:電阻器
122:電阻器
124:第二放大器、第二放大器設備
126:第二交叉耦合帶寬提升級、交叉耦合帶寬提升級
128:第二交叉耦合帶寬提升級、交叉耦合帶寬提升級
130:正電壓線/節點
132:負電壓線/節點
136:分佈式差分正回授結構
140:光接收器
142:光電二極體
144:跨阻放大器
146:電阻回授回路
148:單端到差分放大器設備
150:類比至數位轉換器(ADC)
152:數位輸出信號
154:帶寬提升設備
200:放大器設備
210:第一放大器設備
212:第一交叉耦合反相放大器、反相器
214:第一交叉耦合反相放大器、反相器
216:電阻回授回路
218:電阻回授回路
220:電阻器
222:電阻器
224:第二放大器設備
226:第二交叉耦合反相放大器、反相器
228:第二交叉耦合反相放大器、反相器
230:正電壓輸入端口、正輸入節點
232:負電壓輸入端口、負輸入節點
234:第一反相放大器
236:第二反相放大器
240:正電壓線
241:正電壓節點、正輸出節點、節點
242:節點
243:正電壓節點、正輸入節點、節點
244:正電壓節點、正輸出節點、節點
245:節點
246:節點
248:正電壓輸出端口、正輸出端口
250:負電壓線
251:負電壓節點、負輸出節點、節點
252:節點
253:負電壓節點、負輸入節點、節點
254:負電壓節點、負輸出節點、節點
255:節點
256:節點
258:負電壓輸出端口、負輸出端口
從以下參考附圖的詳細描述中將更好地理解本文的實施例,附圖不一定按比例繪製,並且其中:
圖1A-圖1B是圖示根據本文實施例的放大器設備的示意圖;
圖2是圖1A-圖1B所示的放大器設備的具體示例的示意圖;
圖3-圖4是根據本發明實施例的其他放大器設備的示意圖;以及
圖5是使用具有圖1A-圖4中所示的放大器設備的級的接收器的示意圖。
如上所述,帶寬提升設備有時與光接收器放大器一起使用。這種帶寬提升設備可能會占用相當大的電路面積(占用面積很大),或者可能僅提供有限的帶寬擴展。鑒於這些問題,下面公開的設備使用交叉耦合的帶寬提升級來提供分佈式差分正回授結構,該結構提供帶寬擴展和高增益。此外,這裏描述的分佈式差分正回授結構具有較小的占用面積和較低的層,使其易於實現。
圖1A示出了包括帶寬提升設備的放大器設備或級100的一個示例性實施例。下面討論的每個放大器設備和組件內的內部組件可以由任何當前已知的(或未來開發的)放大器組件形成,包括基於場效電晶體(FET)的放大器設備、基於雙極接面電晶體(BJT)的放大器設備、等,並且此類設備可以基於任何技術形式,例如互補金屬氧化物半導體(CMOS)或其他半導體技術。
在其他組件中,圖1A中所示的放大器設備100包括第一放大器110(例如,跨導反相放大器),其接收輸入電壓102並沿正電壓線/節點130和負電壓線/節點132輸出內部電壓。這些結構還包括第二放大器124(例如,跨導反相放大器),其具有接收內部電壓的輸入節點(位於第二放大器124的輸入與正電壓線/節點130和負電壓線/節點132相交的地方)和提供在輸出電壓節點104處提供的輸出的輸出節點(位於第二放大器124的輸出與正電壓線/節點130和負電
壓線/節點132相交的地方)。一個或多個電阻回授回路116、118,每個具有一些可控電阻(例如,電阻器120、122、電阻線等)被連接以提供第二放大器124的從輸出節點到輸入節點的回授。
第一交叉耦合帶寬提升級112、114可以連接到第二放大器124的輸入節點。這些結構還可以包括連接到第二放大器124的輸出節點的第二交叉耦合帶寬提升級126、128。第一交叉耦合帶寬提升級112、114和第二交叉耦合帶寬提升級126、128各自具有相對於第一放大器110和第二放大器124的電壓節點以相反方向(例如,相反連接的輸入和輸出)連接的放大器組件。在本文的一些結構中,第一交叉耦合帶寬提升級112、114和第二交叉耦合帶寬提升級126、128具有相同(且相同交叉耦合)的放大器組件。
第一放大器110、第二放大器124、第一交叉耦合帶寬提升級112、114和第二交叉耦合帶寬提升級126、128連接到正電壓線/節點130和負電壓線/節點132。第一放大器110和第二放大器124各自具有連接到正電壓線/節點130的正輸入和輸出節點,以及連接到負電壓線/節點132的負輸入和輸出節點。相比之下,第一交叉耦合帶寬提升級112、114和第二交叉耦合帶寬提升級126、128具有連接在正電壓線/節點130和負電壓線/節點132之間的放大器組件。
如圖1B中所示,第一交叉耦合帶寬提升級112、114和第二交叉耦合帶寬提升級126、128在正電壓線/節點130和負電壓線/節點132之間形成分佈式差分正回授結構136。如圖1A-圖1B中所示,分佈式差分正回授結構136連接到第二放大器124的輸入和輸出。
這種分佈式差分正回授結構136避免使用峰值電感器作為帶寬提升設備。分佈式差分正回授結構136使用放大器來提供具有高增益的更强帶寬
擴展,同時减少設備占用面積,這使得該結構更易於在現有設備中實現。放大器的交叉耦合平衡了正節點和負節點之間的放大。因此,與相應的基於電感器的帶寬提升設備相比,圖1A-圖1B中所示的多放大器設備100占用的面積和層數更少。另外,圖1A-圖1B所示的結構具有高質量(Q)因子。
圖2是類似於圖1A-圖1B所示的放大器設備200的具體實例的示意圖。雖然圖1A-圖1B中所示的結構可以使用任何形式的放大器組件,但圖2中所示的更具體的非限制性實例是使用反相放大器。這裏的結構不限於反相放大器,而圖2只是可以實施圖1A-圖1B的概念的許多不同方式的其中一個示例,並且下面闡述的申請專利範圍旨在適用於所有這些可能的實施方式。
圖2所示的示例性放大器設備200包括正(230)和負(232)電壓輸入端口以及延伸到正(248)和負(258)輸出端口的正(240)和負(250)電壓線。各種節點(241-246)沿著正電壓線240並且各種節點(251-256)沿著負電壓線250。
圖2所示是第一反相放大器234,其具有連接到正和負電壓輸入端口230、232的第一輸入。第一反相放大器234形成第一放大器設備210(例如,跨導反相放大器),該第一放大器設備210為圖1所示的第一放大器設備110的一個示例。第一反相放大器234具有連接到內部正和負電壓節點241、251的第一輸出。第二反相放大器236具有連接到內部正和負電壓節點243、253的第二輸入。第二反相放大器236形成第二放大器設備224(例如,跨導反相放大器),該第二放大器設備224是圖1所示的第二放大器設備124的一個示例。第二反相放大器236具有連接到正和負電壓節點244、254的第二輸出,正和負電壓節點244、254連接到正和負電壓輸出端口248、258。此外,具有電阻器220、222的電阻回授回路216、218被連接到第二反相放大器236的第二輸入(在節點243、
253處)和第二輸出(在節點244、254處)。
圖2還示出了連接到第二反相放大器236的第二輸入的第一交叉耦合反相放大器212、214。這些第一交叉耦合反相放大器212、214對應於圖1A-圖1B中所示的第一交叉耦合帶寬提升級112、114。第二交叉耦合反相放大器226、228連接到第二反相放大器236的第二輸出。這些第二交叉耦合反相放大器226、228對應於圖1A-圖1B中所示的第二交叉耦合帶寬提升級126、128。第一交叉耦合反相放大器212、214和第二交叉耦合反相放大器226、228可以具有相同的放大器組件。
如圖2所示,第一交叉耦合反相放大器212、214被識別為交叉耦合,因為它們相對於內部正和負電壓線240、250彼此反向連接,其中反相器212的輸出和反相器214的輸入連接到正電壓線240(在節點241、242處)並且反相器212的輸入和反相器214的輸出連接到負電壓線250(在節點251、252處)。
類似地,第二交叉耦合反相放大器226、228被識別為交叉耦合,因為它們相對於內部正和負電壓線240、250彼此反向連接,其中反相器226的輸出和反相器228的輸入連接到正電壓線240(在節點245、246),反相器226的輸入和反相器228的輸出連接到負電壓線250(在節點255、256處)。
第一反相放大器234和第二反相放大器236各自連接到(具有)正輸入節點(230、243)和輸出節點(241、244)以及負輸入節點(232、253)和輸出節點(251、254),這些正輸入節點(230、243)和輸出節點(241、244)以及負輸入節點(232、253)和輸出節點(251、254)連接到內部正和負電壓節點/線240、250。然而,第一交叉耦合反相放大器212、214和第二交叉耦合反相放大器226、228相對於內部正和負電壓節點/線240、250而在相反方向上連接。具體而言,如圖2所示,第
一交叉耦合反相放大器212、214和第二交叉耦合反相放大器226、228具有連接在內部正和負電壓節點/線240、250之間的放大器組件。
作為在圖1A-圖1B中所示的第一和第二交叉耦合帶寬提升級(112、114和126、128)的示例,第一和第二交叉耦合反相放大器(212和214、226和228)在內部正和負電壓線240、250之間形成分佈式差分正回授結構。如上所述,第一和第二交叉耦合反相放大器(212和214、226和228)的使用提供了更强的帶寬擴展和高增益,同時减少了設備占用面積,尤其是相對於相應的基於電感器的帶寬提升設備。通過使用放大器來提升帶寬,分佈式差分正回授結構獨立於可以改變電阻的處理參數,並且分佈式差分正回授結構136的輸出阻抗具有較小的影響。另外,圖1A-圖1B所示的結構具有高質量(Q)因子。
具體而言,通過查看圖2所示示例的傳遞函數,可以看出帶寬和質量(Q)因子的增加,其形式為二階系統:
其中,
b 0=gm 1 R 1 R 2(-1+gm 2 R f )
a 0=R 1+R 2+gm 2 R 1 R 2-gm f1 R 1 R 2-gm f2 R 1 R 2+R F -gm f1 R 1 R f -gm f2 R 2 R f +gm f1 gm f2 R 1 R 2 R f
a 1=C 1 R 1 R 2+C 2 R 1 R 2+C 1 R 1 R f +C 2 R 2 R f -C 2 gm f1 R 1 R 2 R f -C 1 gm f2 R 1 R 2 R f
a 2=C 1 C 2 R 1 R 2 R f
在上述傳遞函數中,gm代表增益電路組件,Rf代表電阻電路組件,C代表電容電路組件等。上述傳遞函數是二階系統的典型形式。求解分母提供以下形式的兩個共軛極點。
當gm0f和gm1f增加時,a0和a1减少,但a2保持不變,這導致共軛極點接近虛軸,Q因子增加,以及帶寬增加。因此,上述分佈式差分正回授結構在增加增益的同時增加了質量因子(Q)和帶寬。
雖然圖1A-圖1B示出了一種結構,其中分佈式差分正回授結構連接到第二放大器124的輸入和輸出,但在就考慮占用面積大小、生產成本等而言需要的帶寬增加是次要的情况下,交叉耦合帶寬提升級(112、114或126、128)的其中一個可以從圖1A-圖1B中所示的放大器結構100中去除。因此,圖3示出了與圖1A-圖1B所示相同的結構,但具有在圖3中的結構101,不包括交叉耦合帶寬提升級126、128。同樣,圖4示出了與圖1A-圖1B所示相同的結構,但具有在圖4中的結構103,不包括交叉耦合帶寬提升級112、114。
注意,在具有圖3和圖4所示的結構的情况下,帶寬增加不會像圖1A-圖2所示的結構那樣大。具體而言,在具有圖3和圖4的結構的情况下,在高速節點中寄生電容將會增加(相對於圖1A-圖2所示的結構),並且寄生電容的增加將限制帶寬的增加。因此,如果分佈式差分正回授結構僅用於第二放大器124的輸入或輸出,則寄生電容的增加可能需要更大的回授係數以用於有效的帶寬提升。注意,具有圖1A-圖2所示的結構的分佈式回授增加了較少的寄生電容,從而降低了對帶寬和Q因子的影響。
圖5是示出使用多級上述放大器設備的光接收器140的示例的示意圖。光接收器140包括輸出電流的某種形式的光接收器,例如光電二極體142。跨阻放大器(TIA)144(具有電阻回授回路146)被連接以從光電二極體142接收電
流並且跨阻放大器144輸出初始電壓。單端到差分放大器設備(single-ended to differential amplifier device;S2D)148將初始電壓轉換成正電壓和負電壓。
這些結構還包括具有至少一個提升級的帶寬提升設備154。雖然可以根據實作使用任何數量的級,但圖5所示的示例包括三個(-Gm)級(編號為1-3),它們在圖5中顯示為項目100A、100B和100C。項目100A-100C是上面討論的圖1A-圖4中所示的任何放大器設備。類比至數位轉換器(analog-to-digital converter;ADC)150接收由最後的提升級100C輸出的帶寬提升差分電壓信號。ADC 150將電壓信號轉換成數位輸出信號152,然後將其提供給處理數位信號的其他通信設備。
本文中使用的術語僅用於描述特定實施例的目的,並不旨在限制前述內容。如本文所用,單數形式“一”、“一個”和“該”也旨在包括複數形式,除非上下文另有明確指示。除非特別說明,否則以單數形式提及的組件並非旨在表示“一個且僅一個”,而是“一個或多個”。
這裏的實施例可以用於各種電子應用,包括但不限於高級感測器、記憶體/數據儲存、半導體、微處理器和其他應用。由此產生的設備和結構,例如積體電路(IC)晶片,可以由製造商以原始晶圓形式(即具有多個未封裝晶片的單個晶圓)、裸片或封裝形式分發。在後一種情况下,晶片安裝在單個晶片封裝中(例如塑料載體,引線固定在主板或其他更高級別的載體上)或多晶片封裝(例如陶瓷載體,其中一個或兩個都有表面互連或埋入互連)。在任何情况下,該晶片然後與其他晶片、分立電路組件和/或其他信號處理設備整合作為(a)中間產品,例如主板,或(b)最終產品的一部分。最終產品可以是包括積體電路晶片的任何產品,從玩具和其他低端應用到具有顯示器、鍵盤或其他輸入設備和中央處理
器的高級電腦產品。
已經出於說明和描述的目的呈現了本實施例的描述,但並不旨在窮舉或限於公開形式的實施例。在不脫離本文實施例的範圍和精神的情况下,許多修改和變化對於本領域普通技術人員來說將是顯而易見的。選擇和描述實施例是為了最好地解釋其原理和實際應用,並使本領域普通技術人員能够理解具有適合於預期的特定用途的各種修改的各種實施例。
雖然以上僅結合有限數量的實施例進行了詳細描述,但是應當容易理解的是,本文中的實施例不限於這樣的公開。相反地,這裏的組件可以被修改以合併任何數量的變化、改變、替換或在此之前未描述但與這裏的精神和範圍相稱的等效布置。此外,雖然已經描述了各種實施例,但是應當理解,本文的方面可以僅由所描述的實施例中的一些來包括。因此,以下申請專利範圍不應被視為受前述說明的限制。本公開中通篇描述的各種實施例的組件的所有結構和功能等效物,其對本領域普通技術人員來說是已知的或以後將知道的,通過引用明確地併入本文並且旨在被本公開所涵蓋。因此應當理解,可以在所公開的特定實施例中做出改變,這些改變在由所附申請專利範圍概述的前述範圍內。
100:放大器設備或級
102:輸入電壓
104:輸出電壓節點
110:第一放大器設備、第一放大器
112:第一交叉耦合帶寬提升級、交叉耦合帶寬提升級
114:第一交叉耦合帶寬提升級、交叉耦合帶寬提升級
116:電阻回授回路
118:電阻回授回路
120:電阻器
122:電阻器
124:第二放大器、第二放大器設備
126:第二交叉耦合帶寬提升級、交叉耦合帶寬提升級
128:第二交叉耦合帶寬提升級、交叉耦合帶寬提升級
136:分佈式差分正回授結構
Claims (20)
- 一種設備,包括:徹麗霍伯(Cherry-Hooper)放大器;以及分佈式差分正回授結構,係連接到該徹麗霍伯(Cherry-Hooper)放大器。
- 如請求項1所述的設備,其中,該徹麗霍伯(Cherry-Hooper)放大器包括:第一放大器,係連接以接收輸入電壓,其中,該第一放大器輸出內部電壓;第二放大器,係具有連接以接收該內部電壓的輸入節點,其中,該第二放大器包括輸出輸出電壓的輸出節點;以及電阻回授回路,係連接到該第二放大器的該輸入節點和該輸出節點;其中,該分佈式差分正回授結構包括:第一交叉耦合帶寬提升級,係連接到該第二放大器的該輸入節點;以及第二交叉耦合帶寬提升級,係連接到該第二放大器的該輸出節點。
- 如請求項1所述的設備,其中,該第一交叉耦合帶寬提升級和該第二交叉耦合帶寬提升級每個都具有相對於該第一放大器和該第二放大器的電壓節點以相反方向連接的放大器組件。
- 如請求項1所述的設備,其中,該第一放大器、該第二放大器、該第一交叉耦合帶寬提升級和該第二交叉耦合帶寬提升級連接到正電壓節點和負電壓節點。
- 如請求項4所述的設備,其中,該第一交叉耦合帶寬提升級和該第二交叉耦合帶寬提升級具有連接在該正電壓節點和該負電壓節點之間的放大器組件。
- 如請求項4所述的設備,其中,該第一交叉耦合帶寬提升級和該第二交叉耦合帶寬提升級在該正電壓節點和該負電壓節點之間形成分佈式差分正回授。
- 如請求項4所述的設備,其中,該第一放大器和該第二放大器每個都具有連接到該正電壓節點的正輸入和輸出節點以及連接到該負電壓節點的負輸入和輸出節點。
- 一種設備,包括:正和負電壓輸入端口;第一反相放大器,係具有連接至該正和負電壓輸入端口的第一輸入,其中,該第一反相放大器具有連接至內部正和負電壓節點的第一輸出;第二反相放大器,係具有連接至該內部正和負電壓節點的第二輸入,其中,該第二反相放大器具有連接至正和負電壓輸出端口的第二輸出;電阻回授回路,係連接到該第二反相放大器的該第二輸入和該第二輸出;第一交叉耦合反相放大器,係連接到該第二反相放大器的該第二輸入;以及第二交叉耦合反相放大器,係連接到該第二反相放大器的該第二輸出。
- 如請求項8所述的設備,其中,該第一反相放大器的至少一個和該第二反相放大器形成徹麗霍伯(Cherry-Hooper)放大器。
- 如請求項8所述的設備,其中,該第一交叉耦合反相放大器和該第二交叉耦合反相放大器相對於該內部正和負電壓節點以相反的方向連接。
- 如請求項8所述的設備,其中,該第一交叉耦合反相放大器和該第二交叉耦合反相放大器具有連接在該內部正和負電壓節點之間的放大器組件。
- 如請求項8所述的設備,其中,該第一交叉耦合反相放大器和該第二交叉耦合反相放大器在該內部正和負電壓節點之間形成分佈式差分正回授。
- 如請求項8所述的設備,其中,該第一反相放大器和該第二反相放大器每個都具有連接到該內部正和負電壓節點的正輸入和輸出節點以及負輸入和輸出節點。
- 一種設備,包括:光電二極體,係輸出電流;跨阻放大器,係連接以接收該電流並輸出初始電壓;以及帶寬提升設備,係包括至少一個提升級,其中,該至少一個提升級中的每一個包括:第一放大器,係連接以接收輸入電壓,其中,該第一放大器輸出內部電壓;第二放大器,係具有連接以接收該內部電壓的輸入節點,其中,該第二放大器包括輸出輸出電壓的輸出節點;電阻回授回路,係連接到該第二放大器的該輸入節點和該輸出節點;第一交叉耦合帶寬提升級,係連接到該第二放大器的該輸入節點;以及第二交叉耦合帶寬提升級,係連接到該第二放大器的該輸出節點。
- 如請求項14所述的設備,其中,該第一交叉耦合帶寬提升級和該第二交叉耦合帶寬提升級每個都具有相對於該第一放大器和該第二放大器的電壓節點以相反方向連接的放大器組件。
- 如請求項14所述的設備,其中,該第一放大器、該第二放大 器、該第一交叉耦合帶寬提升級和該第二交叉耦合帶寬提升級連接到正電壓節點和負電壓節點。
- 如請求項16所述的設備,其中,該第一交叉耦合帶寬提升級和該第二交叉耦合帶寬提升級具有連接在該正電壓節點和該負電壓節點之間的放大器組件。
- 如請求項16所述的設備,其中,該第一交叉耦合帶寬提升級和該第二交叉耦合帶寬提升級在該正電壓節點和該負電壓節點之間形成分佈式差分正回授。
- 如請求項16所述的設備,其中,該第一放大器和該第二放大器每個都具有連接到該正電壓節點的正輸入和輸出節點以及連接到該負電壓節點的負輸入和輸出節點。
- 如請求項14所述的設備,其中,該第一交叉耦合帶寬提升級和該第二交叉耦合帶寬提升級具有相同的放大器組件。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US17/401,553 US20230053023A1 (en) | 2021-08-13 | 2021-08-13 | Amplifier having distributed differential positive feedback |
US17/401,553 | 2021-08-13 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW202308301A true TW202308301A (zh) | 2023-02-16 |
Family
ID=85040068
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW111126312A TW202308301A (zh) | 2021-08-13 | 2022-07-13 | 具有分佈式差分正回授之放大器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20230053023A1 (zh) |
KR (1) | KR20230025335A (zh) |
CN (1) | CN115706564A (zh) |
DE (1) | DE102022115013A1 (zh) |
TW (1) | TW202308301A (zh) |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7042251B2 (en) * | 2004-04-28 | 2006-05-09 | Seiko Epson Corporation | Multi-function differential logic gate |
US7366427B2 (en) * | 2004-06-22 | 2008-04-29 | Intel Corporation | Line driver with variable bandwidth control |
US7636003B2 (en) * | 2006-07-21 | 2009-12-22 | Mediatek Inc. | Limiting amplifiers |
US20090245813A1 (en) * | 2008-03-31 | 2009-10-01 | Kitel Technologies Llc | Modulator driver with multi-channel active alignment |
US20090243718A1 (en) * | 2008-03-31 | 2009-10-01 | Kitel Technologies Llc | High-speed modulator driver circuit with enhanced drive capability |
US9184957B2 (en) * | 2012-12-27 | 2015-11-10 | Intel Corporation | High speed receivers circuits and methods |
JP2017085219A (ja) * | 2015-10-23 | 2017-05-18 | 住友電気工業株式会社 | 増幅器 |
US10566958B1 (en) * | 2019-01-15 | 2020-02-18 | Nvidia Corp. | Clock distribution schemes utilizing injection locked oscillation |
US11454856B2 (en) * | 2020-01-18 | 2022-09-27 | Cisco Technology, Inc. | Optical driver with active boost |
-
2021
- 2021-08-13 US US17/401,553 patent/US20230053023A1/en active Pending
-
2022
- 2022-06-15 DE DE102022115013.5A patent/DE102022115013A1/de active Pending
- 2022-07-01 KR KR1020220081051A patent/KR20230025335A/ko unknown
- 2022-07-13 TW TW111126312A patent/TW202308301A/zh unknown
- 2022-07-13 CN CN202210826785.2A patent/CN115706564A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
KR20230025335A (ko) | 2023-02-21 |
CN115706564A (zh) | 2023-02-17 |
DE102022115013A1 (de) | 2023-02-16 |
US20230053023A1 (en) | 2023-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI644513B (zh) | 晶片及計算平台 | |
US7446613B2 (en) | Power amplifier input structure having a differential output | |
US7482874B2 (en) | Non-uniform distributed multi-stage circuits | |
JP3775574B2 (ja) | 光結合装置 | |
US20100045339A1 (en) | wireline transmission circuit | |
US7405626B2 (en) | Distributed amplifier having a variable terminal resistance | |
WO2007049391A1 (ja) | 分布型増幅器および集積回路 | |
TWI387198B (zh) | 低雜訊放大器 | |
US8536924B2 (en) | High-impedance network | |
JP5734784B2 (ja) | 光結合装置 | |
US20050248407A1 (en) | Traveling wave amplifier | |
US9246601B2 (en) | Optical receiver | |
TW202308301A (zh) | 具有分佈式差分正回授之放大器 | |
US6664853B1 (en) | Wide-bandwidth differential signal amplifier | |
TW201316679A (zh) | 單端至差動放大電路及方法 | |
KR100513970B1 (ko) | 대역폭 향상을 위한 소오스 폴로워 구조의 전치 증폭기 | |
Sangirov et al. | 10 Gbps transimpedance amplifier-receiver for optical interconnects | |
CN110249523B (zh) | 放大器 | |
TWI817637B (zh) | 單端轉差分轉換器 | |
TWI806305B (zh) | 多級寬頻放大器帶有級內與級間電感式耦合 | |
WO2017002374A1 (ja) | 増幅器 | |
CN113972906B (zh) | 宽带电平位移电路及其设计方法 | |
Pera et al. | An SOI CMOS, high gain and low noise transimpedance-limiting amplifier for 10Gb/s applications | |
JP2013157806A (ja) | 信号増幅回路 | |
JP2013251589A (ja) | 可変インダクタおよびトランスインピーダンスアンプ |