TW202306139A - 影像感測器 - Google Patents

影像感測器 Download PDF

Info

Publication number
TW202306139A
TW202306139A TW111116673A TW111116673A TW202306139A TW 202306139 A TW202306139 A TW 202306139A TW 111116673 A TW111116673 A TW 111116673A TW 111116673 A TW111116673 A TW 111116673A TW 202306139 A TW202306139 A TW 202306139A
Authority
TW
Taiwan
Prior art keywords
isolation pattern
pattern
substrate
isolation
layer
Prior art date
Application number
TW111116673A
Other languages
English (en)
Inventor
金廷玹
金範錫
朴鐘勳
兪鉉根
李允基
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202306139A publication Critical patent/TW202306139A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/702—SSIS architectures characterised by non-identical, non-equidistant or non-planar pixel layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Element Separation (AREA)

Abstract

一種影像感測器包括：基板，包括畫素區且具有第一表面、與第一表面相對的第二表面及自第一表面凹陷的第一溝渠；淺裝置隔離圖案，設置於第一溝渠中；以及深裝置隔離圖案，位於畫素區之間且設置於基板中。深裝置隔離圖案包括穿透基板的至少一部分的半導體圖案及設置於基板與半導體圖案之間的隔離圖案。隔離圖案包括與第二表面相鄰的第一隔離圖案及與第一表面相鄰的第二隔離圖案。第一隔離圖案與第二隔離圖案接觸之處的第一界面與淺裝置隔離圖案間隔開。第一隔離圖案包含與第二隔離圖案的材料不同的材料。

Description

影像感測器
本揭露是有關於一種影像感測器，且更確切而言是有關於一種互補金屬氧化物半導體（complementary metal oxide semiconductor，CMOS）影像感測器。 [相關申請案的交叉參考]
本申請案主張2021年7月27日於韓國智慧財產局提出申請的韓國專利申請案第10-2021-0098676號的優先權，上述韓國專利申請案的揭露內容全文併入本案供參考。
影像感測器是將光學影像轉換成電性訊號的半導體裝置。隨著電腦及通訊行業的發展，各個領域（例如數位照相機、攝錄影機、個人通訊系統（personal communication system，PCS）、遊戲機、安全照相機及醫療微照相機）對高效能影像感測器的需求越來越大。可將影像感測器分類為電荷耦合裝置（charge coupled device，CCD）影像感測器及互補金屬氧化物半導體（CMOS）影像感測器中的任一者。CIS是CMOS影像感測器的簡稱。CIS可包括二維排列的多個畫素。所述畫素中的每一者可包括光電二極體（photodiode，PD）。光電二極體可將入射光轉換成電性訊號。所述多個畫素可由設置於所述多個畫素之間的深裝置隔離圖案界定。
實施例可提供一種能夠防止串擾現象且將雜訊最小化的影像感測器及其製造方法。
根據示例性實施例的態樣，一種影像感測器包括：基板，包括多個畫素區，所述基板具有第一表面、與所述第一表面相對的第二表面及自所述第一表面凹陷的第一溝渠；淺裝置隔離圖案，設置於所述第一溝渠中；以及深裝置隔離圖案，在所述多個畫素區中的一些畫素區之間設置於所述基板中。所述深裝置隔離圖案包括穿透所述基板的至少一部分的半導體圖案及設置於所述基板與所述半導體圖案之間的隔離圖案。所述隔離圖案包括與所述基板的所述第二表面相鄰的第一隔離圖案及與所述基板的所述第一表面相鄰的第二隔離圖案。第一隔離圖案與所述第二隔離圖案接觸之處的第一界面與所述淺裝置隔離圖案間隔開。所述第一隔離圖案包含第一材料，且所述第二隔離圖案包括與所述第一材料不同的第二材料。
根據示例性實施例的態樣，一種影像感測器包括：基板，包括多個畫素區，所述基板具有第一表面、與所述第一表面相對的第二表面及自所述第一表面凹陷的第一溝渠；淺裝置隔離圖案，設置於所述第一溝渠中；以及深裝置隔離圖案，在所述多個畫素區中的一些畫素區之間設置於所述基板中。所述深裝置隔離圖案包括穿透所述基板的至少一部分的半導體圖案及設置於所述基板與所述半導體圖案之間的隔離圖案。所述隔離圖案包括與所述基板的所述第二表面相鄰的第一隔離圖案及與所述基板的所述第一表面相鄰的第二隔離圖案。所述第二隔離圖案包括設置於淺裝置隔離圖案之下的下部分及穿透所述淺裝置隔離圖案的上部分。所述第二隔離圖案的所述下部分與所述第一隔離圖案對齊。所述第一隔離圖案包含第一材料，且所述第二隔離圖案包含與所述第一材料不同的第二材料。
根據示例性實施例的態樣，一種影像感測器包括：基板，包括多個畫素區，所述基板具有第一表面、相對的第二表面及自所述第一表面凹陷的第一溝渠；淺裝置隔離圖案，設置於所述第一溝渠中；深裝置隔離圖案，設置於所述多個畫素區中的一些畫素區之間且設置於所述基板中；電晶體，設置於所述基板的所述第一表面上；微透鏡，設置於所述基板的所述第二表面上；以及濾色片，設置於所述多個畫素區上及所述基板與所述微透鏡之間。所述深裝置隔離圖案包括穿透所述基板的至少一部分的半導體圖案及設置於所述基板與所述半導體圖案之間的隔離圖案。所述隔離圖案包括與所述基板的所述第二表面相鄰的第一隔離圖案及與所述基板的所述第一表面相鄰的第二隔離圖案。所述第一隔離圖案包含第一絕緣材料且所述第二隔離圖案包括與所述第一絕緣材料不同的第二絕緣材料。
現在將參考附圖更充分地闡述本揭露的示例性實施例。
圖1是示意性地說明根據示例性實施例的影像感測器的方塊圖。
參考圖1，影像感測器可包括主動畫素感測器陣列1、列解碼器2、列驅動器3、行解碼器4、時序生成器5、相關雙倍取樣器（correlated double sampler，CDS）6、類比轉數位轉換器（analog-to-digital converter，ADC）7及輸入/輸出（input/output，I/O）緩衝器8。
主動畫素感測器陣列1可包括二維排列的多個畫素且可將光學訊號轉換成電性訊號。主動畫素感測器陣列1可由自列驅動器3提供的多個驅動訊號（例如畫素選擇訊號、重設訊號及電荷轉移訊號）驅動。另外，可將由主動畫素感測器陣列1轉換的電性訊號提供至相關雙倍取樣器6。
列驅動器3可因應於在列解碼器2中解碼的訊號而向主動畫素感測器陣列1提供用於驅動所述多個畫素的所述多個驅動訊號。當畫素排列成矩陣形式時，可按照矩陣形式的列來提供驅動訊號。
時序生成器5可向列解碼器2及行解碼器4提供時序訊號及控制訊號。
相關雙倍取樣器（CDS）6可接收自主動畫素感測器陣列1生成的電性訊號並可對接收到的電性訊號進行保持及取樣。相關雙倍取樣器6可對電性訊號的特定雜訊位準及訊號位準進行雙倍取樣並可輸出和所述雜訊位準與所述訊號位準之間的差對應的差位準。
類比轉數位轉換器（ADC）7可將與自相關雙倍取樣器6輸出的差位準對應的類比訊號轉換成數位訊號並可輸出所述數位訊號。
I/O緩衝器8可鎖存所述數位訊號並可因應於在行解碼器4中解碼的訊號而將鎖存的訊號依序輸出至影像訊號處理單元。
圖2是說明根據示例性實施例的影像感測器的主動畫素感測器陣列的電路圖。
參考圖1及圖2，主動畫素感測器陣列1可包括多個畫素區PX，且畫素區PX可排列成矩陣形式。畫素區PX中的每一者可包括轉移電晶體TX及邏輯電晶體RX、SX及DX。邏輯電晶體可包括重設電晶體RX、選擇電晶體SX及驅動電晶體DX。轉移電晶體TX、重設電晶體RX及選擇電晶體SX可分別包括轉移閘極TG、重設閘極RG及選擇閘極SG。畫素區PX中的每一者更可包括光電轉換元件PD及浮置擴散區FD。
光電轉換元件PD可與自外部入射的光的量成比例地生成並累積光電荷。光電轉換元件PD可以是包括P型摻雜區及N型摻雜區的光電二極體。轉移電晶體TX可將自光電轉換元件PD生成的光電荷（或電荷）轉移至浮置擴散區FD。浮置擴散區FD可接收自光電轉換元件PD生成的電荷並可積累地儲存接收到的電荷。可根據累積於浮置擴散區FD中的電荷量來控制驅動電晶體DX。
重設電晶體RX可週期性地重設累積於浮置擴散區FD中的電荷。重設電晶體RX的汲極電極可連接至浮置擴散區FD，且重設電晶體RX的源極電極可連接至電源電壓V DD。當重設電晶體RX接通時，可將連接至重設電晶體RX的源極電極的電源電壓V DD施加至浮置擴散區FD。因此，當重設電晶體RX接通時，可釋放累積於浮置擴散區FD中的電荷以重設浮置擴散區FD。
驅動電晶體DX可用作源極隨耦器緩衝器放大器。驅動電晶體DX可放大浮置擴散區FD中的電位改變並可將放大的電位改變輸出至輸出線V OUT。
選擇電晶體SX可選擇畫素區PX從而以列為單位進行讀取。當選擇電晶體SX接通時，可將電源電壓V DD施加至驅動電晶體DX的汲極電極。
圖2中說明包括單個光電轉換元件PD以及四個電晶體TX、RX、DX及SX的單元畫素區PX來作為實例，但實施例並不僅限於此。在某些實施方案中，重設電晶體RX、驅動電晶體DX及/或選擇電晶體SX可由相鄰畫素區PX共用。因此，可提高影像感測器的整合密度。
圖3是說明根據示例性實施例的影像感測器的平面圖。圖4是沿著圖3的線I-I’截取以說明根據示例性實施例的影像感測器的剖視圖。圖5是圖4的一部分「A」的放大圖。
參考圖3及圖4，影像感測器可包括光電轉換層10、互連層20及光透射層30。光電轉換層10可設置於互連層20與光透射層30之間。
光電轉換層10可包括基板100。基板100可以是半導體基板（例如矽基板、鍺基板、矽-鍺基板、II-VI族化合物半導體基板或III-V族化合物半導體基板）或絕緣體上矽（silicon-on-insulator，SOI）基板。基板100可具有彼此相對的第一表面100a與第二表面100b。舉例而言，基板100的第一表面100a可以是前表面，且基板100的第二表面100b可以是後表面。光可入射至基板100的第二表面100b。
基板100可包括多個畫素區PX。當在例如圖3中所示的平面圖中觀察時，所述多個畫素區PX可在第一方向D1及第二方向D2上二維地排列，第一方向D1及第二方向D2平行於基板100的第二表面100b。第一方向D1與第二方向D2可彼此相交。基板100中可包括多個光電轉換區PD。光電轉換區PD可位於基板100的第一表面100a與第二表面100b之間。光電轉換區PD可分別設置於基板100的畫素區PX中。光電轉換區PD可意指其中設置有圖2的光電轉換元件PD的區。
基板100可具有第一導電類型，且光電轉換區PD可以是摻雜有具有第二導電類型的摻雜物的區，所述第二導電類型不同於所述第一導電類型。舉例而言，第一導電類型可以是P型，且第二導電類型可以是N型。具有第一導電類型的摻雜物可包括例如鋁、硼、銦或鎵中的至少一者。具有第二導電類型的摻雜物可包括例如磷、砷、鉍或銻中的至少一者。光電轉換區PD可與基板100形成PN接面以形成光電二極體。
光電轉換層10可包括淺裝置隔離圖案103。淺裝置隔離圖案103可被設置成與基板100的第一表面100a相鄰。所述多個畫素區PX中的每一者可包括由淺裝置隔離圖案103界定的有效區ACT。淺裝置隔離圖案103可設置於自基板100的第一表面100a凹陷的第一溝渠TR1中。淺裝置隔離圖案103可包含例如氧化矽、氮化矽或氮氧化矽中的至少一者。
光電轉換層10可包括深裝置隔離圖案150。深裝置隔離圖案150可在所述多個畫素區PX之間設置於基板100中。深裝置隔離圖案150可穿透基板100的至少一部分。深裝置隔離圖案150可穿透淺裝置隔離圖案103並可延伸至基板100中。深裝置隔離圖案150可設置於第二溝渠TR2中。第二溝渠TR2可穿透淺裝置隔離圖案103並可朝向基板100的第二表面100b延伸。第二溝渠TR2的上部分的寬度可小於第一溝渠TR1的底表面的寬度。用語「寬度」可意指在平行於基板100的第二表面100b的方向上量測的距離，例如在第二方向D2上量測的距離。當在例如圖3中所示的平面圖中觀察時，深裝置隔離圖案150可具有環繞所述多個畫素區PX中的每一者的網格結構。在一些實施方案中，深裝置隔離圖案150可自基板100的第一表面100a延伸至基板100的第二表面100b，且深裝置隔離圖案150的底表面150b可與基板100的第二表面100b實質上共面。舉例而言，深裝置隔離圖案150可包含折射率低於基板100的折射率的絕緣材料。
參考圖4及圖5，深裝置隔離圖案150可包括隔離圖案IP、半導體圖案157及絕緣圖案159。隔離圖案IP可穿透基板100的至少一部分。隔離圖案IP可設置於畫素區PX與半導體圖案157之間。隔離圖案IP亦可設置於基板100與半導體圖案157的側表面以及淺裝置隔離圖案103與絕緣圖案159之間。隔離圖案IP可自半導體圖案157的側表面延伸至絕緣圖案159的側表面上。隔離圖案IP可填充第二溝渠TR2的一部分。隔離圖案IP可覆蓋第二溝渠TR2的內側表面。隔離圖案IP可暴露出第二溝渠TR2的底表面。當在平面圖中觀察時，隔離圖案IP可環繞畫素區PX中的每一者。
隔離圖案IP可包括與基板100的第二表面100b相鄰的第一隔離圖案151及與基板100的第一表面100a相鄰的第二隔離圖案153。第一隔離圖案151可穿透基板100的一部分。第一隔離圖案151可自基板100的第二表面100b延伸至基板100中。第一隔離圖案151可設置於畫素區PX中的每一者與半導體圖案157的側表面之間。第一隔離圖案151的頂表面可設置於基板100中。第一隔離圖案151的底表面可對應於深裝置隔離圖案150的底表面150b且可與基板100的第二表面100b實質上共面。
第二隔離圖案153可穿透淺裝置隔離圖案103且可穿透基板100的一部分。第二隔離圖案153可自基板100的第一表面100a延伸至基板100中。第二隔離圖案153的頂表面可與基板100的第一表面100a實質上共面。第二隔離圖案153的底表面可設置於基板100中。第二隔離圖案153可自半導體圖案157的側表面延伸至絕緣圖案159的側表面上。第二隔離圖案153可在淺裝置隔離圖案103與絕緣圖案159之間延伸。
第一隔離圖案151與第二隔離圖案153接觸之處的第一界面IF1可位於較淺裝置隔離圖案103的底表面低的水平高度處。第一界面IF1可與淺裝置隔離圖案103間隔開。第一界面IF1可位於較第一溝渠TR1的底表面低的水平高度處。用語「水平高度」可意指自基板100的第二表面100b朝向基板100的第一表面100a的高度。
第二隔離圖案153可包括設置於淺裝置隔離圖案103之下的下部分153BP及穿透淺裝置隔離圖案103的上部分153UP。第二隔離圖案153的下部分153BP可具有與基板100相鄰（或接觸）的第一側表面153OS及與半導體圖案157相鄰（或接觸）的第二側表面153IS。第一隔離圖案151可具有與基板100相鄰（或接觸）的第一側表面151OS及與半導體圖案157相鄰（或接觸）的第二側表面151IS。第二隔離圖案153的下部分153BP可與第一隔離圖案151對齊。更確切而言，第二隔離圖案153的下部分153BP的第一側表面153OS可與第一隔離圖案151的第一側表面151OS對齊，且第二隔離圖案153的下部分153BP的第二側表面153IS可與第一隔離圖案151的第二側表面151IS對齊。第二隔離圖案153的下部分153BP的第一側表面153OS可與第一隔離圖案151的第一側表面151OS共面，且第二隔離圖案153的下部分153BP的第二側表面153IS可與第一隔離圖案151的第二側表面151IS共面。換言之，例如圖4及圖5中所示，第二隔離圖案153的下部分153BP及第一隔離圖案151之間可不具有階梯形表面。
第一隔離圖案151可包含與第二隔離圖案153的材料不同的材料。舉例而言，第一隔離圖案151可包含第一絕緣材料，且第二隔離圖案153可包含第二絕緣材料。第一絕緣材料與第二絕緣材料可以是不同的材料。第一隔離圖案151可包含例如低折射率（low refractive index，LRI）材料。舉例而言，第一隔離圖案151的折射率（n）可處於1至2、確切而言1.1至1.5的範圍內。第二隔離圖案153可包含例如高介電常數（k）材料。舉例而言，第二隔離圖案153的介電常數（k）可處於4至25的範圍內。在一些實施方案中，第一隔離圖案151可包含折射率（n）低於第二隔離圖案153的折射率的材料。在一些實施方案中，第二隔離圖案153可包含介電常數（k）高於第一隔離圖案151的介電常數的材料。然而，實施例並不僅限於此，且第一隔離圖案151可包含低折射率（LRI）材料，且第二隔離圖案153可包含高k材料。舉例而言，第一隔離圖案151可包含氧化物（例如，氧化矽）。舉例而言，第二隔離圖案153可包含氮化物、金屬氮化物或金屬氧化物中的至少一種。舉例而言，氮化物可包括氮化矽。舉例而言，金屬氮化物可包括氮化鎢或氮化鉿中的至少一者。舉例而言，金屬氧化物可包括氧化鎢或氧化鉿中的至少一者。
第一隔離圖案151的高度151H可大於第二隔離圖案153的高度153H。舉例而言，第一隔離圖案151的高度151H可處於隔離圖案IP的總高度（151H+153H）的60%至95%的範圍內。舉例而言，第一隔離圖案151的高度151H可處於第二隔離圖案153的高度153H的3倍至10倍的範圍內。舉例而言，第一隔離圖案151的高度151H可處於1微米至10微米的範圍內。用語「高度」可意指在與基板100的第二表面100b垂直的方向（例如，第三方向D3）上量測的距離。
半導體圖案157可穿透基板100的至少一部分。半導體圖案157可設置於所述多個畫素區PX之間。半導體圖案157可填充第二溝渠TR2的下部分。半導體圖案157可覆蓋第二溝渠TR2的底表面。半導體圖案157可覆蓋第一隔離圖案151的內側表面且可與第一隔離圖案151接觸。半導體圖案157的頂表面可位於較基板100的第一表面100a低的水平高度處。半導體圖案157的底表面可對應於深裝置隔離圖案150的底表面150b且可與基板100的第二表面100b實質上共面。半導體圖案157可包含導電材料，例如摻雜有摻雜物的半導體材料。所述摻雜物可具有P型或N型。舉例而言，半導體圖案157可包含經過摻雜的多晶矽。
絕緣圖案159可設置於半導體圖案157上。絕緣圖案159可設置於淺裝置隔離圖案103中。絕緣圖案159可穿透淺裝置隔離圖案103以與半導體圖案157接觸。絕緣圖案159可藉由第二隔離圖案153與淺裝置隔離圖案103間隔開。舉例而言，絕緣圖案159可包含氧化矽、氮化矽或氮氧化矽中的至少一種。
根據實施方案，深裝置隔離圖案150的隔離圖案IP可包括包含不同材料的至少兩個或更多個隔離圖案。更確切而言，與光將入射至的基板100的第二表面100b相鄰的第一隔離圖案151可包含低折射率（LRI）材料，且與基板100的第一表面100a相鄰的第二隔離圖案153可包含高k材料。因此，入射光可完全由第一隔離圖案151反射，且因此可有效地防止彼此相鄰的畫素區PX之間發生串擾且可將光靈敏度的損失最小化。另外，第二隔離圖案153可將雜訊最小化，且因此可提高訊雜比（signal-to-noise ratio，SNR）。
再次參考圖3及圖4，轉移電晶體TX以及邏輯電晶體RX、SX及DX可設置於基板100的第一表面100a上。電晶體TX、RX、SX及DX中的每一者可設置於畫素區PX中的每一者的對應有效區ACT上。轉移電晶體TX可包括轉移閘極TG及浮置擴散區FD，轉移閘極TG及浮置擴散區FD分別設置於對應有效區ACT上及對應有效區ACT中。轉移閘極TG的下部分可嵌入基板100中，且轉移閘極TG的上部分可在基板100的第一表面100a上方突出。閘極介電層GI可設置於轉移閘極TG與基板100之間。浮置擴散區FD可在轉移閘極TG的一側處設置於對應有效區ACT中。浮置擴散區FD可以是摻雜有具有第二導電類型的摻雜物（例如，N型摻雜物）的區，所述第二導電類型不同於基板100的第一導電類型。
驅動電晶體DX可包括在對應有效區ACT上的驅動閘極SFG，且選擇電晶體SX可包括在對應有效區ACT上的選擇閘極SG。重設電晶體RX可包括在對應有效區ACT上的重設閘極RG。額外閘極介電層GI可設置於驅動閘極SFG、選擇閘極SG及重設閘極RG中的每一者與基板100之間。
互連層20可設置於基板100的第一表面100a上。互連層20可包括依序堆疊於基板100的第一表面100a上的第一層間絕緣層210、第二層間絕緣層220及第三層間絕緣層230。互連層20更可包括在第一層間絕緣層210中的接觸插塞BCP、在第二層間絕緣層220中的第一互連圖案222及在第三層間絕緣層230中的第二互連圖案232。第一層間絕緣層210可設置於基板100的第一表面100a上以覆蓋電晶體TX、RX、SX及DX，且接觸插塞BCP可連接至電晶體TX、RX、SX及DX的端子。接觸插塞BCP可連接至第一互連圖案222中的對應第一互連圖案，且第一互連圖案222可連接至第二互連圖案232中的對應第二互連圖案。第一互連圖案222及第二互連圖案232可經由接觸插塞BCP電性連接至電晶體TX、RX、SX及DX。第一層間絕緣層210、第二層間絕緣層220及第三層間絕緣層230中的每一者可包含絕緣材料，且接觸插塞BCP、第一互連圖案222及第二互連圖案232可包含導電材料。
光透射層30可設置於基板100的第二表面100b上。光透射層30可包括多個濾色片CF及多個微透鏡330。光透射層30可對自外部入射的光進行聚集並濾光且可將所述光提供至光電轉換層10。
微透鏡330可設置於基板100的第二表面100b上。微透鏡330中的每一者可在垂直方向上（例如，在第三方向D3上）與對應畫素區PX的光電轉換區PD交疊。微透鏡330可具有凸形形狀以集中或聚集入射至畫素區PX的光。
濾色片CF可設置於基板100的第二表面100b與微透鏡330之間。濾色片CF中的每一者可在垂直方向上（例如，在第三方向D3上）與對應畫素區PX的光電轉換區PD交疊。濾色片CF中的每一者可根據對應的單元畫素而包括紅色、綠色或藍色濾色片。濾色片CF可二維地排列，且在某些實施方案中，濾色片CF中的每一者可包括黃色濾光片、品紅濾光片或青色濾光片。
抗反射層310可設置於基板100的第二表面100b上。抗反射層310可設置於基板100的第二表面100b與濾色片CF之間。抗反射層310可共形地覆蓋基板100的第二表面100b。抗反射層310可防止入射至基板100的第二表面100b的光反射以使得光能順利地到達光電轉換區PD。舉例而言，抗反射層310可包括氧化矽、氮化矽、氮氧化矽或高k介電材料（例如，氧化鉿或氧化鋁）中的至少一種。
第一鈍化層312可設置於抗反射層310與濾色片CF之間。第二鈍化層322可設置於濾色片CF與微透鏡330之間。第一鈍化層312可共形地覆蓋抗反射層310。第一鈍化層312可包含例如金屬氧化物或氮化物中的至少一種。舉例而言，金屬氧化物可包括氧化鋁，且氮化物可包括氮化矽。
網格圖案315可設置於畫素區PX之間。網格圖案315可設置於第一鈍化層312與濾色片CF之間。網格圖案315可在垂直方向上與深裝置隔離圖案150交疊。當在平面圖中觀察時，網格圖案315可具有柵格或網格形狀。網格圖案315可引導入射至基板100的第二表面100b的光，以使得光入射至光電轉換區PD中。網格圖案315可包含金屬材料或低折射率（LRI）材料中的至少一種。所述金屬材料可包括例如鎢或鈦中的至少一種。舉例而言，低折射率（LRI）材料可包括折射率低於氧化矽及濾色片CF的折射率的材料中的至少一種。
圖6是沿著圖3的線I-I’截取以說明根據示例性實施例的影像感測器的剖視圖。圖7是圖6的一部分「B」的放大圖。在後文中，出於容易且方便闡釋的目的，將主要闡述本實施例與圖1至圖5的上述實施例之間的差異。
參考圖6及圖7，根據示例性實施例的影像感測器可包括光電轉換層10、互連層20及光透射層30。
深裝置隔離圖案150可包括隔離圖案IP、半導體圖案157及絕緣圖案159。隔離圖案IP可包括第一隔離圖案151、第二隔離圖案153及第三隔離圖案155。第三隔離圖案155可設置於基板100中。第三隔離圖案155可設置於第二隔離圖案153上且可設置於基板100的第一表面100a與第二隔離圖案153之間。
第三隔離圖案155可穿透淺裝置隔離圖案103且可穿透基板100的一部分。第三隔離圖案155可自基板100的第一表面100a延伸至基板100中。第三隔離圖案155的頂表面可與基板100的第一表面100a實質上共面。第三隔離圖案155的底表面可設置於基板100中。第三隔離圖案155可自半導體圖案157的側表面延伸至絕緣圖案159的側表面上。第三隔離圖案155可在淺裝置隔離圖案103與絕緣圖案159之間延伸。
第二隔離圖案153與第三隔離圖案155接觸之處的第二界面IF2可位於較淺裝置隔離圖案103的底表面低的水平高度處。第二界面IF2可與淺裝置隔離圖案103間隔開。第二界面IF2可位於較第一溝渠TR1的底表面低的水平高度處。
第三隔離圖案155可包括設置於淺裝置隔離圖案103之下的下部分155BP及穿透淺裝置隔離圖案103的上部分155UP。第三隔離圖案155的下部分155BP可具有與基板100相鄰（或接觸）的第一側表面155OS及與半導體圖案157相鄰（或接觸）的第二側表面155IS。第二隔離圖案153可具有與基板100相鄰（或接觸）的第一側表面153OS及與半導體圖案157相鄰（或接觸）的第二側表面153IS。第三隔離圖案155的下部分155BP可與第二隔離圖案153對齊。更確切而言，第三隔離圖案155的下部分155BP的第一側表面155OS可與第二隔離圖案153的第一側表面153OS對齊，且第三隔離圖案155的下部分155BP的第二側表面155IS可與第二隔離圖案153的第二側表面153IS對齊。第三隔離圖案155的下部分155BP的第一側表面155OS可與第二隔離圖案153的第一側表面153OS共面，且第三隔離圖案155的下部分155BP的第二側表面155IS可與第二隔離圖案153的第二側表面153IS共面。換言之，例如圖6及圖7中所示，第三隔離圖案155的下部分155BP與第二隔離圖案153之間可不具有階梯形表面。
第三隔離圖案155可包含與第二隔離圖案153的材料不同的材料。第三隔離圖案155可包含絕緣材料（例如，第三絕緣材料），例如高k材料。舉例而言，第三隔離圖案155的介電常數（k）可處於4至25的範圍內。舉例而言，第三隔離圖案155可包含介電常數（k）高於第二隔離圖案153的介電常數的材料。然而，實施例並不僅限於此。第三隔離圖案155可包含例如氮化物、金屬氮化物或金屬氧化物中的至少一種。舉例而言，氮化物可包括氮化矽。舉例而言，金屬氮化物可包括氮化鎢或氮化鉿中的至少一種。舉例而言，金屬氧化物可包括氧化鎢或氧化鉿中的至少一種。
在一些實施方案中，第一隔離圖案151的高度151H可大於第二隔離圖案153與第三隔離圖案155的總高度（153H+155H）。舉例而言，第一隔離圖案151的高度151H可處於第二隔離圖案153與第三隔離圖案155的總高度（153H+155H）的3倍至10倍的範圍內。除對第三隔離圖案155的說明之外，根據本實施例的影像感測器的其他組件及特徵可與上文參考圖1至圖5所述的影像感測器的對應組件及特徵實質上相同。
圖8至圖14是對應於圖3的線I-I’的說明根據示例性實施例的影像感測器的製造方法的剖視圖。出於容易且方便闡釋的目的，將省略或簡要提及對與參考圖1至圖5所述的相同的特徵的說明。
參考圖3及圖8，可提供基板100，基板100具有彼此相對的第一表面100a與第二表面100b。可與基板100的第一表面100a相鄰地形成第一溝渠TR1。第一溝渠TR1的形成可包括在基板100的第一表面100a上形成第一遮罩圖案MP，以及使用第一遮罩圖案MP作為蝕刻遮罩來蝕刻基板100。第一溝渠TR1可在基板100中界定有效區ACT。
參考圖3及圖9，可在基板100的第一表面100a上形成裝置隔離層103L。裝置隔離層103L可填充第一溝渠TR1且可覆蓋第一遮罩圖案MP。裝置隔離層103L可包含例如氧化矽、氮化矽或氮氧化矽中的至少一種。
參考圖3及圖9，可在基板100中形成第二溝渠TR2。第二溝渠TR2的形成可包括：在裝置隔離層103L上形成第二遮罩圖案，所述第二遮罩圖案界定將形成所述第二溝渠TR2的一個區；以及使用第二遮罩圖案作為蝕刻遮罩來蝕刻裝置隔離層103L及基板100。第二溝渠TR2的底表面可位於較基板100的第二表面100b高的水平高度處。裝置隔離層103L可較基板100更多地被蝕刻，且因此第二溝渠TR2的上部區可進一步擴展且第一溝渠TR1的底表面的一部分可暴露出來。可藉由第二溝渠TR2在基板100中界定多個畫素區PX。畫素區PX中的每一者可包括由第一溝渠TR1界定的有效區ACT。
參考圖3及圖10，可在基板100上形成第一隔離層151L。第一隔離層151L可共形地覆蓋第二溝渠TR2的內表面（即，內側表面及底表面）。第一隔離層151L可覆蓋第一溝渠TR1的底表面的由第二溝渠TR2暴露出的部分。第一隔離層151L可共形地覆蓋第二溝渠TR2的擴展的上部區且可延伸成覆蓋裝置隔離層103L的頂表面。舉例而言，第一隔離層151L可包含絕緣材料，例如低折射率（LRI）材料。舉例而言，第一隔離層151L可包含氧化物，例如氧化矽。
參考圖3及圖11，可形成半導體圖案157以填充第二溝渠TR2的下部區。半導體圖案157的形成可包括形成填充第二溝渠TR2的導電層；及藉由回蝕製程蝕刻所述導電層。所述導電層可包含導電材料，例如摻雜有摻雜物的半導體材料。舉例而言，導電層可包括經摻雜的多晶矽。
參考圖3及圖12，可實行蝕刻製程以形成第一隔離圖案151。第一隔離圖案151的形成可包括蝕刻第一隔離層151L的一部分。藉由蝕刻製程，可移除由半導體圖案157暴露出的第一隔離層151L且可移除第一隔離層151L的設置於第二溝渠TR2的上部分中的部分。因此，可在第二溝渠TR2的上部分與半導體圖案157的上部分之間形成空的空間，且可暴露出第一隔離圖案151的頂表面。舉例而言，蝕刻製程可以是使用蝕刻劑的濕式蝕刻製程，且蝕刻劑對第一隔離層151L的蝕刻速率可高於蝕刻劑對基板100及半導體圖案157的蝕刻速率。蝕刻製程的製程時間及/或蝕刻劑的濃度可加以適當調整，且因此可不移除整個第一隔離層151L。
參考圖3及圖13，可在基板100上形成第二隔離層153L。第二隔離層153L可填充第二溝渠TR2的上部分與半導體圖案157的上部分之間的空的空間。第二隔離層153L可共形地覆蓋第二溝渠TR2的擴展的上部區且可延伸成覆蓋裝置隔離層103L的頂表面。舉例而言，第二隔離層153L可包含絕緣材料，例如高k材料。舉例而言，第二隔離層153L可包含氮化物、金屬氮化物或金屬氧化物中的至少一種。舉例而言，氮化物可包括氮化矽。舉例而言，金屬氮化物可包括氮化鎢或氮化鉿中的至少一種。舉例而言，金屬氧化物可包括氧化鎢或氧化鉿中的至少一種。
參考圖3及圖14，可形成絕緣圖案159以填充第二溝渠TR2的上部區。舉例而言，絕緣圖案159的形成可包括在具有半導體圖案157的基板100上形成填充第二溝渠TR2的其餘部分的絕緣層，及將所述絕緣層、第二隔離層153L及裝置隔離層103L平坦化直至暴露出基板100的第一表面100a為止。所述絕緣層可包含例如氧化矽、氮化矽或氮氧化矽中的至少一種。可藉由平坦化製程移除第一遮罩圖案MP。可藉由分別將絕緣層、第二隔離層153L及裝置隔離層103L平坦化來形成絕緣圖案159、第二隔離圖案153及淺裝置隔離圖案103。第一隔離圖案151及第二隔離圖案153可被稱為隔離圖案IP。因此，可形成包括隔離圖案IP、半導體圖案157及絕緣圖案159的深裝置隔離圖案150。
可在所述多個畫素區PX中的每一者中形成光電轉換區PD。舉例而言，光電轉換區PD的形成可包括將具有第二導電類型（例如，N型）的摻雜物注入至基板100中，第二導電類型不同於第一導電類型（例如，P型）。
可在基板100的第一表面100a上形成且可在畫素區PX中的每一者上形成電晶體TX、RX、SX及DX。舉例而言，轉移電晶體TX的形成可包括藉由利用摻雜物摻雜對應有效區ACT的一部分來形成浮置擴散區FD；及在對應有效區ACT上形成轉移閘極TG。驅動電晶體DX、選擇電晶體SX及重設電晶體RX的形成可包括藉由利用摻雜物摻雜對應有效區ACT的一些部分來形成摻雜區；及在對應有效區ACT上形成驅動閘極SFG、選擇閘極SG及重設閘極RG。
參考圖14，可在基板100的第一表面100a上形成互連層20。更確切而言，第一層間絕緣層210可形成於基板100的第一表面100a上且可覆蓋電晶體TX、RX、SX及DX。可在第一層間絕緣層210中形成接觸插塞BCP且接觸插塞BCP可連接至電晶體TX、RX、SX及DX的端子。可在第一層間絕緣層210上依序形成第二層間絕緣層220及第三層間絕緣層230。可分別在第二層間絕緣層220及第三層間絕緣層230中形成第一互連圖案222及第二互連圖案232。第一互連圖案222及第二互連圖案232可經由接觸插塞BCP電性連接至電晶體TX、RX、SX及DX。
可對基板100的第二表面100b實行薄化製程。可藉由薄化製程移除基板100的一些部分及深裝置隔離圖案150的一些部分。由於所述薄化製程，可移除深裝置隔離圖案150的下部分，且深裝置隔離圖案150的底表面150b可與基板100的第二表面100b實質上共面。可藉由上述製造製程來形成光電轉換層10。
再次參考圖3及圖4，可在基板100的第二表面100b上形成光透射層30。詳細而言，可在基板100的第二表面100b上依序形成抗反射層310及第一鈍化層312。可在第一鈍化層312上形成網格圖案315且網格圖案315可與深裝置隔離圖案150在垂直方向上交疊。舉例而言，網格圖案315的形成可包括在第一鈍化層312上沈積金屬層及將所述金屬層圖案化。可在第一鈍化層312上形成濾色片CF且濾色片CF可被形成為覆蓋網格圖案315。濾色片CF可分別設置於畫素區PX上。可在濾色片CF上形成第二鈍化層322，且可在第二鈍化層322上形成微透鏡330。
圖15至圖17是對應於圖3的線I-I’的說明根據示例性實施例的影像感測器的製造方法的剖視圖。在後文中，出於容易且方便闡釋的目的，將省略對與參考圖8至圖13所述的相同的特徵的說明。
參考圖3、圖13及圖15，在形成第二隔離層153L之後，可蝕刻第二隔離層153L以形成第二隔離圖案153。第二隔離圖案153的形成可包括蝕刻第二隔離層153L的一部分。藉由蝕刻製程，可移除由半導體圖案157暴露出的第二隔離層153L且可移除第二隔離層153L的設置於第二溝渠TR2的上部分中的一部分。因此，可在第二溝渠TR2的上部分與半導體圖案157的上部分之間形成空的空間，且可暴露出第二隔離圖案153的頂表面。舉例而言，蝕刻製程可以是使用蝕刻劑的濕式蝕刻製程，且所述蝕刻劑對第二隔離層153L的蝕刻速率可高於所述蝕刻劑對基板100及半導體圖案157的蝕刻速率。由於適當地調整蝕刻製程的製程時間及/或蝕刻劑的濃度，因此可不會移除整個第二隔離層153L。
參考圖3及圖16，可在基板100上形成第三隔離層155L。第三隔離層155L可填充第二溝渠TR2的上部分與半導體圖案157的上部分之間的空的空間。第三隔離層155L可共形地覆蓋第二溝渠TR2的擴展的上部區且可延伸成覆蓋裝置隔離層103L的頂表面。第三隔離層155L可包含與第二隔離圖案153的材料不同的材料。舉例而言，第三隔離層155L可包含絕緣材料，例如高k材料。舉例而言，第三隔離層155L可包含氮化物、金屬氮化物或金屬氧化物中的至少一種。舉例而言，氮化物可包括氮化矽。舉例而言，金屬氮化物可包括氮化鎢或氮化鉿中的至少一種。舉例而言，金屬氧化物可包括氧化鎢或氧化鉿中的至少一種。
參考圖17，可形成絕緣圖案159以填充第二溝渠TR2的上部區。可藉由與上文參考圖14所述的方法相同的方法來形成絕緣圖案159。第一隔離圖案151、第二隔離圖案153及第三隔離圖案155可被稱為隔離圖案IP。因此，可形成包括隔離圖案IP、半導體圖案157及絕緣圖案159的深裝置隔離圖案150。
可在基板100的第一表面100a上形成互連層20。可在基板100的第一表面100a上形成電晶體TX、RX、SX及DX，且可對基板100的第二表面100b實行薄化製程以形成光電轉換層10。互連層20及光電轉換層10可藉由與上文參考圖14所述的方法實質上相同的方法來形成。
再次參考圖3及圖6，可在基板100的第二表面100b上形成光透射層30。光透射層30可藉由與上文參考圖4所述的方法相同的方法來形成。
圖18是沿著圖3的線I-I’截取以說明根據示例性實施例的影像感測器的剖視圖。在後文中，出於容易且方便闡釋的目的，將主要闡述本實施例與圖1至圖4的上述實施例之間的差異。
參考圖18，根據示例性實施例的影像感測器可包括光電轉換層10、互連層20及光透射層30。光電轉換層10可包括：基板100，包括畫素區PX；及深裝置隔離圖案150，在畫素區PX之間設置於基板100中。深裝置隔離圖案150可自基板100的第二表面100b朝向基板100的第一表面100a延伸，且深裝置隔離圖案150的底表面150b可位於較基板100的第一表面100a高的水平高度處。在此，用語「水平高度」可意指自基板100的第一表面100a朝向基板100的第二表面100b的高度。
淺裝置隔離圖案103可被設置成與基板100的第一表面100a相鄰。在一些實施方案中，深裝置隔離圖案150（即，深裝置隔離圖案150的底表面150b）可與淺裝置隔離圖案103間隔開。
深裝置隔離圖案150可包括穿透基板100的一部分的半導體圖案157及設置於半導體圖案157與基板100之間的隔離圖案IP。隔離圖案IP可設置於畫素區PX中的每一者與半導體圖案157的側表面之間且可在半導體圖案157的底表面與基板100之間延伸。隔離圖案IP的底表面可對應於深裝置隔離圖案150的底表面150b。隔離圖案IP的頂表面及半導體圖案157的頂表面可與基板100的第二表面100b實質上共面。
隔離圖案IP可包括與基板100的第二表面100b相鄰的第一隔離圖案151及與基板100的第一表面100a相鄰的第二隔離圖案153。第一隔離圖案151可穿透基板100的一部分。第一隔離圖案151可自基板100的第二表面100b延伸至基板100中。第一隔離圖案151可設置於畫素區PX中的每一者與半導體圖案157的側表面之間。第一隔離圖案151的頂表面可對應於深裝置隔離圖案150的頂表面且可與基板100的第二表面100b實質上共面。第一隔離圖案151的底表面可設置於基板100中。
第二隔離圖案153可設置於基板100中。第二隔離圖案153可與基板100的第一表面100a間隔開。第二隔離圖案153可設置於畫素區PX中的每一者與半導體圖案157的側表面之間且可在半導體圖案157的底表面與基板100之間延伸。第二隔離圖案153的底表面可對應於深裝置隔離圖案150的底表面150b。
第一隔離圖案151與第二隔離圖案153接觸之處的第一界面IF1可與淺裝置隔離圖案103間隔開。第一隔離圖案151可與第二隔離圖案153對齊。更確切而言，第一隔離圖案151的側表面可分別與第二隔離圖案153的對應側表面對齊或共面。第一隔離圖案151的高度151H可大於第二隔離圖案153的高度153H。在此，用語「高度」可意指在與基板100的第一表面100a垂直的方向（例如，第三方向D3）上量測的距離。
除上述光電轉換層10之外，互連層20及光透射層30可與參考圖1至圖4的闡述實質上相同。
圖19是沿著圖3的線I-I’截取以說明根據示例性實施例的影像感測器的剖視圖。在後文中，出於容易且方便闡釋的目的，將主要闡述本實施例與圖1、圖2、圖3及圖6的上述實施例之間的差異。
參考圖19，根據示例性實施例的影像感測器可包括光電轉換層10、互連層20及光透射層30。光電轉換層10可包括：基板100，包括畫素區PX；及深裝置隔離圖案150，在畫素區PX之間設置於基板100中。深裝置隔離圖案150可自基板100的第二表面100b朝向基板100的第一表面100a延伸，且深裝置隔離圖案150的底表面150b可位於較基板100的第一表面100a高的水平高度處。在此，用語「水平高度」可意指自基板100的第一表面100a朝向基板100的第二表面100b的高度。
淺裝置隔離圖案103可被設置成與基板100的第一表面100a相鄰。在一些實施方案中，深裝置隔離圖案150（即，深裝置隔離圖案150的底表面150b）可與淺裝置隔離圖案103間隔開。
深裝置隔離圖案150可包括穿透基板100的一部分的半導體圖案157及設置於半導體圖案157與基板100之間的隔離圖案IP。隔離圖案IP可設置於畫素區PX中的每一者與半導體圖案157的側表面之間且可在半導體圖案157的底表面與基板100之間延伸。隔離圖案IP的底表面可對應於深裝置隔離圖案150的底表面150b。隔離圖案IP的頂表面及半導體圖案157的頂表面可與基板100的第二表面100b實質上共面。
隔離圖案IP可包括與基板100的第二表面100b相鄰的第一隔離圖案151、與基板100的第一表面100a相鄰的第三隔離圖案155及設置於第一隔離圖案151與第三隔離圖案155之間的第二隔離圖案153。第一隔離圖案151可穿透基板100的一部分。第一隔離圖案151可自基板100的第二表面100b延伸至基板100中。第一隔離圖案151可設置於畫素區PX中的每一者與半導體圖案157的側表面之間。第一隔離圖案151的頂表面可對應於深裝置隔離圖案150的頂表面且可與基板100的第二表面100b實質上共面。第一隔離圖案151的底表面可設置於基板100中。
第二隔離圖案153可設置於基板100中。第二隔離圖案153可設置於畫素區PX中的每一者與半導體圖案157的側表面之間。
第三隔離圖案155可設置於基板100中。第三隔離圖案155可與基板100的第一表面100a間隔開。第三隔離圖案155可設置於畫素區PX中的每一者與半導體圖案157的側表面之間且可在半導體圖案157的底表面與基板100之間延伸。第三隔離圖案155的底表面可對應於深裝置隔離圖案150的底表面150b。
第二隔離圖案153與第三隔離圖案155接觸之處的第二界面IF2可與淺裝置隔離圖案103間隔開。第一隔離圖案151可與第二隔離圖案153對齊。更確切而言，第一隔離圖案151的側表面可分別與第二隔離圖案153的對應側表面對齊或共面。第二隔離圖案153可與第三隔離圖案155對齊。更確切而言，第二隔離圖案153的側表面可分別與第三隔離圖案155的對應側表面對齊或共面。第一隔離圖案151的高度151H可大於第二隔離圖案153與第三隔離圖案155的總高度（153H+155H）。在此，用語「高度」可意指在與基板100的第一表面100a的垂直方向（例如，第三方向D3）上量測的距離。
除上述光電轉換層10之外，互連層20及光透射層30可與參考圖1至圖4的闡述實質上相同。
圖20是沿著圖3的線I-I’截取以說明根據示例性實施例的影像感測器的剖視圖。在後文中，出於容易且方便闡釋的目的，將主要闡述本實施例與圖1至圖4的上述實施例之間的差異。
參考圖20，根據示例性實施例的影像感測器可包括光電轉換層10、互連層20及光透射層30。光電轉換層10可包括：基板100，包括畫素區PX；及深裝置隔離圖案150，在畫素區PX之間設置於基板100中。深裝置隔離圖案150可自基板100的第一表面100a朝向基板100的第二表面100b延伸。深裝置隔離圖案150的底表面150b可位於較基板100的第二表面100b高的水平高度處。淺裝置隔離圖案103可被設置成與基板100的第一表面100a相鄰。
光電轉換層10更可包括後部隔離圖案170。後部隔離圖案170可自基板100的第二表面100b延伸至基板100中。後部隔離圖案170可填充自基板100的第二表面100b凹陷的後部溝渠BTR。後部隔離圖案170可設置於畫素區PX之間。當在平面圖中觀察時，後部隔離圖案170可具有環繞畫素區PX中的每一者的柵格或網格結構。在一些實施方案中，後部隔離圖案170可延伸成覆蓋基板100的第二表面100b。深裝置隔離圖案150可與後部隔離圖案170接觸。因此，深裝置隔離圖案150及後部隔離圖案170可界定畫素區PX。後部隔離圖案170可包含例如矽系絕緣材料或金屬氧化物中的至少一種。
除深裝置隔離圖案150的底表面150b與基板100的第二表面100b間隔開且與後部隔離圖案170接觸之外，深裝置隔離圖案150的其他特徵可與參考圖1至圖5的闡述實質上相同。
除上述光電轉換層10之外，互連層20及光透射層30可與參考圖1至圖4的闡述實質上相同。
圖21是沿著圖3的線I-I’截取以說明根據示例性實施例的影像感測器的剖視圖。在後文中，出於容易且方便闡釋的目的，將主要闡述本實施例與圖1、圖2、圖3及圖6的上述實施例之間的差異。
參考圖21，根據示例性實施例的影像感測器可包括光電轉換層10、互連層20及光透射層30。光電轉換層10可包括：基板100，包括畫素區PX；及深裝置隔離圖案150，在畫素區PX之間設置於基板100中。深裝置隔離圖案150可自基板100的第一表面100a朝向基板100的第二表面100b延伸。深裝置隔離圖案150的底表面150b可位於較基板100的第二表面100b高的水平高度處。淺裝置隔離圖案103可被設置成與基板100的第一表面100a相鄰。
光電轉換層10更可包括後部隔離圖案170。後部隔離圖案170可自基板100的第二表面100b延伸至基板100中。後部隔離圖案170可填充自基板100的第二表面100b凹陷的後部溝渠BTR。後部隔離圖案170可設置於畫素區PX之間。當在平面圖中觀察時，後部隔離圖案170可具有環繞畫素區PX中的每一者的柵格或網格結構。在一些實施方案中，後部隔離圖案170可延伸成覆蓋基板100的第二表面100b。深裝置隔離圖案150可與後部隔離圖案170接觸。因此，深裝置隔離圖案150及後部隔離圖案170可界定畫素區PX。後部隔離圖案170可包含例如矽系絕緣材料或金屬氧化物中的至少一種。
除深裝置隔離圖案150的底表面150b與基板100的第二表面100b間隔開且與後部隔離圖案170接觸之外，深裝置隔離圖案150的其他組件及特徵可與參考圖1、圖2、圖3及圖6的闡述實質上相同。
除上述光電轉換層10之外，互連層20及光透射層30可與參考圖1至圖4的闡述實質上相同。
圖22是說明根據示例性實施例的影像感測器的平面圖。圖23是沿著圖22的線II-II’截取以說明根據示例性實施例的影像感測器的剖視圖。
參考圖22及圖23，影像感測器可包括：基板100，包括畫素陣列區AR、光學黑區OB及接墊區PR；互連層20，位於基板100的第一表面100a上；基底基板40，位於互連層20上；以及光透射層30，位於基板100的第二表面100b上。互連層20可設置於基板100的第一表面100a與基底基板40之間。互連層20可包括與基板100的第一表面100a相鄰的上部互連層21及位於上部互連層21與基底基板40之間的下部互連層23。畫素陣列區AR可包括多個畫素區PX及設置於畫素區PX之間的深裝置隔離圖案150。畫素陣列區AR可與參考圖1至圖5所述的影像感測器實質上相同。舉例而言，深裝置隔離圖案150可與參考圖1至圖5所述的深裝置隔離圖案150實質上相同。
第一連接結構50、第一接觸件81及主體濾色片90可設置於基板100的光學黑區OB上。第一連接結構50可包括第一光阻擋圖案51、第一分離圖案53及第一頂蓋圖案55。第一光阻擋圖案51可設置於基板100的第二表面100b上。第一光阻擋圖案51可覆蓋第一鈍化層312且可共形地覆蓋第三溝渠TR3及第四溝渠TR4中的每一者的內表面。第一光阻擋圖案51可穿透光電轉換層10及上部互連層21。第一光阻擋圖案51可連接至光電轉換層10的深裝置隔離圖案150且可連接至設置於上部互連層21及下部互連層23中的互連線。因此，第一連接結構50可電性連接光電轉換層10與互連層20。第一光阻擋圖案51可包含金屬材料（例如，鎢）。第一光阻擋圖案51可阻擋向光學黑區OB入射的光。
第一接觸件81可填充第三溝渠TR3的其餘部分。第一接觸件81可包含金屬材料（例如，鋁）。第一接觸件81可連接至深裝置隔離圖案150。第一分離圖案53可填充第四溝渠TR4的其餘部分。第一分離圖案53可穿透光電轉換層10且可穿透互連層20的一部分。第一分離圖案53可包含絕緣材料。第一頂蓋圖案55可設置於第一分離圖案53上。
主體濾色片90可設置於第一連接結構50及第一接觸件81上。主體濾色片90可覆蓋第一連接結構50及第一接觸件81。第一保護層71可設置於主體濾色片90上以密封或包封主體濾色片90。
光電轉換區PD可設置於光學黑區OB的對應畫素區PX中。光學黑區OB的光電轉換區PD可以是摻雜有具有第二導電類型的摻雜物（例如，N型摻雜物）的區，所述第二導電類型不同於基板100的第一導電類型。光學黑區OB的光電轉換區PD可具有與畫素陣列區AR的光電轉換區PD的結構類似的結構，但可不實行與畫素陣列區AR的光電轉換區PD相同的操作（即，使用接收到的光生成電性訊號的操作）。
第二連接結構60、第二接觸件83及第二保護層73可設置於基板100的接墊區PR上。第二連接結構60可包括第二光阻擋圖案61、第二分離圖案63及第二頂蓋圖案65。
第二光阻擋圖案61可設置於基板100的第二表面100b上。第二光阻擋圖案61可覆蓋第一鈍化層312且可共形地覆蓋第五溝渠TR5及第六溝渠TR6中的每一者的內表面。第二光阻擋圖案61可穿透光電轉換層10及上部互連層21。第二光阻擋圖案61可連接至設置於下部互連層23中的互連線。因此，第二連接結構60可電性連接光電轉換層10與互連層20。第二光阻擋圖案61可包含金屬材料（例如，鎢）。第二光阻擋圖案61可阻擋向接墊區PR入射的光。
第二接觸件83可填充第五溝渠TR5的其餘部分。第二接觸件83可包含金屬材料（例如，鋁）。第二接觸件83可用作影像感測器與外部裝置之間的電性連接路徑。第二分離圖案63可填充第六溝渠TR6的其餘部分。第二分離圖案63可穿透光電轉換層10且可穿透互連層20的一部分。第二分離圖案63可包含絕緣材料。第二頂蓋圖案65可設置於第二分離圖案63上。第二保護層73可覆蓋第二連接結構60。
經由第二接觸件83施加的電流可經由第二光阻擋圖案61、互連層20的互連線及第一光阻擋圖案51而流動至深裝置隔離圖案150中。可經由互連層20的互連線、第二光阻擋圖案61及第二接觸件83將自畫素陣列區AR的畫素區PX中的光電轉換區PD生成的電性訊號傳輸至外部。
根據實施方案，深裝置隔離圖案的隔離圖案可包括包含不同材料的至少兩個或更多個隔離圖案。更確切而言，與光入射至的基板的一個表面相鄰的第一隔離圖案可包含低折射率（LRI）材料，且與基板的另一表面相鄰的第二隔離圖案可包含高k材料。因此，入射至第一隔離圖案的光可被完全反射以有效地防止彼此相鄰的畫素區之間發生串擾且將光靈敏度的損失最小化。另外，可藉由第二隔離圖案將雜訊最小化，且因此可提高訊雜比（SNR）。
雖然已特定地示出且闡述示例性實施例，但熟習此項技術者將理解，可對所述示例性實施例做出形式及細節上的變化，而此並不背離隨附申請專利範圍的精神及範疇。
1:主動畫素感測器陣列 2:列解碼器 3:列驅動器 4:行解碼器 5:時序生成器 6:相關雙倍取樣器（CDS） 7:類比轉數位轉換器（ADC） 8:輸入/輸出（I/O）緩衝器 10:光電轉換層 20:互連層 21:上部互連層 23:下部互連層 30:光透射層 40:基底基板 50:第一連接結構 51:第一光阻擋圖案 53:第一分離圖案 55:第一頂蓋圖案 60:第二連接結構 61:第二光阻擋圖案 63:第二分離圖案 65:第二頂蓋圖案 71:第一保護層 73:第二保護層 81:第一接觸件 83:第二接觸件 90:主體濾色片 100:基板 100a:第一表面 100b:第二表面 103:淺裝置隔離圖案 103L:裝置隔離層 150:深裝置隔離圖案 150b:底表面 151:第一隔離圖案 151H、153H、155H:高度 151L:第一隔離層 151IS、153IS、155IS:第二側表面 151OS、153OS、155OS:第一側表面 153:第二隔離圖案 153BP、155BP:下部分 153L:第二隔離層 153UP、155UP:上部分 155:第三隔離圖案 155L:第三隔離層 157:半導體圖案 159:絕緣圖案 170:後部隔離圖案 210:第一層間絕緣層 220:第二層間絕緣層 222:第一互連圖案 230:第三層間絕緣層 232:第二互連圖案 310:抗反射層 312:第一鈍化層 315:網格圖案 322:第二鈍化層 330:微透鏡 A、B:部分 ACT:有效區 AR:畫素陣列區 BCP:接觸插塞 BTR:後部溝渠 CF:濾色片 D1:第一方向 D2:第二方向 D3:第三方向 DX:驅動電晶體/電晶體 FD:浮置擴散區 GI:閘極介電層 IF1:第一界面 IF2:第二界面 I-I’、II-II’:線 IP:隔離圖案 MP:第一遮罩圖案 OB:光學黑區 PD:光電轉換元件/光電轉換區 PR:接墊區 PX:畫素區/單位畫素區 RG:重設閘極 RX:邏輯電晶體/重設電晶體/電晶體 SFG:驅動閘極 SG:選擇閘極 SX:邏輯電晶體/選擇電晶體/電晶體 TG:轉移閘極 TR1:第一溝渠 TR2:第二溝渠 TR3:第三溝渠 TR4:第四溝渠 TR5:第五溝渠 TR6:第六溝渠 TX:轉移電晶體/電晶體 V DD:電源電壓 V OUT:輸出線
結合附圖閱讀以下說明，將明白本揭露的某些示例性實施例的以上及其他態樣、特徵及優點，在附圖中： 圖1是示意性地說明根據示例性實施例的影像感測器的方塊圖。 圖2是說明根據示例性實施例的影像感測器的主動畫素感測器陣列的電路圖。 圖3是說明根據示例性實施例的影像感測器的平面圖。 圖4是沿著圖3的線I-I’截取以說明根據示例性實施例的影像感測器的剖視圖。 圖5是圖4的一部分「A」的放大圖。 圖6是沿著圖3的線I-I’截取以說明根據示例性實施例的影像感測器的剖視圖。 圖7是圖6的一部分「B」的放大圖。 圖8至圖14是與圖3的線I-I’對應的說明根據示例性實施例的影像感測器的製造方法的剖視圖。 圖15至圖17是與圖3的線I-I’對應的說明根據示例性實施例的影像感測器的製造方法的剖視圖。 圖18是沿著圖3的線I-I’截取以說明根據示例性實施例的影像感測器的剖視圖。 圖19是沿著圖3的線I-I’截取以說明根據示例性實施例的影像感測器的剖視圖。 圖20是沿著圖3的線I-I’截取以說明根據示例性實施例的影像感測器的剖視圖。 圖21是沿著圖3的線I-I’截取以說明根據示例性實施例的影像感測器的剖視圖。 圖22是說明根據示例性實施例的影像感測器的平面圖。 圖23是沿著圖22的線II-II’截取以說明根據示例性實施例的影像感測器的剖視圖。
10:光電轉換層
20:互連層
30:光透射層
100:基板
100a:第一表面
100b:第二表面
103:淺裝置隔離圖案
150:深裝置隔離圖案
150b:底表面
151:第一隔離圖案
151H、153H:高度
153:第二隔離圖案
157:半導體圖案
159:絕緣圖案
210:第一層間絕緣層
220:第二層間絕緣層
222:第一互連圖案
230:第三層間絕緣層
232:第二互連圖案
310:抗反射層
312:第一鈍化層
315:網格圖案
322:第二鈍化層
330:微透鏡
A:部分
ACT:有效區
BCP:接觸插塞
CF:濾色片
D1:第一方向
D2:第二方向
D3:第三方向
FD:浮置擴散區
GI:閘極介電層
IF1:第一界面
I-I’:線
IP:隔離圖案
PD:光電轉換元件/光電轉換區
PX:畫素區/單位畫素區
TG:轉移閘極
TR1:第一溝渠
TR2:第二溝渠
TX:轉移電晶體/電晶體

Claims (10)

  1. 一種影像感測器，包括： 基板，包括多個畫素區，所述基板具有第一表面、與所述第一表面相對的第二表面及自所述第一表面凹陷的第一溝渠； 淺裝置隔離圖案，設置於所述第一溝渠中；以及 深裝置隔離圖案，設置於所述多個畫素區中的畫素區之間的所述基板中， 其中所述深裝置隔離圖案包括穿過所述基板的至少一部分的半導體圖案及設置於所述基板與所述半導體圖案之間的隔離圖案， 其中所述隔離圖案包括與所述基板的所述第二表面相鄰的第一隔離圖案及與所述基板的所述第一表面相鄰的第二隔離圖案， 其中所述第一隔離圖案與所述第二隔離圖案接觸之處的第一界面與所述淺裝置隔離圖案間隔開，且 其中所述第一隔離圖案包含第一材料，且所述第二隔離圖案包含與所述第一材料不同的第二材料。
  2. 如請求項1所述的影像感測器，其中所述第二隔離圖案包括設置於所述淺裝置隔離圖案下方的下部分及穿過所述淺裝置隔離圖案的上部分， 其中所述第二隔離圖案的所述下部分的第一側表面與所述基板相鄰，且所述第二隔離圖案的所述下部分的第二側表面與所述半導體圖案相鄰， 其中所述第一隔離圖案的第一側表面與所述基板相鄰，且所述第一隔離圖案的第二側表面與所述半導體圖案相鄰， 其中所述第二隔離圖案的所述下部分的所述第一側表面與所述第一隔離圖案的所述第一側表面對齊，且 其中所述第二隔離圖案的所述下部分的所述第二側表面與所述第一隔離圖案的所述第二側表面對齊。
  3. 如請求項1所述的影像感測器，其中所述深裝置隔離圖案更包括絕緣圖案，所述絕緣圖案設置於所述半導體圖案上且穿過所述淺裝置隔離圖案，且 其中所述隔離圖案在所述淺裝置隔離圖案與所述絕緣圖案之間延伸。
  4. 如請求項1所述的影像感測器，其中所述深裝置隔離圖案的底表面與所述基板的所述第二表面實質上共面。
  5. 如請求項1所述的影像感測器，其中所述第一隔離圖案的折射率在1至2的範圍中。
  6. 如請求項1所述的影像感測器，其中所述第二隔離圖案的介電常數在4至25的範圍中。
  7. 如請求項1所述的影像感測器，其中所述隔離圖案更包括設置於所述第二隔離圖案上的第三隔離圖案，且 其中所述第三隔離圖案包含與所述第二隔離圖案的所述第二材料不同的第三材料。
  8. 如請求項7所述的影像感測器，其中所述第二隔離圖案與所述第三隔離圖案接觸之處的第二界面與所述淺裝置隔離圖案間隔開。
  9. 如請求項7所述的影像感測器，其中所述第三隔離圖案包括設置於所述淺裝置隔離圖案下方的下部分及穿過所述淺裝置隔離圖案的上部分， 其中所述第三隔離圖案的所述下部分的第一側表面與所述基板相鄰，且所述第三隔離圖案的所述下部分的第二側表面與所述半導體圖案相鄰， 其中所述第二隔離圖案的第一側表面與所述基板相鄰，且所述第二隔離圖案的第二側表面與所述半導體圖案相鄰， 其中所述第三隔離圖案的所述下部分的所述第一側表面與所述第二隔離圖案的所述第一側表面對齊，且 其中所述第三隔離圖案的所述下部分的所述第二側表面與所述第二隔離圖案的所述第二側表面對齊。
  10. 如請求項7所述的影像感測器，其中所述第一隔離圖案的所述第一材料是第一絕緣材料， 其中所述第二隔離圖案的所述第二材料是第二絕緣材料，且 其中所述第三隔離圖案的所述第三材料是第三絕緣材料。
TW111116673A 2021-07-27 2022-05-03 影像感測器 TW202306139A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0098676 2021-07-27
KR1020210098676A KR20230017405A (ko) 2021-07-27 2021-07-27 이미지 센서

Publications (1)

Publication Number Publication Date
TW202306139A true TW202306139A (zh) 2023-02-01

Family

ID=82608538

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111116673A TW202306139A (zh) 2021-07-27 2022-05-03 影像感測器

Country Status (5)

Country Link
US (1) US20230036152A1 (zh)
EP (1) EP4125130A1 (zh)
KR (1) KR20230017405A (zh)
CN (1) CN115692440A (zh)
TW (1) TW202306139A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117423714A (zh) * 2023-12-18 2024-01-19 合肥晶合集成电路股份有限公司 半导体结构的制备方法及半导体结构

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102268714B1 (ko) * 2014-06-23 2021-06-28 삼성전자주식회사 이미지 센서 및 이의 제조 방법
JP7250427B2 (ja) * 2018-02-09 2023-04-03 キヤノン株式会社 光電変換装置、撮像システム、および移動体
KR102651721B1 (ko) * 2019-01-09 2024-03-26 삼성전자주식회사 이미지 센서
US11244979B2 (en) * 2019-12-19 2022-02-08 Omnivision Technologies, Inc. Deep trench isolation (DTI) structure for CMOS image sensor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117423714A (zh) * 2023-12-18 2024-01-19 合肥晶合集成电路股份有限公司 半导体结构的制备方法及半导体结构
CN117423714B (zh) * 2023-12-18 2024-04-05 合肥晶合集成电路股份有限公司 半导体结构的制备方法及半导体结构

Also Published As

Publication number Publication date
EP4125130A1 (en) 2023-02-01
KR20230017405A (ko) 2023-02-06
CN115692440A (zh) 2023-02-03
US20230036152A1 (en) 2023-02-02

Similar Documents

Publication Publication Date Title
US11315978B2 (en) Image sensor and method of manufacturing the same
KR101845257B1 (ko) 이미지 센서
KR102662233B1 (ko) 이미지 센서
KR20160022456A (ko) Cmos 이미지 센서
KR102654485B1 (ko) 이미지 센서 및 그 제조 방법
KR20180077710A (ko) 이미지 센서
CN111415952B (zh) 图像传感器
KR102652444B1 (ko) 이미지 센서
EP4125130A1 (en) Image sensor
US20230120066A1 (en) Image sensor
US20230083953A1 (en) Image sensor
US20220181376A1 (en) Image sensor
KR102634245B1 (ko) 이미지 센서
KR20220031807A (ko) 이미지 센서 및 그 제조 방법
US20230170376A1 (en) Image sensor and method of fabricating the same
EP4235792A1 (en) Image sensor
US20240170522A1 (en) Image sensors
US20230170370A1 (en) Image sensor
US20230092590A1 (en) Image sensor
US20230352509A1 (en) Image sensor
US20220115422A1 (en) Image sensor and method of fabricating the same
US20230064084A1 (en) Image sensor and a method of fabricating the same
KR20230127113A (ko) 이미지 센서
KR20220043943A (ko) 이미지 센서
CN116646362A (zh) 图像传感器