TW202303951A - 與深溝渠隔離結構整合之金屬網格結構 - Google Patents

與深溝渠隔離結構整合之金屬網格結構 Download PDF

Info

Publication number
TW202303951A
TW202303951A TW111101948A TW111101948A TW202303951A TW 202303951 A TW202303951 A TW 202303951A TW 111101948 A TW111101948 A TW 111101948A TW 111101948 A TW111101948 A TW 111101948A TW 202303951 A TW202303951 A TW 202303951A
Authority
TW
Taiwan
Prior art keywords
pixel array
trenches
semiconductor substrate
array
buffer layer
Prior art date
Application number
TW111101948A
Other languages
English (en)
Inventor
文成烈
祝毅博
馬渆圭司
Original Assignee
美商豪威科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商豪威科技股份有限公司 filed Critical 美商豪威科技股份有限公司
Publication of TW202303951A publication Critical patent/TW202303951A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Element Separation (AREA)

Abstract

將一高k鈍化層、一抗反射塗層及一緩衝層安置於半導體基板上方，該半導體基板包含形成於其中之光電二極體。穿過該緩衝層、抗反射塗層及該高k鈍化層以環繞該半導體基板中之該等光電二極體中之每一者之一網格狀圖案向該半導體基板中蝕刻溝渠。另一高k鈍化層內襯於該半導體基板中之該等溝渠之一內部。在內襯於該等溝渠之該內部之該高k鈍化層上方沈積一黏合劑與阻障層。用導電材料沈積至該黏合劑與阻障層上方之該等溝渠中以填充該等溝渠以形成一深溝渠隔離(deep trench isolation；DTI)結構。在該DTI結構上方及該緩衝層之一平面上面形成一網格結構。該網格結構係由該導電材料形成。

Description

與深溝渠隔離結構整合之金屬網格結構
本揭露大體而言係關於影像感測器，且特定而言但非排他地，係關於具有利用與一深溝渠隔離結構整合之一金屬網格結構隔離之像素之影像感測器。
影像感測器已變得無處不在且現在廣泛用於數位相機、蜂巢式電話、安全相機以及醫學、汽車及其他應用中。隨著將影像感測器整合至一較寬廣範圍之電子裝置中，期望透過裝置架構設計以及影像獲取處理兩者以儘可能多的方式增強影像感測器之功能性、效能度量及諸如此類(例如，解析度、電力消耗、動態範圍等)。
一典型互補金屬氧化物半導體(CMOS)影像感測器回應於來自一外部場景之影像光入射於影像感測器上而進行操作。影像感測器包含具有光敏元件(例如，光電二極體)之一像素陣列，該等光敏元件吸收入射影像光之一部分且在吸收影像光後旋即產生影像電荷。由像素光生之影像電荷可作為行位元線上隨入射影像光而變之類比輸出影像信號來量測。換言之，所產生之影像電荷量與影像光之強度成比例，被作為類比信號自行位元線讀出且被轉換為數位值以生成表示外部場景之數位影像(亦即，影像資料)。
本文中闡述針對於一成像系統之各種實例，包含具有與一深溝渠隔離結構整合之一金屬網格結構之一像素陣列及用於製作該像素陣列之一方法之各種實例。在以下說明中，陳述眾多特定細節以便提供對實例之一透徹理解。然而，熟習相關技術者將認識到，本文中所闡述之技術可在不具有該等特定細節中之一或多者之情況下實踐或者可利用其他方法、組件、材料等來實踐。在其他例項中，未詳細展示或闡述眾所周知之結構、材料或操作以避免使特定態樣模糊。
遍及本說明書對「一項實例」或「一項實施例」之提及意指結合該實例所闡述之一特定特徵、結構或特性包含於本發明之至少一項實例中。因此，在本說明書通篇之各個位置中片語「在一項實例中」或「在一項實施例中」之出現未必全部指代同一實例。此外，在一或多項實例中可以任何適合方式組合該等特定特徵、結構或特性。
本文中可為了易於說明而使用空間相對術語(諸如「底下」、「下面」、「上方」、「下方」、「上面」、「上部」、「頂部」、「底部」、「左」、「右」、「中心」、「中間」及諸如此類)來闡述一個元件或特徵與另一(些)元件或特徵的關係，如各圖中所圖解說明。將理解，除了圖中繪示之定向外，該等空間相對術語亦意欲涵蓋裝置在使用或操作時之不同定向。舉例而言，若旋轉或翻轉各圖中之裝置，則闡述為在其他元件或特徵「下面」或「底下」或「下方」之元件將在彼時定向成在其他元件或特徵「上面」。因此，例示性術語「下面」及「下方」可涵蓋上面及下面之一定向兩者。裝置可按其他方式定向(旋轉90度或以其他定向)且可相應地解釋本文中所使用之空間相對描述語。另外，亦將理解，當將一元件稱為介於兩個其他元件「之間」時，其可係該兩個其他元件之間的僅有元件，或者亦可存在一或多個中介元件。
在本說明書通篇中，使用數個技術術語。此等術語將呈現其在其所屬領域中之普通含義，除非本文中另外具體定義或其使用之內容脈絡將另外清晰地暗示。應注意，在本文件中，元件名稱與符號可互換地使用(例如，Si與矽)；然而，此兩者具有相同含義。
如將論述，闡述一成像系統之各種實例，包含具有與一深溝渠隔離結構整合之一金屬網格結構之一像素陣列及用於製作該像素陣列之一方法之各種實例。在各種實例中，一金屬網格結構與形成於一半導體基板中之一深溝渠隔離結構一起整合，其中一高k鈍化層、一抗反射塗層及一緩衝層安置於該半導體基板上方。如各種實例中將展示，在於其中形成一深溝渠隔離結構之半導體基板中蝕刻溝渠之前在半導體基板上方沈積高k鈍化層、抗反射塗層及緩衝層。因此，蝕刻至半導體材料中之溝渠之臨界尺寸與在於半導體基板上方沈積高k鈍化層、抗反射塗層及緩衝層之前蝕刻之溝渠相比更大。溝渠之較大臨界尺寸幫助避免在溝渠之頂部部分處可能由於抗反射材料沈積而發生潛在阻塞問題。在各種實例中，根據本發明之教示，亦可利用多個沈積步驟沈積導電材料，此使得能夠改良蝕刻控制。
為了圖解說明， 圖1展示根據本發明之教示包含具有與一深溝渠隔離結構整合之一金屬網格結構之一像素陣列之一成像系統100的一項實例。如將論述，在各種實例中，根據本發明之教示，在於其中形成一深溝渠隔離結構之半導體基板中蝕刻溝渠之前在半導體基板上方沈積一高k鈍化層、一抗反射塗層及一緩衝層。如所圖解說明之實例中所展示，成像系統100包含一像素陣列102、一控制電路110、一讀出電路106及功能邏輯108。在一項實例中，像素陣列102係包含複數個像素104 (例如，P1、P2、…、Pn)之二維(2D)陣列，該複數個像素配置成若干列(例如，R1至Ry)及若干行(例如，C1至Cx)以獲取一人、地點、物件等之影像資料，該影像資料可然後用於再現一人、地點、物件等之一影像。
如下文將更詳細地論述，在各種實例中，根據本發明之教示，像素104利用形成於一深溝渠隔離(DTI)結構上方之一網格結構114而彼此分隔開或隔離，該DTI結構在半導體基板內提供像素陣列102中之毗鄰像素104之間的隔離。
在各種實例中，每一像素104可包含經組態以回應於入射光而光生影像電荷之一或多個光電二極體。在像素104中之每一光電二極體中產生之影像電荷被轉移至每一像素104中之一各別浮動擴散部，被轉換為一影像信號且然後透過行位元線112由讀出電路106自每一像素104讀出。在各種實例中，來自每一列像素104之影像電荷可透過行位元線112由讀出電路106並列讀出。
在各種實例中，類比影像電荷信號可利用讀出電路106中包含之一類比轉數位轉換器(ADC)轉換為數位值。在各種實例中，讀出電路106亦可包含放大電路系統或其他。影像電荷值之數位表示可然後被傳送至功能邏輯108。
功能邏輯108可僅儲存影像電荷值或甚至藉由應用後影像效應(例如，裁剪、旋轉、移除紅眼、調整亮度、調整對比度或其他)來操縱影像資料。在一項實例中，讀出電路106可沿著行位元線112 (所圖解說明)一次讀出一列影像電荷值或可使用各種其他技術(未圖解說明)讀出影像電荷值，諸如一串列讀出或所有像素104之一同時全並列讀出。
在一項實例中，控制電路110耦合至像素陣列102以控制像素陣列102之操作特性。例如，在一項實例中，控制電路110產生傳送閘信號、重設信號、列選擇信號等來控制影像資料之獲取及影像資料自像素陣列102之所有像素104之讀出。另外，控制電路110可產生一快門信號來控制影像獲取。在一項實例中，快門信號係用於同時啟用像素陣列102內之所有像素104以在一單個獲取窗期間同時攜取其各別影像電荷值之一全域快門信號。在另一實例中，快門信號係一滾動快門信號，使得在連續獲取窗期間順序地啟用像素之每一列、每一行或每一群組。快門信號亦可確立一曝光時間，該曝光時間係快門保持打開之時間長度。在一項實施例中，針對圖框中之每一者，曝光時間設定為相同的。
圖2圖解說明根據本發明之教示具有與一深溝渠隔離結構整合之一金屬網格結構之一實例像素陣列202之一平面圖。應瞭解， 圖 2之像素陣列202可係 圖 1中所展示之像素陣列102之一項實例，且上文所闡述之類似命名及編號的元件在下文類似地耦合及起作用。
如所繪示之實例中所展示，像素陣列202係包含複數個像素204之二維(2D)陣列，該複數個像素配置成若干列及若干行以獲取一人、地點、物件等之影像資料，該影像資料可然後用於再現一人、地點、物件等之一影像。在各種實例中，根據本發明之教示，像素204利用形成於像素陣列202中之一深溝渠隔離(DTI)結構上方之一網格結構214而彼此分隔開或隔離。
圖2中所展示之實例亦圖解說明像素陣列202包含安置於像素204中之每一者上方之一彩色濾光器陣列。在各種實施例中，彩色濾光器陣列包含根據一特定彩色圖案(諸如一拜耳(Bayer)圖案)配置之彩色濾光器，其在所繪示之實例中係紅色216R、綠色216G及藍色216B彩色濾光器(例如，R、G、B)之一馬賽克以相應地透射各別光波長。所繪示之實例亦圖解說明複數個微透鏡218安置於像素陣列202之每一像素204上方以將入射光引導至每一各別像素204上。因此，在所繪示之實例中，每一像素204經光學耦合以接收穿過複數個微透鏡中之一各別者及彩色濾光器陣列之複數個彩色濾光器(例如，紅色216R、綠色216G、藍色216B)中之一各別者之入射光。
圖3A 至圖3N圖解說明根據本發明之教示具有與一深溝渠隔離結構整合之一金屬網格結構之一像素陣列302在各種製作階段期間之各種實例之剖面圖。應瞭解， 圖 3A 至圖 3N中所圖解說明之像素陣列302之各種實例可係 圖 2中所展示之沿著虛線A-A’之像素陣列202之實例及/或 圖 1中所展示之像素陣列102之實例，且上文所闡述之類似命名及編號的元件在下文類似地耦合及起作用。
例如， 圖3A中所圖解說明之實例展示像素陣列302之一部分之一剖面，其可對應於 圖 2之沿著虛線A-A’之像素陣列202之一實例。如所繪示之實例中所展示，像素陣列302包含一半導體基板320，在該半導體基板中形成了光電二極體322之一陣列。在 圖 3A中所圖解說明之實例中，每一光電二極體322對應於像素陣列302之像素中之一各別者。在一項實例中，半導體基板320可包含矽。
繼續所繪示之實例，一高k鈍化層324安置於半導體基板320上方。在一項實例中，高k鈍化層324安置於半導體基板320之一背側表面368 (或一經照明表面)上方。在各種實例中，高k鈍化層324可包含氧化鉿(例如，HfO 2)、氧化鋁(例如，Al 2O 3)或兩者之一組合。在一項實施例中，高k鈍化層324包含具有大於3.9之一介電常數之高介電材料。在各種實例中，高k鈍化層324沈積成大約3奈米至9奈米之一厚度。
如該實例中所展示，一抗反射塗層326安置於高k鈍化層324上方。在各種實例中，抗反射塗層326可包含氧化鉭(例如，Ta 2O 5)。在各種實例中，抗反射塗層326沈積成大約50奈米至80奈米之一厚度。
繼續該實例，一緩衝層328安置於抗反射塗層326上方。在各種實例中，緩衝層328係氧化物層，包含例如氧化矽材料(例如，SiO 2)。在各種實例中，緩衝層328沈積成大約100奈米至300奈米之一厚度。在各種實例中，對緩衝層328應用一化學機械拋光程序以將緩衝層328平坦化，該平坦化形成緩衝層328上之一平面或平坦表面370，如所展示。
圖3B中所繪示之實例展示穿過緩衝層328、穿過抗反射塗層326、穿過高k鈍化層324且穿過半導體基板320之背側表面368蝕刻至半導體基板320中之複數個溝渠344。在各種實例中，應瞭解，複數個溝渠334係在半導體基板320中以環繞半導體基板320中之光電二極體陣列之光電二極體322中之每一者之一網格狀圖案蝕刻而成。在一項實例中，複數個溝渠334具有在半導體基板320中距半導體基板320之背側表面368大約1.5微米至2.5微米之一深度。在一項實施例中，半導體基板320之厚度可介於自3微米至6微米之範圍內。應瞭解，藉由在沈積高k鈍化層324、抗反射塗層326及緩衝層328之後蝕刻複數個溝渠344，根據本發明之教示可避免在複數個溝渠344之頂部部分處由於抗反射材料之一稍後沈積而發生阻塞問題。
圖3C展示在半導體基板320中用一額外高k鈍化層325給複數個溝渠344之內部加襯。類似於安置於半導體基板320之一背側表面368上方之高k鈍化層324，內襯於溝渠344之內部之額外高k鈍化層325可包含氧化鉿(例如，HfO 2)、氧化鋁(例如，Al 2O 3)或兩者之一組合。在各種實例中，內襯於溝渠344之內部之額外高k鈍化層325沈積成大約3奈米至9奈米之一厚度。
繼續所繪示之實例， 圖3D展示在內襯於複數個溝渠344之內部之額外高k鈍化層325上方沈積一黏合劑與阻障層330。在一項實例中，黏合劑與阻障層330包含用於黏合劑材料之鈦(例如，Ti)及用於阻障材料之氮化鈦(例如，TiN)。
圖3E展示用在半導體基板320之背側表面368上毯覆式沈積於緩衝層328之一平面370上方及在黏合劑與阻障層330上方毯覆式沈積至複數個溝渠334中以填充複數個溝渠334之導電材料332形成複數個深溝渠隔離(DTI)結構372。在一項實例中，如所展示用於填充複數個溝渠334之導電材料332包含鎢(例如，W)。
圖3F 至圖3H圖解說明可在像素陣列302之製作期間在 圖 3A 至圖3E中所圖解說明之處理步驟之後發生之用於形成在DTI結構372上方及緩衝層328之一平面370上面形成之一網格結構314之處理步驟之一項實例。例如，如 圖 3F中所繪示之實例中所展示，對在其中形成DTI結構372之複數個溝渠334之外的導電材料332進行圖案化及蝕刻以形成網格結構314。
在一項實例中，應注意，為形成網格結構314而執行之圖案化及蝕刻可包含對導電材料332上方之一光阻劑層進行圖案化，且然後蝕刻導電材料332及黏合劑與阻障層330，後續接著移除光阻劑以形成網格結構314。在一項實例中，在導電材料332之蝕刻期間亦可移除安置於緩衝層328之平面370上面之額外高k鈍化層325，此會損失緩衝層328之氧化物材料中之某些以及DTI結構372中之導電材料332中之某些(例如，＜ 20奈米)。
在一項實例中，應注意， 圖3F中所展示之實例像素陣列302之部分圖解說明當網格結構314在半導體基板320中之相鄰光電二極體322之間居中或與下伏DTI結構372對準時像素陣列302之一中心區域。如此，在像素陣列302之中心區域中入射光之主射線角(例如，CRA)實質上垂直於像素陣列302之中心區域中之緩衝層328之平面370。
相比而言， 圖3G中所展示之實例像素陣列302之部分圖解說明當網格結構314朝向像素陣列302之中心(例如，在 圖 3G中，朝向右)移位336時朝向像素陣列302之左手邊緣之一區域，如所展示。由於 圖 3G中所展示之實例像素陣列302之部分圖解說明朝向像素陣列302之左手邊緣之一區域，因此入射光之主射線角源自 圖 3G中所展示之緩衝層328之平面370上面並朝向右。如此，根據本發明之教示，朝向像素陣列302之中心之移位336適應入射光之主射線角。在所繪示之實例中，應注意，就朝向像素陣列302之中心之移位336而言，網格結構314之一部分亦安置於朝向像素陣列302之中心的緩衝層328之一部分上方，如所展示。
類似地， 圖3H中所展示之實例像素陣列302之部分圖解說明當網格結構314朝向像素陣列302之中心(例如，在 圖 3H中，朝向左)移位336時朝向像素陣列302之右手邊緣之一區域，如所展示。由於 圖 3H中所展示之實例像素陣列302之部分圖解說明朝向像素陣列302之右手邊緣之一區域，因此入射光之主射線角源自 圖 3H中所展示之緩衝層328之平面370上面並朝向左。如此，根據本發明之教示，朝向像素陣列302之中心之移位336適應入射光之主射線角。在所繪示之實例中，應注意，就朝向像素陣列302之中心之移位336而言，網格結構314之部分亦安置於朝向像素陣列302之中心的緩衝層328之一部分上方，如所展示。
在各種實例中，應瞭解，六氟化硫氣體(例如，SF 6)可用於蝕刻導電材料332且氯化物氣體可用於蝕刻黏合劑與阻障層330。六氟化硫氣體對鎢具有一高蝕刻率。然而，在使用六氟化硫氣體來蝕刻導電材料332時一個考量係，六氟化硫氣體之使用可能導致過蝕刻DTI結構372中之鎢填料，此將導致可靠性問題，尤其在一DTI結構372具有一小溝渠臨界尺寸之情況下。鎢導電材料332之蝕刻不足可能導致覆蓋半導體基板320之背側表面368之不想要的殘留物會覆蓋下伏光電二極體322之曝光表面之部分，此會不利地影響各別光電二極體322之量子效率(例如，QE)。
圖3I 至圖3N圖解說明可在像素陣列302之製作期間在 圖 3A 至圖3E中所圖解說明之處理步驟之後發生之用於形成在DTI結構372上方及緩衝層328之一平面370上面形成之一網格結構314之處理步驟之另一實例。如 圖 3I 至圖 3N中所圖解說明之實例中將展示，根據本發明之教示，藉由添加另一黏合劑與阻障層330來充當一蝕刻停止層以提供經改良蝕刻控制而解決上文所提及之在蝕刻導電材料332時面對之挑戰。
例如，簡要地往回參考 圖 3E中所展示之實例，用毯覆式沈積於半導體基板320之背側表面368上方及在黏合劑與阻障層330上方毯覆式沈積至複數個溝渠334中以填充複數個溝渠334之導電材料332形成複數個深溝渠隔離(DTI)結構372。在該實例中，所展示之用於填充複數個溝渠334之導電材料332包含鎢(例如，W)。
接下來，現在跳至 圖 3I 至圖3N中所圖解說明之另一實例，然後毯覆式蝕刻半導體基板320之背側表面368上方之導電材料332以移除複數個溝渠334之外的導電材料332，此會移除DTI結構372之外及上面之導電材料332，如 圖 3I中所展示。
圖3J展示然後在半導體基板320之背側表面368 (包含複數個溝渠334中之DTI結構372之導電材料332以及緩衝材料328)上方毯覆式沈積一額外黏合劑與阻障層330，如所展示。在該實例中，根據本發明之教示，黏合劑與阻障層330形成緩衝層328之平坦表面370及DTI結構372之導電材料332上方之一蝕刻停止層。
圖3K展示在於緩衝層328之平坦表面370及DTI結構372之導電材料332上方毯覆式沈積額外黏合劑與阻障層330 (如所展示)之情況下，然後在額外黏合劑與阻障層330上方毯覆式沈積導電材料333之一額外或一第二沈積物。在一項實例中，如所展示，毯覆式沈積於額外黏合劑與阻障層330上方之導電材料333之第二沈積物包含鎢(例如，W)。
圖3L展示在於額外黏合劑與阻障層330上方毯覆式沈積導電材料333之第二沈積物之情況下，可然後藉由對形成於額外黏合劑與阻障層330上方之導電材料333之第二沈積物進行圖案化及蝕刻而形成網格結構314，如所展示。
在一項實例中，應注意，根據本發明之教示，為形成網格結構314而執行之圖案化及蝕刻可包含對導電材料333上方之一光阻劑層進行圖案化，且然後用六氟化硫氣體(例如，SF 6)蝕刻導電材料333，並然後用氯化物氣體蝕刻黏合劑與阻障層330以形成網格結構314。應瞭解，根據本發明之教示，利用蝕刻停止層性質提供經改良蝕刻控制，蝕刻停止層性質係利用如 圖 3J中所展示沈積之額外黏合劑與阻障層330而提供。
在一項實例中，應注意， 圖3L中所展示之實例像素陣列302之部分圖解說明當網格結構314在半導體基板320中之相鄰光電二極體322之間居中或與下伏DTI結構372對準時像素陣列302之一中心區域。如此，在像素陣列302之中心區域中入射光之主射線角(例如，CRA)實質上垂直於像素陣列302之中心區域中之緩衝層328之平面370。
相比而言， 圖3M中所展示之實例像素陣列302之部分圖解說明當網格結構314朝向像素陣列302之中心(例如，在 圖 3M中，朝向右)移位336時朝向像素陣列302之左手邊緣之一區域，如所展示。由於 圖 3M中所展示之實例像素陣列302之部分圖解說明朝向像素陣列302之左手邊緣之一區域，因此入射光之主射線角源自 圖 3M中所展示之緩衝層328之平面370上面並朝向右。如此，根據本發明之教示，朝向像素陣列302之中心之移位336適應入射光之主射線角。在所繪示之實例中，應注意，就朝向像素陣列302之中心之移位336而言，網格結構314之一部分亦安置於朝向像素陣列302之中心的緩衝層328之一部分上方，如所展示。
類似地， 圖3N中所展示之實例像素陣列302之部分圖解說明當網格結構314朝向像素陣列302之中心(例如，在 圖 3N中，朝向左)移位336時朝向像素陣列302之右手邊緣之一區域，如所展示。由於 圖 3N中所展示之實例像素陣列302之部分圖解說明朝向像素陣列302之右手邊緣之一區域，因此入射光之主射線角源自 圖 3N中所展示之緩衝層328之平面370上面並朝向左。如此，根據本發明之教示，朝向像素陣列302之中心之移位336適應入射光之主射線角。在所繪示之實例中，應注意，就朝向像素陣列302之中心之移位336而言，網格結構314之部分亦安置於朝向像素陣列302之中心的緩衝層328之一部分上方，如所展示。
圖4A圖解說明根據本發明之教示具有與一深溝渠隔離結構整合之一金屬網格結構之一實例像素陣列402之一中心的一剖面圖。應瞭解， 圖 4A中所展示之實例像素陣列402可係 圖 3L中所展示之像素陣列302之另一實例，及/或 圖 2中所展示之沿著虛線A-A’之像素陣列202之一實例，及/或 圖 1中所展示之像素陣列102之一實例，且上文所闡述之類似命名及編號的元件在下文類似地耦合及起作用。
如 圖 4A中所繪示之實例中所展示，像素陣列402包含形成於一半導體基板420中之光電二極體422之一陣列。一高k鈍化層424安置於半導體基板420之一背側表面468上方。一抗反射塗層426安置於高k鈍化層424上方，且一緩衝層428安置於抗反射塗層426上方。
在該實例中，一DTI結構472係由填充穿過緩衝層428、穿過抗反射塗層426且穿過高k鈍化層424蝕刻至半導體基板420中之複數個溝渠之導電材料(或一第一沈積導電材料) 432形成。在該實例中，其中形成DTI結構472之複數個溝渠係在半導體基板420中以環繞半導體基板420中之光電二極體陣列之光電二極體422中之每一者之一網格狀圖案蝕刻而成。DTI結構472提供光電二極體422之間的電及光學隔離。
一額外高k鈍化層425經沈積以內襯於半導體基板420中之複數個溝渠之內部，且一黏合劑與阻障層430沈積在內襯於其中形成DTI結構472之複數個溝渠之內部之額外高k鈍化層425上方。如所展示，DTI結構472係由導電材料432沈積至黏合劑與阻障層430上方之複數個溝渠中以填充該複數個溝渠而形成。一網格結構414形成於DTI結構472上方及緩衝層428之一平面470上面。在該實例中，網格結構414係由一第二沈積導電材料433形成，該第二沈積導電材料可包含與形成DTI結構472之導電材料432中所使用的相同之材料(例如，W)。
如所繪示之實例中所展示，像素陣列402亦包含安置於緩衝層428之平面470上方之一彩色濾光器陣列。在 圖 4A中所展示之實例中，彩色濾光器陣列係 圖 2中所展示之沿著虛線A-A’之彩色濾光器陣列之一實例。如此， 圖 4A中所展示之彩色濾光器陣列包含紅色濾光器416R及綠色濾光器416G。如所繪示之實例中所展示，彩色濾光器陣列之每一彩色濾光器416R、416G與半導體基板420中之光電二極體陣列之光電二極體422中之一對應者光學對準。在該實例中，彩色濾光器陣列之每一彩色濾光器416R、416G安置於由網格結構414界定之一對應開口中。在該實例中，由網格結構414界定之開口形成與下伏光電二極體422之曝光區域光學對準之一孔口。在該實例中，像素陣列402亦包含安置於彩色濾光器陣列上方之一微透鏡陣列，其中微透鏡陣列之每一微透鏡418與彩色濾光器陣列之一對應彩色濾光器416R、416G及半導體基板420中之一對應下伏光電二極體422光學對準。
在所繪示之實例中，應注意， 圖4A中所展示之實例像素陣列402之部分圖解說明當網格結構414在半導體基板420中之相鄰光電二極體422之間居中或與下伏DTI結構472對準時像素陣列402之一中心區域。如此，在像素陣列402之中心區域中入射光438之主射線角(例如，CRA)實質上垂直於像素陣列402之中心區域中之緩衝層428之平面470。
圖4B圖解說明根據本發明之教示具有與一深溝渠隔離結構整合之一金屬網格結構之一實例像素陣列402之一左側的一剖面圖。應瞭解， 圖 4B中所展示之實例像素陣列402可係 圖 3M中所展示之像素陣列302之另一實例，及/或 圖 2中所展示之沿著虛線A-A’之像素陣列202之一實例，及/或 圖 1中所展示之像素陣列102之一實例，且上文所闡述之類似命名及編號的元件在下文類似地耦合及起作用。
應進一步瞭解， 圖4B中所展示之實例像素陣列402與 圖 4A中所展示之實例像素陣列402共用許多類似之處。例如， 圖4B中所繪示之實例展示像素陣列402包含形成於一半導體基板420中之光電二極體422之一陣列。一高k鈍化層424安置於半導體基板420之一背側表面468上方。一抗反射塗層426安置於高k鈍化層424上方，且一緩衝層428安置於抗反射塗層426上方。
在該實例中，一DTI結構472係由填充穿過緩衝層428、穿過抗反射塗層426且穿過高k鈍化層424蝕刻至半導體基板420中之複數個溝渠之導電材料432形成。在該實例中，其中形成DTI結構472之複數個溝渠係在半導體基板420中以環繞半導體基板420中之光電二極體陣列之光電二極體422中之每一者之一網格狀圖案蝕刻而成。
一額外高k鈍化層425經沈積以內襯於半導體基板420中之複數個溝渠之內部，且一黏合劑與阻障層430沈積於額外高k鈍化層425上方，該額外高k鈍化層形成內襯於其中形成DTI結構472之複數個溝渠之內部之一高k內襯層。如所展示，DTI結構472係由在黏合劑與阻障層430上方沈積至複數個溝渠中以填充複數個溝渠之導電材料432形成。一網格結構414形成於DTI結構472上方及緩衝層428之一平面470上面。在該實例中，網格結構414係由一第二沈積導電材料433形成，該第二沈積導電材料可包含與形成DTI結構472之導電材料432中所使用的相同之材料(例如，W)。
如所繪示之實例中所展示，像素陣列402亦包含安置於緩衝層428之平面470上方之包含彩色濾光器(例如，紅色濾光器416R、綠色濾光器416G)之一彩色濾光器陣列。如所繪示之實例中所展示，彩色濾光器陣列之每一彩色濾光器416R、416G與半導體基板420中之光電二極體陣列之光電二極體422中之一對應者光學對準。在該實例中，彩色濾光器陣列之每一彩色濾光器416R、416G安置於由網格結構414界定之一對應開口中。在該實例中，像素陣列402亦包含安置於彩色濾光器陣列上方之一微透鏡陣列，其中微透鏡陣列之每一微透鏡418與彩色濾光器陣列之一對應彩色濾光器416R、416G及半導體基板420中之一對應下伏光電二極體422光學對準。
在所繪示之實例中，應注意， 圖4B中所展示之實例像素陣列402之部分圖解說明當網格結構414朝向像素陣列402之中心(例如，在 圖 4B中，朝向右)移位436時朝向像素陣列402之左手邊緣之一區域，如所展示。由於 圖 4B中所展示之實例像素陣列402之部分圖解說明朝向像素陣列402之左手邊緣之一區域，因此入射光438之主射線角源自 圖 4B中所展示之緩衝層428之平面470上面並朝向右。如此，根據本發明之教示，朝向像素陣列402之中心之移位436適應入射光438之主射線角。在所繪示之實例中，應注意，就朝向像素陣列402之中心之移位436而言，網格結構414之一部分亦安置於朝向像素陣列402之中心的緩衝層428之一部分上方，如所展示。
圖4C圖解說明根據本發明之教示具有與一深溝渠隔離結構整合之一金屬網格結構之一實例像素陣列402之一右側的一剖面圖。應瞭解， 圖 4C中所展示之實例像素陣列402可係 圖 3N中所展示之像素陣列302之另一實例，及/或 圖 2中所展示之沿著虛線A-A’之像素陣列202之一實例，及/或 圖 1中所展示之像素陣列102之一實例，且上文所闡述之類似命名及編號的元件在下文類似地耦合及起作用。
應進一步瞭解， 圖4C中所展示之實例像素陣列402與 圖 4A 至圖4B中所展示之像素陣列402之實例共用許多類似之處。例如， 圖4C中所繪示之實例展示像素陣列402包含形成於一半導體基板420中之光電二極體422之一陣列。一高k鈍化層424安置於半導體基板420之一背側表面468上方。一抗反射塗層426安置於高k鈍化層424上方，且一緩衝層428安置於抗反射塗層426上方。
在該實例中，一DTI結構472係由填充穿過緩衝層428、穿過抗反射塗層426且穿過高k鈍化層424蝕刻至半導體基板420中之複數個溝渠之導電材料432形成。在該實例中，其中形成DTI結構472之複數個溝渠係在半導體基板420中以環繞半導體基板420中之光電二極體陣列之光電二極體422中之每一者之一網格狀圖案蝕刻而成。
一額外高k鈍化層425經沈積以內襯於半導體基板420中之複數個溝渠之內部，且一黏合劑與阻障層430沈積在內襯於其中形成DTI結構472之複數個溝渠之內部之額外高k鈍化層425上方。如所展示，DTI結構472係由在黏合劑與阻障層430上方沈積至複數個溝渠中以填充複數個溝渠之導電材料432形成。一網格結構414形成於DTI結構472上方及緩衝層428之一平面470上面。在該實例中，網格結構414係由一第二沈積導電材料433形成，該第二沈積導電材料可包含與形成DTI結構472之導電材料432中所使用的相同之材料(例如，W)。
如所繪示之實例中所展示，像素陣列402亦包含安置於緩衝層428之平面470上方之包含彩色濾光器(例如，紅色濾光器416R、綠色濾光器416G)之一彩色濾光器陣列。如所繪示之實例中所展示，彩色濾光器陣列之每一彩色濾光器416R、416G與半導體基板420中之光電二極體陣列之光電二極體422中之一對應者光學對準。在該實例中，彩色濾光器陣列之每一彩色濾光器416R、416G安置於由網格結構414界定之一對應開口中。在該實例中，像素陣列402亦包含安置於彩色濾光器陣列上方之一微透鏡陣列，其中微透鏡陣列之每一微透鏡418與彩色濾光器陣列之一對應彩色濾光器416R、416G及半導體基板420中之一對應下伏光電二極體422光學對準。
在所繪示之實例中，應注意， 圖4C中所展示之實例像素陣列402之部分圖解說明當網格結構414朝向像素陣列402之中心(例如，在 圖 4C中，朝向左)移位436時朝向像素陣列402之右手邊緣之一區域，如所展示。由於 圖 4C中所展示之實例像素陣列402之部分圖解說明朝向像素陣列402之右手邊緣之一區域，因此入射光438之主射線角源自 圖 4C中所展示之緩衝層428之平面470上面並朝向左。如此，根據本發明之教示，朝向像素陣列402之中心之移位436適應入射光438之主射線角。在所繪示之實例中，應注意，就朝向像素陣列402之中心之移位436而言，網格結構414之一部分亦安置於朝向像素陣列402之中心的緩衝層428之一部分上方，如所展示。
圖5係圖解說明根據本發明之教示製作具有與一深溝渠隔離結構整合之一金屬網格結構之一像素陣列之一實例程序540的一流程圖。應瞭解，利用程序540製作之一實例像素陣列可係 圖 4A 至圖 4C中所展示之像素陣列402之一實例，及/或 圖 3A 至圖 3N中所展示之像素陣列302之一實例，及/或 圖 2中所展示之像素陣列202之一實例，及/或 圖 1中所展示之像素陣列102之一實例，且上文所闡述之類似命名及編號的元件在下文類似地耦合及起作用
如 圖 5之程序540中所展示，處理在程序方塊542處開始，其中在一半導體基板中形成一光電二極體陣列。在一項實例中，在程序方塊542中提供之半導體基板可係在一前段程序(例如，形成包含光電二極體、浮動擴散部、電晶體及金屬互連結構等之像素電路系統)之後的一經半製作之基板。
程序方塊544展示然後在半導體基板之一表面上沈積一第一高k鈍化層。在一項實例中，第一高k鈍化層可係例如氧化鉿、氧化鋁或兩者之一組合。在一項實例中，在半導體基板之一背側表面上將第一高k鈍化層沈積成例如3奈米至9奈米之一厚度。
程序方塊546展示然後在第一高k鈍化層上沈積一抗反射塗層。在一項實例中，抗反射塗層可包含氧化鉭。在一項實例中，將抗反射塗層沈積至例如50奈米至80奈米之一厚度。
程序方塊548展示然後在抗反射塗層上沈積一緩衝層。在一項實例中，緩衝層可包含氧化矽材料。在一項實例中，在抗反射塗層上將緩衝層沈積至例如100奈米至300奈米之一厚度。
程序方塊550展示然後將緩衝層平坦化。在一項實例中，利用一化學機械拋光(CMP)程序執行緩衝層之平坦化。
程序方塊552展示然後向半導體基板中圖案化並蝕刻深溝渠。在一項實例中，可藉由在緩衝層上沈積光阻劑而執行向半導體基板中圖案化並蝕刻溝渠。可藉由一微影程序對光阻劑進行圖案化。在各種實例中，然後穿過第一高k鈍化層、抗反射塗層及緩衝層之堆疊執行向半導體基板中蝕刻深溝渠達一深度。在各種實例中，緩衝層在蝕刻程序期間為下伏層提供保護。
程序方塊554展示然後將一第二高k鈍化層沈積至經蝕刻深溝渠中，從而形成內襯於深溝渠之內表面及緩衝層內之一高k內襯層。
程序方塊556展示在沈積至深溝渠中之高k內襯層上沈積一黏合劑與阻障層(第一黏合劑與阻障層)。
程序方塊558展示將一導電材料沈積至深溝渠中以形成填充溝渠之一導電材料結構。在一項實例中，填充溝渠之導電材料結構形成一深溝渠隔離結構。在一項實例中，導電材料包含鎢。
在一項實例中，在方塊558之後，處理可跳至程序方塊566，如 圖 5中所展示。在此實例中，在程序方塊566中發生之處理對應於上文在 圖 3F 至圖 3H中展示之處理，其中對導電材料進行圖案化及蝕刻以形成一網格結構，該網格結構係由導電材料形成。
在另一實例中，在方塊558之後，處理可進行至程序方塊560、562及564，如 圖 5中所展示。在此實例中，在程序方塊560、562及564中發生之處理對應於 圖 3I 至圖 3K中所展示之處理。
例如，程序方塊560展示毯覆式蝕刻導電材料以移除溝渠之外的多餘導電材料。在一項實例中，在程序方塊560期間亦移除溝渠之外的高k內襯層材料及黏合劑與阻障層(第一黏合劑與阻障層)。
程序方塊562展示然後毯覆式沈積另一黏合劑與阻障層(第二黏合劑與阻障層)作為蝕刻停止層。
程序方塊564展示然後在經毯覆式沈積作為蝕刻停止層之第二經沈積黏合劑與阻障層上方第二次沈積導電材料。
在此實例中，在程序方塊564之後，處理然後進行至程序方塊566，程序方塊566在此實例中對應於 圖 3L 至圖3N中所展示之處理，其中對第二次沈積之導電材料進行圖案化及蝕刻以形成一網格結構，該網格結構係由導電材料形成。
程序方塊568展示然後在緩衝層及網格結構上方形成一彩色濾光器陣列及一微透鏡陣列。在一項實例中，程序方塊568包含在緩衝層上方沈積彩色濾光器陣列，使得彩色濾光器陣列之每一彩色濾光器與半導體基板中之光電二極體陣列之光電二極體中之一對應者光學對準。在一項實例中，將彩色濾光器陣列之每一彩色濾光器安置於由網格結構界定之一對應開口中。在該實例中，程序方塊568亦包含在彩色濾光器陣列及網格結構上方安置微透鏡陣列，使得微透鏡陣列之每一微透鏡與彩色濾光器陣列之一對應彩色濾光器光學對準。
包含發明摘要中所闡述內容之本發明之所圖解說明實例之以上說明並非意欲為窮盡性的或將本發明限制於所揭露之精確形式。雖然出於說明性目的而在本文中闡述了本發明之特定實例，但如熟習相關技術者將認識到，可在本發明之範疇內做出各種修改。
可鑒於以上詳細說明對本發明做出此等修改。以下申請專利範圍中所使用之術語不應理解為將本發明限制於本說明書中所揭露之特定實例。而是，本發明之範疇將完全由以下申請專利範圍來判定，該申請專利範圍將根據所建立的請求項解釋原則來加以理解。
100:成像系統 102:像素陣列 104:像素 106:讀出電路 108:功能邏輯 110:控制電路 112:行位元線 114:網格結構 202:實例像素陣列/像素陣列 204:像素 214:網格結構 216B:藍色濾光器 216G:綠色濾光器 216R:紅色濾光器 218:微透鏡 302:實例像素陣列/像素陣列 314:網格結構 320:半導體基板 322:光電二極體/下伏光電二極體 324:高k鈍化層 325:額外高k鈍化層 326:抗反射塗層 328:緩衝層/緩衝材料 330:黏合劑與阻障層/額外黏合劑與阻障層 332:導電材料/鎢導電材料 333:導電材料 334:溝渠 336:移位 368:背側表面 370:平面/平坦表面 372:深溝渠隔離結構/下伏深溝渠隔離結構 402:實例像素陣列/像素陣列 414:網格結構 416G:綠色濾光器/彩色濾光器 416R:紅色濾光器/彩色濾光器 418:微透鏡 420:半導體基板 422:光電二極體/下伏光電二極體 424:高k鈍化層 425:額外高k鈍化層 426:抗反射塗層 428:緩衝層 430:黏合劑與阻障層 432:導電材料/第一沈積導電材料 433:第二沈積導電材料 436:移位 438:入射光 468:背側表面 470:平面 472:深溝渠隔離結構/下伏深溝渠隔離結構 540:實例程序/程序 542:程序方塊 544:程序方塊 546:程序方塊 548:程序方塊 550:程序方塊 552:程序方塊 554:程序方塊 556:程序方塊 558:程序方塊/方塊 560:程序方塊 562:程序方塊 564:程序方塊 566:程序方塊 568:程序方塊 A-A’:虛線
參考以下各圖闡述本發明之非限制性及非窮盡性實施例，其中除非另有規定，否則遍及各個視圖，相似元件符號指代相似部件。
圖1圖解說明根據本發明之教示包含具有與一深溝渠隔離結構整合之一金屬網格結構之一像素陣列之一成像系統的一項實例。
圖2圖解說明根據本發明之教示具有與深溝渠隔離結構整合之一金屬網格結構之一實例像素陣列之一平面圖。
圖3A 至圖3N圖解說明根據本發明之教示具有與一深溝渠隔離結構整合之一金屬網格結構之一像素陣列在各種製作階段期間之各種實例之剖面圖。
圖4A圖解說明根據本發明之教示具有與一深溝渠隔離結構整合之一金屬網格結構之一實例像素陣列之一中心的一剖面圖。
圖4B圖解說明根據本發明之教示具有與一深溝渠隔離結構整合之一金屬網格結構之一實例像素陣列之一左側的一剖面圖。
圖4C圖解說明根據本發明之教示具有與一深溝渠隔離結構整合之一金屬網格結構之一實例像素陣列之一右側的一剖面圖。
圖5係圖解說明根據本發明之教示製作具有與一深溝渠隔離結構整合之一金屬網格結構之一像素陣列之一實例程序的一流程圖。
遍及圖式之數個視圖，對應參考字符指示對應組件。熟習此項技術者將瞭解，圖中之元件係為簡單及清晰起見而圖解說明的，且未必按比例繪製。舉例而言，為幫助改良對本發明之各種實施例之理解，各圖中之元件中之某些元件之尺寸可相對於其他元件而被放大。另外，通常未繪示在一商業上可行之實施例中有用或必需之常見而眾所周知之元件以便促進對本發明之此等各種實施例之一較不受阻擋的觀看。
402:實例像素陣列/像素陣列
414:網格結構
416G:綠色濾光器/彩色濾光器
416R:紅色濾光器/彩色濾光器
418:微透鏡
420:半導體基板
422:光電二極體/下伏光電二極體
424:高k鈍化層
425:額外高k鈍化層
426:抗反射塗層
428:緩衝層
430:黏合劑與阻障層
432:導電材料/第一沈積導電材料
433:第二沈積導電材料
438:入射光
468:背側表面
470:平面
472:深溝渠隔離結構/下伏深溝渠隔離結構

Claims (31)

  1. 一種像素陣列，其包括： 一光電二極體陣列，其形成於一半導體基板中； 一第一高k鈍化層，其安置於該半導體基板上方； 一抗反射塗層，其安置於該第一高k鈍化層上方； 一緩衝層，其安置於該抗反射塗層上方； 複數個溝渠，其係穿過該緩衝層、穿過該抗反射塗層且穿過該第一高k鈍化層蝕刻至該半導體基板中，其中該複數個溝渠係在該半導體基板中以環繞該半導體基板中之該光電二極體陣列之該等光電二極體中之每一者之一網格狀圖案蝕刻而成； 一第二高k鈍化層，其內襯於該半導體基板中之該複數個溝渠之一內部； 一黏合劑與阻障層，其沈積在內襯於該複數個溝渠之該內部之該第二高k鈍化層上方； 一深溝渠隔離(DTI)結構，其由導電材料沈積至該黏合劑與阻障層上方之該複數個溝渠中以填充該複數個溝渠而形成；及 一網格結構，其形成於該DTI結構上方及該緩衝層之一平面上面，其中該網格結構係由該導電材料形成。
  2. 如請求項1之像素陣列，其進一步包括安置於該緩衝層上方之一彩色濾光器陣列，其中該彩色濾光器陣列之每一彩色濾光器與該半導體基板中之該光電二極體陣列之該等光電二極體中之一對應者光學對準，其中該彩色濾光器陣列之每一彩色濾光器安置於由該網格結構界定之一對應開口中。
  3. 如請求項2之像素陣列，其進一步包括安置於該彩色濾光器陣列上方之一微透鏡陣列，其中該微透鏡陣列之每一微透鏡與該彩色濾光器陣列之一對應彩色濾光器光學對準。
  4. 如請求項1之像素陣列，其中該像素陣列之邊緣處之該網格結構朝向該像素陣列之一中心移位。
  5. 如請求項4之像素陣列，其中朝向該像素陣列之一中心移位之在該像素陣列之該等邊緣處的該網格結構之一部分進一步安置於該緩衝層之一部分上方。
  6. 如請求項1之像素陣列，其進一步包括沈積於該網格結構與該DTI結構之間的該黏合劑與阻障層。
  7. 如請求項1之像素陣列，其中該半導體基板包括矽。
  8. 如請求項1之像素陣列，其中該導電材料包括鎢。
  9. 如請求項1之像素陣列，其中該第一高k鈍化層及該第二高k鈍化層包括氧化鉿及氧化鋁中之一或多者。
  10. 如請求項1之像素陣列，其中該第一高k鈍化層及該第二高k鈍化層中之每一者具有大約3奈米至9奈米之一厚度。
  11. 如請求項1之像素陣列，其中該抗反射塗層包括氧化鉭。
  12. 如請求項1之像素陣列，其中該抗反射塗層具有大約50奈米至80奈米之一厚度。
  13. 如請求項1之像素陣列，其中該緩衝層包括氧化矽。
  14. 如請求項1之像素陣列，其中該緩衝層具有大約100奈米至300奈米之一厚度。
  15. 如請求項1之像素陣列，其中該黏合劑與阻障層包括鈦及氮化鈦。
  16. 如請求項1之像素陣列，其中該複數個溝渠具有在該半導體基板中距該半導體基板之一背側表面大約1.5微米至2.5微米之一深度。
  17. 一種用於製作一像素陣列之方法，其包括： 在一半導體基板中形成一光電二極體陣列； 在該半導體基板上方沈積一第一高k鈍化層； 在該第一高k鈍化層上方沈積一抗反射塗層； 在該抗反射塗層上方沈積一緩衝層； 穿過該緩衝層、穿過該抗反射塗層且穿過該第一高k鈍化層向該半導體基板中蝕刻複數個溝渠； 用一第二高k鈍化層內襯於該半導體基板中之該複數個溝渠之一內部； 在內襯於該複數個溝渠之該內部之該第二高k鈍化層上方沈積一黏合劑與阻障層； 用在該黏合劑與阻障層上方沈積至該複數個溝渠中之一導電材料填充該複數個溝渠，以形成包括該導電材料之一深溝渠隔離(DTI)結構；及 在該DTI結構上方及該緩衝層之一平面上面形成一網格結構，其中該網格結構係由該導電材料形成。
  18. 如請求項17之方法，其進一步包括在沈積該緩衝層之後且在向該半導體基板中蝕刻該複數個溝渠之前將該緩衝層平坦化。
  19. 如請求項17之方法，其中該向該半導體基板中蝕刻該複數個溝渠包括：在該半導體基板中以環繞該半導體基板中之該光電二極體陣列之該等光電二極體中之每一者之一網格狀圖案蝕刻該複數個溝渠。
  20. 如請求項17之方法，其中該在該DTI結構上方及該緩衝層之該平面上方形成該網格結構包括：對該複數個溝渠之外的該導電材料進行圖案化及蝕刻以形成該網格結構。
  21. 如請求項17之方法，其進一步包括： 在該用導電材料沈積至該黏合劑與阻障層上方之該複數個溝渠中以填充該複數個溝渠之後，毯覆式蝕刻該複數個溝渠之外的該導電材料之一第一沈積物以移除該複數個溝渠之外的該導電材料之該第一沈積物； 在沈積至該複數個溝渠中之該導電材料以及該緩衝層上方沈積一第二黏合劑與阻障層以形成一蝕刻停止層；及 在該第二黏合劑與阻障層上方沈積該導電材料之一第二沈積物， 其中該在該DTI結構上方及該緩衝層之一平面上方形成該網格結構包括：對沈積在該第二黏合劑與阻障層上方的該導電材料之該第二沈積物進行圖案化及蝕刻以在該DTI結構上方及該緩衝層之一平面上方形成該網格結構。
  22. 如請求項17之方法，其進一步包括在該緩衝層上方沈積一彩色濾光器陣列，其中該彩色濾光器陣列之每一彩色濾光器與該半導體基板中之該光電二極體陣列之該等光電二極體中之一對應者光學對準，其中該彩色濾光器陣列之每一彩色濾光器安置於由該網格結構界定之一對應開口中。
  23. 如請求項22之方法，其進一步包括在該彩色濾光器陣列上方安置一微透鏡陣列，其中該微透鏡陣列之每一微透鏡與該彩色濾光器陣列之一對應彩色濾光器光學對準。
  24. 如請求項17之方法，其進一步包括將該像素陣列之邊緣處之該網格結構朝向該像素陣列之一中心移位。
  25. 如請求項24之方法，其中朝向該像素陣列之一中心移位之在該像素陣列之該等邊緣處的該網格結構之一部分進一步安置於該緩衝層之一部分上方。
  26. 如請求項17之方法，其中該半導體基板包括矽。
  27. 如請求項17之方法，其中該導電材料包括鎢。
  28. 如請求項17之方法，其中該第一高k鈍化層及該第二高k鈍化層包括氧化鉿及氧化鋁中之一或多者。
  29. 如請求項17之方法，其中該抗反射塗層包括氧化鉭。
  30. 如請求項17之方法，其中該緩衝層包括氧化矽。
  31. 如請求項17之方法，其中該黏合劑與阻障層包括鈦及氮化鈦。
TW111101948A 2021-03-30 2022-01-18 與深溝渠隔離結構整合之金屬網格結構 TW202303951A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/217,937 US11557620B2 (en) 2021-03-30 2021-03-30 Metal grid structure integrated with deep trench isolation structure
US17/217,937 2021-03-30

Publications (1)

Publication Number Publication Date
TW202303951A true TW202303951A (zh) 2023-01-16

Family

ID=83405620

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111101948A TW202303951A (zh) 2021-03-30 2022-01-18 與深溝渠隔離結構整合之金屬網格結構

Country Status (3)

Country Link
US (1) US11557620B2 (zh)
CN (1) CN115148751A (zh)
TW (1) TW202303951A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11908878B2 (en) * 2021-01-15 2024-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensor and manufacturing method thereof
EP4388571A1 (en) * 2021-08-16 2024-06-26 SiOnyx, LLC Microchannel plate image intensifiers and methods of producing the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9799697B2 (en) 2014-04-25 2017-10-24 Taiwan Semiconductor Manufacturing Company, Ltd. Back side illuminated image sensor with deep trench isolation structures and self-aligned color filters
JP2016100347A (ja) * 2014-11-18 2016-05-30 ソニー株式会社 固体撮像装置及びその製造方法、並びに電子機器
US11031434B2 (en) 2018-10-31 2021-06-08 Taiwan Semiconductor Manufacturing Co., Ltd. Self aligned grids in BSI image sensor
US11908878B2 (en) * 2021-01-15 2024-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensor and manufacturing method thereof

Also Published As

Publication number Publication date
US11557620B2 (en) 2023-01-17
US20220320163A1 (en) 2022-10-06
CN115148751A (zh) 2022-10-04

Similar Documents

Publication Publication Date Title
US10692911B2 (en) Polarizers for image sensor devices
JP6130221B2 (ja) 固体撮像装置、および電子機器
TWI698990B (zh) 互補式金屬氧化物半導體影像感測器結構及其製造方法
TWI691065B (zh) 影像感測裝置、影像感測系統及其形成方法
TWI685093B (zh) 影像感測器、半導體影像感測器及其製造方法
US20070237888A1 (en) Methods to make sidewall light shields for color filter array
US11670662B2 (en) Semiconductor substrate with passivated full deep-trench isolation and associated methods of manufacture
JP2009021415A (ja) 固体撮像装置およびその製造方法
TW202303951A (zh) 與深溝渠隔離結構整合之金屬網格結構
US11302730B2 (en) Polarizers for image sensor devices
WO2015019913A1 (ja) 固体撮像装置および電子機器
KR100915753B1 (ko) 이미지센서 및 그 제조방법
TW201507119A (zh) 固態影像感測裝置及固態影像感測裝置之製造方法
US20230207592A1 (en) Multi-layer metal stack for active pixel region and black pixel region of image sensor and methods thereof
JP6316902B2 (ja) 固体撮像装置、および電子機器
TWI742989B (zh) 影像感測器及其形成方法
JP7180706B2 (ja) 固体撮像装置、および電子機器
JP2008258367A (ja) 固体撮像素子、固体撮像装置およびその製造方法
JP6607275B2 (ja) 固体撮像装置、および電子機器
KR20220020181A (ko) 저 굴절률 그리드 구조체 및 그 형성 방법
JP2014207273A (ja) 固体撮像素子及び固体撮像素子の製造方法
US20230215887A1 (en) Image Sensor for Infrared Sensing and Fabrication Thereof
US20230230993A1 (en) Uniform trenches in semiconductor devices and manufacturing method thereof
JP2005150697A (ja) 固体撮像装置
KR20210053264A (ko) 이미지 센서 디바이스용 차광층