TW202249419A - 用於音頻和其他應用的開關的音頻非線性消除 - Google Patents

用於音頻和其他應用的開關的音頻非線性消除 Download PDF

Info

Publication number
TW202249419A
TW202249419A TW111116296A TW111116296A TW202249419A TW 202249419 A TW202249419 A TW 202249419A TW 111116296 A TW111116296 A TW 111116296A TW 111116296 A TW111116296 A TW 111116296A TW 202249419 A TW202249419 A TW 202249419A
Authority
TW
Taiwan
Prior art keywords
voltage
coupled
output
input
gate
Prior art date
Application number
TW111116296A
Other languages
English (en)
Inventor
柯希提傑 亞達夫
菲傑雅庫瑪 哈納斯凱倫
Original Assignee
美商高通公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商高通公司 filed Critical 美商高通公司
Publication of TW202249419A publication Critical patent/TW202249419A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/181—Low-frequency amplifiers, e.g. audio preamplifiers
    • H03F3/183—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only
    • H03F3/187—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/181—Low-frequency amplifiers, e.g. audio preamplifiers
    • H03F3/183—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only
    • H03F3/185—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/002—Switching arrangements with several input- or output terminals
    • H03K17/005—Switching arrangements with several input- or output terminals with several inputs only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/03—Indexing scheme relating to amplifiers the amplifier being designed for audio applications
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/312—Indexing scheme relating to amplifiers the loading circuit of an amplifying stage comprising one or more switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/396—Indexing scheme relating to amplifiers the output of an amplifier can be switched on or off by a switch to couple the output signal to a load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/414—A switch being coupled in the output circuit of an amplifier to switch the output on/off
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/417—A switch coupled in the output circuit of an amplifier being controlled by a circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0018—Special modifications or use of the back gate voltage of a FET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0054—Gating switches, e.g. pass gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)

Abstract

一方面包括一種裝置，包括第一放大器；第一場效應電晶體（FET），包括第一源極和第一汲極，第一源極耦接到第一放大器的輸出，第一汲極耦接第一負載；以及第一閘極驅動電路，包括輸入和輸出，第一閘極驅動電路的輸入耦接第一放大器的輸出，第一閘極驅動電路的輸出耦接第一FET的第一閘極。另包括一種方法，包括使用第一音頻放大器放大第一音頻訊號以生成第一電壓；基於第一電壓生成第一閘極電壓；將第一閘極電壓施加到耦接在第一音頻放大器與第一音頻換能器之間的第一場效應電晶體（FET）的第一閘極；並且將第一電壓施加到第一FET的第一源極。

Description

用於音頻和其他應用的開關的音頻非線性消除
本專利申請要求於2021年5月18日提交的未決美國非臨時申請第17/323,685號的優先權，其被轉讓給本受讓人並且在此通過引用明確併入本文，如同在下文中充分闡述一樣並且用於所有適用目的。
本公開的各方面總體上涉及訊號非線性消除，並且尤其涉及用於音頻和其他應用的開關的音頻非線性消除。
積體電路（IC）可以向連接到諸如通用序列匯流排（USB）埠之類的訊號埠的一個或多個設備提供不同類型的資料。例如，連接到USB埠的設備可能會非常不同。一些設備接收高速USB資料（例如，高達每秒10 GB），而其他設備（諸如音頻設備）以低得多的速度（例如，每秒40 KB）接收音頻資料。由於速度差異大，以及資料傳播通過的通用USB埠，適應不同類型的資料存在許多挑戰。
以下呈現一個或多個實施方式的簡化總結，以便提供對這些實施方式的基本理解。本發明內容不是對所有預期實施方式的廣泛概述，並且既不旨在表明所有實現的關鍵或必要元素，也不旨在勾勒任何或所有實施方式的範圍。其唯一目的是以簡化的形式呈現一個或多個實施方式的一些概念，以作為稍後呈現的更詳細說明的序言。
本公開的一個方面涉及一種裝置。該裝置包括：第一放大器；第一場效應電晶體（FET），包括耦接到第一放大器的輸出的第一源極和用於耦接到第一負載的第一汲極；以及第一閘極驅動電路，包括耦接到第一放大器的輸出的輸入和耦接到第一FET的第一閘極的輸出。
本公開的另一方面涉及一種方法。該方法包括：使用第一音頻放大器放大第一音頻訊號以生成第一電壓；基於第一電壓生成第一閘極電壓；以及將第一閘極電壓施加到耦接在第一音頻放大器與第一音頻換能器之間的第一場效應電晶體（FET）的第一閘極。
本公開的另一方面涉及一種裝置。該裝置包括：用於使用第一音頻放大器放大第一音頻訊號以生成第一電壓的構件；用於基於第一電壓生成第一閘極電壓的構件；以及用於將第一閘極電壓施加到耦接在第一音頻放大器與第一音頻換能器之間的第一場效應電晶體（FET）的第一閘極的構件。
本公開的另一方面涉及一種無線通訊設備。該無線通訊設備包括：至少一個天線；收發器，耦接到至少一個天線；至少一個數位訊號處理核，耦接到收發器；埠，被配置為連接到至少一個音頻換能器和數位資料設備中的一個；至少一個音頻放大器；至少一個場效應電晶體（FET），包括相應地耦接到至少一個音頻放大器的輸出的源極和耦接到埠的汲極；以及至少一個閘極驅動電路，包括耦接到至少一個音頻放大器的輸出的輸入以及耦接到至少一個FET的閘極的輸出。
為了實現前述和相關目的，一個或多個實施例包括在下文中充分描述並且在申請專利範圍中特別指出的特徵。以下說明和附圖詳細闡述了一個或多個實施方式的一些說明性方面。然而，這些方面僅表示可以採用的各種實施方式的原理的各種方式中的少數，並且說明實施方式旨在包括所有這些方面及其等同物。
下面結合附圖闡述的詳細說明旨在作為對各種配置的說明，而不旨在呈現可以實踐本文描述的概念的唯一配置。為了提供對各種概念的全面理解，詳細說明包括具體細節。然而，對於本領域的通常知識者來說顯而易見的是，可以在沒有這些具體細節的情況下實踐這些概念。在一些情形中，為了避免混淆這些概念，以方塊圖形式示出了眾所周知的結構和組件。
圖1示出了根據本公開的一方面的用於經由一個或多個公共節點傳輸不同類型的資料的示例裝置100的方塊圖/示意圖。在這個示例中，不同類型的資料包括通用序列匯流排（USB）數位資料訊號和類比音頻訊號。然而，應當理解的是，本文所描述的概念可以相對於其他類型的訊號而被使用。
裝置100包括積體電路（IC）110，其可以被配置為單晶片系統（SOC）或其他類型的IC。IC 110包括被配置為生成USB差分資料訊號的應用處理器（AP）120，該USB差分資料訊號包括負差分分量USB（DN）和正差分分量USB（DP），其中「D」代表資料，而「N」和「P」分別代表負和正。IC 110還包括音頻編解碼器130，其被配置為生成類比音頻訊號AUD（R）和AUD（L），其中「R」代表右聲道訊號分量，並且「L」代表左聲道訊號分量。
裝置100還包括USB埠150，諸如USB-C埠或者可以是另一版本或類型的埠。USB設備（例如，USB快閃記憶體驅動器）可以連接到USB埠150以接收USB差分資料訊號USB（DN）和USB（DP）以用於儲存和/或其他目的，這取決於USB設備的類型。諸如音頻換能器（如耳機或揚聲器）之類的音頻設備也可以連接到USB埠150以接收類比音頻訊號AUD（R）和AUD（L）。儘管未示出，但是裝置100可以包括設備檢測器，該設備檢測器被配置為確定連接到USB埠150的設備是接收USB差分資料訊號USB（DN）和USB（DP）的類型還是接收類比音頻訊號AUD（R）和AUD（L）的類型。
AP 120和音頻編解碼器130的輸出可以連接到公共節點或焊盤142、144以及146（例如，印刷電路板（PCB）上的片外焊盤）。例如，與AP 120和音頻編解碼器130相關聯的輸出USB（DN）和AUD（R）可以分別連接到公共節點或焊盤142。與AP 120和音頻編解碼器130相關聯的輸出USB（DP）和AUD（L）可以分別連接到公共節點或焊盤144。IC 110可以包括耦接到節點或焊盤146的接地或返回。裝置100還可以包括連接在節點或焊盤142、144以及146與USB埠150的DN、DP以及邊帶使用（SBU）1/2端子之間的開關設備SW1、SW2以及SW3。
裝置100的挑戰之一是不同類型的資料共享分別包括開關設備SW1-SW3的公共節點或焊盤142、144以及146。例如，USB差分資料訊號USB（DN）和USB（DP）可以具有比類比音頻訊號AUD（R）和AUD（L）（例如，每秒48千位元（Kbps））高得多的資料速率或頻率頻寬（例如，高達每秒10G位元（Gbps））。類比音頻訊號AUD（R）和AUD（L）可以包括高達110 dB或120 dB的總諧波失真（THD）。
USB差分資料訊號和類比音頻訊號的差異提供了開關設備SW1至SW3的競爭特性，這些訊號通過開關設備SW1至SW3傳播。例如，USB差分資料訊號的資料速率相對較高，表明開關設備SW1-SW3被製造得相對較小，以保持這些設備的電容小，因此它們不會影響USB差分資料訊號。然而，類比音頻訊號需要相對較高的THD，這表明開關設備SW1-SW3被製造得相對較大以處理類比音頻訊號的相對高功率。例如，開關設備SW1-SW3的端子可能需要處理高達20伏的電壓。
圖2示出了根據本公開的另一方面的用於經由一個或多個公共節點傳輸不同類型的資料的另一示例裝置200的方塊圖/示意圖。裝置200可以是先前討論的裝置100的示例的更詳細實施方式。
例如，IC 110可以包括音頻放大器210和220，以及一組開關設備SWA-SWE。音頻放大器210被配置為接收右聲道音頻訊號AUD（R），而音頻放大器220被配置為接收左聲道音頻訊號（L）。開關設備SWA-SWB分別耦接在應用處理器（AP）的USB（DN）和USB（DP）輸出與節點或焊盤242和244之間。開關設備SWC和SWD分別耦接在音頻放大器210和220的輸出與節點或焊盤242和244之間。開關設備SWE耦接在接地與節點或焊盤246之間。應用處理器（AP）可以控制開關設備SWA-SWE的組的狀態（斷開/閉合）。裝置200的其餘電路可以與裝置100的基本相同。也就是說，裝置200還包括分別耦接在節點或焊盤242、244以及246與USB埠250的DN、DP以及SBU1/2端子之間的一組開關設備SW1-SW3。
如果裝置200檢測到連接到USB埠250的設備將接收USB差分資料訊號，則應用處理器（AP）閉合開關設備SWA、SWB、SWE以及SW1-SW3，並斷開SWC和SWD。在這個配置中，USB差分資料訊號USB（DN）和USB（DP）經由開關設備SWA/SW1和SWB/SW2而被發送到設備，並且返回USB差分資料訊號經由SW3/SWE而被接地。如果裝置200檢測到連接到USB埠250的設備將接收類比音頻訊號，則應用處理器（AP）閉合開關設備SWC、SWD、SWE以及SW1-SW3，並斷開SWA和SWB。在這個配置中，類比音頻訊號AUD（R）和AUD（L）經由開關設備SWC/SW1和SWD/SW2而被發送到設備，並且返回USB差分資料訊號經由SW3/SWE而被接地。
以上關於裝置100的相同開關設備SW1-SW3所討論的相同問題仍然適用。也就是說，對於USB差分資料訊號的相對較高的資料速率，開關設備SW1-SW3應被製造得相對較小，以保持與這些設備相關聯的電容較低，從而使它們不會對USB差分資料訊號有不利影響。為了處理類比音頻訊號的THD要求，開關設備SW1-SW3應被製造得相對較大以處理類比音頻訊號的相對高的功率/電壓。
圖3示出了根據本公開的另一方面的用於將類比音頻訊號傳輸到音頻換能器的示例裝置300的示意圖。總之，開關設備SW1-SW3的組被配置為場效應電晶體（FET），諸如n溝道金屬氧化物半導體場效應電晶體（NMOS FET）。此外，裝置300包括閘極驅動電路，該閘極驅動電路被配置為向開關FET SW1-FET SW3提供閘極電壓，以使它們以更加線性的方式操作以降低類比音頻訊號的THD。這允許使用相對較小的開關FET SW1-FET SW3，以便不顯著影響USB差分資料訊號，同時對開關FET SW1-FET SW3的操作進行線性化，以使它們可以處理類比音頻訊號。
更具體地，裝置300包括第一音頻放大器310、第一閘極驅動電路350以及第一開關FET SW1。裝置300還包括第二音頻放大器320、第二閘極驅動電路360以及第二開關FET SW2。此外，裝置300包括第三閘極驅動電路370和第三開關FET SW3。諸如右聲道音頻換能器（例如，耳機、聽筒或揚聲器）之類的第一音頻負載R L（R）耦接或連接在第一開關FET SW1與第三開關FET SW3之間。諸如左聲道音頻換能器（例如，耳機、聽筒或揚聲器）之類的第二音頻負載R L（L）耦接或連接在第二開關FET SW2與第三開關FET SW3之間。
第一音頻放大器310包括輸入，該輸入被配置為接收右聲道類比音頻訊號AUD（R）並放大類比音頻訊號AUD（R）以生成輸出電壓VinR。第一閘極驅動電路350包括第一電壓縮放設備352和第一電壓加法器354。第一電壓縮放設備352包括耦接到第一音頻放大器310的輸出的輸入，並且該第一音頻放大器被配置為通過縮放因子β縮放輸出電壓VinR。第一電壓加法器354包括耦接到第一電壓縮放設備352的輸出的第一輸入、被配置為接收直流（DC）電壓VDCR的第二輸入、以及被配置為生成用於第一開關FET SW1的閘極的第一閘極電壓VGR的輸出。因此，第一閘極電壓VGR可以由以下等式表示： VGR = VinR*β +VDCR           等式1 第一音頻放大器310和/或第一閘極驅動電路350可以是積體電路（IC）的一部分或專用電路。第一開關FET SW1包括經由節點或焊盤342耦接到第一音頻放大器310的輸出的源極（和體（bulk））、耦接到第一閘極驅動電路350的輸出的閘極、以及耦接到右聲道音頻負載R L（R）的第一端子的汲極。
第二音頻放大器320包括輸入，該輸入被配置為接收左聲道類比音頻訊號AUD（L）並放大類比音頻訊號AUD（L）以生成輸出電壓VinL。第二閘極驅動電路350包括第二電壓縮放設備362和第二電壓加法器364。第二電壓縮放設備362包括耦接到第二音頻放大器320的輸出的輸入，並且該第二電壓縮放設備被配置為通過縮放因子α縮放輸出電壓VinL。第二電壓加法器364包括耦接到第二電壓縮放設備362的輸出的第一輸入、被配置為接收DC電壓VDCL的第二輸入、以及被配置為生成用於第二開關FET SW2的閘極的第二閘極電壓VGL的輸出。因此，第二閘極電壓VGL可以由以下等式表示： VGL = VinL* α +VDCL           等式2 第二音頻放大器320和/或第二閘極驅動電路360可以是積體電路（IC）的一部分或專用電路。第二開關FET SW2包括經由節點或焊盤344耦接到第二音頻放大器320的輸出的源極（和體）、耦接到第二閘極驅動電路360的輸出的閘極、以及耦接到左聲道音頻負載R L（L）的第一端子的汲極。
第三閘極驅動電路370包括第三電壓加法器372、第三電壓縮放設備374以及第四電壓加法器376。第三電壓加法器372包括分別耦接到第一音頻放大器和第二音頻放大器310和320的輸出的第一輸入和第二輸入。因此，第三電壓加法器372被配置為將相應的第一音頻放大器和第二音頻放大器310和320的輸出電壓VinR和VinL相加。第三電壓縮放設備374包括耦接到第三電壓加法器372的輸出的輸入，並且該第三電壓縮放設備被配置為通過縮放因子γ縮放輸出電壓之和VinR+VinL。第四電壓加法器376包括耦接到第三電壓縮放設備374的輸出的第一輸入、被配置為接收DC電壓VDC0的第二輸入、以及被配置為生成用於第三開關FET SW3的閘極的第三閘極電壓VG0的輸出。因此，第三閘極電壓VG0可以由以下等式表示： VG0 = (VinR+VinL) * γ +VDC0          等式3 第三閘極驅動電路370可以是積體電路（IC）的一部分或專用電路。第三開關FET SW1包括經由節點或焊盤346耦接到地的源極（和體）、耦接到第三閘極驅動電路370的輸出的閘極、以及耦接到右聲道音頻負載和左聲道音頻負載RL（R）和RL（L）的相應第二端子的汲極。
開關FET SW1-FET SW3的線性化操作如下：如果開關FET SW1-FET SW3以恆定的閘極電壓被操作，則FET的電阻將隨著音頻電壓VinR、VinL以及VinR+VinL而變化，由於它們相應的閘極至源極電壓分別隨著這些電壓VinR、VinL以及VinR+VinL而變化。電壓的變化與FET電阻的變化相結合，產生非線性響應，其增加了類比音頻訊號的THD。然而，閘極驅動電路350、360以及370分別根據等式1-3生成與輸入電壓VinR、VinL以及VinR+VinL成比例變化的閘極電壓VGR、VGL以及VG0。由於閘極電壓和源極電壓以相似的方式變化，所以FET SW1-FET SW3的閘極至源極電壓基本保持恆定；並且因此，FET電阻基本上保持恆定。這導致開關FET SW1-FET SW3的響應更加線性化；因此，允許FET被製造得更小以用於USB差分資料目的，並且降低THD以用於類比音頻訊號目的。
如在等式1-3中所表示的，施加到開關FET SW1-FET SW3的閘極的DC電壓VDCR、VDCL以及VDC0用於保持開關FET SW1-FET SW3最低程度地導通或導通到特定程度，而比例分量β*VinR、α*VinL以及γ*（VinR+VinL）與電壓VinR、VinL以及（VinR+VinL）成比例地驅動開關FET SW1-FET SW3，以分別從開關FET SW1-FET SW3產生更加線性化的響應。
圖4示出了根據本公開的另一方面的用於將類比音頻訊號傳輸到音頻換能器的另一示例裝置400的示意圖。裝置400與裝置300相似，並且包括許多相同的元件，諸如第一音頻放大器和第二音頻放大器410和420、一組開關FET SW1-FET SW3、一組閘極驅動電路450、460以及470，閘極驅動電路450、460和470包括電壓縮放設備452、462以及474、加法器454、464以及476，並且在閘極驅動電路470的情況下還包括附加加法器474。這些元件的配置和操作已經參考用裝置300中的相同元件進行了描述，除了在裝置400中最高位數字是「4」而不是裝置300中的「3」之外，它們用相同的附圖標記來標識。
裝置400還包括一組體偏置（bulk bias）電路456、466以及480，它們被配置為分別為該組開關FET SW1-FET SW3生成體電壓VBR、VBL以及VB0。因此，該組體偏置電路456、466以及480包括分別耦接到該組開關FET SW1-FET SW3的體的一組輸出（在該組輸出處生成體電壓VBR、VBL以及VB0）。注意，裝置400中的開關FET SW1-FET SW3的體沒有分別耦接到FET SW1-FET SW3的對應源極。
體偏置電路456被配置為電壓縮放設備，該電壓縮放設備被配置為通過縮放因子ν縮放第一音頻放大器410的輸出處的電壓VinR以生成用於開關FET SWl的體電壓VBR。體偏置電路466被配置為電壓縮放設備，該電壓縮放設備被配置為通過縮放因子μ縮放第二音頻放大器420的輸出處的電壓VinL以生成用於開關FET SW2的體電壓VBL。體偏置電路480包括電壓加法器482，該電壓加法器包括分別耦接到第一音頻放大器和第二音頻放大器410和420的輸出的輸入。因此，電壓加法器482被配置為將相應的第一音頻放大器和第二音頻放大器410和420的輸出處的電壓VinR和VinL相加。體偏置電路480還包括電壓縮放設備484，該電壓縮放設備被配置為通過縮放因子χ縮放電壓VinR與VinL之和以生成用於開關FET SW3的體電壓VB0。
當輸出電壓VinR、VinL以及VinR+VinL在正電壓與負電壓之間擺動時，體偏置電路456、466以及480特別有用。縮放因子ν、μ以及χ可以被配置為將體電壓VBR、VBL以及VB0分別設置為大致在電壓VinR、VinL以及VinR+VinL的電壓擺動的中間附近。在這種情況下，汲極至體電壓和源極至體電壓在相似的電壓範圍之間擺動。因此，開關FET SW1-FET SW3更對稱地進行操作。
圖5示出了根據本公開的另一方面的示例電壓縮放電路500的示意圖。電壓縮放電路500可以是先前討論的電壓縮放電路352、362、452、456、462以及466中的任何一個的示例。電壓縮放電路500還被示出為具有對應的音頻放大器510，該音頻放大器可以與先前討論的音頻放大器310、320、410以及420中的任何一個對應。
電壓縮放電路500包括差分放大器520、第一電阻器R 1以及第二電阻器R 2，它們可以是可變的。第一電阻器R 1和第二電阻器R 2串聯地耦接或連接在音頻放大器510的輸出與電壓軌（例如，接地）之間。差分放大器520包括耦接到音頻放大器510的輸出的第一輸入（例如，正輸入）以及耦接到第一電阻器R 1與第二電阻器R 2之間的節點的第二輸入（例如，負輸入）。控制訊號Vctrl1＜N:1＞控制差分放大器520的負輸入與電壓軌之間的可變電阻器R 2的淨電阻。如果R T是可變電阻器R 2的總電阻，並且R 2也是可變電阻器R 2的淨電阻，則淨電阻R 2可以由以下等式確定： R 2= R T* (2 ＜N:1＞/2 N)           等式4 其中＜N:1＞是控制訊號Vctrl1＜N:1＞的數位值。假設差分放大器520具有單位增益，則差分放大器520包括被配置為根據以下等式產生縮放電壓V S的輸出：
Figure 02_image001
等式5 其中R 1是電阻器R 1的電阻。因此，可以通過選擇/調整與電壓縮放電路352/452、362/462、456以及466對應的電阻器R1和R 2而設置縮放因子β、α、ν以及μ。
圖6示出了根據本公開的另一方面的示例電壓加法器和縮放電路600的示意圖。電壓加法器和縮放電路600可以是串聯連接的電壓加法器和電壓縮放電路的示例，諸如先前討論的加法器-電壓縮放電路372-374、472-474以及482-484。
電壓加法器和縮放電路600包括求和放大器610，該求和放大器包括被配置為分別從第一音頻放大器和第二音頻放大器310/410和320/420的輸出接收輸出電壓VinR和VinL的輸入。假設求和放大器610具有單位增益，則加法放大器610被配置為生成電壓VinR+VinL之和。電壓加法器和縮放電路600還包括差分放大器620、第一電阻器R 3以及第二電阻器R 4，它們可以是可變的。第一電阻器R 3和第二電阻器R 4串聯地耦接或連接在加法放大器610的輸出與電壓軌（例如，接地）之間。差分放大器620包括耦接到求和放大器610的輸出的第一輸入（例如，正輸入）和耦接到第一電阻器R3與第二電阻器R4之間的節點的第二輸入（例如，負輸入）。控制訊號Vctrl2＜N:1＞控制差分放大器620的負輸入與電壓軌之間的可變電阻器R 4的淨電阻。如果R T是可變電阻器R 4的總電阻，並且R 4也是可變電阻器R 4的淨電阻，則淨電阻R 4可以由以下等式確定： R 4= R T* (2 ＜N:1＞/2 N)           等式6 其中＜N:1＞是控制訊號Vctrl2＜N:1＞的數位值。假設差分放大器620具有單位增益，則差分放大器620包括被配置為根據以下等式產生縮放電壓V S的輸出：
Figure 02_image003
等式7
其中R 3是電阻器R 3的電阻。因此，可以通過選擇/調整與電壓縮放電路374/474和484對應的電阻器R 3和R 4而設置縮放因子γ和χ。
圖7示出了根據本公開的另一方面的用於將音頻訊號傳輸到音頻換能器的示例方法700的流程圖。方法700包括使用第一音頻放大器放大第一音頻訊號以生成第一電壓（框710）。用於使用第一音頻放大器放大第一音頻訊號以生成第一電壓的構件的示例為先前討論的音頻放大器310、320、410以及420中的任何一個。
方法700還包括基於第一電壓生成第一閘極電壓（框720）。用於基於第一電壓生成第一閘極電壓的構件的示例包括先前討論的閘極驅動電路350、360、450、460以及500中的任何一個。
方法700另外包括將第一閘極電壓施加到耦接在第一音頻放大器與第一音頻換能器之間的第一場效應電晶體（FET）的第一閘極（框730）。用於將第一閘極電壓施加到耦接在第一音頻放大器與第一音頻換能器之間的第一場效應電晶體（FET）的第一閘極的構件的示例包括將閘極驅動電路350、360、450、460以及500耦接到對應的FET SW1和FET SW2的閘極。
方法700還包括將第一電壓施加到第一FET的第一源極。用於將第一電壓施加到第一FET的第一源極的構件的示例包括將放大器310、320、410以及420的輸出耦接到FET SW1和FET SW2的源極。
如在框720中說明的第一閘極電壓的生成可以包括通過第一縮放因子縮放第一電壓以生成第一縮放電壓，並且將第一縮放電壓與第一直流（DC）電壓相加以生成第一閘極電壓。用於通過第一縮放因子縮放第一電壓以生成第一縮放電壓的構件的示例包括電壓縮放電路352、362、374、452、464以及474中的任何一個。用於將第一縮放電壓與第一直流（DC）電壓相加以生成第一閘極電壓的構件的示例包括電壓加法器354、364、376、454、464以及476中的任何一個。
方法700還可以包括：使用第二音頻放大器放大第二音頻訊號以生成第二電壓；基於第二電壓生成第二閘極電壓；將第二閘極電壓施加到耦接在第二音頻放大器與第二音頻換能器之間的第二場效應電晶體（FET）的第二閘極；以及將第二電壓施加到第二FET的第二源極。用於執行這些操作的構件先前已經參考框710、720、730以及740進行了討論。
方法700還可以包括：基於第一電壓與第二電壓之和生成第三閘極電壓；以及將第三閘極電壓施加到耦接在第一音頻換能器和第二音頻換能器與電壓軌之間的第三場效應電晶體（FET）的第三閘極。用於基於第一電壓與第二電壓之和生成第三閘極電壓的構件的示例包括第一電壓加法器372和472、電壓縮放設備374和474以及第二電壓加法器376和476中的任何一個。用於將第三閘極電壓施加到耦接在第一音頻換能器和第二音頻換能器與電壓軌之間的第三場效應電晶體（FET）的第三閘極的構件的示例包括將閘極驅動電路370和470的輸出耦接到開關FET SW3的閘極。
另外，方法700可以包括：基於第一電壓生成第一體電壓，將第一體電壓施加到第一FET的第一體；基於第二電壓生成第二體電壓，將第二體電壓施加到第二FET的第二體；基於第一電壓與第二電壓之和生成第三體電壓，並且將第三體電壓施加到第三FET的第三體。
用於基於第一電壓生成第一體電壓的構件的示例包括體偏置電路456。用於將第一體電壓施加到第一FET的第一體的構件的示例包括將體偏置電路456的輸出耦接到開關FET SW1的體。用於基於第二電壓生成第二體電壓的構件的示例包括體偏置電路466。用於將第二體電壓施加到第二FET的第二體的構件的示例包括將體偏置電路466的輸出耦接到開關FET SW2的體。用於基於第一電壓與第二電壓之和生成第三體電壓的構件的示例包括體偏置電路480。用於將第三體電壓施加到第三FET的第三體的構件的示例包括將體偏置電路480耦接到開關FET SW3的體。
圖8示出了根據本公開的另一方面的示例無線通訊設備800的方塊圖。無線通訊設備800包括至少一個天線860（例如，至少一個天線陣列）、收發器850以及積體電路（IC）805，該積體電路可以被配置為單晶片系統（SOC）。SOC 805包括一個或多個數位訊號處理核810、應用處理器815、音頻編解碼器820、開關設備SWA-SWF以及閘極驅動電路GDC-R 825、GDC-L 830以及GDC-0 835。
一個或多個數位訊號處理核810可以被配置為處理資料以生成基頻（BB）訊號，收發器850可以被配置為處理從一個或多個數位訊號處理核810接收到的基頻（BB）訊號以生成射頻（RF）訊號。至少一個天線860可以被配置為輻射RF訊號以用於無線傳輸到一個或多個遠程設備。相似地，至少一個天線860被配置為從遠程設備接收RF訊號，收發器850可以被配置為處理從至少一個天線860接收到的RF訊號以生成基頻（BB）訊號。一個或多個數位訊號處理核810可以被配置為處理基頻（BB）訊號以從中提取資料。
在USB模式下，應用處理器815可以從一個或多個數位訊號處理核810接收資料，並生成USB差分資料訊號USB（DN）和USB（DP）。應用處理器815可以相應地通過由應用處理器815生成的模式選擇訊號所控制的閉合開關設備SWA-SWB將USB差分資料訊號USB（DN）和USB（DP）提供給開關FET SW1- FET SW2的源極。此外，在USB模式下，應用處理器815可以分別經由導通的開關FET SW1-FET SW2和閉合的開關設備SWA-SWB來接收USB差分資料訊號USB（DN）和USB（DP），並將基於接收到的USB差分資料訊號的資料提供給一個或多個數位訊號處理核810。
在音頻模式中，音頻編解碼器820可以從一個或多個數位訊號處理核810接收資料，並生成類比音頻訊號AUD（R）和AUD（L）。音頻編解碼器可以分別經由通過模式選擇訊號控制的閉合SWC-SWD將類比音頻訊號AUD（R）和AUD（L）提供給開關FET SW1-FET SW2的源極。閘極驅動電路（GDC-R）825和GDC-L 830被配置為在音頻模式下為開關FET SW1-FET SW2分別生成與輸出AUD（R）和AUD（L）處的電壓VinR和VinL成比例的閘極電壓。
開關FET SW3為連接到USB埠840的音頻換能器870-R和870-L提供接地或返回。裝置800包括閘極驅動電路（GDC-0）835，其被配置為在音頻模式下為開關FET SW3生成與輸出AUD（R）和AUD（L）處的電壓之和VinR+VinL成比例的閘極電壓。接地電位可以經由閉合的開關設備SWF和/或SWE而被施加到開關設備SW3的源極和音頻編解碼器820的耳機參考（HPF REF）輸入。開關設備FET SW1-FET SW3的汲極耦接到USB埠840的DN、DP以及SBU1/2端子；並且當音頻換能器870-R和870-L連接到USB埠時，音頻換能器870-R和870-L的正極端子和公共返回分別耦接到USB埠840的DN、DP以及SBU1/2端子。或者，USB數位資料設備（例如，USB記憶體設備、鍵盤、滑鼠等）可以連接到USB埠840而不是音頻換能器。在USB模式下，開關設備SWF可以被閉合。
圖9A示出了根據本公開的另一方面的示例性閘極驅動電路900的示意圖。閘極驅動電路900可以是先前討論的閘極驅動電路GDC-R 825的更詳細實施方式的示例。閘極驅動電路900包括音頻模式閘極驅動子電路910，其包括：電壓縮放（β）設備912，該電壓縮放（β）設備包括耦接到音頻編解碼器820的AUD（R）輸出（AUD（R） output）的輸出的輸入，並且被配置為接收輸入電壓VinR；以及加法器914，該加法器包括耦接到電壓縮放設備912的輸出的第一輸入、被配置為接收DC電壓VDCR的第二輸入、以及被配置為生成用於第一開關FET SW1的音頻模式閘極電壓AUD VGR的輸出。
閘極驅動電路900還可以包括USB模式閘極電壓VGR生成器916，該USB模式閘極電壓VGR生成器被配置為生成USB模式閘極電壓USB VGR以維持第一開關FET SW1在USB模式下導通。閘極驅動電路900還包括多路多工器920，該多路多工器包括：第一輸入，耦接到音頻模式閘極驅動子電路910的輸出、第二輸入，耦接到USB閘極電壓生成器916的輸出、選擇輸入，被配置為接收來自應用處理器815的模式選擇訊號、以及輸出，被配置為產生用於第一開關FET SW1的閘極電壓VGR。因此，如果模式選擇訊號指示音頻模式，則多路多工器920輸出音頻模式閘極電壓AUD VGR作為用於第一開關FET SW1的閘極電壓VGR。如果模式選擇訊號指示USB模式，則多路多工器920輸出USB模式閘極電壓USB VGR作為用於第一開關FET SW1的閘極電壓VGR。
圖9B示出了根據本公開的另一方面的另一個示例性閘極驅動電路930的示意圖。閘極驅動電路930可以是先前討論的閘極驅動電路GDC-L 830的更詳細實施方式的示例。閘極驅動電路930包括：音頻模式閘極驅動子電路940，其包括電壓縮放（α）設備912，該電壓縮放（α）設備包括耦接到音頻編解碼器820的AUD（L）輸出（AUD（L） output）的輸出的輸入，並且被配置為接收輸入電壓VinL；以及加法器944，該加法器包括耦接到電壓縮放設備942的輸出的第一輸入、被配置為接收DC電壓VDCL的第二輸入、以及被配置為生成用於第二開關FET SW2的音頻模式閘極電壓AUD VGL的輸出。
閘極驅動電路930還可以包括USB模式閘極電壓VGL生成器946，該USB模式閘極電壓VGL生成器被配置為生成USB模式閘極電壓USB VGL以維持第二開關FET SW2在USB模式下導通。閘極驅動電路930還包括多路多工器950，該多路多工器包括：第一輸入，耦接到音頻模式閘極驅動子電路940的輸出、第二輸入，耦接到USB閘極電壓生成器946的輸出、選擇輸入，被配置為接收來自應用處理器815的模式選擇訊號、以及輸出，被配置為產生用於第二開關FET SW2的閘極電壓VGL。因此，如果模式選擇訊號指示音頻模式，則多路多工器950輸出音頻模式閘極電壓AUD VGL作為用於第二開關FET SW2的閘極電壓VGL。如果模式選擇訊號指示USB模式，則多路多工器950輸出USB模式閘極電壓USB VGL作為用於第二開關FET SW2的閘極電壓VGL。
圖9C示出了根據本公開的另一方面的另一個示例性閘極驅動電路960的示意圖。閘極驅動電路960可以是先前討論的閘極驅動電路GDC-0 835的更詳細實施方式的示例。閘極驅動電路960包括音頻模式閘極驅動子電路970，該音頻模式閘極驅動子電路包括第一加法器972，該第一加法器972耦接到音頻編解碼器820的AUD（R）輸出和AUD（L）輸出的輸入；電壓縮放（γ）設備974，該電壓縮放（γ）設備包括耦接到第一加法器972的輸出的輸入；以及第二加法器976，該加法器包括耦接到電壓縮放設備974的輸出的第一輸入、被配置為接收DC電壓VDC0的第二輸入、以及被配置為生成用於第三開關FET SW3的音頻模式閘極電壓AUD VG0的輸出。
閘極驅動電路960還可以包括USB模式閘極電壓VG0生成器978，該USB模式閘極電壓VG0生成器被配置為生成USB模式閘極電壓USB VG0以維持第三開關FET SW3在USB模式下導通。閘極驅動電路960還包括多路多工器980，該多路多工器包括：第一輸入，耦接到音頻模式閘極驅動子電路970的輸出、第二輸入，耦接到USB閘極電壓生成器978的輸出；選擇輸入，被配置為接收來自應用處理器815的模式選擇訊號、以及輸出，被配置為產生用於第三開關FET SW3的閘極電壓VG0。因此，如果模式選擇訊號指示音頻模式，則多路多工器980輸出音頻模式閘極電壓AUD VG0作為用於第三開關FET SW3的閘極電壓VG0。如果模式選擇訊號指示USB模式，則多路多工器980輸出USB模式閘極電壓USB VG0作為用於第三開關FET SW3的閘極電壓VG0。
提供本公開的前述說明以使本領域的任何通常知識者能夠製作或使用本公開。對於本領域的通常知識者來說，對本公開的各種修改將是顯而易見的，並且在不脫離本公開的精神或範圍的情況下，本文所定義的一般原理可以被應用於其他變型。因此，本公開不旨在限於本文所描述的示例，而是要被賦予與本文所公開的原理和新穎特徵相一致的最寬範圍。
100:裝置 110:積體電路（IC） 120:應用處理器（AP） 130:音頻編解碼器 142,144,146:焊盤 150:USB埠 200:裝置 210,220:音頻放大器 242,244,246:焊盤 250:USB埠 300:裝置 310:第一音頻放大器 320:第二音頻放大器 342,344,346:焊盤 350:第一閘極驅動電路 352:第一電壓縮放設備 354:第一電壓加法器 360:第二閘極驅動電路 362:第二電壓縮放設備 364:第二電壓加法器 370:第三閘極驅動電路 372:第三電壓加法器 374:第三電壓縮放設備 376:第四電壓加法器 400:裝置 410:第二音頻放大器 420:第二音頻放大器 450:閘極驅動電路 452:電壓縮放設備 454:加法器 456:體偏置電路 460:閘極驅動電路 462:電壓縮放設備 464:加法器 470:閘極驅動電路 472:電壓加法器/加法器 474:電壓縮放設備 476:加法器 480:體偏置電路 482:電壓加法器 484:電壓縮放設備 500:電壓縮放電路 510:音頻放大器 520:差分放大器 600:電壓加法器和縮放電路 610:求和放大器 620:差分放大器 700:方法 710,720,730:流程 800:無線通訊設備 805:積體電路（IC）/單晶片系統（SOC） 810:數位訊號處理核 815:應用處理器 820:音頻編解碼器 825:閘極驅動電路GDC-R 830:GDC-L 835:GDC-0 840:USB埠 850:收發器 860:天線 870-R,870-L:音頻換能器 900:閘極驅動電路 910:音頻模式閘極驅動子電路 912:電壓縮放（β）設備/電壓縮放（α）設備 914:加法器 916:USB模式閘極電壓生成器 920:多路多工器 930:閘極驅動電路 940:音頻模式閘極驅動子電路 942:電壓縮放設備 944:加法器 946:USB模式閘極電壓生成器 950:多路多工器 960:閘極驅動電路 970:音頻模式閘極驅動子電路 972:第一加法器 974:電壓縮放（γ）設備 976:第二加法器 978:USB模式閘極電壓生成器 980:多路多工器 AUD（R）,AUD（L）:類比音頻訊號 USB（DN）:USB差分資料訊號-負差分分量 USB（DP）:USB差分資料訊號-正差分分量 SW1,SW2,SW3:開關設備 SWA,SWB,SWC,SWD,SWE:開關設備 DN,DP,SBU1/2:端子 VinR,VinL:輸出電壓 VGR:第一閘極電壓 VGL:第二閘極電壓 VDC0,VDCR,VDCL:DC電壓
圖1示出了根據本公開的一方面的用於經由一個或多個公共節點傳輸不同類型的資料的示例裝置的方塊圖/示意圖。
圖2示出了根據本公開的另一方面的用於經由一個或多個公共節點傳輸不同類型的資料的另一示例裝置的方塊圖/示意圖。
圖3示出了根據本公開的另一方面的用於將類比音頻訊號傳輸到音頻換能器的示例裝置的示意圖。
圖4示出了根據本公開的另一方面的用於將類比音頻訊號傳輸到音頻換能器的另一示例裝置的示意圖。
圖5示出了根據本公開的另一方面的示例電壓縮放電路的示意圖。
圖6示出了根據本公開的另一方面的示例電壓加法器和縮放電路的示意圖。
圖7示出了根據本公開的另一方面的將音頻訊號傳輸到音頻換能器的示例方法的流程圖。
圖8示出了根據本公開的另一方面的示例無線通訊設備的方塊圖。
圖9A至圖9C示出了根據本公開的其他方面的示例性閘極驅動電路的示意圖。
300:裝置
310:第一音頻放大器
320:第二音頻放大器
342,344,346:焊盤
350:第一閘極驅動電路
352:第一電壓縮放設備
354:第一電壓加法器
360:第二閘極驅動電路
362:第二電壓縮放設備
364:第二電壓加法器
370:第三閘極驅動電路
372:第三電壓加法器
374:第三電壓縮放設備
376:第四電壓加法器
AUD(R),AUD(L):類比音頻訊號
SW1,SW2,SW3:開關設備
VinR,VinL:輸出電壓
VGR:第一閘極電壓
VGL:第二閘極電壓
VDC0,VDCR,VDCL:DC電壓

Claims (30)

  1. 一種裝置，包括： 第一放大器； 第一場效應電晶體（FET），包括第一源極和第一汲極，所述第一源極被耦接到所述第一放大器的輸出，所述第一汲極用於耦接到第一負載；以及 第一閘極驅動電路，包括輸入和輸出，所述第一閘極驅動電路的輸入被耦接到所述第一放大器的所述輸出，所述第一閘極驅動電路的輸出被耦接到所述第一FET的第一閘極。
  2. 根據請求項1所述的裝置，其中所述第一閘極驅動電路包括電壓縮放設備，所述電壓縮放設備包括輸入，所述電壓縮放設備的輸入被耦接到所述第一放大器的所述輸出。
  3. 根據請求項1所述的裝置，其中所述第一閘極驅動電路包括： 電壓縮放設備，包括輸入，所述電壓縮放設備的輸入被耦接到所述第一放大器的所述輸出；以及 電壓加法器，包括第一輸入、第二輸入以及輸出，所述電壓加法器的第一輸入被耦接到所述電壓縮放設備的輸出，所述電壓加法器的第二輸入被配置為接收直流（DC）電壓，所述電壓加法器的輸出被耦接到所述第一FET的所述第一閘極。
  4. 根據請求項3所述的裝置，其中所述電壓縮放設備包括： 第一電阻器和第二電阻器，被串聯耦接在所述第一放大器的所述輸出與電壓軌之間；以及 差分放大器，包括第一輸入、第二輸入以及輸出，所述差分放大器的第一輸入被耦接到所述第一放大器的所述輸出，所述差分放大器的第二輸入被耦接到所述第一電阻器與第二電阻器之間的節點，所述差分放大器的輸出被耦接到所述第一FET的所述第一閘極。
  5. 根據請求項1所述的裝置，其中所述第一放大器包括輸入，所述第一放大器的輸入被配置為接收類比音頻訊號。
  6. 根據請求項1所述的裝置，其中所述第一負載包括音頻換能器。
  7. 根據請求項1所述的裝置，還包括耦接在所述第一FET與所述第一負載之間的通用序列匯流排（USB）埠。
  8. 根據請求項1所述的裝置，還包括： 第二放大器； 第二場效應電晶體（FET），包括第二源極和第二汲極，所述第二源極被耦接到所述第二放大器的輸出，所述第二汲極用於耦接到第二負載；以及 第二閘極驅動電路，包括輸入和輸出，所述第二閘極驅動電路的輸入被耦接到所述第二放大器的所述輸出，所述第二閘極驅動電路的輸出被耦接到所述第二FET的第二閘極。
  9. 根據請求項8所述的裝置，其中所述第二閘極驅動電路包括電壓縮放設備，所述電壓縮放設備包括輸入，所述電壓縮放設備的輸入被耦接到所述第二放大器的所述輸出。
  10. 根據請求項8所述的裝置，其中所述第二閘極驅動電路包括： 電壓縮放設備，包括輸入，所述電壓縮放設備的輸入被耦接到所述第二放大器的所述輸出；以及 電壓加法器，包括第一輸入、第二輸入以及輸出，所述電壓加法器的第一輸入被耦接到所述電壓縮放設備的輸出，所述電壓加法器的第二輸入被配置為接收直流（DC）電壓，所述電壓加法器的輸出被耦接到所述第二FET的所述第二閘極。
  11. 根據請求項8所述的裝置，還包括： 第三場效應電晶體（FET），包括第三源極和第三汲極，所述第三源極被耦接到電壓軌，所述第三汲極用於耦接到所述第一負載和所述第二負載；以及 第三閘極驅動電路，包括第一輸入、第二輸入以及輸出，所述第三閘極驅動電路的第一輸入被耦接到所述第一放大器的所述輸出；所述第三閘極驅動電路的第二輸入被耦接到所述第二放大器的所述輸出，所述第三閘極驅動電路的輸出被耦接到所述第三FET的第三閘極。
  12. 根據請求項11所述的裝置，其中所述第三閘極驅動電路包括： 第一電壓加法器，包括第一輸入和第二輸入，所述第一電壓加法器的第一輸入被耦接到所述第一放大器的所述輸出，所述第一電壓加法器的第二輸入被耦接到所述第二放大器的所述輸出； 電壓縮放設備，包括輸入，所述電壓縮放設備的輸入被耦接到所述第一電壓加法器的所述輸出；以及 第二電壓加法器，包括第一輸入、第二輸入以及輸出，所述第二電壓加法器的第一輸入被耦接到所述電壓縮放設備的輸出，所述第二電壓加法器的第二輸入被配置為接收直流（DC）電壓，所述第二電壓加法器的輸出被耦接到所述第三FET的所述第三閘極。
  13. 根據請求項12所述的裝置，其中所述第一電壓加法器包括求和放大器，所述求和放大器包括第一輸入和第二輸入，所述求和放大器的第一輸入被耦接到所述第一放大器的所述輸出，所述求和放大器的第二輸入被耦接到所述第二放大器的所述輸出，並且其中所述電壓縮放設備包括： 第一電阻器和第二電阻器，被串聯耦接在所述求和放大器的輸出與電壓軌之間；以及 差分放大器，包括第一輸入、第二輸入以及輸出，所述差分放大器的第一輸入被耦接到所述求和放大器的所述輸出，所述差分放大器的第二輸入被耦接到所述第一電阻器與所述第二電阻器之間的節點，所述差分放大器的輸出被耦接到所述第三FET的所述第三閘極。
  14. 根據請求項1所述的裝置，還包括第一體驅動電路，所述第一體驅動電路包括輸入和輸出，所述第一體驅動電路的輸入被耦接到所述第一放大器的所述輸出，所述第一體驅動電路的輸出被耦接到所述第一FET的第一體。
  15. 根據請求項14所述的裝置，其中所述第一體驅動電路包括電壓縮放設備。
  16. 根據請求項14所述的裝置，還包括： 第二放大器； 第二場效應電晶體（FET），包括第二源極和第二汲極，所述第二源極被耦接到所述第二放大器的輸出，所述第二汲極用於耦接到第二負載；以及 第二閘極驅動電路，包括輸入和輸出，所述第二閘極驅動電路的輸入被耦接到所述第二放大器的所述輸出，所述第二閘極驅動電路的輸出被耦接到所述第二FET的第二閘極。
  17. 根據請求項16所述的裝置，還包括第二體驅動電路，所述第二體驅動電路包括輸入和輸出，所述第二體驅動電路的輸入被耦接到所述第二放大器的所述輸出，所述第二體驅動電路的輸出被耦接到所述第二FET的第二體。
  18. 根據請求項17所述的裝置，其中所述第二體驅動電路包括電壓縮放設備。
  19. 根據請求項17所述的裝置，還包括： 第三場效應電晶體（FET），包括第三源極和第三汲極，所述第三源極被耦接到電壓軌，所述第三汲極用於耦接到所述第一負載和所述第二負載；以及 第三閘極驅動電路，包括第一輸入、第二輸入以及輸出，所述第三閘極驅動電路的第一輸入被耦接到所述第一放大器的所述輸出，所述第三閘極驅動電路的第二輸入被耦接到所述第二放大器的所述輸出，所述第三閘極驅動電路的輸出被耦接到所述第三FET的第三閘極。
  20. 根據請求項19所述的裝置，還包括第三體驅動電路，所述第三體驅動電路包括第一輸入、第二輸入以及輸出，所述第三體驅動電路的第一輸入被耦接到所述第一放大器的所述輸出，所述第三體驅動電路的第二輸入被耦接到所述第二放大器的所述輸出，所述第三體驅動電路的輸出被耦接到所述第三FET的第三體。
  21. 根據請求項20所述的裝置，其中所述第三體驅動電路包括： 電壓加法器，包括第一輸入和第二輸入，所述電壓加法器的第一輸入被耦接到所述第一放大器的所述輸出，所述電壓加法器的第二輸入被耦接到所述第二放大器的所述輸出；以及 電壓縮放設備，包括輸入和輸出，所述電壓縮放設備的輸入被耦接到所述電壓加法器的輸出，所述電壓縮放設備的輸出被耦接到所述第三FET的所述第三體。
  22. 一種方法，包括： 使用第一音頻放大器放大第一音頻訊號以生成第一電壓； 基於所述第一電壓生成第一閘極電壓；以及 將所述第一閘極電壓施加到耦接在所述第一音頻放大器與第一音頻換能器之間的第一場效應電晶體（FET）的第一閘極。
  23. 根據請求項22所述的方法，其中生成所述第一閘極電壓包括： 通過第一縮放因子縮放所述第一電壓以生成第一縮放電壓；以及 將所述第一縮放電壓與第一直流（DC）電壓相加以生成所述第一閘極電壓。
  24. 根據請求項22所述的方法，還包括： 使用第二音頻放大器放大第二音頻訊號以生成第二電壓； 基於所述第二電壓生成第二閘極電壓；以及 將所述第二閘極電壓施加到耦接在所述第二音頻放大器與第二音頻換能器之間的第二場效應電晶體（FET）的第二閘極。
  25. 根據請求項24所述的方法，還包括： 基於所述第一電壓與所述第二電壓之和生成第三閘極電壓；以及 將所述第三閘極電壓施加到耦接在所述第一音頻換能器和第二音頻換能器與電壓軌之間的第三場效應電晶體（FET）的第三閘極。
  26. 根據請求項25所述的方法，還包括： 基於所述第一電壓生成第一體電壓； 將所述第一體電壓施加到所述第一FET的第一體； 基於所述第二電壓生成第二體電壓； 將所述第二體電壓施加到所述第二FET的第二體； 基於所述第一電壓與所述第二電壓之和生成第三體電壓；以及 將所述第三體電壓施加到所述第三FET的第三體。
  27. 一種裝置，包括： 用於使用第一音頻放大器放大第一音頻訊號以生成第一電壓的構件； 用於基於所述第一電壓生成第一閘極電壓的構件；以及 用於將所述第一閘極電壓施加到被耦接在所述第一音頻放大器與第一音頻換能器之間的第一場效應電晶體（FET）的第一閘極的構件。
  28. 根據請求項27所述的裝置，還包括： 用於使用第二音頻放大器放大第二音頻訊號以生成第二電壓的構件； 用於基於所述第二電壓生成第二閘極電壓的構件； 用於將所述第二閘極電壓施加到被耦接在所述第二音頻放大器與第二音頻換能器之間的第二場效應電晶體（FET）的第二閘極的構件。
  29. 根據請求項28所述的裝置，還包括： 用於基於所述第一電壓與所述第二電壓之和生成第三閘極電壓的構件；以及 用於將所述第三閘極電壓施加到被耦接在所述第一音頻換能器和所述第二音頻換能器與電壓軌之間的第三場效應電晶體（FET）的第三閘極的構件。
  30. 一種無線通訊設備，包括： 至少一個天線； 收發器，被耦接到所述至少一個天線； 至少一個數位訊號處理核，被耦接到所述收發器； 埠，被配置為連接到至少一個音頻換能器和數位資料設備中的一個； 至少一個音頻放大器； 至少一個場效應電晶體（FET），包括源極和汲極，所述場效應電晶體的源極被相應地耦接到所述至少一個音頻放大器的輸出，所述場效應電晶體的汲極被耦接到所述埠；以及 至少一個閘極驅動電路，包括輸入和輸出，所述閘極驅動電路的輸入被耦接到所述至少一個音頻放大器的所述輸出，所述閘極驅動電路的輸出被耦接到所述至少一個FET的閘極。
TW111116296A 2021-05-18 2022-04-28 用於音頻和其他應用的開關的音頻非線性消除 TW202249419A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/323,685 2021-05-18
US17/323,685 US11522572B1 (en) 2021-05-18 2021-05-18 Audio non-linearity cancellation for switches for audio and other applications

Publications (1)

Publication Number Publication Date
TW202249419A true TW202249419A (zh) 2022-12-16

Family

ID=81654759

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111116296A TW202249419A (zh) 2021-05-18 2022-04-28 用於音頻和其他應用的開關的音頻非線性消除

Country Status (6)

Country Link
US (2) US11522572B1 (zh)
EP (1) EP4342083A1 (zh)
KR (1) KR102687770B1 (zh)
CN (1) CN117178478A (zh)
TW (1) TW202249419A (zh)
WO (1) WO2022245518A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11522572B1 (en) 2021-05-18 2022-12-06 Qualcomm Incorporated Audio non-linearity cancellation for switches for audio and other applications
US20240179465A1 (en) * 2022-11-30 2024-05-30 Qualcomm Incorporated Linearizer Circuits and Methods for Audio Switches

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3719659A (en) * 1970-02-10 1973-03-06 Upjohn Co Intermediates for making lincomycins and process for preparing the same
CA1045217A (en) 1976-02-10 1978-12-26 Glenn A. Pollitt Constant impedance mosfet switch
FR2651343A1 (fr) * 1989-08-22 1991-03-01 Radiotechnique Compelec Circuit destine a fournir une tension de reference.
KR100508062B1 (ko) * 2002-10-10 2005-08-17 주식회사 디엠비테크놀로지 자기 발진 주파수를 높이기 위한 위상 진상-지상 보상기를구비하는 디지털 오디오 증폭기
US7782117B2 (en) 2008-12-18 2010-08-24 Fairchild Semiconductor Corporation Constant switch Vgs circuit for minimizing rflatness and improving audio performance
US8004340B2 (en) 2009-12-08 2011-08-23 Stmicroelectronics Asia Pacific Pte. Ltd. System and method for a semiconductor switch
US8384478B2 (en) 2010-03-04 2013-02-26 Bose Corporation Versatile audio power amplifier
JP5527070B2 (ja) * 2010-07-13 2014-06-18 株式会社リコー 定電圧回路およびそれを用いた電子機器
TWI482505B (zh) * 2012-09-19 2015-04-21 Wistron Corp 揚聲器控制系統
US9559648B2 (en) * 2014-02-06 2017-01-31 Texas Instruments Incorporated Amplifier with reduced idle power loss using single-ended loops
JP2017073583A (ja) * 2015-10-05 2017-04-13 ヤマハ株式会社 Ｄ級増幅器
US10312906B2 (en) 2016-09-16 2019-06-04 Asahi Kasei Microdevices Corporation Switch apparatus
EP3402070B1 (en) * 2017-05-11 2020-02-12 Infineon Technologies Austria AG Class d audio amplifier with adjustable gate drive
EP3425795B1 (en) * 2017-07-03 2021-09-01 Infineon Technologies Austria AG Class d audio amplifier with overload protection circuit
US10019021B1 (en) * 2017-09-22 2018-07-10 Qualcomm Incorporated Voltage settling detection for switching regulators
US10433062B2 (en) * 2018-01-12 2019-10-01 Diodes Incorporated Stereo audio system and method
US10168363B1 (en) * 2018-03-14 2019-01-01 STMicroelectronics Design & Application S.R.O. Current sensor with extended voltage range
JP7149104B2 (ja) * 2018-05-28 2022-10-06 ローム株式会社 半導体集積回路、オーディオ出力装置、電子機器
US11018644B2 (en) * 2018-11-27 2021-05-25 STMicroelectronics (Shenzen) R&D Co. Ltd. Audio amplifier with embedded buck controller for class-G application
US10955445B2 (en) * 2019-05-21 2021-03-23 Nxp B.V. Automatic miller plateau sampling
US11223330B1 (en) * 2020-07-10 2022-01-11 Nuvoton Technology Corporation Dynamic suppression of pop and click noise in an audio driver
US11424717B2 (en) * 2020-07-24 2022-08-23 Silanna Asia Pte Ltd High-speed closed-loop switch-mode boost converter
US11522572B1 (en) 2021-05-18 2022-12-06 Qualcomm Incorporated Audio non-linearity cancellation for switches for audio and other applications

Also Published As

Publication number Publication date
US11522572B1 (en) 2022-12-06
US11848696B2 (en) 2023-12-19
US20230049081A1 (en) 2023-02-16
KR102687770B1 (ko) 2024-07-23
WO2022245518A1 (en) 2022-11-24
KR20230159622A (ko) 2023-11-21
EP4342083A1 (en) 2024-03-27
CN117178478A (zh) 2023-12-05
US20220376730A1 (en) 2022-11-24

Similar Documents

Publication Publication Date Title
TW202249419A (zh) 用於音頻和其他應用的開關的音頻非線性消除
JP6545707B2 (ja) 切換可能な２次再生経路
CN106549644B (zh) 放大器系统
US9225303B1 (en) Method and apparatus for Class AB audio amplifier output stage voltage protection
CN103796134B (zh) 用于电容信号源放大器的系统和方法
US20100171549A1 (en) Variable Gain Amplifier Circuit and Filter Circuit
CN104106269B (zh) 用于便携式设备的扬声器的电路
KR20140038333A (ko) 프로그램가능 이득 증폭기를 위한 시스템 및 방법
JP2010213222A (ja) 信号増幅用半導体装置
KR20120024843A (ko) 비선형 피드백을 이용하는 전자 회로에서 왜곡을 감소시키기 위한 시스템
US7375575B1 (en) Method and apparatus for controlled voltage level shifting
US8139789B2 (en) Signal amplifier circuit
CN109842836B (zh) 一种消除音频信号播放通路之间串扰的方法、电路及设备
US20230232155A1 (en) Audio ground switch channel crosstalk cancellation technique
CN110771042B (zh) 控制可变阻抗元件中的开关
CN110557096B (zh) 具有改进的线性度的电流导引结构
US20240179465A1 (en) Linearizer Circuits and Methods for Audio Switches
Chilukuri et al. A Charge Amplifier Based Complementary Metal–Oxide–Semiconductor Analog Front End for Piezoelectric Microphones in Hearing Aid Devices
Mujawar et al. Stereo Audio Amplifier Board Using TDA2822
Reddy et al. A High Gain Medium Power Audio Amplifier Circuit
CN109144457B (zh) 音频播放装置及其音频控制电路
CN117221802A (zh) 应用到mems麦克风系统的电容线性化方法