KR20140038333A

KR20140038333A - 프로그램가능 이득 증폭기를 위한 시스템 및 방법

Info

Publication number: KR20140038333A
Application number: KR1020130112669A
Authority: KR
Inventors: 호세 루이스 세볼로스; 디에테르 드랙셀메이어; 마이클 크롭피츄
Original assignee: 인피니언 테크놀로지스 아게
Priority date: 2012-09-20
Filing date: 2013-09-23
Publication date: 2014-03-28
Also published as: US20140077882A1; KR101588501B1; US8872589B2; DE102013110422A1; CN103731112A; CN103731112B; DE102013110422B4

Abstract

실시예에 따라서, 시스템은 제1 커패시터 및 제어기와 병렬로 결합된 스위치 가능한 피드백 커패시터를 갖는 프로그램가능 이득 증폭기를 포함한다. 제어기는 제1 이득 설정에서 프로그램가능 이득 증폭기의 입력 노드와 프로그램가능 이득 증폭기의 출력 노드 사이에 피드백 커패시터를 결합하며, 그리고 제1 이득 설정으로부터 제2 이득 설정으로 전이할 때 피드백 커패시터의 제2 단자가 제1 주기 동안 프로그램가능 이득 증폭기의 입력 노드에 결합된 상태로 있는 동안 프로그램가능 이득 증폭기의 출력으로부터 기준 노드로 피드백 커패시터의 제1 단자를 스위치하도록 구성된다.

Description

프로그램가능 이득 증폭기를 위한 시스템 및 방법{SYSTEM AND METHOD FOR A PROGRAMMABLE GAIN AMPLIFIER}

본 발명은 일반적으로 반도체 회로와 방법에 관한 것으로, 특히 프로그램가능 이득 증폭기를 위한 시스템 및 방법에 관한 것이다.

오디오 마이크로폰은 휴대 전화, 디지털 오디오 레코더, 개인용 컴퓨터 및 원격회의 시스템과 같은 다양한 소비자 애플리케이션에서 일반적으로 사용된다. 특히, 보다 낮은 비용의 일렉트릿 콘덴서 마이크로폰(ECM)이 대량 생산된 비용에 민감한 애플리케이션에서 사용된다. ECM 마이크로폰은 통상적으로 음향 포트와 전기 출력 단자를 갖는 소형 패키지에 장착되는 일렉트릿 재료의 필름을 포함한다. 일렉트릿 재료는 진동판에 부착되거나 진동판 자체를 형성한다. 대부분의 ECM 마이크로폰은 휴대 전화와 같은 대상 애플리케이션 내 오디오 전단 증폭기에 결합되어 작동할 수 있는 전치증폭기를 또한 포함한다. 다른 형태의 마이크로폰은 미소전자기계 시스템(MEMS) 마이크로폰이며, 미소전자기계 시스템(MEMS) 마이크로폰은 압력 감지 진동판으로서 구현될 수 있으며, 집적 회로 위에 직접 식각된다.

주변 음압 레벨은 매우 큰 동적 범위에 걸쳐 있다. 예를 들어, 인간 청력의 임계치는 약 0 dBSPL이며, 대화 음성은 약 60 dBSPL인 반면에, 50m 떨어진 제트 비행기의 사운드는 약 140 dBSPL이다. MEMS 마이크로폰과 같은, 마이크로폰의 진동판은 고에너지(high intensity) 음향 신호를 견디며 이들 고에너지 음향 신호를 전자 신호로 충실히 변환할 수 있는 반면에, 이와 같은 고레벨 신호를 다루는 것은 몇몇 어려움을 초래한다. 예를 들어, 음향 마이크로폰을 위한 많은 증폭기와 전치증폭기는 특정한 동적 범위에 최적화되어 있다. 이런 이유로, 이들 시스템은 상당한 왜곡을 추가하지 않고 가청주파수 전대역(full audio range)을 처리하지 못할 수 있다. 그러나, 전기 시스템과 MEMS 마이크로폰 또는 센서를 결합하는 것은 마이크로폰의 매우 높은 출력 임피던스 때문에 다수의 어려움을 초래한다. 예를 들어, 전치증폭기에 의한 로딩은 잠재적으로 마이크로폰의 출력 신호를 감쇄시키며, 그리고 MEMS 마이크로폰의 고저항 특성은 불량한 전력 공급 거절비(PSRR)로 인해 MEMS 마이크로폰을 EMI 방해 및 전력 공급 방해에 취약하게 만든다. 이에 따라, MEMS 마이크로폰과 같은 용량성 신호원에 결합되는 증폭기는 용량성 피드백을 갖는 증폭기를 이용해 종종 구현되는 고임피던스 입력 단계를 갖는다. 이와 같은 증폭기가, 예를 들어, 피드백 커패시터의 상이한 값을 스위칭 인 그리고 스위칭 아웃함으로써 프로그램가능 이득을 갖도록 구성될 때, 증폭기와 자신의 관련된 커패시터의 동작점에서 동요는 신호의 왜곡을 야기할 수 있다.

실시예에 따라서, 시스템은 제1 커패시터 및 제어기와 병렬로 결합된 스위치 가능한 피드백 커패시터를 갖는 프로그램가능 이득 증폭기를 포함한다. 제어기는 제1 이득 설정에서 프로그램가능 이득 증폭기의 입력 노드와 프로그램가능 이득 증폭기의 출력 노드 사이에 피드백 커패시터를 결합하도록 구성되며, 그리고 제1 이득 설정으로부터 제2 이득 설정으로 전이할 때 피드백 커패시터의 제2 단자가 제1 시간 주기 동안 프로그램가능 이득 증폭기의 입력 노드에 결합된 상태로 있는 동안 프로그램가능 이득 증폭기의 출력으로부터 기준 노드로 피드백 커패시터의 제1 단자를 스위치하도록 구성된다.

발명의 하나 이상의 실시예의 세부내용은 이하 첨부 도면과 상세한 설명에서 설명된다. 발명의 다른 특징, 목적, 그리고 장점은 상세한 설명과 도면, 그리고 청구항을 보면 분명할 것이다.

본 발명 및 발명의 장점의 보다 완전한 이해를 위해, 이제 첨부 도면과 함께 이어지는 상세한 설명을 참조한다.
도 1a 내지 도 1c는 종래의 용량성 증폭기와 대응하는 파형도를 예시한다.
도 2a 내지 도 2f는 실시예에 따른 프로그램가능 이득 증폭기와 대응하는 파형도를 도시한다.
도 3a 내지 도 3c는 다른 실시예에 따른 프로그램가능 이득 증폭기와 대응하는 타이밍도를 도시한다.
도 4는 복수의 스위치 가능한 피드백 커패시터를 갖는 실시예에 따른 프로그램가능 이득 증폭기를 도시한다.
도 5a 내지 도 5b는 레벨 변환된 출력을 갖는 실시예에 따른 프로그램가능 이득 증폭기를 도시한다.
도 6은 조절 가능한 입력 커패시터를 갖는 실시예에 따른 프로그램가능 이득 증폭기를 도시한다.
도 7은 실시예에 따른 피드백 저항기의 능동 구현을 도시한다.
도 8은 실시예에 따른 프로그램가능 이득 증폭기를 포함하는 집적 회로를 도시한다.
도 9는 실시예에 따른 방법을 도시한다.

달리 표시되지 않는 한, 상이한 도면들의 대응하는 번호와 부호는 일반적으로 대응하는 부분을 지칭한다. 도면은 바람직한 실시예의 관련된 양상을 명백하게 예시하기 위해 도시되며 반드시 일정 비율로 도시되는 것은 아니다. 특정한 실시예를 보다 명백히 예시하기 위해, 동일한 구조, 재료, 또는 공정 단계의 변화들을 표시하는 글자가 도면 번호에 이어질 수 있다.

본 바람직한 실시예의 제조 및 이용이 이하 상세히 논의된다. 그러나, 본 발명은 매우 다양한 특정한 맥락에서 구현될 수 있는 많은 적용 가능한 발명의 개념을 제공한다. 논의되는 특정한 실시예는 단지 발명을 만들고 이용하기 위한 특정한 방법을 예시하며, 발명의 범위를 제한하지 않는다는 점을 이해해야 한다.

본 발명은 특정한 맥락에 있어서 실시예, 즉 프로그램가능 이득 증폭기에 대하여 기술될 것이다. 본 발명의 실시예는 프로그램가능 이득 증폭기로 제한되지 않으며, 다른 형태의 회로뿐만 아니라, 스위치형 커패시터 회로, 가변 이득 증폭기, 센서 회로, 오디오 증폭기와 같은, 다른 회로 구조에 또한 적용될 수 있다.

본 발명의 실시예에서, 프로그램가능 이득 증폭기의 이득은 스위치 가능한 피드백 커패시터의 제2 단자가 증폭기의 입력에 결합된 상태로 있는 동안 증폭기의 출력으로부터 기준 노드로 스위치 가능한 피드백 커패시터의 단자를 스위치함으로써 변화되며, 이에 의해 스위치 가능한 피드백 커패시터로부터 증폭기의 입력과 증폭기의 출력 사이에 결합된 잔여 커패시터로 전하를 운반한다. 몇몇 실시예에서, 이러한 전하 운반은 이득 설정이 변화될 때 출력 신호에서 DC 에러를 감소시킨다.

실시예에서, 마이크로폰의 높은 동적 범위는 시스템의 나중 단계에서 이득을 변화시킴으로써 시스템의 전단에서 프로그램가능 이득 증폭기에서 이득 변화를 보상함으로써 활용될 수 있다. 예를 들어, 시스템의 전단에서의 큰 이득은 낮은 이득 또는 감쇄에 의해 나중에 보상되는 작은 진폭의 마이크로폰 신호에 인가될 수 있거나, 또는 전단에서의 작은 이득 또는 감쇄는 나중 단계에서 보다 큰 이득에 의해 나중에 보상되는 큰 진폭의 마이크로폰 신호에 인가될 수 있다. 신호 경로의 순수 효과는 명백히 일정한 이득이다. 몇몇 실시예에서, 이득 설정 경계에서 단절은 신호 처리의 나중 단계에서 대응하는 이득 조절을 인가함으로써 보상될 수 있다.

도 1a는 전압원(104)의 출력을 증폭하기 위해 사용될 수 있는 종래의 증폭 시스템(100)을 예시한다. 시스템(100)은 증폭기(102), 입력 커패시터(C1), 그리고 피드백 커패시터(C2)를 포함한다. 낮은 주파수에서 전압 전달 함수는 다음과 같이 표현될 수 있다.

상기 방정식에서, 신호원의 커패시턴스는 입력 커패시터(C1)의 커패시턴스보다 훨씬 큰 것으로 가정한다.

용량성 증폭기의 이득은 C1이나 C2의 커패시턴스를 조절함으로써 조절될 수 있다. 도 1b는 커패시터(C3)가 스위치(S)를 통해 증폭기(110)에 연결되거나 증폭기(110)로부터 분리될 수 있는 종래의 프로그램가능 이득 용량성 증폭기(110)를 예시한다.

예를 들어, 스위치(S)가 개방될 때, 증폭기(110)의 전압 이득은 약

이다. 스위치(S)가 닫힐 때, 증폭기(110)의 전압 이득은 약

이다.

도 1c는 스위치(S)가 시간(t1)에서 닫힐 때 커패시터(C3)가 증폭기(110)로 스위치되며, 스위치(S)가 시간 t2에서 개방될 때 증폭기(110)로부터 스위치되는 동안 Vout과 Vin을 도시하는 파형도를 예시한다. 커패시터(C3)가 시간 t1에서 회로로부터 스위치될 때, 순간 전하 공유는, 이득에서 대응하는 감소와 함께, Vout 파형에서 단절(112)을 야기한다. 스위치(S)가 시간 t2에서 개방될 때, 증폭기(110)의 이득이 증가한다. 비록 출력 전압(Vout)이 시간 t2에서 연속으로 유지된다고 하더라도, DC 전압 레벨(Vout)은 전압(114)에서 전압(116)으로 변환된다.

도 2a는 본 발명의 실시예에 따른 프로그램가능 이득 증폭기(200)를 예시한다. 프로그램가능 이득 증폭기(200)는 피드백에 있어 저항기(R)와 커패시터(C2)를 갖는 증폭기(202)를 포함한다. 저항기(R)는 증폭기(202)의 반전 입력을 바이어스하기 위해 사용되는 높은 값 저항기일 수 있다. 저항기(R)의 값은 예를 들어 GΩ 영역에서 높은 값으로 설정될 수 있다. 몇몇 실시예에서, 저항기(R)는 도 7에 예시되고 이하 기술된 회로와 같은 높은 저항 네트워크를 이용해 구현될 수 있다.

커패시터(C1)는 증폭기(202)의 반전 입력에 전압(Vin)을 결합한다. 신호원(104)은 MEMS 마이크로폰 또는 용량성 센서와 같은 용량성 신호원을 포함할 수 있는 입력 신호원을 나타낸다. 그러나, 몇몇 실시예에서, 커패시터(C1)는 용량성 신호원의 커패시턴스에 의해, 전체적으로 또는 부분적으로, 구현될 수 있는 것으로 이해되어야 한다. 스위치(S1 및 S2)는 접지 또는 커패시터(C2)의 대응하는 단자에 C3의 단자를 선택적으로 결합시킨다. 커패시터(C3)는 초기에 접지에 결합되는 것으로 도시된다고 하더라도, 본 발명의 대안적인 실시예에서, 접지 이외에도 다른 기준 전압이 스위치(S1 및 S2)의 상부 단자와 증폭기(202)의 비반전 입력에 결합될 수 있다.

도 2a 내지 도 2d는 증폭기(200)의 안과 밖에서 커패시터(C3)를 스위치하기 위해 사용될 수 있는 실시예 스위칭 시퀀스를 예시한다. 도 2a는 S1 및 S2가 상부 위치에 존재하고 접지에 커패시터(C3)의 각각의 단자를 결합시키는 초기 상태를 예시한다. 이러한 초기 상태 동안, 증폭기(200)의 이득은 약

이다. 다음으로, 도 2b에 따르면, 스위치(S1 및 S2)는 커패시터(C2)의 단자에 커패시터(C3)의 양단을 결합시킨다. 몇몇 실시예에서, S1은 스위칭시 S2에 앞설 수 있다. 대안으로, S1과 S2가 동시에 스위치될 수 있다. 이러한 상태 동안, 증폭기(200)의 이득은 약

이다.

그 다음 증폭기(200)의 전압 이득은 증폭기(202)의 입력에 결합되는 커패시터(C2)의 좌측이 유지되는 동안 스위치(S2)를 통해 커패시터(C3)의 우측을 접지에 결합시킴으로써

로부터

로 다시 한번 증가될 수 있다. 여기서, 증폭기(202)의 피드백 작용이 증폭기(202)의 비반전 입력으로 하여금 접지 전위에 매우 가까운 전압을 띠도록 하기 때문에 커패시터(C3) 내 전하(220)는 커패시터(C2)로 재분배된다. 그로 인해, 커패시터(C3)는 효과적으로 방전된다. 몇몇 실시예에서, 증폭기(200)의 동작은 도 2c에 도시된 바와 같이 보다 낮은 위치에 결합된 스위치(S1)와 상부 위치에 결합된 스위치(S2)로 진행할 수 있다.

다음으로, 또한 스위치(S1)는 도 2d에 도시된 바와 같이 접지에 커패시터(C3)의 좌측을 결합한다. 실시예에서, 증폭기(202)가 재분배 단계에서 안정되는데 충분한 시간을 허용하도록 하기 위해 S2가 스위치되고 일정 주기 후 S1이 스위치된다. 대안적인 실시예에서, C3의 좌측이 증폭기(202)의 비반전 입력에 결합된 채로 남아 있을 수 있다. 프로그램가능 증폭기의 이득이 도 2c 및 도 2d에 도시된 구성에서 거의 동일한 반면에, 도 2c의 구성은 증폭기(202)의 입력에 높은 용량성 부하를 제공하고 시스템의 잡음 감도를 증가시킬 수 있다.

도 2e는 도 2a 내지 도 2d에 예시된 스위칭 시퀀스에 따라 실시예 증폭기(200)를 위한 전압(Vin 및 Vout)의 파형도를 예시한다. 초기에, 커패시터(C3)는 커패시터(C2)와 병렬로 결합되지 않으며 시간 t1에서 증폭기의 이득은

이다. 시간 t1에서, 커패시터(C3)는 커패시터(C2)와 병렬로 결합되며 이득은 약

까지 감소한다. 시간 t2에서, 커패시터(C2)의 우측은 증폭기(202)의 출력 단자로부터 분리되고 접지에 결합되며, 이에 의해 증폭기(200)의 이득은 다시 한번

까지 감소되도록 한다. Vout은 시간 t1에서 전압 급등(250)과 시간 t2에서 전압 급등(252)을 갖는다는 것을 알 수 있다.

시간 t1과 시간 t2에서 Vout의 전압에 있어서 변화의 크기는 다음과 같이 표현될 수 있다.

따라서, 전달된 전하(ΔQ)의 크기는 다음과 같이 표현될 수 있다:

이러한 전하의 모두가 커패시터(C3)로부터 생긴다고 가정되면, 커패시터(3)에 걸친 전압 변화는 다음과 같이 표현될 수 있다.

전술한 바와 같이, 시간 t1에서 전압 급등(250)과 시간 t2에서 전압 급등(252)의 크기가 예측가능하기 때문에, 이들 전압 급등의 영향은, 예를 들어, t1과 t2에 대응하는 시간에서 출력 신호(Vout)에서 대응하는 이득 정정을 인가함으로써 나중 단계에서 보상될 수 있다. 예를 들어, 실시예 프로그램가능 이득 증폭기에 의해 인가되는 이득에 있어서 변화가 전단에서 +6dB이면, -6dB의 대응하는 이득 변화가 나중 단계에서 인가될 수 있다.

도 2f는 커패시터(C1)와 전압원(104)이 용량성 신호원(282)내에 포함되는 실시예 증폭기(280)를 예시하며, 용량성 신호원(282)은 MEMS 마이크로폰 또는 센서와 같은 소스일 수 있다. 이와 같은 실시예에서, 전압원(104)은 용량성 신호원에 의해 발생된 신호를 나타내며, 커패시터(C1)는 용량성 신호원의 커패시턴스를 나타낸다. 본 명세서에 기술된 다른 실시예에 표시된 전압원(104)과 커패시터(C1)는 용량성 신호원(282)에 의해 구현될 수 있다는 것이 이해되어야 한다. 이와 같은 실시예에서, 신호원(282)의 출력은 추가적인 개재 직렬 커패시터를 갖거나 갖지 않는 증폭기(202)에 결합될 수 있다.

도 3a는 스위치(S1)가 신호 φ1와 φ1b에 의해 제어되는 스위치(302 및 304)에 의해 구현되며, 스위치(S2)가 신호 φ2와 φ2b에 의해 제어되는 스위치(306 및 308)를 이용해 구현되는 실시예 증폭기(300)를 예시한다.

도 3b는 신호(φ1, φ1b, φ2 및 φ2b)를 통한 스위치(302, 304, 306 및 308)의 동작을 예시하는 파형도를 예시한다. 파형도에서, 높은 신호 레벨은 대응하는 스위치를 활성화시키는 레벨을 나타내며, 그리고 낮은 레벨은 대응하는 스위치를 비활성화시키는 레벨을 나타낸다. 스위치를 활성화시키고 비활성화시키는 실제 전압 레벨은 특정 스위치 및 그 시방서에 의해 결정될 수 있는 것으로 이해되어야 한다. 예를 들어, 몇몇 실시예에서, 스위치(302, 304, 306 및 308)는 활성인 높은 신호 대신에 활성인 낮은 신호를 사용할 수 있다. 시간(310)에서, 신호(φ1b 및 φ2b)는 활성화되어 커패시터(C3)의 양단이 접지에 결합되며 증폭기(300)의 이득은 약

이다. 다음으로, 시간(312)에서, 신호(φ1b 및 φ2b)는 커패시터(C2)가 접지로 방전되는 것을 방지하기 위해 신호(φ1 및 φ2)가 시간 동안(316) 활성화되기에 앞서 낮아진다. 시간(316)과 시간(318) 사이에, 커패시터(C3)는 증폭기의 이득이 약

이도록 커패시터(C2)와 병렬로 결합된다. 몇몇 실시예에서, 신호(φ1)는 순간 신호 포워드 바이어싱 기생 다이오드로 인한 전하 손실을 피하기 위해 신호(φ2)에 앞서 시간 간격(314)에서 활성화된다.

시간(318)에서, 신호(φ2)가 낮아지고 신호(φ2b)는 커패시터(C3)가 커패시터(C2)로 방출될 수 있도록 이후 짧은 시간 활성되며, 이에 의해 이득을 약

까지 다시 증가시킨다. 최종적으로, 시간(320)에서, φ1이 또한 낮아지며 φ1b는 이후 짧게 활성화된다. 사이클은 시간(322)에서 반복되며, 이 때 신호(φ1b)가 활성화된다.

도 3c는 스위치(302, 304, 306 및 308)를 구현하기 위해 사용될 수 있는 다양한 스위치 실시예를 예시한다. 예를 들어, 스위치는 NMOS 트랜지스터(340), PMOS 트랜지스터(342), 또는 NMOS 트랜지스터(346)와 PMOS 트랜지스터(344)의 병렬 조합인 CMOS 전송 게이트(348)를 이용해 구현될 수 있다. 도 3c에 예시된 스위치 구현은 단지 실시예 스위치 구현의 몇몇 예이며, 기술분야에 공지된 다른 스위치 회로가 사용될 수 있는 것으로 이해되어야 한다. 도 3a 내지 도 3c에 기술되고 도시된 스위칭 회로와 방법이 본 명세서에 기술되고 예시된 다른 실시예의 스위치에 적용될 수 있는 것으로 이해되어야 한다.

도 4는 본 발명의 다른 실시예에 따른 증폭기(400)를 예시한다. 증폭기(400)는 커패시터(C3)와 스위치(410 및 412), 커패시터(C4)와 스위치(414 및 416), 그리고 커패시터(Cn)와 스위치(418 및 420)로 표시된 복수의 스위치 가능한 커패시터를 갖는다. 그러나, 증폭기(400)가 복수의 상이한 이득 설정을 갖도록 구성될 수 있도록 임의의 수의 커패시터가 커패시터(C2)와 병렬로 스위치 될 수 있는 것으로 이해되어야 한다.

따라서, 증폭기(400)는 약

의 최대 전압 이득과 약

의 최소 전압 이득을 갖도록 구성될 수 있다. 커패시터(C1 내지 Cn)의 값을 조절하고 비율을 조절함으로써, 다양한 상이한 이득 설정이 구현될 수 있다. 커패시터(C3 내지 Cn)는 상기 실시예에 기술된 바와 같이 증폭기 안팎으로 스위치될 수 있다. 예를 들어, 일 실시예에서, n=14이어서 다음 값을 갖는 13개의 상이한 피드백 커패시터가 사용된다: C2=400fF, C3=200fF, C4=200fF, C5=400fF, C6=400fF, C7=800fF, C8=800fF, C9=1.6pF, C10=1.6fF, C11=3.2pF, 그리고 C12=3.2pF, C13=6.4pF 및 C14=6.4pF. 입력 커패시터(C1)는 약 2pF의 값을 가질 수 있으며, 예를 들어, 용량성 센서 또는 마이크로폰 자체의 커패시턴스를 이용해, 또는 용량성 센서 커패시턴스와 고정 커패시턴스의 조합을 이용해 구현될 수 있다. 몇몇 실시예에서, 커패시터(C3 내지 Cn)는 2진 가중될 수 있다. 대안으로, 2진 미만의 값 가중, 예를 들어, 1.5의 인수는 보다 작은 단계 크기를 제공하기 위해 사용될 수 있다. 대안적인 실시예에서, 상이한 수의 피드백 커패시터 및/또는 상기 예와 상이한 값을 갖는 커패시터가 사용될 수 있는 것으로 이해되어야 한다. 더욱이, 다수의 스위치가능한 피드백 커패시터는 신호 스위치 가능한 피드백 커패시터만을 예시하는 본 명세서에 기술된 다른 실시예에 적용될 수 있다.

실시예에서, 증폭기(400)의 포워드 이득은 전류원(404)에 의해 바이어스되는 NMOS 트랜지스터(402)에 의해 제공되며, 기준 노드(401)는 다이오드 연결된 NMOS 트랜지스터(406)와 전류원(408)에 의해 바이어스된다. 트랜지스터(402 및 406) 및 전류원(404 및 408)에 의해 전달된 전류(I1 및 I2)는 각각의 트랜지스터를 위한 전류의 지수와 가로세로비가 노드(401 및 403)에서 실질적으로 동일한 바이어스 전압을 제공하기 위해 거의 동일하도록 비율조정될 수 있다. 대안으로, 다른 트랜지스터 형태가 트랜지스터(402 및 406)를 위해 사용될 수 있으며/있거나, 해당 기술분야에 알려진 다른 바이어싱 체계가 구현될 될 수 있다.

도 5a는 전압원(502)이 트랜지스터(402)의 드레인에서 보다 많은 헤드룸(headroom)을 허용하도록 하기 위해 출력 전압(Vout)의 DC 레벨을 변환하는 실시예 증폭기(500)를 예시한다. 따라서, 증폭기(500)는 트랜지스터(402)가 선형 동작 영역 내로 구동되기에 앞서 보다 높은 진폭을 출력할 수 있다. 스위치(412)의 한 단자는 전압원(502)과 동일하거나 유사한 전압 강하를 갖는 전압원(503)을 통해 트랜지스터(406)에 결합된다. 도 5b는 전압원(502)이 약 I3*Rshift의 레벨 변환을 제공하기 위해 전류원(512)과 직렬로 저항기(Rshift)를 이용해 구현되는 실시예 증폭기(510)를 예시한다. 따라서, 스위치(412)는 저항기(Rb)를 통해 트랜지스터(406)에 결합되며, 이에 의해 I3*Rshift는 I2*Rb와 거의 동일하다. 도 5a 및 도 5b에 도시된 실시예 레벨 변환기가 본 명세서에 기술된 다른 실시예에 적용될 수 있는 것으로 이해되어야 한다.

도 6은 조절 가능한 피드백 커패시터뿐만 아니라 조절 가능한 입력 커패시턴스를 갖는 실시예 증폭기(600)를 예시한다. 실시예에서, 커패시터(Cx)는 스위치(S3 및 S4)를 이용해 C1과 병렬로 스위치될 수 있다. 따라서, 증폭기(600)의 이득은 약

와 약

사이에서 변할 수 있다. 실시예에서, 커패시터(Cx)는 커패시터(C3)와 유사한 방식으로 회로의 안과 밖에서 스위치될 수 있다. 예를 들어, 커패시터(Cx)가 C1과 병렬로 결합될 때, 스위치(S3 및 S4)는 보다 낮은 위치에서 활성화될 수 있다. 커패시터(Cx)가 C1로부터 분리될 때, 스위치(S4)가 시스템이 안정되는데 충분한 시간 동안 보다 낮은 위치에 유지되는 동안 스위치(S3)가 상부 위치로 전환(toggle)될 수 있으며, 이후 스위치(S4)는 상부 위치로 전환된다. 대안으로, 스위치(S4)가 보다 낮은 위치에 유지될 수 있다. 실시예 조절가능한 입력 커패시턴스가 본 명세서에 기술된 다른 실시예에 적용될 수 있는 것으로 이해되어야 한다.

몇몇 실시예들에서, 본 명세서의 실시예에 기술된 실시예 증폭기의 피드백 저항은 도 7에 예시된 활성 회로(700)를 이용해 구현될 수 있다. 저항기 사다리를 형성하는 저항기(706, 708 및 710)는 각각 저항 단자(701 및 703)에서 입력을 갖는 버퍼(702 및 704)의 출력 사이에 결합된다. 트랜지스터(712, 714, 716 및 718)는 저항기(706, 708 및 710)에 의해 형성된 저항기 사다리에 결합된 게이트를 갖는다. 버퍼(702 및 704)는 트랜지스터(712, 714, 716 및 718)의 게이트가 유한 저항을 제공하기 위해 바이어스되도록 레벨 변환 버퍼일 수 있다. 몇몇 실시예에서, 활성 회로(700)는 대략 500GΩ 내지 대략 1TΩ의 저항을 구현할 수 있다. 이러한 범위의 밖의 저항은 활성 회로(700)를 이용해 또한 구현될 수 있다. 활성 회로(700)뿐만 아니라 본 명세서 실시예에 적용될 수 있는 다른 활성 저항 회로는 "_________"란 명칭의 개시번호 2012E51020AT로, 2012,____출원되어 계류중인 미국 특허출원 제 ___/_____호에 기술된다. 다른 실시예에서, 피드백 저항기는 또한 "Impedance transformation with transistor circuits"이란 명칭의 2009년 6월 3일 출원된 미국 특허 제8,004,350호 및 "Mitigating side effects of impedance transformation circuits"란 명칭의 2010년 1월 12일 출원된 미국 특허 제8,067,958호에 기술된 회로와 시스템을 이용해 구현될 수 있으며, 이러한 출원 모두는 그대로 참조로서 본 명세서에 포함된다.

도 8은 용량성 신호원(801)과 결합되도록 구성되는 실시예 용량성 신호원 신호 처리 집적 회로(IC)(800)를 예시하며, 용량성 신호원(801)은 반드시 IC(800)의 일부일 필요는 없다는 것을 표시하기 위해 파선으로 도시된다. 그러나, 몇몇 실시예에서, 용량성 신호원(801)은 IC(800) 상에 포함될 수도 있다. 용량성 신호원(801)은 MEMS 마이크로폰, 용량성 센서, 또는 용량성 임피던스를 갖는 다른 신호원일 수 있다. 대안으로, 신호원(801)은 비용량성 임피던스를 갖는 신호원일 수 있다.

IC(800)는 아날로그-디지털 컨버터(804), 디지털 이득 블록(806) 및 디지털-아날로그 컨버터(808)가 이어지는 전단 프로그램가능 증폭기(802)를 갖는다. 디지털-아날로그 컨버터(808)의 출력은 아날로그 출력 신호 핀(820)에 결합될 수 있다. 프로그램가능 이득 증폭기(802)는 본 명세서에 기술된 실시예 증폭기를 이용해 구현될 수 있다. 아날로그-디지털 컨버터(804)는 아날로그-디지털 컨버터 회로 및 종래 기술에 알려진 기법, 예를 들어, 시그마-델타 변환 기법을 이용해 구현될 수 있다. 디지털 이득 블록(806)은 디지털 신호 처리 및/또는 주문형 이득 제어 로직을 이용해 구현될 수 있다. 실시예에서, 이득 제어 블록(810)은 프로그램가능 증폭기(802)의 이득과 디지털 이득 블록(806)의 이득을 제어한다. 몇몇 실시예에서, 증폭기(802)에 인가된 이득의 증가는 디지털 이득 블록(806)의 이득의 대응하는 감소에 의해 보상될 수 있다. 유사하게, 증폭기(802)에 인가된 감소하는 이득은 디지털 이득 블록(806)의 이득의 대응하는 증가에 의해 보상될 수 있다. 프로그램가능 이득 증폭기(802)의 출력 신호 단절은 보다 연속적인 신호를 발생하기 위해 디지털 이득 블록(806)의 이득 변화에 의해 적어도 부분적으로 보상될 수 있다. 몇몇 실시예에서, 디지털 이득 블록(806)에 대한 이득 변화는 변환 및 전파 지연을 보상하기 위해 프로그램가능 이득 증폭기(802)에 이득 변화가 인가되고 일정 기간 후에 인가될 수 있다. 몇몇 실시예에서, 추가적인 디지털 신호 처리는 아날로그-디지털 컨버터(804)와 디지털-아날로그 컨버터(808) 사이에 인가될 수 있다. 몇몇 실시예에서, 증폭기(802)와 디지털 이득 블록(806)의 이득을 제어하는 시스템과 방법은 본 명세서에 참조로서 그대로 포함되는 "System and Method for High Input Capacitive Signal Amplifier"란 명칭의 2012년 4월 16일 출원된 동시 계류중인 미국 특허출원 제13/447,792호에 기술된 시스템과 방법을 이용해 구현될 수 있다. 예를 들어, 일 실시예에서, 이득 제어 블록(810)은 프로그램가능 이득 증폭기에 결합된 아날로그 신호의 진폭을 측정하고, 제1 이득 함수에 따라서 프로그램가능 이득 증폭기의 제1 이득을 조절하며, 제2 이득 함수에 따라서 디지털 이득 블록의 제2 이득을 조절한다.

집적 회로(IC)(800)는 실시예 프로그램가능 이득 증폭기를 이용하는 IC의 단지 한 예라는 것으로 이해되어야 한다. 예를 들어, 대안적인 실시예에서, A/D 컨버터 및 D/A 컨버터가 생략될 수 있으며 이득 블록(806)이 다른 아날로그 프로그램가능 이득 증폭기를 이용해 구현될 수 있다. 다른 실시예에서, 실시예 프로그램가능 이득 증폭기는 입력 신호 세기가 프로그램가능 이득 증폭기 또는 가변 이득 증폭기에 의해 등화되는 무선 수신기 또는 유선 수신기와 같은 시스템에 적용될 수 있다.

IC(800)는 CMOS 공정을 이용해 실리콘 기판 위에 구현될 수 있다. 실시예 증폭기에서 사용된 커패시터는, 폴리-폴리 커패시터, MOS 커패시터, 금속-금속 커패시터, 샌드위치 커패시터를 포함하지만, 이에 제한되지 않는 다양한 상이한 커패시터 구조를 이용해 구현될 수 있다. 대안으로, 바이폴라, BiCMOS, 실리콘-온-절연체(SOI) 등과 같은 다른 프로세스가 사용될 수 있다.

도 9는 실시예 프로그램가능 이득 증폭기를 동작시키는 방법(900)의 흐름도를 예시한다. 단계(902)에서, 스위치 가능한 피드백 커패시터가 제1 피드백 커패시터와 병렬로 결합된다. 선택적인 보상 이득 조절이 단계(904)에서 나중 단계에서 적용될 수 있다. 다음으로, 단계(906)에서, 스위치 가능한 피드백 커패시터의 제1 단자는 프로그램가능 이득 증폭기의 출력으로부터 기준 노드로 스위치된다. 다른 선택적인 보상 이득 조절이 단계(910)에서 나중 단계에서 적용될 수 있다. 프로그램가능 이득 증폭기가 단계(908)에서 안정된 후, 스위치 가능한 피드백 커패시터의 제2 단자는 단계(912)에서 프로그램가능 이득 증폭기의 입력으로부터 기준 노드로 스위치될 수 있다. 단계(902 내지 912)는 다른 이득 변화가 필요하면 반복될 수 있다.

실시예에 따라서, 시스템은 제1 커패시터 및 제어기와 병렬로 결합된 스위치 가능한 피드백 커패시터를 갖는 프로그램가능 이득 증폭기를 포함한다. 제어기는 제1 이득 설정에서 프로그램가능 이득 증폭기의 입력 노드와 프로그램가능 이득 증폭기의 출력 노드 사이에 피드백 커패시터를 결합하며, 제1 이득 설정에서 제2 이득 설정으로 전이할 때 피드백 커패시터의 제2 단자가 제1 주기 동안 프로그램가능 이득 증폭기의 입력 노드에 결합된 상태로 있는 동안 프로그램가능 이득 증폭기의 출력으로부터 기준 노드로 피드백 커패시터의 제1 단자를 스위치하도록 구성된다. 제어기는 또한 제1 주기 후 피드백 커패시터의 제1 단자를 기준 노드에 결합하도록 구성된다. 몇몇 실시예들에서, 프로그램가능 이득 증폭기의 출력에서 전압의 DC 성분은 제1 이득 설정과 제2 이득 설정간에 실질적으로 일정하게 유지된다.

시스템은 제1 이득 설정과 제2 이득 설정간의 이득 차이를 보상하는 다른 이득 설정을 적용하도록 구성되는 프로그램가능 이득 증폭기의 출력에 결합된 다른 프로그램가능 이득 블록을 더 포함할 수 있다. 다른 프로그램가능 이득 블록이 디지털 이득 블록으로 구현될 수 있으며, 제어기는 프로그램가능 이득 증폭기에 결합된 아날로그 신호의 진폭을 측정하고, 제1 이득 함수에 따라 프로그램가능 이득 증폭기의 제1 이득을 조절하며, 그리고 제2 이득 함수에 따라 디지털 이득 블록의 제2 이득을 조절하도록 더 구성될 수 있다.

실시예에서, 시스템은 프로그램가능 이득 증폭기의 출력에 결합된 아날로그-디지털 컨버터 및 아날로그-디지털 컨버터의 출력에 결합된 디지털 이득 블록을 또한 포함할 수 있다. 디지털 이득 블록은 제1 이득 설정과 제2 이득 설정간의 이득 차이를 보상하도록 구성될 수 있다. 몇몇 실시예에서, 디지털-아날로그 컨버터는 디지털 이득 블록의 출력에 결합될 수 있다.

시스템은 프로그램가능 이득 증폭기의 입력 노드와 시스템 입력 단자 사이에 결합된 입력 커패시터를 더 포함할 수 있다. 대안으로, MEMS 마이크로폰과 같은, 용량성 신호원이 프로그램가능 이득 증폭기의 입력 노드에 결합될 수 있다.

다른 실시예에 따라서, 회로는 증폭기, 증폭기의 입력과 증폭기의 출력 사이에 결합된 제1 커패시터, 제2 커패시터 그리고 제어기를 포함한다. 제어기는 제2 커패시터의 제1 단자를 증폭기의 입력에 결합하고 제2 커패시터의 제2 단자를 증폭기의 출력에 결합함으로써 제1 이득 모드에서 회로를 동작시키고, 제2 커패시터의 제1 단자가 증폭기의 입력에 결합된 상태로 유지되는 동안 제1 주기 동안 제2 커패시터의 제2 단자를 기준 노드에 결합함으로써 제1 이득 모드로부터 제2 이득 모드로 회로를 스위치하도록 구성된다. 더욱이, 제어기는 또한 제1 주기후에 제2 커패시터의 제1 단자를 기준 노드에 결합하도록 구성될 수 있다. 증폭기, 제1 커패시터, 제2 커패시터, 그리고 제어기는 집적 회로 위에 배치된다.

몇몇 실시예에서, 기준 노드는 접지 노드일 수 있으며/있거나 기준 전압 발생기에 결합될 수 있다.

회로는 제3 커패시터를 또한 포함할 수 있으며, 그리고 제어기는 제3 커패시터의 제1 단자를 증폭기의 입력에 결합하고 제3 커패시터의 제2 단자를 증폭기의 출력에 결합함으로써 제3 이득 모드에서 회로를 동작시키도록 또한 구성될 수 있다. 제3 커패시터의 제1 단자가 증폭기의 입력에 결합되는 상태로 유지되는 동안 제1 주기 동안 제3 커패시터의 제2 단자를 기준 노드에 결함으로써 제3 이득 모드로부터 제2 이득 모드로 회로를 스위치하도록 또한 구성될 수 있다.

실시예에서, 회로는 증폭기의 입력에 결합된 제1 단자와 증폭기의 출력에 결합된 제2 단자를 갖는 저항을 또한 포함한다. 저항은 저항의 제1 단자에 결합된 제1 입력을 갖는 제1 버퍼, 저항의 제2 단자에 결합된 제2 입력을 갖는 제2 버퍼, 제1 버퍼의 출력과 제2 버퍼의 출력 사이에 직렬로 결합된 저항기, 트랜지스터의 제1 단자와 트랜지스터의 제2 단자 사이에 직렬로 결합된 트랜지스터를 포함할 수 있으며, 상기 트랜지스터는 저항기에 결합된 제어 노드를 포함한다.

증폭기는 증폭기의 출력에 결합된 출력 노드를 갖는, MOS 트랜지스터와 같은, 트랜지스터를 이용해 구현될 수 있다. 몇몇 실시예에서, 회로는 트랜지스터의 출력 노드에 결합된 제1 단자를 갖는 제1 레벨 변환기, 그리고 트랜지스터의 입력 단자와 레벨 변환기의 제2 단자 사이에 결합된 저항을 또한 포함한다. 회로는 기준 노드에 결합된 제2 레벨 변환기를 포함할 수 있으며, 이에 의해 제2 커패시터의 제2 단자는 제2 이득 모드에서 제2 레벨 변환기를 경유해 기준 노드에 결합된다. 제1 레벨 변환기는 레벨 변환 저항기를 포함할 수 있다.

회로는 회로의 입력 단자와 증폭기의 입력 사이에 결합된 입력 커패시터를 또한 포함할 수 있다. 또한, 제4 커패시터는 입력 커패시터와 병렬로 스위치가능하게 결합될 수 있다. 몇몇 실시예에서, MEMS 마이크로폰은 증폭기의 입력에 결합될 수 있다.

다른 실시예에 따라서, 제1 피드백 커패시터, 그리고 제2 피드백 커패시터를 갖는 프로그램가능 이득 증폭기를 동작하는 방법은 제1 이득 설정에서 프로그램가능 이득 증폭기의 입력 노드와 프로그램가능 이득 증폭기의 출력 노드 사이에 제2 피드백 커패시터를 결합시키는 단계를 포함한다. 방법은 제1 이득 설정으로부터 제2 이득 설정으로 전이할 때 제2 피드백 커패시터의 제2 단자가 제1 주기 동안 프로그램가능 이득 증폭기의 입력 노드에 결합된 상태로 유지되는 동안 프로그램가능 이득 증폭기의 출력으로부터 기준 노드로 제2 피드백 커패시터의 제1 단자를 스위칭하는 단계를 더 포함한다.

몇몇 실시예에서, 방법은 제1 주기 후에 피드백 커패시터의 제2 단자를 기준 노드에 결합하는 단계를 더 포함한다. 방법은 용량성 신호원을 입력 커패시터에 결합하는 단계를 또한 포함할 수 있다. 이득 조절은 프로그램가능 이득 증폭기의 출력에 인가될 수 있으며, 이에 의해 이득 조절을 인가하는 것은 제1 이득 설정과 제2 이득 설정 사이의 이득 차이를 보상한다.

실시예 시스템과 방법의 장점은 연속 신호 및/또는 감소된 왜곡 및/또는 이득 스위칭 결함을 갖는 신호를 제공하기 위해 보상될 수 있는 스위치가능한 이득 증폭기를 제공하는 능력을 포함한다.

실시예 시스템의 다른 장점은 A/D 컨버터와 같은 내부 신호 처리 블록이 특정한 신호 레벨에 대해 최적화될 수 있도록 실질적으로 일정한 포락선(envelope) 또는 진폭의 신호를 발생하는 능력을 포함한다.

비록 본 발명이 예시적인 실시예를 참조하여 기술되었지만, 이러한 기술은 제한적인 의미로 해석되도록 의도하는 것은 아니다. 발명의 다른 실시예뿐만 아니라, 예시적인 실시예의 다양한 변경들과 조합은 상세한 설명을 참조하면 당업자에게 자명할 것이다. 따라서, 첨부된 청구항은 임의의 이러한 변경 또는 실시예를 망라하는 것을 의미한다.

Claims

제1 커패시터와 병렬로 결합된 스위치 가능한 피드백 커패시터를 포함하는 프로그램가능 이득 증폭기; 및
제 1 이득 설정에서 상기 프로그램가능 이득 증폭기의 입력 노드와 상기 프로그램가능 이득 증폭기의 출력 노드 사이에 상기 피드백 커패시터를 결합하며, 그리고
상기 제1 이득 설정으로부터 제2 이득 설정으로 전이할 때 상기 피드백 커패시터의 제2 단자가 제1 주기 동안 상기 프로그램가능 이득 증폭기의 상기 입력 노드에 결합된 상태로 있는 동안 상기 프로그램가능 이득 증폭기의 상기 출력으로부터 기준 노드로 상기 피드백 커패시터의 제1 단자를 스위치하도록 구성된 제어기를 포함하는
시스템.
제1항에 있어서,
상기 제어기는 또한 상기 제1 주기 후 상기 피드백 커패시터의 상기 제1 단자를 상기 기준 노드에 결합하도록 구성되는
시스템.
제1항에 있어서,
상기 프로그램가능 이득 증폭기의 상기 출력에서 전압의 DC 성분은 상기 제1 이득 설정과 상기 제2 이득 설정 사이에서 실질적으로 일정하게 유지되는
시스템.
제1항에 있어서,
상기 프로그램가능 이득 증폭기의 출력에 결합되며 상기 제1 이득 설정과 상기 제2 이득 설정 사이의 이득 차이를 보상하는 추가의 이득 설정을 적용하도록 구성된 추가의 프로그램가능 이득 블록을 더 포함하는
시스템.
제4항에 있어서,
상기 다른 프로그램 이득 블록은 디지털 이득 블록을 포함하며; 그리고
상기 제어기는 또한
상기 프로그램가능 이득 증폭기에 결합된 아날로그 신호의 진폭을 측정하고,
제1 이득 함수에 따라 상기 프로그램가능 이득 증폭기의 제1 이득을 조절하며, 그리고
제2 이득 함수에 따라 상기 디지털 이득 블록의 제2 이득을 조절하도록 구성되는
시스템.
제1항에 있어서,
상기 프로그램가능 이득 증폭기의 상기 출력에 결합된 아날로그-디지털 컨버터; 및
상기 아날로그-디지털 컨버터의 출력에 결합되며 상기 제1 이득 설정과 상기 제2 이득 설정 사이의 이득 차이를 보상하도록 구성된 디지털 이득 블록을 더 포함하는
시스템.
제6항에 있어서,
상기 디지털 이득 블록의 출력에 결합된 디지털-아날로그 컨버터를 더 포함하는
시스템.
제1항에 있어서,
상기 프로그램가능 이득 증폭기의 상기 입력 노드와 시스템 입력 단자 사이에 결합된 입력 커패시터를 더 포함하는
시스템.
제1항에 있어서,
상기 프로그램가능 이득 증폭기의 상기 입력 노드에 결합된 용량성 신호원을 더 포함하는
시스템.
제9항에 있어서,
상기 용량성 신호원은 MEMS 마이크로폰을 포함하는
시스템.
증폭기;
상기 증폭기의 입력과 상기 증폭기의 출력 사이에 결합된 제1 커패시터;
제2 커패시터; 및
상기 제2 커패시터의 제1 단자를 상기 증폭기의 상기 입력에 결합하고 상기 제2 커패시터의 제2 단자를 상기 증폭기의 상기 출력에 결합함으로써 제1 이득 모드에서 상기 회로를 동작시키며, 그리고
상기 제2 커패시터의 상기 제1 단자가 상기 증폭기의 상기 입력에 결합된 상태로 있는 동안 제1 주기 동안 상기 제2 커패시터의 상기 제2 단자를 기준 노드에 결합함으로써 상기 제1 이득 모드로부터 제2 이득 모드로 상기 회로를 스위치하도록 구성된 제어기를 포함하는
회로.
제11항에 있어서,
상기 제어기는 또한 상기 제1 주기 후 상기 제2 커패시터의 상기 제1 단자를 상기 기준 노드에 결합하도록 구성되는
회로.
제11항에 있어서,
상기 기준 노드는 접지 노드를 포함하는
회로.
제11항에 있어서,
상기 기준 노드는 기준 전압 발생기에 결합되는
회로.
제11항에 있어서,
제3 커패시터를 더 포함하며,
여기서 상기 제어기는 또한 상기 제3 커패시터의 제1 단자를 상기 증폭기의 상기 입력에 결합하며 상기 제3 커패시터의 제2 단자를 상기 증폭기의 상기 출력에 결합함으로써 제3 이득 모드에서 상기 회로를 동작시키며, 그리고
상기 증폭기의 상기 입력에 결합된 상기 제3 커패시터의 상기 제1 단자가 유지되는 동안 상기 제1 주기 동안 상기 제3 커패시터의 상기 제2 단자를 상기 기준 노드에 결합함으로써 상기 제3 이득 모드로부터 상기 제2 이득 모드로 상기 회로를 스위치하도록 구성되는
회로.
제11항에 있어서,
상기 증폭기의 상기 입력에 결합된 제1 단자와 상기 증폭기의 상기 출력에 결합된 제2 단자를 갖는 저항을 더 포함하는
회로.
제16항에 있어서,
상기 저항은:
상기 저항의 상기 제1 단자에 결합된 제1 입력을 갖는 제1 버퍼;
상기 저항의 상기 제2 단자에 결합된 제2 입력을 갖는 제2 버퍼;
상기 제1 버퍼의 출력과 상기 제2 버퍼의 출력 사이에 직렬로 결합된 저항기; 및
트랜지스터의 상기 제1 단자와 상기 제2 단자 사이에 직렬로 결합된 트랜지스터를 포함하며, 상기 트랜지스터는 상기 저항기에 결합된 제어 노드를 포함하는
회로.
제11항에 있어서,
상기 증폭기는 상기 증폭기의 상기 출력에 결합된 출력 노드를 갖는 트랜지스터를 포함하는
회로.
제18항에 있어서,
상기 트랜지스터는 MOS 트랜지스터를 포함하는
회로.
제18항에 있어서,
상기 트랜지스터의 상기 출력 노드에 결합된 제1 단자를 갖는 제1 레벨 변환기; 및
상기 트랜지스터의 입력 단자와 상기 레벨 변환기의 제2 단자 사이에 결합된 저항을 더 포함하는
회로.
제20항에 있어서,
상기 기준 노드에 결합된 제2 레벨 변환기를 더 포함하며, 여기서 상기 제2 커패시터의 상기 제2 단자는 상기 제2 이득 모드에서 상기 제2 레벨 변환기를 통해 상기 기준 노드에 결합되는
회로.
제20항에 있어서,
상기 제1 레벨 변환기는 레벨 변환 저항기를 포함하는
회로.
제11항에 있어서,
상기 증폭기, 상기 제1 커패시터, 상기 제2 커패시터, 그리고 상기 제어기는 집적 회로 위에 배치되는
회로.
제11항에 있어서,
상기 회로의 입력 단자와 상기 증폭기의 상기 입력 사이에 결합된 입력 커패시터를 더 포함하는
회로.
제24항에 있어서,
상기 입력 커패시터와 병렬로 스위치 가능하게 결합된 제4 커패시터를 더 포함하는
회로.
제11항에 있어서,
상기 증폭기의 상기 입력에 결합된 MEMS 마이크로폰을 더 포함하는
회로.
제1 피드백 커패시터 및 제2 피드백 커패시터를 갖는 프로그램가능 이득 증폭기를 동작시키는 방법으로서, 상기 방법은:
제1 이득 설정에서 상기 프로그램가능 이득 증폭기의 입력 노드와 상기 프로그램가능 이득 증폭기의 출력 노드 사이에 상기 제2 피드백 커패시터를 결합하는 단계; 및
상기 제1 이득 설정으로부터 제2 이득 설정으로 전이할 때 상기 제2 피드백 커패시터의 제2 단자가 제1 주기 동안 상기 프로그램가능 이득 증폭기의 상기 입력 노드에 결합된 상태로 있는 동안 상기 프로그램가능 이득 증폭기의 상기 출력으로부터 기준 노드로 상기 제2 피드백 커패시터의 제1 단자를 스위치하는 단계를 포함하는
프로그램가능 이득 증폭기를 동작시키는 방법.
제27항에 있어서,
상기 제1 주기 후 상기 피드백 커패시터의 상기 제2 단자를 상기 기준 노드에 결합하는 단계를 더 포함하는
프로그램가능 이득 증폭기를 동작시키는 방법.
제27항에 있어서,
용량성 신호원을 상기 입력 커패시터에 결합하는 단계를 더 포함하는
프로그램가능 이득 증폭기를 동작시키는 방법.
제27항에 있어서,
이득 조절을 상기 프로그램가능 이득 증폭기의 출력에 인가하는 단계를 더 포함하며, 상기 이득 조절의 인가는, 상기 제1 이득 설정과 상기 제2 이득 설정 사이의 이득 차이를 보상하는 것을 포함하는
프로그램가능 이득 증폭기 동작시키는 방법.