KR100301875B1 - 프로그램가능스위치드커패시터회로와그작동방법 - Google Patents

프로그램가능스위치드커패시터회로와그작동방법 Download PDF

Info

Publication number
KR100301875B1
KR100301875B1 KR1019940002402A KR19940002402A KR100301875B1 KR 100301875 B1 KR100301875 B1 KR 100301875B1 KR 1019940002402 A KR1019940002402 A KR 1019940002402A KR 19940002402 A KR19940002402 A KR 19940002402A KR 100301875 B1 KR100301875 B1 KR 100301875B1
Authority
KR
South Korea
Prior art keywords
circuit
capacitor
switch
circuits
input
Prior art date
Application number
KR1019940002402A
Other languages
English (en)
Inventor
이안크레이그맥베드
더글라스마틴파툴로
Original Assignee
비센트 비.인그라시아, 알크 엠 아헨
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비센트 비.인그라시아, 알크 엠 아헨, 모토로라 인코포레이티드 filed Critical 비센트 비.인그라시아, 알크 엠 아헨
Application granted granted Critical
Publication of KR100301875B1 publication Critical patent/KR100301875B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H19/00—Networks using time-varying elements, e.g. N-path filters

Landscapes

  • Electronic Switches (AREA)
  • Filters That Use Time-Delay Elements (AREA)
  • Logic Circuits (AREA)
  • Circuits Of Receivers In General (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Radio Relay Systems (AREA)

Abstract

스위치드 커패시터 회로는 그 기능이 유저에 의해 설정될 수 있도록 프로그램 가능하다. 따라서, 복수의 교번 제어 신호들중 하나가 상기 스위치드 커패시터 회로와 스위치회로들에 공급될 수 있도록 제어 회로와 선택 회로가 제공된다. 이런 식으로 상기 스위치드 커패시터 회로의 기능이 변경될 수 있다. 복수의 스위치드 커패시터 회로가 어레이로 접속되어 있는 경우, 상기 스위치 회로들을 제어하는 상기 제어 신호들을 선택함으로써 특정 입력 신호들을 특정 출력들에 적당히 경로 지정함으로써 상기 어레이의 토폴로지가 변경될 수 있다. 이런 형태의 현장 프로그램 가능한 어레이도 설명되어 있다.

Description

프로그램 가능 스위치드 커패시터 회로와 그 작동방법
제1도 및 제1(a)도는 본원 발명에 따른 스위치드 커패시터 회로의 블록선도.
제1(b)도는 상기 스위치 회로들을 제어하는데 사용되는 2 개의 중첩하는 클록 신호들의 펄스도.
제2도는 제1도 스위치 회로의 한가지 실시예를 예시하는 회로도.
제3(a)도 내지 제3(c)도는 스위치드 커패시터 회로가 실현할 수 있는 3가지 상이한 기능들을 예시하는 도면.
제4도는 개량된 스위치드 커패시터 회로의 블록선도.
제5도는 스위치드 커패시터 회로내의 커패시터 용량의 변경방식을 예시하는 선도.
제6도는 제어 회로와 선택 회로의 예시적 형태를 나타내는 블록선도.
제7도는 제6도의 모드 선택 회로의 한 실시예를 나타내는 회로도.
제8도는 제6도 제어 함수 발생기의 한 실시예를 나타내는 회로도.
제9도는 제어 비트들로써 그 작동 상태를 판정하기 위한 연산 증폭기의 다이어그램.
제10도는 어레이용 기본 소자로서 적합한 능동 소자와 스위치드 커패시터 회로를 구비한 프로그램가능 아날로그 셀의 회로도.
제11도는 어레이내 셀들간의 상호 접속을 보여주는 다이어그램.
제12(a)도 및 제12(b)도는 어레이용 특정 단부 셀을 예시하는 도면.
제13도 및 제14도는 제10도의 셀을 사용하여 실현되는 특정 회로들의 회로도.
제15도는 능동소자를 구비한 스위치드 커패시터 회로의 다른 실시예에 대한 회로도.
* 도면의 주요부분에 대한 부호의 설명
4 : 제1스위치 회로 6 : 제2스위치 회로
8 : 스위치 제어 기구 12, 14 : 통과 게이트
16, 18 : 제어 단자
[발명의 분야]
본원 발명은 일반적으로 프로그램가능 스위치드 커패시터 회로(programmable switched capacitor circuit)에 관한 것이고, 특히 스위치드 커패시터 회로를 구비한 프로그램 가능 아날로그 셀 (programmable analogue cell)과 그러한 셀의 어레이에 관한 것이다.
[발명의 배경]
종래의 스위치드 커패시터 회로는 커패시터 양측에 있는 스위치 회로들을 통해 커패시터의 안과 밖으로 전하를 개폐함으로써 저항기의 거동을 에뮬레이트하는 필터 회로에 사용되어 왔다. 이들 스위치드 커패시터 회로는 특별히 필터 회로에 사용되어 필터용 R-C 타이밍 회로의 저항부분을 실현하였다. 즉, 이 스위치드 커패시터 회로는 특정속도로 제2커패시터를 충전시키는데 사용되며, 이 제2 커패시터의 충전속도는 스위치드 커패시터와 제 2 커패시터 사이의 커패시턴스 비에 의존한다. 공지의 스위치드 커패시터 회로는 제1스위치 회로와 제 2스위치 회로간에 접속된 커패시터(즉, "스위치드" 커패시터)를 포함한다. 각 스위치 회로에는 두 단자외에 상기 스위치드 커패시터에 접속되는 한 단자가 더 부가되어 있다. 스위치드 커패시터의 제1단자에 접속된 스위치 회로에는 한 단자가 상기 스위치드 커패시터 회로용 입력 전압에 접속되고 다른 단자가 접지되어 있다. 스위치드 커패시터의 제2단자에 접속된 스위치 회로에서 한 단자가 상기 스위치드 커패시터 회로의 출력에 접속되고 다른 단자가 접지되어 있다. 이 스위치 회로는 비중첩 클록 신호들 (non-overlapping clock signals)에 의해 제어될 수 있어 스위치들이 이 두 단자들 사이에서 토글(toggle)하게 된다. 이러한 토글 효과에 의해 전하 패킷들이 커패시터의 안과 밖으로 전달되어 저항기의 거동을 에뮬레이트 한다.
계속적인 개발의 결과 저항기 거동의 에뮬레이션에 대한 다양한 구조에 스위치드 커패시터 회로들이 사용되기에 이르렀다. 이러한 구조들은 몇가지가 어떤 연속적인 시간동가를 갖지는 않지만 정의 가능한 방식으로 거동한다.
기존의 스위치드 커패시터 회로에 있어서, 필요한 비중첩 클록 신호들이 회로내의 모든 스위치 회로들에 공급된다. 이를 위해 하드와이어형 버스(a hard wired bus)가 클록 신호 발생기에서 각 스위치 회로까지 뻗어있다. 이들 스위치 회로는 칩이 제조되는 시점에서 위탁되는데, 왜냐하면 이때에 상기 하드 와이어형 버스가 결정되기 때문이다.
몇가지의 기존 회로들에 있어서는 회로의 동조를 조절할 수 있도록 부품값들을 외부에서 프로그램하거나 제어할 가능성이 있다. 이들 회로는 프로그램가능 스위치드 커패시터 필터, 동조가능 트랜스컨덕터-C 회로 및 아날로그 신경망을 포함하며, 여기서 부품값들을 설정함으로써 시냅스 가중치들 (synapse weights)이 조정된다. 그러나, 이러한 공지회로들 모두가 고정된 토풀로지 및 기능만을 실현할 수 있다는데 구속된다.
[발명의개요]
한가지 태양에 있어서, 본원 발명은 유저가 그 기능을 설정할 수 있도록 프로그램 가능한 스위치드 커패시터 회로를 제공하는데 그 목적이 있다.
다른 태양에 있어서, 본원 발명은 현장에서 프로그램 가능하거나 재프로그램 가능하므로 회로의 기능과 회로 응답의 동조 모두가 원래 위치의 회로에서 유저에 의해 설정될 수 있게한 스위치드 커패시터 회로를 제공하는데 그 목적이 있다.
본원 발명의 한 태양에 따라 제공되는 스위치드 커패시터 회로는, 커패시터의 양측에 하나씩 있는 제1 및 제 2 스위치 회로와 상기 제 1 및 제 2 스위치 회로중 적어도 하나에 작동적으로 접속된 제어 회로를 포함하는 회로에 접속된 커패시터로서, 상기 제어 회로가 상기 적어도 하나의 스위치 회로의 동작을 제어하는 복수의 교번 제어 신호들(a plurality of alternative control signals)중 하나를 제공하도록 작동하고, 상기 교번 제어 신호들중 하나가 두 교번상태들(two alternative states)간에 상기 스위치 회로의 상태를 교체하는 주기적 가변 신호(a periodic varying signal)이고, 상기 교번 제어 신호들중 다른 하나가 상기 스위치 회로를 고정 상태 (a fixed state)에 유지되도록 하는 상기 커패시터와, 상기 교번 제어 신호들중 하나를 선택하는 선택 회로(selection circuitry)로서 상기 교번 제어 신호들간의 선택이 유저에 의해 판정될 수 있도록 프로그램 가능한 선택 회로를 구비한다.
따라서 본원 발명에 따라 제공되는 스위치드 커패시터 회로는 스위치들의 동작 모드를 판정하는 제어 신호들을 선택적으로 제공함으로써 다양한 표준 스위치드 커패시터 기능들을 수행하도록 효과적으로 구성될 수 있다. 이러한 제어신호들의 선택은 외부에서 공급되거나 디지털 기억장치(즉, RAM)에 저장되는 디지털 데이타에 따라 선택된 복수의 프로그램 선택들에 따라 지정될 수 있고, 부가적으로 하나 또는 복수의 동적 신호 입력들에 따라 선택되기도 한다.
본원 발명의 양호한 실시예에서, 상기 커패시터는 상기 제 1 및 제 2 스위치 회로들간의 회로 커패시턴스를 가변시키도록 프로그램 가능하다. 이로써 회로의 부품값이 조정될 수 있다.
이와 같은 스위치드 커패시터 회로는 부품값 뿐만 아니라 회로 토폴로지(circuit topology) 및 기능들이 즉석에서 프로그램 될 수 있는 시스템에 대한 기본 회로를 제공한다. 이로써 표준 고정 토폴로지 커패시터 회로에 비하여 성능상의 손실이 없는 스위치드 커패시터 회로가 얻어진다.
본 명세서에서, 회로의 토폴로지는 회로내의 접속에 대한 기준이 되며, 특히 스위치 회로를 제어하는 상기 제어 신호들을 적절히 선택하여 프로그램된 고정 접속부를 제공함으로써 특정 출력에 대한 특정 입력의 경로지정(routing)을 포함한다. 회로의 함수는 회로를 통과하는 신호를 변경하는 방식에 대한 기준이 된다. 아시다싶이, 스위치드 커패시터 회로는 정 또는 부값의 직렬저항의 거동을 에뮬레이트 하거나 또는 직렬 커패시터를 실현할 수 있는 특정 기능들을 실현할 수 있다.
이러한 기능들을 실현하기 위해서, 제 1 및 제 2 스위치 회로 각각은 커패시터의 앙극에 하나씩 접속된 단자와 그 단자에 접속되어 전압과 접지사이에서 토글할 수 있는 스위치 소자를 갖는 단순 토글 스위치(simple toggle switch)이다. 다른 스위치 회로들이라도 스위치드 커패시터 기능이 실현될 수 있는 장치라면 본원 발명에 사용될 수 있다고 본다.
예컨대 커패시터의 입력측에 있는 제1스위치 회로가 토글 스위치이고, 제 2스위치 회로는 전하 샘플들을 수신할 수 있는 저임피던스 마디, 예컨대 연산 증폭기의 입력 단자에 형성된 가상 접지를 형성하는 임의의 회로에 의해 제공될 수 있다.
본원 발명은 특히 프로그램가능 스위치드 커패시터 필터, 적분기, 미분기, 이득단(gain stage), 가산기/감산기, 샘플 앤드 호울드 (sample-and-hold), 정류기, 발진기등을 제공하는데 응용할 수 있다.
상기 제어 회로는 복수의 신호 입력들로부터 이 제어 회로에 상기 교번 제어 신호들을 제공하도록 배열되고, 상기 선택회로는 이 입력 신호들 사이에서 선택하도록 배열된다. 그와 달리 상기 제어 회로는 상기 선택 회로와 제어를 받아 상이한 제어 신호들을 발생하도록 배열될 수도 있다.
본원 발명의 다른 태양에 따라 프로그램가능 셀들의 에러이가 제공되는데, 각 셀은 능동 소자에 접속된 스위치드 커패시터 회로로 되어 있고, 각 스위치드 커패시터 회로는 커패시터의 양측에 하나씩 접속된 제 1 및 제 2스위치 회로를 포함하는 회로에 접속된 커패시터를 포함하고, 상기 어레이는 상기 제 1 및 제 2스위치 회로 각각에 작동적으로 접속된 제어 회로로서 상기 스위치 회로들의 동작을 제어하는 복수의 교번 제어 신호들중 하나를 제공하도록 작동하는 제어 회로와 상기 교번 제어 신호들중의 하나를 선택 회로를 포함하고, 상기 교번 제어 신호들중의 하나가 두가지 교번 상태들간에 상기 스위치 회로들의 상태를 교체하는 주기적 가변 신호이고, 상기 교번 제어 신호들중 다른 하나가 상기 스위치 회로를 고정 상태(a fixed state)에 보유시킨다.
이 제어 회로는 어레이내의 모든 셀들의 공통인 것이거나, 어레이내의 각 셀에 대해 제공될 수도 있다.
본원 발명의 다른 태양은 커패시터의 양측에 제1 및 제2 스위치 회로들을 포함하는 회로에 접속된 커패시터를 포함하는 스위치드 커패시터를 회로를 작동시키는 방법을 제공하는데, 이 작동 방법은 상기 제1 및 제2스위치 회로의 상태를 판정하는 복수의 제어 신호들중 하나를 선택하는 단계를 포함하고, 상기 제어 신호들을 적어도 하나의 주기적 가변신호와, 상기 스위치 회로를 고정상태에 보유시키는 적어도 하나의 신호를 포함한다.
본 원 발명의 다른 태양에 따라 복수의 스위치드 커패시터 회로들을 각각 포함하는 프로그램 가능 아날로그 셀들의 어레이가 제공되고, 각 스위치드 커패시터 회로는 제1 및 제2스위치 회로들 사이에 접속된 커패시터를 포함하고, 상기 스위치드 커패시터 회로는 상기 셀들의 능동 소자에 선택적으로 접속될 수 있고, 상기 어레이는 상기 스위치 회로들 각각 작동적으로 접속된 제어회로로서 상기 스위치 회로들의 동작을 제어하는 적어도 두 개의 교번 제어 신호들은 제공하도록 작동할 수 있고, 상기 제어 신호들 중 적어도 하나가 두 개의 교번상태들 사이에서 상기 스위치 회로들중 적어도 하나의 상태를 교체시키는 주기적 가변 신호인 제어 회로와, 상기 교번 제어 신호들 중 하나를 선택하는 선택 회로를 포함하므로, 상기 셀내의 각 스위치 회로가 특정 토폴로지 및 기능을 갖는 셀을 구성하도록 제어된다.
한 가지 실시예에서, 상기 능동소자는 반전 입력, 접지에 접속된 비반전 입력 및 출력을 갖는 연산 증폭기이고, 이 연사 swmd폭기의 출력과 상기 반전 입력사이에 커패시터가 피드백 접속되어 있고, 상기 복수의 스위치드 커패시터 회로들이 상기 셀의 각 입력들과 상기 연산 증폭기의 반전 입력사이에 접속되어 있다.
본원 발명에 따라 제공되는 프로그램가능 아날로그 셀은 반전 입력, 비반전 입력 및 출력을 갖는 연산 증폭기등의 능동 소자와, 상기 능동 소자의 출력과 반전 입력사이에 피드백 접속된 커패시터와, 셀의 각 입력들과 상기 능동 소자의 반전 입력사이에 접속된 복수의 스위치드 커패시터 회로들로서 각 스위치드 커패시터 회로가 제1 및 제2스위치 회로들 사이에 접속된 커패시터를 포함하는 복수의 스위치드 커패시터 회로들을 구비하고, 각 셀은 제어 회로에 작동적으로 접속된 접속부들을 갖고, 상기 제어 회로는 상기 스위치 회로들의 동작을 제어하는 적어도 두 개의 교번 제어 신호들중 하나를 제공하도록 작동하고, 상기 교번 제어 신호들중 적어도 하나가 주기적 가변 신호이고, 상기 셀은 상기 교번 제어 신호들중 하나를 선택하는 선택회로를 더 포함한다.
당업자라면 여기서 사용되는 "주기적 가변(periodically varying)"이라는 용어의 정의 가능한 주기를 갖는 반복적 형태의 신호를 나타내는 것이라고 이해할 것이다. 이는 구형파 클록 신호들(square wave clock signals)을 포함하지만 여기에 제한되지 않는다.
[양호한 실시예의 상세한 설명]
제1도는 본 발명의 실시예의 따른 스위치드 커패시터 회로의 원리를 예시한 블록선도이다. 상기 스위치드 커패시터 회로는 제1 및 제2스위치 회로(4,6)간에 접속된 커패시터(2)를 구비한다. 상기 스위치 회로(4,6)는 제1도에 화살표 S1, S2로 도시적으로 표시된 제어 신호 S 에 의해 제어된다. 상기 제어 신호 S1, S2는 1조의 교번 제어 신호를 공급하는 제어 회로가 상기 교번 신호 사이에서 선택하는 선택 회로를 구비한 스위치 제어 기구(8)에 의해 제공된다. 제1스위치 회로(4)는 입력 I와 커패시터(2)의 제1스위치 회로(4)는 입력 I와 커패시터(2)의 제1단자간에 접속되며, 제2스위치 회로(6)는 커패시터(2)의 제2단자와 출력 0 간에 접속된다. 제1도 및 제1(a)도에서 SC1은 커패시터의 제1단자에 접속된 스위치 회로를 나타내며, SC2는 커패시터의 제2단자에 접속된 스위치 회로를 나타낸다. 스위치 제어 기구(8)는 공급된 1조의 교번 제어 신호들중 선택된 신호로 하여금 스위치 회로(4,6)를 제어한다. 또한 제1도는 RAM(10) 형태의 기억장치를 예시하고 있는데, 이 RAM은 스위치 제어기구(8)가 스위치 회로(4,6)를 제어하는 신호 S1,S2를 발생하는 방식을 제어하는 제어 프로그램을 저장한다.
제어신호들의 공급 및 선택은 다양한 방법으로 가능하다. 제1(a)도는 제2도와 유사한 회로를 예시하고 있는데, 여기서 스위치 제어 기구는 회로의 어디에서나 유효한 신호 즉, CLK,, Vdd및 Vss를 수신하기 위한 복수의 단자(7) 형태의 제어 회로를 맞는다.와 CLK는 제1(b)도에 예시된 바와 같은 비중첩 클록 신호이다. Vdd는 정전원 단자를 나타내는 Vss를 부전원 단자를 나타낸다. 스위치 제어 기구는 스위치 회로 SC1, SC2를 제어하는 이러한 신호들중에 특정한 신호를 선택하기에 적합한 선택 회로를 포함한다. 상기 기본 회로보다 개량된 회로에서는 스위치드 커패시터 회로내의 커패시터(2)가 예컨대, 참조번호(26)로 표시된 RAM에 저장된 디지털 코드에 대응하여 커패시턴스 값이 변화하는 소위 프로그램 가능한 커패시터로서 제공된다. 동적 리세트 신호(29)는 RAM(26)에 저장된 디지털 코드를 고쳐쓰고 커패시터(2)의 커패시턴스 값은 재설정하도록 제공될 수 있다.
제2도는 각 스위치 회로(4,6)에 대한 가능한 하나의 실시예를 도시한 회로 다이어그램이다. 각 스위치 회로는 각각 통과 게이트(12,14)에 접속된 제1 및 제2단자 A,B를 구비한다. 각 통과 게이트는 공지된 방법으로 한 쌍의 CMOS트랜지스터로부터 형성된다. 각 통과 게이트는 제어 단자(16,18)와 제1게이트에 대해 20, 제2게이트에 대해 22로 표시된 인버터의 대향 단자사이에 접속된다. 각 통과 게이트(12,14)의 출력은 공통 출력 단자 X에 접속된다. 각 통과 게이트는 제어 단자(16,18)를 구비하며, 제어 신호가 스위치 제어 기구(8)로부터 이 제어 단자에 공급된다. 제2도에서 제1통과 게이트(12) 제어단자(16)는 제어 신호 S<0>를 수신하며 제2통과 게이트(14)의 제어 단자(18)는 제어 신호 S<1>를 수신한다. 표시 S<0>, S<1>은 제어 신호 S를 전송하기 위해 사용된 버스트 비트 라인을 나타낸다. 그래서, 각 스위치 회로는 버스의 인접 비트 위치위에 두 개의 제어 신호를 수신하며, 아래에 설명된 바와 같은 제어 신호에 따라 작동한다.
각 형태가 제2도에 예시된 제1 및 제2스위치 회로(4,6)사이에 커패시터(2)의 접속은 소위 기생 비감용 스위치드 커패시터 접속 장치로 공지되어 있는데, 이 장치에서 스위치드 커패시터 회로의 기능은 물리적 실장에서 필연적으로 발생하는 접지에 대한 불필료한 기생 커패시턴스에 의해 영향을 받지 않는다. 표 1은 각 스위치 표현은 특별한 프로그래밍 기능과 관련시킴으로써 스위치 회로(4,6)의 다양한 작동 모드를 나타낸다.
제1모드에서, 접속 X-A는 영구적으로 폐쇄되어 있으며 반면에 접속 X-B는 영구적으로 개방된다. 제2모드에서 접속 X-B는 영구히 폐쇄되며 접속 X-A는 영구히 개방된다. 제3모드에서 상기 접속은 CLK가 하이(high)일 때만 X-A가 폐쇄되며가 하이일때는 X-B가 폐쇄되도록 토글된다. 즉 CLK는 S<0>로서 접속되며는 S<1>로서 접속된다. 제4모드에서 상기 접속가 하이일때만 X-A이 폐쇄되며 CLK 가 하이일 때만 X-B가 폐쇄되도록 토글된다. 즉는 S<0>으로 접속되며 CLK는 S<1>으로 접속된다. 제5모드에서, 접속 X-A 및 X-B는 영구적인 개방회로이다. 제6모드는 접속 X-A 및 X-B 가 특수 목적 제어 기능에 의해 결정되는 일반 외부 기능 모드이다. 제 7 다어그램은 프로그램 가능한 스위치 방식용으로 사용된 일반 심볼을 나타내며, 이러한 방식으로 상기 스위치는 미확정 기능을 갖는 토글 스위치이며 상기 스위치 제어 기구로부터의 제어 신호에 응답하여 제어 가능하다.
스위치드 커패시터 회로의 작동에서 널리 공지된 바와같이 접속 X-A 및 X-B 은 동시에 폐쇄되어서는 않된다는 점에 유의한다. 또한 이런 규칙은 제 6모드에서 외부 기능 제어가 적용될때에도 지켜져야 한다.
제3도에서 제3(a)도는 스위치드 커패시터 회로의 서로다른 세가지 기능을 예시한다.
제3(a)도는 입력 I 와 출력 0 사이의 저항을 에뮬레이트 하는 기능을 제공하도록 사용된 스위치드 커패시터 회로를 예시한다. 참조번호(1)로 지시된 점선은 커패시터(2)와 제 1 및 제 2스위치 회로(4,6)를 구비한 스위치드 커패시터 회로 둘레에 그러져 있다. 다음의 본문에서, 스위치드 커패시터 회로는 일반적으로 SCC로 불린다. 제 1 및 제 2 스위치 회로 (4,6) 각각은 제 3 작동 모드에 있으며, 여기서 제 1 스위치 회로(4)에서 제 1 단자, A는 전압 Vn을 수신하도록 입력 I 에 접속되며 제2단자 B는 접지된다. 제 2 스위치 회로 (6)에서, 단자 A 는 출력 기준 전압 Vref에 접속되며 단자 B는 접지된다.
제3(b)도에서, 제 1 및 제 2 스위지 (4,5)외 단자 A 와 B 는 제3(a)도와 같이 접속되지만 제 1 스위치(4)는 제4작동 모드이며 제 2 스위치(6)는 제 3 작동 모드이다. 이러한 배열로, 상기 스위치드 커패시터 회로(1)는 입력 I와 출력 0 사이의 소위 부 저항을 에뮬레이트하는 기능을 수행한다.
제3(c)도에서, 제 2 스위치의 단자 A 및 B 는 제3(b)도에서 보는바와 같이 접속되며 양 스위치는 제 1 모드로 설정된다. 그래서 커패시터(2)는 입력과 출력에 직접 접속되며 커패시터로 동작한다. 이러한 것이 제3(g)도에 도시되어 있다.
표 II는 실장에서 입력 I 와 출력 0 사이에 전달된 전하량을 나타낸다. 문자 QA, QB와 Qc는 제3(a)도, 제3(b)도, 제3(c)도 각각에서는 전달된 전하량을 나타낸다. 문자 CA, CB와 Cc는 제3(a)도, 제3(b)도, 제3(c)도 각각의 실장에서 커패시터(2)의 커패시턴스 값을 나타낸다.
표 II 는 스위치를 제어하는 클록 신호 CLK,의 단위 사이클 시간의 함수로 Z 영역에서 평가된 각 경우에 전달된 전하량을 예시한다. 이런 유형의 분석은 스위치드 커패시터 회로에서 전하 전달을 고려하는 일반적인 방법이다. 표 II의 우측에, Vref가 가상 접지될 때의 값들이 나와 있다.
아래에서 기술하는 바와 같이 가상 접지는 연산 증폭기의 피드백 입력에 제공될 수 있다.
제3(a)도, 제3(b)도, 제3(c)도 각각에서, 스위치 커패시터 회로(4)의 입력단자 I는 단일 입력 전압 Vn에 접속되어 있다. 제4도에는 전압 Vn이 두 입력 전압 V1, V2로부터 효과적으로 선택되는 방법이 도시되어 있다. 각 전압 V1, V2 는 각 제 1 스위치 회로 SCin1, SCin2 와 입력 단자 I1, I2에 공급된다. 스위치 회로 SCin1,2의 출력은 모두 커패시터(2)의 제1단자에 접속된다. 커패시터(2)의 제 1단자는 전술한 바와 같이 제2스위치 회로 SCout에 접속된다. 제4도의 SCout은 제1도 및 제1(a)도의 SC2와 대응한다.
상기 스위치 제어 기구(8)는 제1도에 언급한 제어 신호 S1, S2 와, 다른 제어 신호 S3 를 공급하고, 제어 신호 S1, S3 는 상기 각각의 제 1 스위치 회로들 SCin1,2를 제어하고, 상기 제어 신호 S2 는 제2스위치 회로 SCout를 제어한다. 제4도에서, 상기 스위치 제어 기구(8)는 입력 신호들 CLK, CLK, Vss및 Vdd를 수신하고, 입력 신호들중 적절한 신호를 선택하여 스위치 회로들 SCin1,2, SCout에 제어 신호들 S1,S2 로서 인가되도록 한다. 따라서 스위치 커패시터 회로 기능과 입력 전압의 선택(토풀로지) 모두가 제어될 수 있다. 예컨대, 클록 신호들 CLR,를 상기 제 1 스위치 회로 SCin1에 인가함으로써 이 스위치 회로는 입력 전압 V 과 접지 사이에서 토글할 수 있고 제어 신호 S3를 스위치 토로 SCin2에 인가하여 커패시터를 입력 전압 V2에서 단선시킬 수 있다. 제어 신호 S2는 클록 신호 CLK,를 스위치 회로 SCout에 인가할 수 있으므로 이 스위치 회로는 출력 Vref와 접지사이에서 토글한다. 이런 경우에, 저항을 에뮬레이트하는 기능을 갖는 스위치드 커패시터 회로는 제3(a)도에 도시한대로 V과 Vref사이에 접속된다. 제4도의 회로에는 여러가지 조합과 변경이 가능함을 알 수 있는 바, 왜냐하면 스위치드 커패시터 회로의 동작 모드 뿐만 아니라 이 회로에 공급된 입력 전압에도 융통성이 있기 때문이다.
스위치 제어기구(8)에 의한 제어신호 S1,S2,S3의 공급은 RAM(10)에 저장된 비트들을 프로그래밍 하므로써 제어될 수 있다. 이 RAM의 프로그래밍은 RAM에 공급된 구성 데이터에 따라 수행된다. 이 구성 레이터는 RAM(10)에 저장할 선택 프로그램을 정의할 수 있다. 이 선택 프로그램은 스위치 제어 기구로부터 제어 신호들 S1,S2,S3의 공급이 동적 제어 신호(24)의 제어하에 수행될 수 있음을 나타내는 프로그래밍 비트 또는 비트들을 포함하며, 이 동적 제어신호(24)는 외부 회로에서 나오거나 실장 회로내에서 나온다. 이러한 동적 제어를 사용하므로써 스위치드 커패시터 회로의 기능이 동작에 응답하여 가변될 수 있다. 동적 제어 설비의 부가적인 용량 상기 동적 제어 신호들로부터 직접 유도된 스위치 제어 신호들을 제공하는 것이며, 이 동적 제어 신호들은 스위치 제어 기구(8)에 공급된 클록 신호들 CLK,대신에 상기 제어 신호들 S1, S2, S3를 사용하여 상기 스위치 회로들에 인가된다.
제4도는 커패시터(1)가 프로그램 가능한 개량 회로를 나타낸다. 이 프로그램가능 커패시터는 주지의 방식으로 실현될 수 있다. 제5도에 특정 실시예가 도시된다. 제5도는 각자의 스위치들(30)과 연관된 복수, 즉 n개의 커패시터들 Cu…2n-1Cu를 나타낸다. RAM(26)은 개별적으로 각 스위치들(30)의 상태를 제어하는 복수의 RAM 셀들(32)을 포함한다. 따라서 점 P와 Q 사이의 커패시턴스 값은 이 회로에 접속되어 있는 병렬 커패시터들의 갯수에 의존한다. RAM은 동적 리세트 버스(29)에 의해 고쳐 써진다.
제6도는 점선으로 표시된 스위치 제어 기구(8)의 한 실시예를 나타낸다. 제6도는 또한 클록 신호 CLK로부터 비중첩 클록 신호를 제공하는 비중첩 발생기(34)를 예시한다. 제6도는 또한 제1도에 도시한 입력 신호들 CLK,, Vdd, Vss외에도, 스위치 제어 기구(8)의 융통성을 증가시키는 2개의 외부 제어 신호들 Ext0, Ext1을 예시한다. 단 두 개의 외부 제어 신호들이 도시되었으나, 필요하면 더 많이 제공될 수 있다. 이 외부 제어 신호들 Ext0, Ext1과 입력 신호들 CLK,, Vdd, Vss는 RAM(10)에 저장된 데이터의 제어를 받는 제어 함수 발생기(36)에 공급된다. 제6도에서, 이 RAM(10)은 3개의 상이한 RAM 부분(10a,10b,10c)를 구비한 것으로 예시되어 있다. RAM 내 데이터 기억의 정확한 배열은 물론 당업자의 소관사항이다.
제어 함수 발생기(36)는 신호 입력들로부터 두 개의 모드 선택 신호들 CF0,CF1을 발생한다. 단지 두 개의 모드 선택 신호들이 도시되었지만, 필료하면 더 많은 제공될 수도 있다. 이 모드 선택 신호들과 입력 신호들 CLK,, Vdd, Vss는 복수의 모드 선택 회로들(38)에 공급된다. 모드 선택 회로는 스위치드 커패시터 회로내 각 스위치 회로 SC와 접속되어 있다. 따라서, 제4도의 실시예에서는 스위치 제어 기구(8)에 3개의 모드 선택 회로들이 제공된다.
제7도는 모드 선택회로(38)의 가능한 실시예의 회로도이다. 이 회로는 각각 CLK 및입력과 연관된 1쌍의 스위치(11,112), 각각 Vdd및 Vss입력과 연관된 1쌍의 스위치(114, 113), Vss입력과 접속된 1쌍의 스위치(116, 115) 및 각각 입력 CF0, CF1과 접속된 1쌍의 스위치(117, 118)를 포함한다. 각 쌍의 스위치들은 참고번호 135,136,137 및 138 로표시된 바와 같이 RAM(10)에 저장된 각각의 제어 비트에 의해 제어된다. 이 모드 선택 회로는 그 상태가 RAM 비트(139)에 의해 제어되기도 하는 크로스오버 스위치(120)를 포함한다. 전술한 바대로, 각 스위치 회로는 두개의 제어 신호들 S<0>, S<1>을 수신하고 , 각 제어신호들은 제2도 스위치내 각각의 통과 게이트 (12,14)의 제어 게이트들(16,18)에 공급된다.
제8도는 제어함수 발생기(36)의 예시적인 회로도이다. 제8도의 회로에서 스위치 MS1은입력에 접속되고, 스위치 MS2 및 MS3는 CLK 입력에 접속되고, 스위치 MS4는 Vdd입력에 접속되고 스위치 MS5는 Vss입력에 접속된다. 스위치 MS1, MS3 및 MS4의 출력들은 전환 스위치(40)의 한 입력에 공급되는 한편 스위치 MS2 및 MS5의 출력들은 전환 스위치(40)의 다른 입력에 공급된다. 전환 스위치(40)의 출력들은 각 출력 스위치들(41,43)을 통해 공급되어 신호들 CF0, CF1을 공급한다. 스위치들 MS1 내지 MS5 는 RAM (10)에 저장된 데이터에 의해 제어된는 복호화 논리 회로(42) 자체의 출력 신호들에 의해 제어된다. 전환 스위치(40)는 RAM 비트(44)의 제어를 받기도 하며 출력 스위치들(41,43)은 마찬가지로 RAM 비트(46)의 제어를 받는다. 제어 함수 발생기는 선택적으로 입력들 Ext0 ‥‥Extn 을 수신하기도 하며, 이 입력들은 셀외부(도시안됨)의 프로그램 스위칭 수단을 통해 얻어질 수 있다. 이 입력들은 각 출력 스위치들 0S0, 0S1‥‥ OSn에 접속되고, 이 스위치들은 또한 반전 게이트(48)를 통해 출력들 CF0‥‥ CFn으로 RAM 비트(46)의 제어를 받는다. 제1외부 제어 신호 Ext0 는 RAM 비트 (44)의 내용을 고쳐쓰므로서 전환 스위치(40)를 제어하고 동적 제어 기능을 실현한다.
표 Ⅲ은 RAM (10)에 저장된 두개의 비트 코드가 4개드 모드를 설정하는데 사용되는 방법을 예시하며, 각 모드는 스위치들 MS1 내지 MS5를 제어하도록 제공된 5 개의 출력 신호들에 의해 정의된다. 5개의 스위치들 MS1내지 MS5가 제공되어야 하지만 5 가지의 상이한 셋팅들만이 요구된다는 것을 알 수 있다. 그 셋팅은 다음과 같다.
코드 0O : CLK 및가 크로스오버 스위치 (40)에 접속된다(MS1 및 MS2).
코드 01 : Vdd및 Vss가 크로스오버 스위치(40)에 접속된다 (MS4 및 MS5).
코드 10 :및 Vss가 크로스오버 스위치 (40)에 접속된다. 즉 스위치가 단극단투(single pole single throw)가 된다.
코드 11 :및 Vss가 크로스오버 스위치(40)에 접속된다. 즉 스위치가 단극단투가 된다.
표 III에서 문자 SPST는 단극 단투를 나타낸다.
제9도는 차동 입력 이득단(52)으로서 실장된 능동소자를 나타내며, 이 차동 입력 이득단(52)은 제어 비트들을 수신할 수 있도록 변형되었으며, 이 제어 비트들에 의해 차동입력 이득단의 기능이 비교기 기능과 연산 증폭기 기능사이에서 선택될 수 있다. 차동 입력 이득단(52)에는 반전 입력(54), 비반전 입력(56) 및 출력(58)이 있다. 또하 정 및 부 전원 단자 Vdd, Vss에의 접속부를 갖기도 한다. 차동 입력 이득단의 입력(60,62)은 RAM 위치들(64,66)로부터 각자의 제어 비트들을 수신한다. RAM 위치(64)는 차동 입력 이득단(52)을 정지시키는 바이어스 중지 비트로서 작용하는 비트를 입력(60)에 공급한다. RAM 위치(66)는 차동 입력 이득단(52)이 연산 증폭기로서 기능하는지 또는 비교기로서 기능하는지를 판정하는 연산 증폭기/비교기 선택 비트를 입력(62)에 공급한다.
제10도는 상기 셀의 어레이에 사용될 수 있는 프로그램 가능 아날로그 셀의 한가지 예를 나타내는 회로도이다. 제10도의 셀은 복수의 입력들 IN1, IN2, IN3를 갖는다. 기준 입력 IN3는 후술하는 바와 같이 선택적으로 스위치 될 수 있는 3개의 입력들을 나타낸다. 또한 셀의 출력 OUT는 점(150)에서 상기 입력으로 피드백된다. 이 셀은 액세스 버스 AB 및 신호 버스 SB에 접속된다. 액세스 버스 및 신호버스는 셀 외부의 스위칭 수단을 통해 어레이내의 모든 셀들에서 이용할 수 있게 되어 있다. 이 셀은 또한 이 셀로의 입력 신호들을 단일 와이어버스 SWB로 스위칭 하기 위한 1조의 입력 스위치들을 갖고 있어 어떤 입력이든 다른 입력에 접속될 수 있게 한다. 입력 스위칭(152)가 셀의 출력 OUT 신호에 대해 이러한 기능을 수행한다. 입력 스위치들(154, 156)이 입력 IN1, IN2에 대해 각각 이러한 기능을 수행한다. 입력 스위치(158, 160 및 162)이 IN3로 표시된 3개의 입력들에 대해 이러한 기능을 수행한다. 이 셀은 또한 본원 발명에 따라 스위치 제어 기구에 의해 제어될 수 있는 1조의 입력 토글 스위치들을 갖는다. 이 스위치들은 모드가 제어될 수도 있고 또한 적절한 스위치들로 선택적으로 동작시킴으로써 이 셀의 인가된 신호들을 제어하기도 한다. 토글 스위치들(165,166,164)은 단일 와이어 버스 SWB, 셀이 출력 OUT 및 신호 버스 SB 사이에서 선택된다. 토글 스위치들(169,170,168)은 단일 와이어 버스 SWB, 입력 IN1 및 신호 버스 SB 사이에서 선택된다. 토글 스위치(173,174,172)은 단일 와이어버스 SWB, 입력 IN2 및 신호버스 SB 사이에서 선택된다. 토클 스위치들(177,176,178,180 및 182)은 단일 와이어 버스 SWB, 신호 버스 SB 및 IN3 로 표시된 각 입력들 사이에서 선택된다. 각 조의 적절한 스위치들(164,165,166), (168,169,170), (172,173,174) 및 (176,177,178,180,182)에 의해 선택된 신호들은 각 커패시터들(C1,C2,C3,C4)에 입력된다. 이 셀은 또한 반전 입력(186) 및 비반전 입력(188)을 갖는 차동 입력 이득단(184) 형태의 능동소자를 포함한다. 2방향 고정 위치 스위치들은 특수 기능 스위치(190)나 토글 스위치(192)를 거쳐 커패시터들 C1,C2,C3,C4을 각각 연산 증폭기(184)의 반전 입력(186)에 접속한다. 2방향 고정위치 스위치들은 커패시터 C1에 대해 194, 커패시터 C2에 대해 196, 커패시터 C3에 대해 198, 커패시터 C4에 대해 200으로 표시된다. 토글 스위치(192)는 커패시터들 C1…C4과 입력측(164…182)에 있는 토글 스위치들중 적절한 토글 스위치들에 의해 형성된 입력 스위치드 커패시터 회로들의 제2스위치 회로를 나타낸다. 이 셀은 또한 1조의 온/오프 스위치들(202)을 포함하며, 이 온/오프 스위치들에 의해 선택된 입력들 중 어느하나 또는 접지부가 차동 입력 이득단(184)의 비반전 입력(188)에 직접 접속될 수 있다. 이 셀은 또한 유사한 기능을 수행하는 1조의 토글 스위치들(204)을 포함하지만, 이 토글 스위치들은 그 대신에 차동 입력 이득단(184)의 반전 입력(186)에 접속시킨다. 스위치들(204)에 토글 스위치를 제공함으로써 특수기능들에 대해 교호적인 입력 합산점이 제공된다. 토글 스위치(206)는 소위 상관 이중 샘플링(correlated double-sampling)이 요구되는 경우 셀의 특정 실현에 필요하다. 셀의 가장 표준적인 스위치드 커패시터 기능들을 위하여, 고정 위치에서 차동 입력 이득단(184)의 출력을 피드백 커패시터 C5를 통해 반전 입력(186)에 접속시킨다.
참고번호 191은 리세트 스위치이고, 참조번호 207은 차동 입력 이득단(184) 양단에 피드백 접속된 스위치를 나타낸다.
셀내의 모든 토글 스위치들은 전술한 바와 같이 제어되므로 표 1에 예시된 상이한 모드들 중 선택 가능한 모드로 작동할 수 있다. 따라서 이 셀은 복수의 서브회로(subcircuits)을 포함하는 어레이에 사용하기 적합한 프로그램 가능 서브회로들(subcircuits)를 제공한다. 이 어레이에서 셀들은 외부 디지털 제어하에 상호 접속되어 이 스위치드 커패시터 회로의 기능과 토폴로지가 제어될 수 있게 된다. 바람직하게는, 제9도에 도시한 차동 입력 이득단에서, 연산 증폭기의 주요기능의 변경될 수 있어, 디지털 기억수단, 즉 RAM에 선택적으로 보유된 디지털 프로그램 데이터의 제어하에 선택적으로 비교기를 형성할 수 있다.
제11도에 상기 셀들의 어레이의 일부가 기본 중앙셀(180)에 접속된 상태가 도시되어 있다. 셀(180)은 자신의 출력(150)을 입력으로, 동일 행내 다음 인접 셀(182)의 출력을 입력 IN1으로, 동일 행내 이전 인접 셀(186)의 출력을 입력 IN2로, 동일 행내 마지막 하나의 셀(188)의 출력을 입력 IN3로, 그리고 인접한 상, 하부 셀(184,190)의 출력들을 수신한다. 따라서 중앙 셀(180)이 출력이 어레이내 4개 이웃 셀들에 공급된다.
제12(a)도는 아날로그 전압 입력/출력 셀로서 특히 적합한 어레이용 셀을 예시한다. 이 셀은 제12(a)도에 PSC로 표시되고, 제10도에 예시된 프로그램가능 서브회로를 포함한다. 이 셀은 하나의 경로(210,212)와 부가 버파단(214)을 구비하고 또한 입력/출력 선택 스위치(216)를 갖는다.
제12(b)도는 일반 아날로그 전압 입력/출력에 특히 적합한 어레이용 셀을 예시한다. 이 셀은 복수의 결합 패드(218,220,222,224 및 226)와 부가 버퍼단(228)을 포함하며, 다양한 형태의 입출력 필터링을 허용하는 단일 이득 버퍼 스위치(230)를 갖는다. 이 버퍼단의 출력상에 전류 미러로서 실장된 제2동일 출력단(232)에 의해 필요한 경우 디바이스로부터 신호 전류가 흘러나온다.
제13도는 제10도의 프로그램가능 서브회로의 한가지 가능한 응용에 대한 회로도이다. 제13도에 예시된 스위치드 커패시터-적분기에서 전하 분할 T-셀 기술(a charge splitting T-cell technique)을 사용하여 매우 큰 시상수가 실현될 수 있다. 이 회로는 입력 IN2를 사용하여 실현되고, 입력 IN2는 토글 스위치(174)에 의해 커패시터 C3의 일측으로 경로 지정된다. 커패시터 C3의 타측은 커패시터 C2를 통해 이방향 고정 스위치(198)을 통해 이방향 고정 스위치(196)을 통해 경로 지정되고, 커패시터 C2의 타측은 토글 스위치(204)중 적절한 접점을 통해 연산 증폭기(184)의 반전 입력(186)에 접속된다. 연산 증폭기(184)의 출력은 커패시터 C1을 지나 토글 스위치(166)와 접속되고, 고정 위치 스위치(194)는 리세트 스위치(191)를 통해 접지로 그리고 고정 위치 스위치(178)를 통해 C4를 지나 접지로 접속된다.
제14도는 제10도의 프로그램가능 서브회로를 사용하여 실현되는 다른 회로를 나타낸다. 이 회로는 입력으로서 액세스 버스를 사용하는 단일단 반전 샘플 및 홀드 회로이다. 이 액세스 버스는 토글 스위치(190), 커패시터 C2, 이방향 고정위치 스위치(196)를 통해 경로 지정되고 그리고 토글 스위치(169)를 지나 단일 와이어 버스 SWB로 경로 지정된다. 입력 스위치(152)는 단일 와이어버스 SWB를 연산 증폭기(184)의 출력에 접속시킨다. 이 연산 증폭기의 출력은 커패시터 C1을 통해 경로 지정 스위치로서 작용하는 토글 스위치(166)를 지나, 이방향 고정 스위치(194), 토글 스위치(192), 연산 증폭기(184)의 반전 입력(186)에 접속된다.
전술한 설명에서, 기본 스위치드 커패시터 회로를 사용하여 현장 프로그램가능 아날로그 셀이 구성되는 방법이 설명되었고, 여기서 각 커패시터는 둘다 제어 가능한 토글 스위치들인 제1 및 제2스위치들과 접속되어 있다. 그러나, 본원 발명은 각 커패시터가 제1 및 제2토글 스위치들 사이에 접속되는 스위치드 커패시터 회로의 실현에 국한 되는 것은 아니다. 본원 발명의 주요한 장점이라면, 스위치드 커패시터 회로가 현장 프로그램 가능하다(field programmable)는 것이다. 즉 외부에서 공급되고 RAM 셀들에 저장된 디지털 구성 데이터에 따라 선택 회로에 의해 제어 신호들간의 선택이 가능하게 된다. 이 디지털 구성 데이터의 소스는 칩위에 있거나 칩밖에 있을 수 있으며, 이로써 스위치드 커패시터 회로의 현장 프로그램이나 재프로그램이 가능하게 되는 잇점을 얻게 된다. 이러한 잇점은 또한 상이한 형태의 스위치 회로들이 포함되는 경우에도 가능하다. 제15도에 도시한 실시예에 있어서, 커패시터(2)의 입력단자는 제2도와 관련하여 설명된 토글 스위치 SC1에 접속된다. 그러나 그 출력은 차동 입력 이득단(300)의 형태인 능동 소자를 구비한 스위치 회로 SC2에 접속된다. 이 능동 소자는 반전 입력(302)과 비반전 입력(304)을 포함하고, 비반전 입력(304)은 접지된다. 반전 입력(302)은 샘플링된 전하를 수신할 수 있는 저임피던스 마디를 제공하고, 이 전하는 토글 스위치 SC1의 동작에 의해 커패시터(2)를 통해 스위칭된다. 제2커패시터와 관련 토글 스위치 TS는 차동 입력 이득단(300)의 출력과 반전 입력(302)사이에서 피드백 접속된다. 단극단투 스위치(306)는 차동 입력 이득단(300)의 반전 입력(302)과 출력 사이에도 접속되어 있다. 다른 "활성(active)"스위치 회로들도 본 발명에 사용될 수 있다.
본원 발명은 지금까지 설명된 것과 다른 제어 회로와 선택 회로로써 실현 될 수 있다는 것은 쉽게 알 수 있다.
예컨대, 1조의 논리 장치들은 클록 신호등의 주기적 가변 입력과 구성 비트등의 1조의 선택 신호들을 수신하고 이에 따라 적절한 제어 신호들을 발생하도록 배열될 수 있다. 그와 달리, 선택 신호의 제어하에 가변하는 주파수를 갖는 클록 신호를 생성하도록 작동하는 상기 제어 회로로서 클록 발생기가 제공될 수도 있다.
[표 1]
[표2]
[표3]

Claims (32)

  1. 커패시터의 대향 측에 제 1 및 제 2 스위치 회로들을 포함하는 회로에 접속된 상기 커패시터와, 상기 제1 및 제 2 스위치 회로의 적어도 1개에 동작가능하게 연결된 제어 회로로서, 상기 제어 회로는 상기 적어도 1개의 스위치 회로의 동작을 제어하는 복수의 교번 신호들 중 1개를 제공하고, 상기 교번 제어 신호들중 1개는 상기 스위치 회로의 상태를 2개의 교번 상태로 번갈아 교체시키는 주기적으로 변화하는 신호이고, 상기 교번 제어 신호들중 다른 1개는 상기 스위치 회로를 고정 상태로 유지시키는 상기 제어 회로, 및 상기 교번 제어 신호들중 1개를 선택하는 선택회로로서, 상기 교번 제어 신호들 간에서의 선택은 유저에 의해 결정될 수 있도록 프로그램 가능하게 되어 있는 상기 선택회로를 구비하는 스위치 커패시터 회로.
  2. 제1항에 있어서, 상기 커패시터는 상기 제1 및 제2 스위치 회로들 사이에 직렬로 접속되어 기생 비감응 스위치 커패시터 회로(a parasitic insensitive switched capacitor circuit)를 형성하는 스위치 커패시터 회로.
  3. 제1항에 있어서, 상기 제1스위치 회로는, 상기 커패시터와 제1입력사이에 접속되고, 상기 주기적으로 변하는 신호에 응답하여, 상기 커패시터를 상기 제1입력에 교대로 접속하거나 차단하는 것에 의해, 상기 커패시터는 상기 입력의 입력 신호를 반복적으로 샘플링하게 되고, 상기 커패시터는 고정 상태에서 상기 제1 입력에 접속되는 스위치 커패시터 회로.
  4. 제3항에 있어서, 상기 제 1스위치 회로는 상기 커패시터를 접지부에 접속시키는 스위치 커패시터 회로.
  5. 제3항에 있어서, 상기 제 1 스위치 회로는 상기 커패시터를 회로에서 생략하기 위해 상기 고정 상태에서 상기 커패시터를 차단하는 스위치 커패시터 회로.
  6. 제1항 내지 제5항중 어느 한 항에 있어서, 상기 제 2스위치 회로는, 상기 커패시터와 출력 사이에 접속되고, 상기 주기적으로 변하는 신호에 응답하여, 상기 커패시터를 상기 출력에 교대로 접속시키거나 차단하는 것에 의해, 상기 출력에서 상기 커패시터에 유지된 신호가 반복적으로 샘플링되고, 상기 고정 상태에서 상기 커패시터가 상기 출력에 접속되는 스위치 커패시터 회로.
  7. 제6항에 있어서, 상기 제 2 스위치 회로는 상기 커패시터를 접지부에 접속하는 스위치 커패시터 회로.
  8. 제6항에 있어서, 상기 제 2 스위치 회로는, 상기 커패시터를 회로에서 생략하기 위해, 상기 고정 상태에서 상기 커패시터를 차단하는 스위치 커패시터 회로.
  9. 제1항 내지 제5 항중 어느 한 항에 있어서, 상기 제어 회로는 상기 스위치 회로들의 동작을 제어하기 위한 2개의 비중첩 클록 신호들을 제공하기 위해 배치되어 있는 스위치 커패시터 회로.
  10. 제1항 내지 제5항중 어느 한 항에 있어서, 상기 제어 회로는 상기 스위치 회로들을 제어하기 위한 복수의 제어 신호들을 제공하기 위해 배치되고, 상기 제어 신호들은 주기 신호와 비주기 신호를 포함하는 스위치 커패시터 회로.
  11. 제1항 내지 제5항중 어느 한 항에 있어서, 상기 선택 회로는 각각이 상기 스위치 회로들 각각에 접속된 복수의 출력들을 포함하고, 상기 교번 제어 신호들중 어떤 1개를 상기 선택 출력들중 어떤 1개에 접속시키는 스위치 커패시터 회로.
  12. 제1항 내지 제5항중 어느 한 항에 있어서, 상기 제 1 스위치 회로는 복수의 입력들 및 상기 커패시터 사이에 접속되고, 상기 입력들중 1개를 상기 커패시터에 선택적으로 접속시키는 경로 지정 스위치(a routing switch)로서 동작하는 스위치 커패시터 회로.
  13. 제1항 내지 제5항중 어느 한 항에 있어서, 상기 제 2스위치 회로는 복수의 출력들 및 상시 커패시터 사이에 접속되고, 상기 출력들중 1개를 상기 커패시터에 선택적으로 접속시키는 경로 지정 스위치로서 동작하는 스위치 커패시터 회로.
  14. 제1항 내지 제5항중 어느 한 항에 있어서, 상기 커패시터는 회로 내 커패시턴스가 변화되도록 프로그램 가능하게 되어 있는 스위치 커패시터 회로.
  15. 제14항에 있어서, 상기 회로 내 커패시턴스를 변화시키기 위해, 상기 커패시터에 결합된 기억장치에 복수의 선택가능한 커패시턴스 값들이 저장되어 있는 스위치 커패시터 회로.
  16. 제14항에 있어서, 상기 커패시터에는 동적 커패시턴스 조정 회로가 연결되어 있어 동적 입력 신호에 따라 상기 커패시턴스가 변화하게 되는 스위치 커패시터 회로.
  17. 제1항에 있어서, 상기 선택 회로에 동작 가능하게 연결되고, 상기 제1 및 제 2 스위치 회로에 대한 출력의 복수의 프로그램 선택을 저장하는 기억 회로를 구비하는 스위치 커패시터 회로.
  18. 제1항에 있어서, 상기 선택 회로는 상기 동적 신호 입력에 따라 상기 제어 회로의 제어 신호들중 적어도 1개를 제공하기 위해 신호를 수신하는 동적 신호 입력을 갖는 스위치 커패시터 회로.
  19. 제1항에 있어서, 상기 제어 회로에 결합되고 상기 선택 회로에 의해 제어되는 추가의 스위치 회로들을 포함하는 스위치 커패시터 회로.
  20. 제19항에 있어서, 상기 커패시터의 한 측에는 복수의 스위치 회로들이 연결되어 있고, 각 스위치 회로는 각 입력과 결합되고 또한 상기 입력들중 1개를 상기 커패시터에 선택적으로 접속하는 경로 지정 장치로서 제어가능하게 되어 있는 스위치 커패시터 회로.
  21. 제19도는 제20항에 있어서, 상기 커패시터의 출력측에는 상기 복수의 스위치 회로들이 접속되어 있고, 각 스위치 회로는 각 출력에 결합되고 또한 상기 출력들중 1개를 상기 커패시터에 선택적으로 접속하는 경로 지정 장치로서 동작하는 스위치 커패시터 회로.
  22. 제1항에 있어서, 상기 스위치 커패시터 회로는 연산 증폭기에 결합된 출력을 가지며, 상기 연산 증폭기는 상기 출력에 가상 접지가 제공되는 피드백 회로를 갖는 스위치 커패시터 회로.
  23. 제22항에 있어서, 상기 연산 증폭기 양단에 연결된 병렬 커패시터 회로를 포함하는 스위치 커패시터 회로.
  24. 제1항에 있어서, 상기 스위치 회로들중 1개는 용량성 피드백 회로를 갖는 연산 증폭기를 포함하는 스위치 커패시터 회로.
  25. 프로그램 가능한 셀로 된 어레이로서, 각 셀은 능동 소자에 접속된 스위치 커패시터 회로를 가지고, 각 스위치 커패시터 회로는 커패시터의 대향 측에 접속된 제 1 및 제 2 스위치 회로들을 포함하는 회로에 접속되는 상기 커패시터를 가지며, 상기 어레이는; 상기 제 1 및 제 2 스위치 회로들 가각에 동작가능하게 접속된 제어 회로로서, 상기 스위치 회로들의 동작을 제어하는 복수의 교번 제어 신호들중 1개를 제공하고, 상기 교번 제어 신호들중 1개는 상기 스위치 회로들의 상태를 2개의 교번 상태로 번갈아 교체시키는 주기적으로 변화하는 신호이고, 상기 교번 제어 신호들중 다른 1개는 상기 스위치 회로를 고정 상태로 유지하는 상기 제어 회로와, 상기 교번 제어 신호들중 1개를 선택하는 선택 회로를 포함하는 프로그램 가능한 셀 어레이.
  26. 제25항에 있어서, 각 스위치 커패시터 회로는 제1항에 의한 스위치 커패시터 회로인 프로그램 가능한 셀 어레이.
  27. 프로그램 가능한 아날로그 셀로서, 반전 입력, 비반전 입/출력을 갖는 능동 소자와, 상기 능동 소자의 출력들 및 상기 반전 입력 사이에 피드백 접속된 커패시터와, 상기 셀의 각 입력들과 상기 능동 소자의 반전 입력 사이에 접속된 복수의 스위치 커패시터 회로들로서, 각 스위치 커패시터는 상기 제 1 및 제 2 스위치 회로들 사이에 접속된 커패시터를 포함하는 상기 복수의 스위치 커패시터 회로들을 구비 하며, 상기 각 셀은; 제어 회로에 동작가능하게 접속되는 접속부로서, 상기 제어 회로는 상기 스위치 회로들의 동작을 제어하는 적어도 2개의 교번 제어 신호들중 1개를 제공하고, 상기 교번 제어 신호들중 적어도 1개는 주기적으로 변화하는 것인 상기 접속부와, 상기 교번 제어 신호들중 1개를 선택하는 선택 회로를 포함하는 프로그램 가능한 아날로그 셀.
  28. 프로그램 가능한 아날로그 셀 어레이로서, 각 셀은 제27항에 의한 프로그램 가능한 아날로그 셀인 프로그램 가능한 아날로그 셀 어레이.
  29. 커패시터 대향 측에 제 1 및 제 2스위치 회로들을 포함하는 회로에 접속된 상기 커패시터를 구비하는 스위치 커패시터 회로의 동작 방법에 있어서, 상기 제 1 및 제 2 스위치 회로들의 상태를 판정하는 복수의 제어 신호들중 1개를 선택하는 단계를 포함하고, 상기 제어 신호들은 적어도 1개의 주기적으로 변화하는 신호와 상기 스위치 회로를 고정 상태로 유지하는 적어도 1개의 신호를 포함하는 스위치 커패시터 회로의 동작 방법.
  30. 제29항에 있어서, 상기 제 1 및 제 2 스위치 회로들은 제 1 및 제 2비중첩 클록 신호들에 의해 각각 제어되는 스위치 커패시터 회로의 동작 방법.
  31. 제29항 또는 제30항에 있어서, 상기 제 1 및 제 2 스위치 회로들중 적어도 1개는 상기 커패시터에 저장된 전하를 샘플링하는 샘플링 스위치로서 사용되고, 또한 상기 커패시터를 복수의 회로들중 1개에 선택적으로 접속시키는 경로 지정 스위치로서 사용되는 스위치 커패시터 회로의 동작 방법.
  32. 각각이 논리 회로에 연결된 스위치 커패시터 회로 어레이의 동작 방법으로서, 각 스위치 커패시터 회로는 제29항, 또는 제30항에 의한 방법에 따라 동작 되고, 각 스위치 커패시터 회로의 제어 회로는 상기 제 1 및 제 2 스위치 회로들의 선택 동작을 제공하도록 프로그램되어 있는 스위치 커패시터 회로 어레이의 동작방법.
KR1019940002402A 1993-02-12 1994-02-08 프로그램가능스위치드커패시터회로와그작동방법 KR100301875B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB9302881.9 1993-02-12
GB939302881A GB9302881D0 (en) 1993-02-12 1993-02-12 Programmable switched capacitor circuit

Publications (1)

Publication Number Publication Date
KR100301875B1 true KR100301875B1 (ko) 2001-10-22

Family

ID=10730371

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940002402A KR100301875B1 (ko) 1993-02-12 1994-02-08 프로그램가능스위치드커패시터회로와그작동방법

Country Status (12)

Country Link
US (1) US5608345A (ko)
EP (1) EP0611165B1 (ko)
JP (1) JP3481286B2 (ko)
KR (1) KR100301875B1 (ko)
AT (1) ATE182429T1 (ko)
AU (1) AU676520B2 (ko)
CA (1) CA2115330A1 (ko)
DE (1) DE69419538T2 (ko)
GB (2) GB9302881D0 (ko)
RU (1) RU94004985A (ko)
SG (1) SG49710A1 (ko)
TW (1) TW366139U (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140038333A (ko) * 2012-09-20 2014-03-28 인피니언 테크놀로지스 아게 프로그램가능 이득 증폭기를 위한 시스템 및 방법

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5617093A (en) * 1994-09-30 1997-04-01 Imp, Inc. Switched capacitor analog circuits with low input capacitance
US6320616B1 (en) * 1997-06-02 2001-11-20 Sarnoff Corporation CMOS image sensor with reduced fixed pattern noise
KR100252647B1 (ko) * 1997-06-17 2000-04-15 윤종용 스위치/커패시터어레이를구비한아날로그/디지털변환기
US6429719B1 (en) * 1998-11-27 2002-08-06 Matsushita Electric Industrial Co., Ltd. Signal processing circuit for charge generation type detection device
US6288669B1 (en) 1999-07-15 2001-09-11 Daramana G. Gata Switched capacitor programmable gain and attenuation amplifier circuit
US6452531B1 (en) * 1999-08-27 2002-09-17 Analog Devices, Inc. Jitter and load insensitive charge transfer
US6701340B1 (en) 1999-09-22 2004-03-02 Lattice Semiconductor Corp. Double differential comparator and programmable analog block architecture using same
US6441671B1 (en) * 2000-01-25 2002-08-27 Maxim Integrated Products, Inc. Digital trim capacitor programming
US6356135B1 (en) 2000-01-25 2002-03-12 Maxim Integrated Products, Inc. Programmable electronic trim capacitor
US6362684B1 (en) 2000-02-17 2002-03-26 Lattice Semiconductor Corporation Amplifier having an adjust resistor network
US6424209B1 (en) 2000-02-18 2002-07-23 Lattice Semiconductor Corporation Integrated programmable continuous time filter with programmable capacitor arrays
US6806771B1 (en) 2001-06-01 2004-10-19 Lattice Semiconductor Corp. Multimode output stage converting differential to single-ended signals using current-mode input signals
US6717451B1 (en) 2001-06-01 2004-04-06 Lattice Semiconductor Corporation Precision analog level shifter with programmable options
US6583652B1 (en) 2001-06-01 2003-06-24 Lattice Semiconductor Corporation Highly linear programmable transconductor with large input-signal range
DE10243632A1 (de) * 2001-09-19 2003-04-17 Micro Epsilon Messtechnik Schaltung zur Demodulation
US20030184314A1 (en) * 2002-03-26 2003-10-02 Ilan Barak Apparatus and method of providing output voltage
US6903670B1 (en) 2002-10-04 2005-06-07 Smal Camera Technologies Circuit and method for cancellation of column pattern noise in CMOS imagers
WO2006001057A1 (ja) * 2004-06-25 2006-01-05 Spansion Llc 電圧制御回路および半導体装置
TWI307213B (en) * 2005-08-02 2009-03-01 Realtek Semiconductor Corp Reference voltage generating circuit
US20070127169A1 (en) * 2005-12-07 2007-06-07 Rambus, Inc. Integrated circuit with configurable bypass capacitance
WO2007087669A1 (en) * 2006-01-31 2007-08-09 Christopher Thomas Programmable analog circuit with control logic and microprocessor
WO2008047416A1 (fr) * 2006-10-18 2008-04-24 Spansion Llc Circuit de détection de tension
US7944020B1 (en) 2006-12-22 2011-05-17 Cypress Semiconductor Corporation Reverse MIM capacitor
JP2013507040A (ja) 2009-10-01 2013-02-28 ラムバス・インコーポレーテッド 供給ノイズおよび終端ノイズの低減方法およびシステム
JP2011166419A (ja) * 2010-02-09 2011-08-25 Renesas Electronics Corp スイッチドキャパシタ回路
JP5861909B2 (ja) * 2011-08-05 2016-02-16 富士電機株式会社 スイッチトキャパシタ積分器
US9831864B2 (en) 2014-05-30 2017-11-28 Cypress Semiconductor Corporation Programmable switched capacitor block
US9998105B2 (en) 2014-05-30 2018-06-12 Cypress Semiconductor Corporation Programmable switched capacitor block
US9590592B2 (en) 2014-11-24 2017-03-07 Cypress Semiconductor Corporation Configurable capacitor arrays and switched capacitor circuits
WO2016085744A1 (en) * 2014-11-24 2016-06-02 Cypress Semiconductor Corporation Programmable switched capacitor block
CN113039418A (zh) * 2018-11-12 2021-06-25 皇家飞利浦有限公司 开关电容器电阻仿真
US10965257B2 (en) * 2019-07-29 2021-03-30 SiliconIntervention Inc. Signal processing circuit without clock mediation

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2460564A1 (fr) * 1979-06-29 1981-01-23 Commissariat Energie Atomique Ensemble de filtrage par commutation
US4313096A (en) * 1979-11-19 1982-01-26 Bell Telephone Laboratories, Incorporated Parasitic-free switched capacitor network
US4306197A (en) * 1979-12-17 1981-12-15 American Microsystems, Inc. Switched-capacitor elliptic filter
US4468749A (en) * 1980-08-20 1984-08-28 Fujitsu Limited Adjustable attenuator circuit
US4370632A (en) * 1981-05-08 1983-01-25 Motorola, Inc. Multiple function operational amplifier circuit
US4507625A (en) * 1982-06-28 1985-03-26 Gte Communications Systems Corporation Switched capacitor AM modulator/demodulator
US4504803A (en) * 1982-06-28 1985-03-12 Gte Lenkurt, Incorporated Switched capacitor AM modulator/demodulator
US4555668A (en) * 1983-10-14 1985-11-26 American Microsystems, Inc. Gain amplifier
JPH0793553B2 (ja) * 1983-11-18 1995-10-09 株式会社日立製作所 スイッチド・キャパシタ・フィルタ
JPS60260222A (ja) * 1984-06-07 1985-12-23 Nec Corp 適応可変スイツチトキヤパシタフイルタ
US4849662A (en) * 1986-04-14 1989-07-18 Crystal Semiconductor Corporation Switched-capacitor filter having digitally-programmable capacitive element
FR2619974B1 (fr) * 1987-08-26 1991-10-18 France Etat Quadripole de filtrage a capacites commutees pour lineariser la reponse phase/frequence dudit filtre
GB9007492D0 (en) * 1990-04-03 1990-05-30 Pilkington Micro Electronics Semiconductor integrated circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140038333A (ko) * 2012-09-20 2014-03-28 인피니언 테크놀로지스 아게 프로그램가능 이득 증폭기를 위한 시스템 및 방법
KR101588501B1 (ko) * 2012-09-20 2016-01-25 인피니언 테크놀로지스 아게 프로그램가능 이득 증폭기를 위한 시스템 및 방법

Also Published As

Publication number Publication date
GB2275144A (en) 1994-08-17
EP0611165B1 (en) 1999-07-21
SG49710A1 (en) 1998-06-15
JP3481286B2 (ja) 2003-12-22
TW366139U (en) 1999-08-01
AU676520B2 (en) 1997-03-13
RU94004985A (ru) 1996-04-20
GB2275144B (en) 1997-04-23
DE69419538T2 (de) 2000-03-23
GB9302881D0 (en) 1993-03-31
AU5485494A (en) 1994-08-18
US5608345A (en) 1997-03-04
DE69419538D1 (de) 1999-08-26
CA2115330A1 (en) 1994-08-13
EP0611165A1 (en) 1994-08-17
ATE182429T1 (de) 1999-08-15
JPH0746087A (ja) 1995-02-14
GB9402579D0 (en) 1994-04-06

Similar Documents

Publication Publication Date Title
KR100301875B1 (ko) 프로그램가능스위치드커패시터회로와그작동방법
US5959871A (en) Programmable analog array circuit
US4769612A (en) Integrated switched-capacitor filter with improved frequency characteristics
EP0322382B1 (en) Analog integrated circuit having intrinsic topologies and characteristics selectable by a digital control
EP0701321A1 (en) Circuit and method of cancelling leakage current in an analog array
US5973536A (en) Switched capacitor filter
WO1995032481A1 (en) Integrated circuit having programmable analog modules with configurable interconnects between them
JP2708007B2 (ja) サンプル・ホールド回路
JPS6139726A (ja) デイジタル／アナログ変換回路
US4873661A (en) Switched neural networks
TWI443966B (zh) 電荷域濾波裝置及頻寬補償電路
KR20060134235A (ko) 튜닝 회로.
JPH077384A (ja) プログラム可能ノッチ幅および深さを有するノッチ・フィルタ
KR960019995A (ko) 프로그래머블 캐패시터 어레이 및 그 프로그래밍 방법
KR19990032090A (ko) 신경망 칩을 이용한 고속 패킷 스위치 제어기와이를 이용한 교환기
EP0217284A2 (en) Sample-and-hold circuit
US6429798B1 (en) Combined transmit filter and D-to-A converter
JPH06164323A (ja) スイッチトキャパシタ回路
US4553132A (en) Apparatus for matching FET switches as for a video digital-to-analog converter
US6008666A (en) Variable-delay interconnect structure for a programmable logic device
US5905397A (en) Switching circuit and switched capacitor circuit including the switching circuit
JP4261342B2 (ja) 再構成可能なアナログセル、およびこのようなセルを複数有する装置
EP4024265A1 (en) Programmable analog signal processing array for time-discrete processing of analog signals
JPH0750585A (ja) デジタル入力信号を表すアナログ出力信号を発生するための装置、およびｄ／ａ信号変換装置
JPS6026327B2 (ja) 傾斜信号発生回路

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060509

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee