JP4261342B2 - 再構成可能なアナログセル、およびこのようなセルを複数有する装置 - Google Patents
再構成可能なアナログセル、およびこのようなセルを複数有する装置 Download PDFInfo
- Publication number
- JP4261342B2 JP4261342B2 JP2003511424A JP2003511424A JP4261342B2 JP 4261342 B2 JP4261342 B2 JP 4261342B2 JP 2003511424 A JP2003511424 A JP 2003511424A JP 2003511424 A JP2003511424 A JP 2003511424A JP 4261342 B2 JP4261342 B2 JP 4261342B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- control
- output
- selection means
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/46—One-port networks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
- G06G7/26—Arbitrary function generators
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Networks Using Active Elements (AREA)
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Micro-Organisms Or Cultivation Processes Thereof (AREA)
- Electronic Switches (AREA)
- Amplifiers (AREA)
- Attenuators (AREA)
- Apparatus Associated With Microorganisms And Enzymes (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
「AN10E40-データ・マニュアル」(pp.1〜31, Anadigm Inc.出版, 2000年) N.Fliegeの「フィードバック・システムの補足変換(Complementary transformation of feedback systems)」(IEEE Trans.、回路理論、第CT-20巻、pp.137〜139、1973年) Mitra S. Kの「線形能動ネットワークの分析と設計(Analysis and Design of Linear Active Networks)」(Wiley, New York, 1969年)
- 当該特定状態PSPPSで第一ノード(1)に接続されているアドミタンスが、第二ノード(2)に、かつ相互に接続され、
- 当該特定状態PSPPSで第三ノード(3)に接続されているアドミタンスが、参照ノードに、かつ相互に接続される、
RACの第二状態、または、
- 当該特定状態PSPPSにある第四ノード(4)に接続されているアドミタンスが、第五ノード(5)に、かつ相互に接続され、
- 当該特定状態PSPPSにある第六ノード(6)に接続されているアドミタンスが、参照ノードに、かつ相互に接続される、
RACの第三状態、の何れかが生成される。
- 第1列と第2列を加算し、かつ、これらの1つを消去する。
- 第4列と第5列を加算し、かつ、これらの1つを除去する。
- 第3行と第6行を消去する。
- 第1列と第2列を加算し、かつ、これらの1つを消去する。
- 第4列と第5列を加算し、かつ、これらの1つを消去する。
- 第3行と第6行を消去する。
と表されている。表1から、制御変数の方程式を以下のように導出することが出来る。
2…内部ノード
3…内部ノード
4…内部ノード
5…内部ノード
6…内部ノード
7…内部ノード
100…再構成可能なアナログセル(RAC)
200…再構成可能なアナログセル100を有する装置
210…ISM
220…OSM
300…差電圧制御電圧源
C_ISM…第二制御入力
Control_In…第一制御入力
CS_RAC…制御端子
In_S…入力信号
N_In…第二入力
Out_V…一組の極を有するベクトル
P_In…第一入力
SW1…第一スイッチ端子
SW2…第二スイッチ端子
V_In…入力制御ベクトル
V_ISM…第二入力制御ベクトル
V_OSM…第三制御ベクトル
yab…アドミタンス
Claims (13)
- 入力と、
出力と、
第一制御入力と、
を有する、
前記入力に印加された入力信号から、複数の伝達関数の少なくとも1つの結果である少なくとも一つの信号を備える、一組の極を有するベクトルを、前記出力に生成するための、再構成可能なアナログセルであって、
さらに、
- 複数のアドミタンスであって、それらの各々が第一端子と第二端子とを有する複数のアドミタンスと、
- 複数のスイッチであって、それらの各々が第一スイッチ端子と第二スイッチ端子とを有する複数のスイッチであって、
各スイッチが、前記第一スイッチ端子と前記第二スイッチ端子とが共に接続されたオン状態と、前記スイッチ端子が互いに接続されていないオフ状態とを有し、
各スイッチが、さらに、前記第一制御入力を介して受信された2進信号により任意のスイッチの状態を制御するための制御端子を有し、
複数の第一スイッチと複数の第二スイッチとを有する、
複数のスイッチと、
- 複数のノードであって、それらの1つが参照ノードとして指定されている、複数のノードと、
を有する、再構成可能なアナログセルにおいて、
- 前記アドミタンスの前記第一端子の各々が、前記複数の第一スイッチの前記第一端子に結合され、
- 前記アドミタンスの前記第二端子の各々が、前記複数の第二スイッチの前記第二端子に結合され、
- 前記複数の第一スイッチの前記第二スイッチ端子の1つと、前記複数の第二スイッチの前記第二スイッチ端子の1つとが各々、前記複数のノードの少なくとも1つのノードに結合され、
制御ベクトルが前記第一制御入力を介して印加されると、どの複数のスイッチからも1つのスイッチしかONにならないように前記装置が構成されていることにより、前記再構成可能なアナログセルの複数の可能な状態の特定の状態が実現し、前記状態の各々により当該極の組を有する伝達関数が定まる、
ことを特徴とする、再構成可能なアナログセル。 - 前記再構成可能なアナログセルの当該特定状態の、前記複数の第一スイッチの前記制御入力と、前記複数の第二スイッチの前記制御入力とに印加される前記制御ベクトルの変化により、
- 当該特定状態の第一ノードに接続された前記アドミタンスが、第二ノードに、かつ相互に接続され、
- 当該特定状態の第三ノードに接続された前記アドミタンスが、前記参照ノードに、かつ相互に接続された、
前記再構成可能なアナログセルの第二状態、または、
- 当該特定状態の第四ノードに接続された前記アドミタンスが、第五ノードに、かつ相互に接続され、
- 当該特定状態の第七ノードに接続された前記アドミタンスが、前記参照ノードに、かつ相互に接続された、
前記再構成可能なアナログセルの第三状態、
の何れかが生成されることを特徴とする、請求項1に記載の再構成可能なアナログセル。 - 前記再構成可能なアナログセルが、さらに、
前記スイッチの前記状態を制御するために、前記第一制御入力に印加された前記第一制御ベクトルに応じて復号器出力ベクトルを前記復号器出力に生成するための、
前記第一制御入力に結合された復号器入力と、
前記スイッチの前記制御端子に結合された復号器出力と、
を有する復号器手段、
を有する、請求項1に記載の再構成可能なアナログセル。 - 第一ノードが、第一差電圧制御源の第一入力端子に結合され、
第二ノードが、前記第一差電圧制御源の第二入力端子に結合され、
第四ノードが、第二差電圧制御源の第三入力端子に結合され、
第五ノードが、前記第二差電圧制御源の第四入力端子に結合され、
第三ノードが、前記第一差電圧制御源の第一出力端子に結合され、かつ、
第七ノードが、前記第二差電圧制御源の第二出力端子に結合される、
ことを特徴とする、請求項1に記載の再構成可能なアナログのセル。 - 前記差電圧制御源が演算増幅器である、請求項4に記載の再構成可能なアナログセル。
- 前記入力された制御ベクトルを格納するための第一メモリ手段をさらに有する、請求項1に記載の再構成可能なアナログセル。
- 前記アドミタンスの値が制御可能である、請求項1に記載の再構成可能なアナログセル。
- - 入力選択手段と、出力選択手段と、
に結合された請求項1〜7の何れかに記載の複数の再構成可能なアナログセルを有する装置であって、
前記入力選択手段が、前記入力選択手段の第二制御入力に印加された第二入力制御ベクトルにより制御され、かつ、前記出力選択手段が、前記出力選択手段の第三制御入力に印加された第三制御ベクトルにより制御され、
- 前記入力選択手段が、さらに、複数の第一入力選択手段入力と複数の第二入力選択手段出力とを有し、前記複数の第一入力選択手段入力で受信された信号の入力ベクトルを、前記第二入力制御ベクトルの制御によって、前記複数の第二入力選択手段出力に選択的に切り換えることにより、これらの信号を前記複数の再構成可能なアナログセルの前記入力に伝送し、
- 前記出力選択手段が、
複数の第一出力選択手段入力と、複数の第二出力選択手段出力と、複数の第三出力選択手段出力とを有し、前記複数の再構成可能なアナログセルにより生成された前記出力信号を有する信号の入力ベクトルを、前記第三制御ベクトルの制御によって、汎用出力信号を伝送するための前記複数の第二出力選択手段出力と、ベクトルを前記複数の第一入力選択手段入力に伝送するための前記複数の第三出力選択手段出力と、に選択的に切り換える、
装置。 - 前記入力選択手段が、さらに、
第一増幅器入力と、
第一増幅器出力と、
第一増幅器制御入力と、
を有する第一制御可能な増幅器手段に結合された第一多重化手段を有することにより、
前記複数の第一入力で受信された信号の前記入力ベクトルを、前記第二制御ベクトルの制御によって、前記第一制御可能な増幅器手段を介して、前記複数の第二入力選択手段出力に選択的に増幅かつ伝送する、
請求項8に記載の装置。 - 前記出力選択手段が、さらに、
前記複数の再構成可能なアナログセルにより伝送された前記出力信号を、前記第三制御ベクトルの制御によって、前記複数の第三出力選択手段出力と前記複数の第二出力選択手段出力とに選択的に増幅かつ伝送するための、
第二増幅器入力と、
第二増幅器出力と、
第二増幅器制御入力と、
を有する第二制御可能な増幅器手段に結合された第二多重化手段を有する、
請求項8に記載の装置。 - 前記入力選択手段制御入力と前記出力選択手段制御入力とが、2進ベクトルを受信するように構成されていることを特徴とする、請求項8に記載の装置。
- 前記第二入力制御ベクトルと前記第三制御ベクトルとを格納するための第二メモリ手段をさらに有する、請求項8に記載の装置。
- 単一のチップ上に集積化された、請求項8に記載の装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP01202500 | 2001-06-29 | ||
PCT/IB2002/002339 WO2003005583A2 (en) | 2001-06-29 | 2002-06-20 | A reconfigurable analog cell and an arrangement comprising a plurality of such cell |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004534475A JP2004534475A (ja) | 2004-11-11 |
JP4261342B2 true JP4261342B2 (ja) | 2009-04-30 |
Family
ID=8180557
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003511424A Expired - Fee Related JP4261342B2 (ja) | 2001-06-29 | 2002-06-20 | 再構成可能なアナログセル、およびこのようなセルを複数有する装置 |
Country Status (9)
Country | Link |
---|---|
US (1) | US6995608B2 (ja) |
EP (1) | EP1405414B1 (ja) |
JP (1) | JP4261342B2 (ja) |
KR (1) | KR20030045044A (ja) |
CN (1) | CN100576739C (ja) |
AT (1) | ATE478472T1 (ja) |
AU (1) | AU2002309189A1 (ja) |
DE (1) | DE60237370D1 (ja) |
WO (1) | WO2003005583A2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7334199B1 (en) | 2004-03-04 | 2008-02-19 | National Semiconductor Corporation | System and method for breaking a feedback loop using a voltage controlled voltage source terminated subnetwork model |
US20110214103A1 (en) * | 2008-11-05 | 2011-09-01 | Nxp B.V. | Electrical circuit arrangement and method for designing an electrical circuit arrangement |
WO2016094867A1 (en) | 2014-12-12 | 2016-06-16 | The Broad Institute Inc. | Protected guide rnas (pgrnas) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB9007492D0 (en) * | 1990-04-03 | 1990-05-30 | Pilkington Micro Electronics | Semiconductor integrated circuit |
US5245646A (en) * | 1992-06-01 | 1993-09-14 | Motorola, Inc. | Tuning circuit for use with an integrated continuous time analog filter |
US5680070A (en) * | 1996-02-05 | 1997-10-21 | Motorola, Inc. | Programmable analog array and method for configuring the same |
US5966047A (en) * | 1997-03-27 | 1999-10-12 | Motorola, Inc. | Programmable analog array and method |
US5991339A (en) * | 1998-01-16 | 1999-11-23 | Intel Corporation | Adaptive equalization using a minimum- jitter criterion |
DE69803373T2 (de) * | 1998-07-06 | 2002-08-14 | Hewlett Packard Co | Verdrahtung von Zellen in logischen Feldern |
US6765409B2 (en) * | 2001-09-13 | 2004-07-20 | Extensil Corporation | Very low power, high performance universal connector for reconfigurable macro cell arrays |
-
2002
- 2002-06-20 KR KR10-2003-7002915A patent/KR20030045044A/ko not_active Application Discontinuation
- 2002-06-20 DE DE60237370T patent/DE60237370D1/de not_active Expired - Lifetime
- 2002-06-20 US US10/481,982 patent/US6995608B2/en not_active Expired - Lifetime
- 2002-06-20 AT AT02735885T patent/ATE478472T1/de not_active IP Right Cessation
- 2002-06-20 JP JP2003511424A patent/JP4261342B2/ja not_active Expired - Fee Related
- 2002-06-20 AU AU2002309189A patent/AU2002309189A1/en not_active Abandoned
- 2002-06-20 CN CN02812913A patent/CN100576739C/zh not_active Expired - Fee Related
- 2002-06-20 EP EP02735885A patent/EP1405414B1/en not_active Expired - Lifetime
- 2002-06-20 WO PCT/IB2002/002339 patent/WO2003005583A2/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
US6995608B2 (en) | 2006-02-07 |
WO2003005583A3 (en) | 2003-11-06 |
ATE478472T1 (de) | 2010-09-15 |
AU2002309189A1 (en) | 2003-01-21 |
US20050073873A1 (en) | 2005-04-07 |
WO2003005583A2 (en) | 2003-01-16 |
EP1405414B1 (en) | 2010-08-18 |
JP2004534475A (ja) | 2004-11-11 |
CN100576739C (zh) | 2009-12-30 |
CN1520638A (zh) | 2004-08-11 |
DE60237370D1 (de) | 2010-09-30 |
KR20030045044A (ko) | 2003-06-09 |
EP1405414A2 (en) | 2004-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0611165B1 (en) | Programmable switched capacitor circuit | |
US9929978B2 (en) | Superconducting cross-bar switch system | |
US6271719B1 (en) | Operational filter building block | |
US9973200B2 (en) | Configurable capacitor arrays and switched capacitor circuits | |
EP0322382B1 (en) | Analog integrated circuit having intrinsic topologies and characteristics selectable by a digital control | |
JP4261342B2 (ja) | 再構成可能なアナログセル、およびこのようなセルを複数有する装置 | |
Yufera et al. | Programmable switched-current wave analog filters | |
Aghaei Jeshvaghani et al. | A low-power multi-mode and multi-output high-order CMOS universal Gm-C filter | |
CN103840792A (zh) | 信号衰减器 | |
JPH04148562A (ja) | 集積回路 | |
Csipkes et al. | An OTA-C field programmable analog array for multi-mode filtering applications | |
Keen | Active and nonreciprocal networks | |
Hwang et al. | High-order linear transformation MOSFET-C filters using operational transresistance amplifiers | |
Jiraseree-amornkun et al. | Realization of electronically tunable ladder filters using multi-output current controlled conveyors | |
Szypicyn et al. | Memristor-Enabled Reconfigurable Integrated Circuits | |
Uzunov | Theoretical model of ungrounded inductance realized with two gyrators | |
Hu et al. | Resistorless Reconfigurable n th-Order Filter Based on DPCDTA for Multi-mode Filtering Applications | |
EP4024265A1 (en) | Programmable analog signal processing array for time-discrete processing of analog signals | |
Becker et al. | A new architecture of field programmable analog arrays for reconfigurable instantiation of continuous-time filters | |
US20110214103A1 (en) | Electrical circuit arrangement and method for designing an electrical circuit arrangement | |
JPH07245502A (ja) | Pinダイオードスイッチ | |
Onete | Useful network transformations and reconfigurable analogue filters using the complementary transformation | |
Reekie et al. | Design and implementation of digital wave filters using universal adaptor structures | |
Ndjountche et al. | Programmable canonical switched-capacitor bump equaliser architecture | |
Stary et al. | Design optimization of wave active filters |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050526 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060710 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080617 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080701 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080917 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20081014 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090106 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090205 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4261342 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140220 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |