CN1520638A - 可重新配置的模拟单元和包括多个这样的单元的装置 - Google Patents
可重新配置的模拟单元和包括多个这样的单元的装置 Download PDFInfo
- Publication number
- CN1520638A CN1520638A CNA02812913XA CN02812913A CN1520638A CN 1520638 A CN1520638 A CN 1520638A CN A02812913X A CNA02812913X A CN A02812913XA CN 02812913 A CN02812913 A CN 02812913A CN 1520638 A CN1520638 A CN 1520638A
- Authority
- CN
- China
- Prior art keywords
- control
- input
- ism
- switch
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/46—One-port networks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
- G06G7/26—Arbitrary function generators
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Networks Using Active Elements (AREA)
- Logic Circuits (AREA)
- Micro-Organisms Or Cultivation Processes Thereof (AREA)
- Electronic Switches (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Apparatus Associated With Microorganisms And Enzymes (AREA)
- Attenuators (AREA)
- Amplifiers (AREA)
Abstract
按照本发明的可重新配置的模拟单元包括导纳yab,它具有第一端子(a),该端子被耦合到第一多个开关的第一端子SW1,和具有第二端子(b),该端子被耦合到第二多个开关的第一端子SW1。开关具有第二端子,其中第一多个开关和第二多个开关的每个第二开关端子SW2被耦合到多个节点的至少一个节点。在装置中,在任何多个开关中只有一个开关是ON(接通)。由此,RAC(100)的多个可能的状态的一个特定的状态(PSPPS)被规定,每个状态规定了具有相同的极点组的转移函数。
Description
本发明涉及按照权利要求1的前序的可重新配置的模拟单元。
本发明还涉及包括可重新配置的模拟单元的装置。
可重新配置的电路(特别是在数字应用中使用的),被广泛地使用于数字逻辑设计中,因为它们可容易地被重新配置,以便得到不同的数字功能,从而通过使用相同的内部结构实现不同的数字功能。由于它们内部结构可通过使用专用计算机程序而容易地进行修正,这进一步给出应用上的灵活性。
在模拟设计中,可重新配置的电路很难得到,因为它们需要将不同数值的无源元件和有源元件(例如,运算放大器(OA))集成在同一个芯片上。而且,如果设计这样的可重新配置的单元,则它必须是可重新编程的,即,输入-输出(I/O)功能以及元件数值必须是可以容易修正的。
因为场可编程门阵列(FPGA)的市场的成功,它们的模型被使用来实现场可编程模拟阵列(FPAA),这在文献“AN10E40-Data Manual(AN10E40-数据手册)”,pp.1-31,(Anadigm Inc.在2000年出版)中有描述。
上述文献描述的FPAA具有20个可配置的模拟块(CAB),排列成5列×4行的矩阵。每个CAB包括开关电容库、本地路由源、本地切换与时钟源、全局连接点和一个OA。每个单元可实现不同的I/O功能,包括Sallen-Key有源滤波器。Sallen-Key有源滤波器使用一个OA。具有两个或多个OA的有源滤波器的结构不能通过使用单个CAB的、在所述文献中描述的FPAA来得出。这里应当指出,从实际的观点看来,应当考虑具有至少两个OA的有源滤波器,因为它们的元件值的扩散(spread)相当低,以及它们能实现具有相对较高的品质因数(Q)。同时,从敏感性观点看来,即,相对于外部参量(例如,温度)的变化的稳定性,无源滤波器是更好的选项,以及如果提供适当的放大和缓存,则可以使用无源滤波器代替有源滤波器。这样,希望能够设计保持可重新配置性质的模拟滤波器。而且,对于特定的设计,在规定的频率范围内,希望实现不同的转移函数,它们具有相同的极点位移,但实现不同的转移函数。
所以,本发明的一个目的是提供可重新配置的模拟单元,它被设想为具有几乎相同的极点位移而实现不同的转移函数。
按照本发明,这个目的是在如序言段落中描述的器件中达到的,其特征在于,导纳yab的第一端子中的每一个被耦合到第一多个开关的第一端子,导纳Yab的第二端子中的每一个被耦合到第二多个开关的第一端子,第一多个开关和第二多个开关的第二开关端子中的每一个被耦合到多个节点中的至少一个节点,该装置被做成当控制矢量V_In被施加到Control_In时,来自任何多个的开关中,只有一个开关是ON(接通),从而实现RAC的多个可能的状态中的特定的状态(PSPPS),由多个状态造成的每个电路具有上述的极点组。
按照本发明的器件具有这样的优点,可重新配置的模拟单元实现了具有相同的极点位移的不同的转移函数。
在本发明的一个优选实施例中,加到模拟单元的所述特定状态的第一多个开关的控制输入端和第二多个开关的控制输入端的控制矢量V_In的改变,或者会产生RAC的第二状态,在第二状态中:
-被连接到在所述特定的状态PSPPS下的第一节点(1)的导纳被连接到第二节点(2),以及反之亦然,
-被连接到在所述特定的状态PSPPS下的第三节点(3)的导纳被连接到参考节点,以及反之亦然,
或者会产生RAC(100)的第三状态,在第三状态中:
-被连接到在所述特定的状态PSPPS下的第四节点(4)的导纳被连接到第五节点(5),以及反之亦然,
-被连接到在所述特定的状态PSPPS下的第六节点(6)的导纳被连接到参考节点,以及反之亦然。
上述的机制实现了在表征该单元的不定导纳矩阵中的偶数对置换,因此电路的行列式保持不变。因此,电路的转移函数的极点位移保持不变,同时,电路实现不同的转移函数。这个机制在专门的文献中被称为互补变换:所述文献例如是:N.Fliege,“Complementarytransformation of feedback systems(反馈系统的互补变换)”,IEEETrans.Circ.Theory,vol.CT-20,pp.137-139,1973。
在本发明的一个实施例中,可重新配置的模拟单元还包括译码器装置,它具有译码器输入端和译码器输出端,译码器输入端被耦合到第一控制输入端,译码器输出端被耦合到开关的控制端子,用于在译码器输出端产生译码器输出矢量,它取决于在第一控制输入端处加上的第一控制矢量,以便控制开关的状态。可以看到,如果单元具有相对较大的数目的开关,则控制矢量应当与开关的数目一样大,这在实际情形中是不现实的。所以,提供译码器装置和假设有NSW开关,则必要的控制矢量信号的总数是接近于log2(NSW)的最大的整数,它比起该NSW低得多。例如,如果有15个开关要被控制,控制矢量只需要有4个分量。当开关通过控制器总线被控制时,这个特性是特别重要的。
在本发明的实施例中,可重新配置的模拟单元的特征在于,第一节点被耦合到第一差分电压控制的电压源的第一输入端,第二节点被耦合到第一差分电压控制源的第二输入端,第四节点被耦合到第二差分电压控制的源的第三输入端,第五节点被耦合到第二差分电压控制源的第四输入端。同时,第三节点被耦合到第一差分电压控制源的第一输出端,以及第六节点被耦合到第二差分电压控制源的第二输出端。差分电压控制源的特征在于,它们具有相对地非常高的输入阻抗,相对地非常低的输出阻抗,和相对地非常高的增益。这些特性允许我们使用Nathen变换,它在技术文献中是熟知的,所述文献例如是:Mitra,S.K.,“Analysis and Design of Linear Active Networks(线性有源网络的分析和设计)”,Wiley,New York,1969。按照这个算法,电路的不定导纳矩阵可被简化为如下:
-列1和2被相加在一起,以及其中之一被去除,
-列4和5被相加在一起,以及其中之一被去除,
-列3和6都被去除。
很容易看到,不定导纳矩阵的阶数被除以2,而且,得出具有两个OA的有源滤波器。
本发明的另一个目的是提供包括多个可重新配置的模拟单元的装置,这些单元被耦合到输入选择装置(ISM)和输出选择装置(OSM)。输入选择装置由被加到输入选择装置的第二控制输入端上的第二输入控制矢量进行控制,以及输出选择装置由被加到输出选择装置的第三控制输入端上的第三输入控制矢量进行控制。输入选择装置还包括第一多个ISM输入端和第二多个ISM输出端,用于把在第一多个ISM输入端处接收的信号的输入矢量有选择地重新引导到第二多个ISM输出端,以便在第二输入控制矢量的控制下把它们发送到多个可重新配置的模拟单元的输入端。OSM包括第一多个OSM输入端,第二多个OSM输出端和第三多个OSM输出端,用于把包括由多个可重新配置的模拟单元产生的输出信号组成的信号输入矢量有选择地重新引导到第二多个OSM输出端,用于发送总的输出信号,和引导到第三多个OSM输出端,以便在第三控制矢量V_OSM的控制下把矢量发送到第一多个ISM输入端。
这里应当强调指出,上述的装置代表可以以非常灵活的方式被使用的可重新配置的模拟单元的矩阵。当在第一多个ISM输入端之一处加上输入信号时,它在第二控制矢量的控制下被重新引导到可重新配置的模拟单元的输入端。在可重新配置的模拟单元的输出端处得到的输出信号被输入到第一多个OSM输入端。这些信号或者被引导到第二多个OSM输出端,如果可重新配置的模拟单元实现想要的转移函数的话,或者被引导到第三多个OSM输出端,以便把它们重新引导到第一ISM输入端。这些信号还由ISM被重新引导到另一个可重新配置的模拟单元,以便得出想要的转移函数。这样,可以设计更高阶的滤波器。
在优选实施例中,在上述的装置中,ISM还包括第一复接装置,它被耦合到第一可控放大器装置,该放大器装置包括第一放大器输入端,第一放大器输出端和第一放大器控制输入端。ISM被使用来在第二控制矢量的控制下通过第一可控放大器装置有选择地放大和发送在第一多个输入端处接收的信号的输入矢量到第二多个ISM输出端。第一复接装置通过第一可控放大器装置把施加在第一多个ISM输入端处的输入信号耦合到第二多个ISM输出端。放大器装置对于使得可从外部源或某些第三多个OSM输出端接收到的信号源进行缓冲,或对于在第二控制矢量的控制下以可控方式放大输入信号来说都是必须的。这个后一个特性在信号发生衰减时是非常有用的。
在本发明的装置的另一个实施例中,OSM还包括第二复接装置,它被耦合到第二可控放大器装置,该放大器装置包括第二放大器输入端,第二放大器输出端和第二放大器控制输入端。OSM被使用来在第三控制矢量的控制下有选择地放大和发送由多个RAC发送的输出信号到第三多个OSM输出端和第二多个OSM输出端。正如在ISM情形下那样,第二多个放大器装置对于缓冲可重新配置的模拟单元的输出,或对于在第三控制矢量的控制下以可控方式放大输入信号来说是必须的。
通过参照附图,从本发明的示例性实施例的以下的说明将明白本发明的以上的和其他的特性与优点,其中:
图1显示按照本发明的可重新配置的模拟单元的方框图,
图2显示按照本发明的一个实施例的、第一和第二多个开关的任何导纳之间的耦合,
图3显示在本发明的另一个实施例中以所有可能的组合的、可重新配置的模拟单元的不定导纳矩阵,
图4显示按照本发明的一个实施例的、差分电压控制的电压源,
图5显示在本发明的另一个实施例中当执行Nathan变换时的行列式组,
图6显示在本发明的一个实施例中的可重新配置的模拟单元,
图7显示在本发明的另一个实施例中的译码器装置,
图8显示在本发明的一个实施例中用通用阻抗-导纳变换器实现的可重新配置的模拟单元,
图9显示在本发明的另一个实施例中的包括可重新配置的模拟单元的装置的方框图,
图10显示在本发明的一个实施例中的输入选择装置,
图11显示在本发明的另一个实施例中的输出选择装置。
图1显示按照本发明的可重新配置的模拟单元(RAC)100的方框图。RAC 100包括输入端In,输出端Out和控制输入端Control_In。当模拟输入信号In_S加在输入端In上时,通过输出端Out传送信号的一个输出矢量Out_V,它是输入信号In_S处理的结果。在Out_V与In_S之间的依赖关系确定RAC 100的转移函数,它具有一组被正式定义的极点和零点。如果转移函数由有理分式来表示,则分母的根代表极点以及分子的根代表零点。RAC 100还包括多个导纳yab,每个导纳具有第一端子(a)和第二端子(b),以及多个开关SW,每个开关具有第一开关端子SW1,第二开关端子SW2,和控制端子(CS_RAC)。每个开关具有ON(接通)状态,这时第一开关端子SW1被耦合到第二开关端子,这样在第一开关端子上出现的信号也出现在第二开关端子SW2上。每个开关也具有OFF(关断)状态,这时第一开关端子SW1没有耦合到第二开关端子SW2。多个开关的两个状态由具有HIGH(高)状态或逻辑1与LOW(低)状态或逻辑0与的二进制信号控制,二进制信号是通过控制输入端Control_In被接收的。二进制信号的一个状态确定任何开关的ON状态,而另一个状态确定任何开关的OFF状态。例如,如果逻辑1确定ON状态,则逻辑0确定OFF状态,反之亦然。为了方便起见,逻辑开关的ON状态由逻辑1确定。多个开关还包括第一多个开关和第二多个开关,用于做成在RAC 100内不同的耦合。RAC 100还包括多个内部节点(1,2,3,4,5,6,7),多个内部节点中的一个节点被指定为参考节点。这样,参考节点被认为是节点7。导纳yab的每个第一端子(a)被耦合到第一多个开关的第一开关端子SW1,以及导纳yab的每个第二端子(b)被耦合到第二多个开关的第一开关端子。第一和第二多个开关的第二开关端子SW2被耦合到节点(1,2,3,4,5,6,7)。在图2所示的优选实施例中,任何导纳都用导线连接到开关,但这并不排除耦合可以是通过光装置,无线电装置,互相耦合的装置来实现。
当把控制矢量V_In加到控制输入端Control_In上时,第一和第二多个开关中只有一个开关是ON(接通)。在这些情形下,任何导纳被唯一地耦合到多个节点中的一对节点,实现特定的电路。从所有可能的输入控制矢量V_In,只有控制多个开关以使得任何特定的电路的节点几乎互相相同的那些矢量才被选择。换句话说,只实现具有几乎相同的节点但具有不同的零点的电路。这意味着,通过相同的多个导纳,不同的转移函数如低通、高通、带通、带阻等等可被实现,正如在本说明中进一步看到的。这里应当指出,这些转移函数可以像恒定放大那样没有极点和零点。在这些情形下,输入控制矢量V_In确定了具有相同分母的转移函数的不同的电路。RAC 100的可能的数学描述是:使用不定导纳矩阵(IAM),该矩阵的特征在于所有它的一阶子行列式互相相等。矩阵的一阶子行列式是从原先的矩阵删除一行和一列而得到的另一个矩阵。IAM的一阶子行列式确定电路的任何转移函数的极点。在这种情形下,在IAM的行与列之间的偶置换将保持电路的极点。在本说明中使用的、在行与列之间的偶置换是指两行被互换和两列也被互换。两个或多个偶置换实现一组偶置换。第一组偶置换(P1)例如是通过互换相应于极点2的列与相应于极点1的列以及互换相应于极点1的列与用相应于极点7的列而达到的。同一组置换然后被施加到相应的行,例如行2与行1,以及行3与行7。而且,上述的方法可以相对于另一组偶置换(P2)被应用,施加到涉及节点4和5以及节点6与7的行和列。如上所述,从表征一个单元的初始的IAM开始,顺序地首先施加到接连的P1和P2,得到总共12个不同的IAM。
图3显示在本发明的另一个实施例中,以所有12个可能的组合的可重新配置的模拟单元100的IAM。在每个IAM的上方和左边的数字表示RAC 100的节点,节点7被认为是参考节点。加到任何的导纳上的下标是导纳被耦合到各个节点的直接指示,例如,y35是指导纳被耦合到节点3和5。而且,y35=y53,因为它们代表同一个导纳。在以上的图中的IAM(a)描述RAC 100的初始状态。当施加P1时,得到在(b)中显示的IAM。如果现在施加P2,则得到(c)中的IAM,等等。如果在IAM(k)的情形下施加P2,则得到由IAM(a)描述的电路。这里应当指出,在一个状态下接连地施加同一组P1或P2,则IAM不改变。
上述的单元100只包括无源导纳,因此它表征无源滤波器。由于诸如动态范围、损耗那样的许多原因,宁愿采用有源滤波器而不用无源滤波器。在图4给出的本发明的一个优选实施例中,使用第一和第二差分电压控制的电压源(DVCVS)300。第一DVCVS 300包括被耦合到节点1的第一输入端P_In,被耦合到节点2的第二输入端N_In,以及被耦合到节点3的第一输出端OA。第二DVCVS 300包括被耦合到节点4的第三输入端P_In,被耦合到节点5的第四输入端N_In,以及被耦合到节点6的第二输出端OA。DVCVS 300的特征在于,它们具有相对非常高的输入阻抗、相对非常低的输出阻抗、和相对非常高的增益。优选地,DVCVS 300是运算放大器(OA)。这里应当指出,与对于上述模型得到的特性相同的特性可通过例如级联地连接带有电流-电压变换器的跨导放大器和高增益电压放大器和许多其他结构而得到。
当使用DVCVS 300时,按照Nathan变换有可能简化IAM如下:
-列1与2被相加在一起,而使其中之一被去除,
-列4与5被相加在一起,而使其中之一被去除,
-列3与6被去除。
在图5上,给出在执行Nathan变换后得到的行列式组。在图5上,相应于参考节点的行和列被省略,以便清楚地显示:行列式确定RAC100的节点。它们可以在从RAC的任何节点确定转移函数时被直接使用,正如在本说明中进一步给出的。
因为开关的总数将会是非常大,使用具有与开关数目相同的分量数的输入控制矢量V_In是不现实的。这是为什么在本发明的优选实施例中使用如图7所示的译码器。
译码器包括输入端,在其上接收第一控制矢量V_In。译码器还包括输出端,其上发送用于控制开关SW的状态的控制信号。
考虑RAC 100具有7个节点以及接连地施加先前描述的P1和P2,则得到总数为12个的RAC 100结构。在这种情形下,具有4比特的V_In矢量是必须的,因为它可产生16个组合,覆盖了RAC(100)的必需条件。把每个分量V_In表示为Si,i=0...11,则可得出以下的表。
状态 | C1 | C5 | C9 | C11 | C13 | C15 | C16 | C17 | C18 | C19 | C20 | C24 | C26 | C28 |
S0 | 1 | 1 | 1 | 0 | 1 | 0 | 1 | 0 | 1 | 0 | 0 | 1 | 1 | 0 |
S1 | 0 | 1 | 0 | 1 | 1 | 0 | 0 | 1 | 1 | 0 | 0 | 1 | 1 | 0 |
S2 | 0 | 0 | 0 | 1 | 1 | 1 | 0 | 0 | 0 | 0 | 1 | 1 | 0 | 1 |
S3 | 1 | 0 | 1 | 1 | 0 | 1 | 0 | 0 | 0 | 1 | 0 | 1 | 0 | 1 |
S4 | 1 | 1 | 1 | 1 | 0 | 0 | 0 | 1 | 0 | 1 | 0 | 0 | 1 | 1 |
S5 | 0 | 1 | 1 | 0 | 1 | 0 | 1 | 0 | 0 | 0 | 1 | 0 | 1 | 1 |
S6 | 0 | 0 | 1 | 0 | 1 | 0 | 1 | 0 | 1 | 0 | 0 | 1 | 1 | 0 |
S7 | 1 | 0 | 0 | 1 | 1 | 0 | 0 | 1 | 1 | 0 | 0 | 1 | 1 | 0 |
S8 | 1 | 1 | 0 | 1 | 1 | 1 | 0 | 0 | 0 | 0 | 1 | 1 | 0 | 1 |
S9 | 0 | 1 | 1 | 1 | 0 | 1 | 0 | 0 | 0 | 1 | 0 | 1 | 0 | 1 |
S10 | 0 | 0 | 1 | 1 | 0 | 0 | 0 | 1 | 0 | 1 | 0 | 0 | 1 | 1 |
S11 | 1 | 0 | 1 | 0 | 1 | 0 | 1 | 0 | 0 | 0 | 1 | 0 | 1 | 1 |
表1
在表1中,Cj代表开关SWj,j=1...30,的控制变量。而且,
C1=S0+S3+S4+S7+S8+S11
C5=S0+S1+S4+S5+S8+S9
C9=S0+S3+S4+S5+S6+S9+S10+S11
C11=S1+S2+S3+S4+S7+S8+S9+S10
C13=S0+S1+S2+S5+S6+S7+S8+S11
C15=S2+S3+S8+S9
C16=S0+S5+S6+S11
C17=S1+S4+S7+S10 (2)
C18=S0+S1+S6+S7
C19=S3+S4+S9+S10
C20=S2+S5+S6+S11
C24=S0+S1+S2+S3+S6+S7+S8+S9
C26=S0+S1+S4+S5+S6+S7+S10+S11
C28=S2+S3+S4+S5+S8+S9+S10+S11
这里应当指出,根据附加到任何状态Sj,j=1...11的二进制代码,逻辑表示式(2)可以通过使用不同的准则进行优化,如所使用的总共的逻辑门,芯片内占用的面积,在任何的表示式(2)中使用的较小数目的变量。而且,表示式(2)可以通过使用逻辑门、复接器、分接器、存储器而被实施。
在图6上,显示在本发明的一个实施例中的RAC 100。开关SWi仅仅由它们的控制输入端Ki代表,其上施加变量Ci,i=1...30,。在Control_In输入端与开关的控制端子之间的耦合可以通过接触来实现,但也可以通过非接触耦合来实现,例如通过光耦合,电容或电感耦合,热耦合,无线电波耦合。这里应当指出,取决于状态编码,关系式的实际实施方案可被最佳化。而且,在公式(2)中,“+”表示逻辑OR(或)运算。为了不使得图复杂化,在图上未显示OA,但我们必须记住,它们分别被连接在节点1,2,3,7与4,5,6,7之间。
在图6上,开关K30被显示为当它是ON时,它实现节点2与4之间的直接耦合。这种情形相应于当两个OA在它们的一个输入节点之间具有直接连接时的情形。这样的电路的例子是具有通用阻抗-导纳变换器(GIC)的熟知的有源滤波器实现方案。在这种情形下,只能得出六个不同的电路,它们被显示于图8。
图8所示的电路的行列式是:
D=y0y2y4+y1y3y5 (3)
考虑到如图8上实现的RAC 100的输出是节点4与5,则所有可能的要被得出的转移函数在表2上给出。
图号 | V5/Vin | V4/Vin |
a | y0(y3y5-y2y4)/D | Y0y2(y4+y5)/D |
b | y3(y0y4-y1y5)/D | Y1y3(y4+y5)/D |
c | Y2(y1y5-y0y4)/D | Y2y4(y0+y1)/D |
d | y5(y0y2-y1y3)/D | Y3y5(y0+y1)/D |
e | y4(y1y3-y0y2)/D | Y0y4(y2+y3)/D |
f | y1(y2y4-y3y5)/D | Y1y5(y2+y3)/D |
表2
如果选择以下的分量:
y1=sC+G (4)
y3=sC
则得出二阶有源滤波器。在关系式(4)中G代表电导,R代表电阻,C代表电容,以及s是复数变量。在关系式(4)的第二式中出现的y1通过电容C与阻值R的电阻之间的并联来实现。在这种特定的情形下,得出表3中所示的转移函数。
图号 | V5/Vin | V4/Vin |
a | (sCG2-G3)/D | 2G3/D |
b | -s2C2G/D | 2(s2C2G+sCG2)/D |
c | SCG2/D | G2(sC+2G)/D |
d | -G(s2C2+sCG-G2)/D | SCG(sC+2G)/D |
e | G(s2C2+sCG-G2)/D | G2(sC+G)/D |
f | (s2C2G-G3)/D | G(sC+G)2/D |
表3
从表3可以看到,例如,当输出节点被认为是节点5时,电路(f)实现带阻滤波器,同时,当输出节点被认为是节点4时,实现带通滤波器。而且,所有熟知的滤波器转移函数,在输出端(4)作为低通(电路a),在输出端(5)作为高通(电路b),在输出端(5)作为没有传输零点的带通(电路c),等等。在表4中,符号“-”表示在输入与输出之间的180°相移。而且,当选择其他分量时,可得出其他转移函数。为了增强RAC 100的灵活性,导纳是可控的。这是通过使用不同的控制信号(例如,电压、电流、电荷、频率、光信号、热信号、无线电信号)去控制可控导纳而实现的。当控制信号是频率和导纳只是电容时,相应的滤波器是开关电容滤波器。当需要更高阶滤波器时,可控的导纳是特别重要的。从敏感性观点看来,例如,当需要高阶滤波器时,这被划分成一阶与二阶转移函数的乘积。然后函数可以用级联的RAC 100很容易地实现,每个RAC 100实现一个具有由导纳值确定的不同节点与零点组的滤波器。
图9显示在本发明的另一个实施例中的包括可重新配置的模拟单元100的装置200的方框图。装置200包括多个RAC 100,被耦合到输入选择装置(ISM)210和输出选择装置(OSM)220。ISM由被施加到ISM 210的第二控制输入端C_ISM的第二输入控制矢量V_ISM进行控制。OSM 220由被施加到OSM(220)的第三控制输入端C_OSM的第三控制矢量V_OSM进行控制。ISM 210还包括第一多个ISM输入端I1和第二多个ISM输出端O1。ISM 210在第二输入控制矢量V_ISM的控制下把在第一多个ISM输入端I1处接收的输入矢量信号有选择地重新引导到第二多个ISM输出端O1,以便把它们发送到多个RAC 100的输入端In。
OSM 220包括第一多个OSM输入端I2,第二多个OSM输出端O2和第三多个OSM输出端O3。OSM 220把包括由多个RAC 100发送的输出信号组成的输入信号矢量有选择地重新引导到第二多个OSM输出端O2。OSM 220通过第二多个输出端O2发送总的输出信号G_OUT和通过第三多个输出端O3发送矢量F_V,矢量F_V在第三控制矢量V_OSM的控制下进一步被发送到第一多个ISM输入端I1。
当需要更高阶的转移函数时,第三多个OSM输出O3发送反馈信号到第一多个ISM输入端I1。否则,选择通过第二OSM输出端发送的信号,把它发送到装置的输出端G_OUT。
图10显示本发明的一个实施例中的输入选择装置(ISM)210。ISM210包括第一复接装置211,它被耦合到第一可控放大器装置B_ISM。第一可控放大器装置B_ISM包括第一放大器输入端BISM_In,第一放大器输出端BISM_Out,和第一放大器控制输入端CB_ISM。在第一多个ISM输入端I1处接收的输入信号在第二控制矢量V_ISM的控制下被重新引导到第一多个输出端O1。信号首先被传送通过复接器装置,然后它由第一可控放大器装置B_ISM处理。第一可控放大器装置B_ISM具有多个作用,例如,以受控的方式放大输入信号,用于补偿通过信号链的损耗,把输入信号加到RAC 100的输入端,等等。第一可控放大器装置B_ISM的总的放大被加到第一放大器控制输入端CB_ISM的控制信号进行控制。控制可以通过电的、光的、热的方式来实现,控制信号是电压、电流、电荷、温度、光波、无线电波、时钟等。
图11显示在本发明的另一个实施例中的输出选择装置220。OSM220包括第二复接装置221,它被耦合到第二可控放大器装置B_OSM。第二可控放大器装置B_OSM包括第二放大器输入端BOSM_IN,第二放大器输出端BOSM_OUT,和第二放大器控制输入端CB_OSM。OSM 220在第三控制矢量V_OSM的控制下以可控方式放大和有选择地发送从多个RAC 100接收的输出信号Out_V到第二多个OSM输出端O2和第三多个OSM输出端O3。当应当实现更高阶滤波器时,总的转移函数被因式分解为一阶与二阶中间滤波器的乘积。然后在RAC 100中实现各个中间滤波器,中间滤波器的输出信号被耦合到第三多个OSM输出端O3,以及返回到第一多个ISN输入端I1。最后的滤波器的输出被引导到第二多个OSM输出端O2,以便把处理的信号传输到G_Out端子。
应当指出,本发明的保护范围不限于这里描述的实施例。本发明的保护范围也不由权利要求中的参考数字限制。单字”comprising(包括)”并不排除不同于权利要求中提到的部件的其他部件的存在。在元件前面的单字“a(n)”(一个)不排除多个这样的元件的存在。形成本发明的部分的装置可以以专用硬件的形式或以编程的通用处理器的形式来实施。本发明在于每个新的特性或它们的组合。
Claims (13)
1.可重新配置的模拟单元(RAC)(100)包括输入端(In),输出端(Out)和控制输入端(Control_In),用于根据加到输入端上的输入信号(In_S)而在输出端上产生具有一组极点的至少一个信号的输出矢量Out_V,该输出矢量Out_V是多个转移函数中的至少一个转移函数的结果,该可重新配置的单元(100)还包括:
-多个导纳yab,每个导纳具有第一端子(a)和第二端子(b),
-多个开关(SW),其中的每个开关具有第一开关端子(SW1),第二开关端子(SW2),其中的每个开关具有ON(接通)状态,这时第一开关端子与第二开关端子被连接在一起,以及具有OFF(关断)状态,这时开关端子不互相连接,每个开关还具有控制端子(CS_RAC),用于通过由控制输入端Control_In接收的二进制信号控制任何一个开关的状态,所述多个开关SW包括第一多个开关和第二多个开关,
-多个内部节点(1,2,3,4,5,6,7),其中的一个节点被指定为参考节点,
其特征在于,
-导纳yab的每个第一端子(a)被耦合到第一多个开关的第一端子SW1,
-导纳yab的每个第二端子(b)被耦合到第二多个开关的第一端子SW1。
-第一多个开关和第二多个开关中的每个第二开关端子SW2被耦合到多个节点中的至少一个节点,该装置被做成当控制矢量V_In被施加到Control_In时,任何多个开关中,只有一个开关是接通以实现RAC(100)的多个可能的状态中的一种特定的状态(PSPPS),每个状态规定了具有所述的极点组的转移函数。
2.如权利要求1中要求的可重新配置的模拟单元(100),其特征在于,施加到RAC(100)的所述特定的状态PSPPS的第一多个开关的控制输入端(CS_RAC)和第二多个开关的控制输入端(CS_RAC)的控制矢量V_In的改变,或者产生RAC(100)的第二状态,在该第二状态中
-被连接到在所述特定的状态PSPPS下的第一节点(1)的导纳被连接到第二节点(2),以及反之亦然,
-被连接到在所述特定的状态PSPPS下的第三节点(3)的导纳被连接到参考节点,以及反之亦然;
或者产生RAC(100)的第三状态,在该第三状态中:
-被连接到在所述特定的状态PSPPS下的第四节点(4)的导纳被连接到第五节点(5),以及反之亦然,
-被连接到在所述特定的状态PSPPS下的第六节点(6)的导纳被连接到参考节点,以及反之亦然。
3.如权利要求1中要求的可重新配置的模拟单元(100),其特征在于,该RAC(100)还包括译码器装置,它具有译码器输入端和译码器输出端,译码器输入端被耦合到第一控制输入端(Control_In),译码器输出端被耦合到开关(SW)的控制端子(CS_RAC),用于根据在第一控制输入端处施加的用于控制开关的状态的第一控制矢量,在译码器输出端产生译码器输出矢量。
4.如权利要求1中要求的可重新配置的模拟单元(100),其特征在于,第一节点(1)被耦合到第一差分电压控制源(DVCVS)的第一输入端,第二节点(2)被耦合到第一差分电压控制源(DVCVS)的第二输入端,第四节点(4)被耦合到第二DVCVS的第三输入端,第五节点(5)被耦合到第二DVCVS的第四输入端,第三节点(3)被耦合到第一DVCVS的第一输出端,以及第六节点(6)被耦合到第二DVCVS的第二输出端。
5.如权利要求4中要求的可重新配置的模拟单元(100),其中DVCVS是运算放大器(OA)。
6.如权利要求1中要求的可重新配置的模拟单元(100),还包括第一存储装置,用于存储输入控制矢量V_In。
7.如权利要求1中要求的可重新配置的模拟单元(100),其中导纳yab的数值是可控的。
8.一种装置(200),包括
-如权利要求1到7的任一项中要求的多个RAC(100),被耦合到输入选择装置(ISM)(210)和输出选择装置(OSM)(220),ISM由被加到ISM(210)的第二控制输入端(C_ISM)上的第二输入控制矢量(V_ISM)进行控制,以及OSM(220)由被施加到OSM(220)的第三控制输入端(C_OSM)上的第三输入控制矢量(V_OSM)进行控制,
ISM(210)还包括第一多个ISM输入端(I1)和第二多个ISM输出端(O1),用于把在第一多个ISM输入端(I1)处接收的信号的输入矢量有选择地重新引导到第二多个ISM输出端(O1),以便在第二输入控制矢量V_ISM的控制下把它们发送到多个RAC(100)的输入端In,
OSM(220)包括第一多个OSM输入端(I2)、第二多个OSM输出端(O2)和第三多个OSM输出端(O3),用于把包括由多个RAC(100)产生的输出信号Out的输入矢量有选择地重新引导到第二多个OSM输出端(O2),以用于传送总的输出信号(G_OUT),和引导到第三多个OSM输出端(O3),以便在第三控制矢量V_OSM的控制下把矢量F_V传送到第一多个ISM输入端(I1)。
9.如权利要求8中要求的装置(200),其中ISM(210)还包括第一复接装置(211),它被耦合到第一可控放大器装置(B_ISM),该放大器装置包括第一放大器输入端(BISM_In)、第一放大器输出端(BISM_Out)和第一放大器控制输入端(CB_ISM),用来在第二控制矢量(V_ISM)的控制下通过第一可控放大器装置(B_ISM)有选择地放大和传送在第一多个输入端(I1)处接收的信号的输入矢量到第二多个ISM输出端(O1)。
10.如权利要求8中要求的装置(200),其中OSM(220)还包括第二复接装置(221),它被耦合到第二可控放大器装置(B_OSM),该放大器装置包括第二放大器输入端(BOSM_In)、第二放大器输出端(BOSM_Out)和第二放大器控制输入端(CB_OSM),用来在第三控制矢量V_OSM的控制下有选择地放大和传送由多个RAC(100)传送的输出信号Out_V到第三多个OSM输出端(O3)和第二多个OSM输出端(O2)。
11.如权利要求8中要求的装置,其特征在于,ISM控制输入端(C_ISM)和ISM控制输入端(C_OSM)被设计为接收二进制矢量。
12.如权利要求8中要求的装置,还包括第二存储器装置,用于存储控制矢量(V_ISM)和(V_OSM)。
13.如权利要求8中要求的装置,被集成在单个芯片上。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP01202500 | 2001-06-29 | ||
EP01202500.3 | 2001-06-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1520638A true CN1520638A (zh) | 2004-08-11 |
CN100576739C CN100576739C (zh) | 2009-12-30 |
Family
ID=8180557
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN02812913A Expired - Fee Related CN100576739C (zh) | 2001-06-29 | 2002-06-20 | 可重新配置的模拟单元和包括多个这样的单元的装置 |
Country Status (9)
Country | Link |
---|---|
US (1) | US6995608B2 (zh) |
EP (1) | EP1405414B1 (zh) |
JP (1) | JP4261342B2 (zh) |
KR (1) | KR20030045044A (zh) |
CN (1) | CN100576739C (zh) |
AT (1) | ATE478472T1 (zh) |
AU (1) | AU2002309189A1 (zh) |
DE (1) | DE60237370D1 (zh) |
WO (1) | WO2003005583A2 (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7334199B1 (en) * | 2004-03-04 | 2008-02-19 | National Semiconductor Corporation | System and method for breaking a feedback loop using a voltage controlled voltage source terminated subnetwork model |
CN102203809A (zh) * | 2008-11-05 | 2011-09-28 | Nxp股份有限公司 | 电路装置和设计电路装置的方法 |
EP3985115A1 (en) | 2014-12-12 | 2022-04-20 | The Broad Institute, Inc. | Protected guide rnas (pgrnas) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB9007492D0 (en) * | 1990-04-03 | 1990-05-30 | Pilkington Micro Electronics | Semiconductor integrated circuit |
US5245646A (en) * | 1992-06-01 | 1993-09-14 | Motorola, Inc. | Tuning circuit for use with an integrated continuous time analog filter |
US5680070A (en) * | 1996-02-05 | 1997-10-21 | Motorola, Inc. | Programmable analog array and method for configuring the same |
US5966047A (en) * | 1997-03-27 | 1999-10-12 | Motorola, Inc. | Programmable analog array and method |
US5991339A (en) * | 1998-01-16 | 1999-11-23 | Intel Corporation | Adaptive equalization using a minimum- jitter criterion |
EP0978944B1 (en) * | 1998-07-06 | 2002-01-02 | Hewlett-Packard Company, A Delaware Corporation | Wiring of cells in logic arrays |
US6765409B2 (en) * | 2001-09-13 | 2004-07-20 | Extensil Corporation | Very low power, high performance universal connector for reconfigurable macro cell arrays |
-
2002
- 2002-06-20 JP JP2003511424A patent/JP4261342B2/ja not_active Expired - Fee Related
- 2002-06-20 CN CN02812913A patent/CN100576739C/zh not_active Expired - Fee Related
- 2002-06-20 AU AU2002309189A patent/AU2002309189A1/en not_active Abandoned
- 2002-06-20 EP EP02735885A patent/EP1405414B1/en not_active Expired - Lifetime
- 2002-06-20 KR KR10-2003-7002915A patent/KR20030045044A/ko not_active Application Discontinuation
- 2002-06-20 WO PCT/IB2002/002339 patent/WO2003005583A2/en active Application Filing
- 2002-06-20 DE DE60237370T patent/DE60237370D1/de not_active Expired - Lifetime
- 2002-06-20 US US10/481,982 patent/US6995608B2/en not_active Expired - Lifetime
- 2002-06-20 AT AT02735885T patent/ATE478472T1/de not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JP2004534475A (ja) | 2004-11-11 |
AU2002309189A1 (en) | 2003-01-21 |
CN100576739C (zh) | 2009-12-30 |
KR20030045044A (ko) | 2003-06-09 |
ATE478472T1 (de) | 2010-09-15 |
EP1405414B1 (en) | 2010-08-18 |
US20050073873A1 (en) | 2005-04-07 |
EP1405414A2 (en) | 2004-04-07 |
US6995608B2 (en) | 2006-02-07 |
WO2003005583A3 (en) | 2003-11-06 |
JP4261342B2 (ja) | 2009-04-30 |
DE60237370D1 (de) | 2010-09-30 |
WO2003005583A2 (en) | 2003-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA2577793C (en) | Ldpc encoding methods and apparatus | |
Si et al. | Rate-compatible LDPC convolutional codes achieving the capacity of the BEC | |
Kutuk et al. | A field-programmable analog array (FPAA) using switched-capacitor techniques | |
EP2951925B1 (en) | Ldpc code design and encoding apparatus enabling the adjustment of code rate and codelength | |
US5469154A (en) | Multiconnection switching networks | |
CN1753315A (zh) | 一种低密度奇偶校验码的编码方法 | |
CN1520638A (zh) | 可重新配置的模拟单元和包括多个这样的单元的装置 | |
CN103199877B (zh) | 一种结构化ldpc卷积码构造编码方法 | |
Calderbank et al. | Double circulant codes over and even unimodular lattices | |
CN104682878B (zh) | 多状态、开关模式功率放大器系统及其操作方法 | |
CN101605259A (zh) | 对多媒体数据进行变换编、解码的装置及方法 | |
Wing et al. | Optimal synthesis of a communication net | |
CN1744487A (zh) | 一种四阶网格状多环面混沌电路及其使用方法 | |
Abel | Forty-three balanced incomplete block designs | |
CN110611423B (zh) | 一种转置混联电容阵列结构的设计方法 | |
Huang | Inverse relations and Schauder bases | |
Bodor et al. | Error-free interconversion of nonlocal boxes | |
Senani | CFOA-based state-variable biquad and its high-frequency compensation | |
CN102483794A (zh) | 积分器及包括该积分器的过抽样a/d转换器 | |
Bernard et al. | A neural halftoning algorithm suiting VLSI implementation | |
US12095485B2 (en) | Binary data compression / decompression method | |
CN1388644A (zh) | 可变增益放大器 | |
CN108810556B (zh) | 压缩参考帧的方法、装置及芯片 | |
CN117411492A (zh) | 一种基于编码分布式快速哈达玛变换的多元ldpc码译码方法 | |
Herrmann et al. | On reduction exponents of ideals with Gorenstein formring |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091230 Termination date: 20210620 |