TW202243258A - 包括主動區的電晶體及其形成方法 - Google Patents

包括主動區的電晶體及其形成方法 Download PDF

Info

Publication number
TW202243258A
TW202243258A TW111102119A TW111102119A TW202243258A TW 202243258 A TW202243258 A TW 202243258A TW 111102119 A TW111102119 A TW 111102119A TW 111102119 A TW111102119 A TW 111102119A TW 202243258 A TW202243258 A TW 202243258A
Authority
TW
Taiwan
Prior art keywords
layer
dielectric layer
metal
gate dielectric
active layer
Prior art date
Application number
TW111102119A
Other languages
English (en)
Inventor
蔡武衛
陳海清
林柏廷
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202243258A publication Critical patent/TW202243258A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel

Abstract

一種薄膜電晶體包括具有正向或反向順序的主動層、閘極介電層以及閘極電極的堆疊結構。主動層包括包含氧的化合物半導體材料、選自Ga和W的至少一種受體型元素以及選自In和Sn的至少一種重貧金屬元素。接觸閘極介電層的主動層的第一表面部分處的重貧金屬元素的原子百分比高於位於閘極介電層相對側的主動層的第二表面部分處的重貧金屬元素的原子百分比。可以增加前通道電流，且可以減小後通道漏電流。

Description

包括主動區的電晶體及其形成方法
本發明實施例是有關於一種電晶體及其形成方法，且特別是有關於一種包括主動區的電晶體及其形成方法。
由氧化物半導體製成的電晶體是後段（back-end-of-line；BEOL）積體的一個有吸引力的選擇，因為它們可以在低溫下處理，從而不會損壞先前製造的裝置。舉例來說，製造條件和技術不會損壞先前製造的前段（front-end-of-line；FEOL）以及中段（middle-end-of-line；MEOL）裝置。
一種電晶體包括主動層以及頂部閘極堆疊結構。所述主動層位於基板上且包括包含氧的化合物半導體材料、至少一種受體型元素以及至少一種重貧金屬元素。每一所述至少一種受體型元素選自由鎵（Ga）和鎢（W）所組成的群組。每一所述至少一種重貧金屬元素選自由銦（In）和錫（Sn）所組成的群組。在所述主動層的頂表面處的所述至少一種重貧金屬元素的原子百分比高於在所述主動層的底表面處的所述至少一種重貧金屬元素的原子百分比。所述頂部閘極堆疊結構包括橫跨所述主動層的頂部閘極介電層以及位於所述頂部閘極介電層的頂表面上的頂部閘極電極。
以下公開內容提供許多不同的實施例或實例以實施所提供主題的不同特徵。以下闡述元件及排列的具體實例，以簡化本公開。當然，這些僅為實例且並不旨在進行限制。舉例來說，在以下說明中，第一特徵形成在第二特徵之上或形成在第二特徵上可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，且還可包括其中在第一特徵與第二特徵之間可形成有附加特徵以使得所述第一特徵與所述第二特徵可不直接接觸的實施例。另外，本公開可在各種實例中重複使用參考編號和/或字母。此種重複是出於簡明及清晰目的而並非自身指示所論述的各種實施例和/或配置之間的關係。
此外，為易於說明，本文中可使用例如“在…下面（beneath）”、“在…下方（below）”、“下部的（lower）”、“在…上方（above）”、“上部的（upper）”等空間相對性用語來闡述圖中所例示的一個元件或特徵與另一（其他）元件或特徵的關係。除圖中所繪示的取向之外，所述空間相對性用語還旨在囊括裝置在使用或操作中的不同取向。設備可具有其他取向（旋轉90度或處於其他取向），且同樣地可據此對本文中所使用的空間相對性描述語加以解釋。
一般來說，本公開的結構和方法可用於形成包括至少一個電晶體（例如多個電晶體）的半導體結構。根據本公開的一方面，可以使用原子層沉積製程來形成在主動層內具有組成上不均勻的垂直原子濃度分佈的主動層。具體來說，與主動層的後通道層內相比，前通道層可以形成為具有更高的貧金屬元素（post-transition metal element）百分比和更低的受體型元素（acceptor-type element percentage）百分比。在原子層沉積步驟期間可以修改前驅物脈衝循環（precursor pulse cycle）的持續時間以提供組成上不均勻的垂直原子濃度分佈。
例如，若主動層的半導體金屬氧化物材料包括含銦的半導體材料，則主動層和閘極介電層之間的界面可以具有比塊材半導體層（bulk semiconductor layer）或主動層的背通道層（back channel layer）更高的銦原子百分比。主動層的背通道層可以具有比塊材半導體層更低的銦原子百分比。前通道層中的載流子濃度可以被增加以提供更高的導通電流，而後通道層中的載流子濃度可以被降低以減少場效電晶體關斷狀態期間的漏電流。本公開的場效電晶體可以以底部閘極配置或以頂部閘極配置形成。本公開的場效電晶體可以導入用於製造CMOS系半導體裝置的前段製程。下面將參照附圖詳細描述本公開的實施例的各個方面。
參照圖1，其示出了根據本公開的第一實施例的第一示例性結構。第一示例性結構包括基板8，其可以是半導體基板，例如市售矽基板。基板8可以至少在其上部部分處包括半導體材料層9。半導體材料層9可以是塊材（bulk）半導體基板的表面部分，或者可以是絕緣體上半導體（semiconductor-on-insulator；SOI）基板的頂部半導體層。在一實施例中，半導體材料層9包括諸如單晶矽的單晶半導體材料。在一實施例中，基板8可以包括包含單晶矽材料的單晶矽基板。示例性結構可以包括記憶體區100以及邏輯區200。
可以在半導體材料層9的上部部分中形成包括諸如氧化矽的介電材料的淺溝渠隔離結構720。合適的摻雜半導體阱（例如p型阱以及n型阱）可以形成在被淺溝渠隔離結構720的一部分橫向包圍的每一區域內。場效電晶體701可以形成在半導體材料層9的頂表面上。舉例來說，每一場效電晶體701可以包括源極電極732、汲極電極738、包括在源極電極732與汲極電極738之間延伸的基板8的表面部分的半導體通道735以及閘極結構750。半導體通道735可以包括單晶半導體材料。每一閘極結構750可以包括閘極介電層752、閘極電極754、閘極帽介電層（gate cap dielectric）758以及介電閘極間隙壁756。源極側金屬半導體合金區742可以形成在每一源極電極732上，且汲極側金屬半導體合金區748可以形成在每一汲極電極738上。
在隨後可以在介電層的層級形成記憶單元陣列的實施例中，場效電晶體701可以包括提供操作記憶單元陣列的功能的電路。具體來說，外圍區中的裝置可以被配置為控制記憶單元陣列的程式操作、清除操作以及感測（讀取）操作。舉例來說，外圍區中的裝置可以包括感測電路及/或程式電路。在半導體材料層9的頂表面上形成的裝置可以包括互補金屬氧化物半導體（complementary metal-oxide-semiconductor；CMOS）電晶體以及可選的其他半導體裝置（例如電阻器、二極體、電容器等），且被統稱為CMOS電路700。
CMOS電路700中的一個或多個場效電晶體701可以包括包含基板8中的半導體材料層9的一部分的半導體通道735。若半導體材料層9包括諸如單晶矽的單晶半導體材料，則CMOS電路700中的每一場效電晶體701的半導體通道735可以包括諸如單晶矽通道的單晶半導體通道。在一實施例中，CMOS電路700中的多個場效電晶體701可以包括相應的節點（node），且所述節點隨後電性連接到隨後將形成的相應的鐵電記憶單元的節點。舉例來說，CMOS電路700中的多個場效電晶體701可以包括相應的源極電極732或相應的汲極電極738，其隨後電性連接到隨後將形成的相應的鐵電記憶單元的節點。
在一實施例中，CMOS電路700可以包括程式控制電路，其被配置為控制一組場效電晶體701的閘極電壓，且所述組場效電晶體701用於對相應的鐵電記憶單元進行程式化並控制隨後形成的薄膜電晶體的閘極電壓。在所述實施例中，程式控制電路可以被配置為提供第一程式脈衝（所述脈衝將所選鐵電記憶單元中的相應的鐵電介電層程式化為第一極化狀態，其中在第一極化狀態中，鐵電介電層中的電極化指向所選鐵電記憶單元的第一電極）且提供第二程式脈衝（所述脈衝將所選鐵電記憶單元中的鐵電介電層程式化為第二極化狀態，其中在第二極化狀態中，鐵電介電層中的電極化指向所選鐵電記憶單元的第二電極）。
在一實施例中，基板8可以包括單晶矽基板，且場效電晶體701可以包括單晶矽基板的相應部分作為半導體通道。如本文中所用，「半導體」元件可指具有在1.0x10 -6S/cm至1.0x10 5S/cm範圍內的電導率的元件。如本文中所用，「半導體材料」可指在其中不存在電性摻質的情況下具有1.0x10 -6S/cm至1.0x10 5S/cm範圍內的電導率的材料，且能夠在適當摻雜電性摻質後，產生具有1.0 S/cm至1.0x10 5S/cm範圍內的電導率的摻雜材料。
根據本公開的一方面，場效電晶體701可以隨後電性連接到包括主動層的存取電晶體（access transistor）的汲極以及閘極，且所述存取電晶體隨後會形成在場效電晶體701上。在一實施例中，場效電晶體701的子集可以隨後電性連接到汲極以及閘極中的至少一個。舉例來說，場效電晶體701可以包括第一字元線驅動器（其被配置為通過隨後形成的下層金屬內連結構的第一子集向第一字元線施加第一閘極電壓）以及第二字元線驅動器（被配置為通過下層金屬內連結構的第二子集向第二字元線施加第二閘極電壓）。此外，場效電晶體701可以包括位元線驅動器（被配置為將位元線偏壓施加到隨後形成的位元線）以及感測放大器（被配置為在讀取操作期間檢測流經位元線的電流）。
在介電層內形成的各種金屬內連結構可以隨後形成在基板8以及其上的半導體裝置（例如場效電晶體701）上。在說明性示例中，介電層可以包括例如圍繞連接到源極以及汲極的接觸結構的第一介電層601（有時被稱為接觸層級介電層601）、第一內連線層級介電層610以及第二內連線層級介電層620。金屬內連結構可以包括形成在第一介電層601中並接觸CMOS電路700的相應構件的裝置接觸通孔結構612、形成在第一內連線層級介電層610中的第一金屬線結構618、形成在第二內連線層級介電層620的下部部分中的第一金屬通孔結構622以及形成在第二內連線層級介電層620的上部部分中的第二金屬線結構628。
每一介電層（第一介電層601、第一內連線層級介電層610、第二內連線層級介電層620）可包括介電材料，例如未摻雜的矽酸鹽玻璃、摻雜的矽酸鹽玻璃、有機矽酸鹽玻璃、非晶氟化碳（amorphous fluorinated carbon）、其多孔變體或其組合。每一金屬內連結構（裝置接觸通孔結構612、第一金屬線結構618、第一金屬通孔結構622、第二金屬線結構628）可包括至少一種導電材料，其可以是金屬襯層（例如金屬氮化物或金屬碳化物）和金屬填充材料的組合。每一金屬襯層可以包括TiN、TaN、WN、TiC、TaC和WC，且每一金屬填充材料部可包括W、Cu、Al、Co、Ru、Mo、Ta、Ti、其合金及/或其組合。也可以使用在本公開的預期範圍內的其他合適的金屬襯層以及金屬填充材料。在一實施例中，第一金屬通孔結構622以及第二金屬線結構628可以通過雙鑲嵌製程形成為一體成形的線和通孔結構。介電層（第一介電層601、第一內連線層級介電層610、第二內連線層級介電層620）在本文中被稱為低層級介電層。在低層級介電層中形成的金屬內連結構（裝置接觸通孔結構612、第一金屬線結構618、第一金屬通孔結構622、第二金屬線結構628）在本文中被稱為低層級金屬內連結構。
雖然使用其中可以在第二內連線層級介電層620上形成薄膜電晶體的實施例來描述本公開，但是在本文中明確設想了其中可以在不同的金屬內連層級處形成記憶單元陣列的其他實施例。此外，雖然使用將半導體基板用作基板8的實施例描述了本公開，但在本文中明確設想了將絕緣基板或導電基板用作基板8的實施例。
在形成薄膜電晶體陣列或鐵電記憶單元陣列之前形成的所有介電層的集合統稱為低層級介電層（第一介電層601、第一內連線層級介電層610、第二內連線層級介電層620）。在低層級介電層（第一介電層601、第一內連線層級介電層610、第二內連線層級介電層620）內形成的所有金屬內連結構的集合在本文中被統稱為第一金屬內連結構（裝置接觸通孔結構612、第一金屬線結構618、第一金屬通孔結構622、第二金屬線結構628）。通常，形成在至少一個低層級介電層（第一介電層601、第一內連線層級介電層610、第二內連線層級介電層620）內的第一金屬內連結構（裝置接觸通孔結構612、第一金屬線結構618、第一金屬通孔結構622、第二金屬線結構628）可以形成在位於基板8中的半導體材料層9上。
根據本公開的一方面，可以在覆蓋包含低層級介電層（第一介電層601、第一內連線層級介電層610、第二內連線層級介電層620）以及第一金屬內連結構（裝置接觸通孔結構612、第一金屬線結構618、第一金屬通孔結構622、第二金屬線結構628）的金屬內連層的金屬內連層中隨後形成諸如薄膜電晶體（thin film transistor；TFT）的電晶體。在一實施例中，可在低層級介電層（第一介電層601、第一內連線層級介電層610、第二內連線層級介電層620）上形成具有均勻厚度的平面介電層。平面介電層在本文中被稱為絕緣材料層635。絕緣材料層635包括介電材料，例如未摻雜的矽酸鹽玻璃、摻雜的矽酸鹽玻璃、有機矽酸鹽玻璃或多孔介電材料，且可以通過化學氣相沉積來沉積。絕緣材料層635的厚度可以在20 nm到300 nm的範圍內，但也可以使用更小和更大的厚度。
一般來說，其中包含金屬內連結構（例如第一金屬內連結構（裝置接觸通孔結構612、第一金屬線結構618、第一金屬通孔結構622、第二金屬線結構628））的內連線層級介電層（例如低層級介電層（第一介電層601、第一內連線層級介電層610、第二內連線層級介電層620））可以形成在半導體裝置上。絕緣材料層635可以形成在內連線層級介電層上。
在一實施例中，基板8可以包括單晶矽基板，且嵌入低層級介電層（第一介電層601、第一內連線層級介電層610、第二內連線層級介電層620）的第一金屬內連結構（裝置接觸通孔結構612、第一金屬線結構618、第一金屬通孔結構622、第二金屬線結構628）可以位於單晶矽基板上。包括作為通道的單晶矽基板的相應部分的場效電晶體701可以嵌入在低層級介電層（第一介電層601、第一內連線層級介電層610、第二內連線層級介電層620）中。場效電晶體可隨後電性連接至隨後形成的薄膜電晶體中的一個或多個或每一個的閘極電極、源極電極以及汲極電極中的至少一個。
蝕刻終止介電層636可以可選地形成在絕緣材料層635上。蝕刻終止介電層636包括蝕刻終止介電材料，所述蝕刻終止介電材料在隨後的非等向性蝕刻製程期間提供對蝕刻隨後沉積在蝕刻終止介電層636上的介電材料的蝕刻化學劑更高的蝕刻抗性。舉例來說，蝕刻終止介電層636可以包括碳氮化矽、氮化矽、氧氮化矽或諸如氧化鋁的介電金屬氧化物。蝕刻終止介電層636的厚度可以在2 nm到40 nm的範圍內（例如4 nm到20 nm），但也可以使用更小和更大的厚度。
參照圖2A至2C，其示出了第一示例性結構的一個區，且對應於隨後可以形成薄膜電晶體的區域。儘管使用薄膜電晶體的單個實例描述了本公開，但是應當理解的是，在本公開的示例性結構中的任一個中可以包括同時形成薄膜電晶體的多個實例。
絕緣層42可以形成在絕緣材料層635以及可選的蝕刻終止介電層636上。絕緣層42包括介電材料，例如未摻雜的矽酸鹽玻璃、摻雜的矽酸鹽玻璃、有機矽酸鹽玻璃或多孔介電材料，且可以通過化學氣相沉積來沉積。絕緣層42的厚度可以在20 nm到300 nm的範圍內，但也可以使用更小和更大的厚度。隨後可以在絕緣層42上形成多個薄膜電晶體。在一實施例中，多個薄膜電晶體可以沿著第一水平方向hd1以及第二水平方向hd2排列，且第二水平方向hd2垂直於第一水平方向hd1。
參照圖3A至3C，可在絕緣層42的頂表面上配置光阻層（未示出），且可以被微影圖案化以在所示區域內形成開口。在一實施例中，開口可以是具有一對沿第一水平方向hd1延伸的橫向側壁（widthwise sidewall）以及一對沿第二水平方向hd2延伸的縱向側壁（lengthwise sidewall）的矩形開口。可以執行非等向性蝕刻製程以將光阻層中的開口的圖案轉移到絕緣層42的上部部分中。凹陷區11可以形成在絕緣層42的上部部分中。凹陷區11也被稱為底部閘極溝槽。
在一實施例中，凹陷區11沿第一水平方向hd1的寬度可以在20 nm到300 nm的範圍內，但是也可以使用更小和更大的寬度。在一實施例中，凹陷區11沿第二水平方向hd2的長度可以在30 nm到3,000 nm的範圍內，但是也可以使用更小和更大的長度。凹陷區11的深度可以與絕緣層42的厚度相同。因此，可選的蝕刻終止介電層636的頂表面或絕緣材料層635的頂表面（在不使用蝕刻終止介電層636的實施例中）可被暴露出。隨後可以例如通過灰化移除光阻層。
參照圖4A至4C，可在凹陷區11中沉積至少一種導電材料。所述至少一種導電材料可以包括例如金屬阻障襯層材料（例如TiN、TaN及/或WN）和金屬填充材料（例如Cu、W、Mo、Co、Ru等）。也可以使用在本公開的預期範圍內的其他合適的金屬阻障襯層材料以及金屬填充材料。可以通過平坦化製程從包括絕緣層42的頂表面的水平平面上方移除至少一種導電材料的多餘部分，且所述平坦化製程可以包括化學機械拋光（chemical mechanical polishing；CMP）製程及/或凹槽蝕刻製程。平坦化製程可以使用化學機械拋光製程或凹槽蝕刻製程。底部閘極電極15可以形成在凹陷區11中。底部閘極電極15可以是隨後形成的薄膜電晶體的僅有的電極，或者可以是在其中隨後形成有頂部閘極電極的實施例中的薄膜電晶體的兩個閘極電極之一。底部閘極電極15的頂表面可以與絕緣層42的頂表面位於同一水平平面內。
參照圖5A至5D，連續底部閘極介電層10L以及連續主動層20L可以作為連續材料層依序地沉積在絕緣層42以及底部閘極電極15上。連續底部閘極介電層10L可以通過沉積至少一種閘極介電材料來形成。閘極介電材料可以包括但不限於氧化矽、氮氧化矽、氮化矽、介電金屬氧化物（例如氧化鋁、氧化鉿、氧化釔、氧化鋯、氧化鑭等）或其堆疊結構。其他合適的介電材料在本公開的預期範圍內。閘極介電材料可以通過原子層沉積（atomic layer deposition；ALD）或化學氣相沉積（chemical vapor deposition；CVD）來沉積。連續底部閘極介電層10L的厚度可以在1 nm到12 nm的範圍內（例如2 nm到6 nm），但是也可以使用更小和更大的厚度。
根據本公開的實施例，連續底部閘極介電層10L可以包括具有第一金屬元素、第二金屬元素以及氧的介電金屬氧化物材料及/或可以選自由包括第一金屬元素、第二金屬元素以及氧的介電金屬氧化物材料組成。在一實施例中，連續底部閘極介電層10L可以通過化學氣相沉積或原子層沉積來沉積，而使得連續底部閘極介電層10L具有垂直組成調變（vertical compositional modulation），其中第二金屬元素的原子百分比在與連續底部閘極介電層10L的底表面以及連續底部閘極介電層10L的頂表面兩者垂直間隔開的高度處具有最小值。舉例來說，從連續底部閘極介電層10L的底表面測量，第二金屬元素的原子百分比在連續底部閘極介電層10L的厚度的約30%至70%的高度處可以最小。在一實施例中，從連續底部閘極介電層10L的底表面測量，第二金屬元素的原子百分比可以小於在連續底部閘極介電層10L的厚度的約25%至約75%的高度範圍內的連續底部閘極介電層10L的整個體積內的第二金屬元素的平均原子百分比。
在一實施例中，第一金屬元素可以是鋯、鋁、矽或鍶，而第二金屬元素可以選自外過渡金屬元素（outer transition metal element；具有不完整的d電子層（d shell））、內過渡金屬元素（inner transition metal element；例如具有不完整的f電子層的鑭系元素或錒系元素）以及鋁。舉例來說，第二金屬元素可以包括鉿、鑭、釔、鈦和鉭。在一實施例中，第二金屬元素可包括鉿。一般來說，連續底部閘極介電層10L可以具有G γD δO的材料組成，其中γ和δ是隨著距包括連續底部閘極介電層10L的底表面的水平平面的垂直距離而變化的可變值，G是第一金屬元素，且D是第二金屬元素。γ與δ的比率在連續底部閘極介電層10L的下部部分10W處可以小於1.0，在連續底部閘極介電層10L的中間部分10M處可以大於1.0，且在連續底部閘極介電層10L的上部部分10U處可以小於1.0。在一實施例中，從包括連續底部閘極介電層10L的底表面的水平平面測量，對於下部部分10W和中間部分10M之間的界面來說，在連續底部閘極介電層10L的厚度的15%至40%的範圍內的高度處γ與δ的比率可以為1.0，且對於中間部分10M和上部部分10U之間的界面來說，在連續底部閘極介電層10L的厚度的60%至85%的範圍內的高度處γ與δ的比率可以為1.0。
在說明性示例中，第一金屬元素可以是鋯、鋁、矽或鍶，且第二金屬元素可以是鉿。在本實施例中，連續底部閘極介電層10L可以具有選自HfOx:ZrOy、HfOx:AlOy、HfOx:SiOy或HfOx:SrO中的一般材料組成，其中每一x以及每一y可以是沿著垂直方向變化的獨立可變值。在一實施例中，中間部分10M內的第一金屬元素（即ZrOy、AlOy、SiOy或SrO）的氧化物的比例可大於0.6且小於1.0，而下部部分10W以及上部部分10U內的第一金屬元素的氧化物的比例可小於0.4且大於0.0。
在第一金屬元素是鋯、鋁、矽或鍶的實施例中，較高百分比的第一金屬元素傾向於增加連續底部閘極介電層10L中的漏電流。其中連續底部閘極介電層10L的中間部分10M中的鋯百分比低於連續底部閘極介電層10L的下部部分10W和上部部分10U中的鋯百分比的組成漸變結構能降低連續底部閘極介電層10L的表面部分中的漏電流。
連續主動層20L可以沉積在連續底部閘極介電層10L上。在一實施例中，連續主動層20L包括一種半導體金屬氧化物材料。在適當摻雜電性摻質（其可以是p型摻質或n型摻質）後，所述半導體金屬氧化物材料提供1.0 S/m至1.0x10 5S/m範圍內的電導率。
可用於連續主動層20L的示例性半導體金屬氧化物材料包括但不限於四元化合物（quaternary compound）（例如氧化銦鎵鋅（indium gallium zinc oxide；IGZO）、氧化銦鎢鋅、氧化錫鎵鋅和氧化錫鎢鋅）、三元化合物（ternary compound）（例如氧化銦錫、氧化銦鎵、氧化銦鋅、氧化銦鎢、氧化錫鎵和氧化錫鎢）以及五元化合物（quinary compound）（例如氧化銦鎵鋅錫）。在一實施例中，連續主動層20L的半導體金屬氧化物材料可包括一種含重貧金屬（post-transition-metal）的氧化物材料或多種含重貧金屬的氧化物材料。
如本文所用，貧金屬元素是指不是鹼金屬（alkali metal）、鹼土金屬（alkaline earth metal）、外過渡金屬或內過渡金屬（即鑭系元素以及錒系元素）的金屬元素。因此，貧金屬元素包括鋁、鋅、鎵、鎘、銦錫、汞、鉈、鉛、鉍和釙。輕貧金屬元素包括鋁、鋅和鎵。重貧金屬元素包括鎘、銦錫、汞、鉈、鉛、鉍和釙。
在一實施例中，連續主動層20L從下到上包括前通道層20F、塊材半導體層20K以及背通道層20B。前通道層20F包括連續主動層20L的靠近連續底部閘極介電層10L的部分。背通道層20B包括遠離連續底部閘極介電層10L的連續主動層20L的一部分。塊材半導體層20K包括位於前通道層20F和背通道層20B之間的連續主動層20L的一部分。前通道層20F、塊材半導體層20K和背通道層20B中的每一者包括各自的含重貧金屬的金屬氧化物材料。前通道層20F和塊材半導體層20K可以獨立地包括InO、SnO、含三元重貧金屬的金屬氧化物材料、含四元重貧金屬的金屬氧化物材料、含五元重貧金屬的金屬氧化物材料等。背通道層20B可以包括含三元重貧金屬的金屬氧化物材料、含四元重貧金屬的金屬氧化物材料、含五元重貧金屬的金屬氧化物材料等。
連續主動層20L可以包括非晶半導體金屬氧化物材料。根據本公開的一方面，連續主動層20L可以通過沉積多次迭代（iteration）的單元疊層沉積製程（unit layer stack deposition process）來形成。每一單元疊層沉積製程包括以受體型（acceptor-type）氧化物層的形式沉積選自Ga和W的受體型元素的氧化物的受體型氧化物沉積製程以及以重貧金屬氧化物層的形式沉積選自In和Sn的貧金屬的氧化物的貧金屬氧化物沉積製程，且還可選地包括以氧化鋅層的形式沉積氧化鋅的氧化鋅沉積製程。
每一受體型氧化物沉積製程可以包括原子層沉積製程。每一貧金屬氧化物沉積製程可以包括原子層沉積製程。如果使用，每一氧化鋅沉積製程包括原子層沉積製程。連續主動層20L的厚度可以在3 nm到100 nm的範圍內（例如從5 nm到50 nm及/或10 nm到30 nm），但是也可以使用更小和更大的厚度。
在一實施例中，連續主動層20L的平均材料組成（average material composition）可以是M αA βZn γO，其中M是重貧金屬元素（例如銦或錫），A是受體型元素（例如鎵或鎢），α介於0.25至0.50的範圍，β介於0.12至0.25的範圍，且γ介於0.25至0.50的範圍。或者，連續主動層20L的平均材料組成可以是M εA ηO，其中M是重貧金屬元素（例如銦或錫），A是受體型元素（例如鎵或鎢），ε介於0.30至0.70的範圍，且η介於0.15至0.40的範圍。
根據本公開的一方面，受體型氧化物層、貧金屬氧化物層以及可選的氧化鋅層中的每一者可以通過相應的原子層沉積製程沉積。原子層沉積製程的使用提供每層的精確厚度控制，並限制金屬元素在每一受體型氧化物層、貧金屬氧化物層以及可選的氧化鋅層內的垂直擴散。做為結果，可以提供連續主動層20L內金屬元素的垂直調變。
根據本公開的一方面，連續主動層20L包括包含氧的化合物半導體材料（其可以包括其中具有垂直組成梯度（vertical compositional gradient）的非均質（inhomogeneous）化合物半導體材料）、選自Ga和W的受體型元素以及選自In和Sn的重貧金屬元素。接觸連續底部閘極介電層10L的連續主動層20L的底表面部分（例如前通道層20F）處的至少一種重貧金屬元素的原子百分比高於在連續主動層20L的頂表面部分（例如背通道層20B）處（其位於連續底部閘極介電層10L的相對側）的至少一種重貧金屬元素的原子百分比。在一實施例中，底表面部分處的至少一種重貧金屬元素的原子百分比可以大於25%，且可以在25%至40%的範圍內。頂表面部分處的至少一種重貧金屬元素的原子百分比可以小於25%，且可以在0%至20%的範圍內（例如5%至20%）。
在一實施例中，連續主動層20L可以通過執行多次原子層沉積步驟單元組來形成，且所述原子層沉積步驟單元組包括沉積選自GaO和WO的受體型元素氧化物的第一原子層沉積步驟以及沉積選自InO和SnO的重貧金屬元素氧化物的第二原子層沉積步驟。在執行多次原子層沉積步驟單元組期間，每一次原子層沉積步驟單元組中的第一原子層沉積步驟的持續時間與第二原子層沉積步驟的持續時間的比率增加或減少。在一實施例中，前通道層20F（其可位於連續主動層20L的底表面部分）中的至少一種受體型元素（例如Ga或W）的原子百分比低於背通道層20B（其可以位於連續主動層20L的頂表面部分）中的至少一種受體型元素的原子百分比。在一實施例中，連續主動層20L的底表面的至少一種受體型元素的原子百分比可以低於連續主動層20L的頂表面的至少一種受體型元素的原子百分比。
在一實施例中，連續主動層20L的化合物半導體材料包括鋅，且連續主動層20L的底表面的鋅原子百分比可低於連續主動層20L的頂表面的鋅原子百分比。
圖6A至6E分別示出了根據本公開的第一實施例的圖5A至5C的第一示例性結構內的連續主動層20L內的各種元素的第一、第二、第三、第四和第五示例性垂直原子百分比分佈。
參照圖6A，作為距連續底部閘極介電層10L的垂直距離的函數，至少一種重貧金屬元素21H的原子百分比可以在連續主動層20L的整個厚度範圍內減小。作為距連續底部閘極介電層10L的垂直距離的函數，至少一種受體型元素21A的原子百分比可以在連續主動層20L的整個厚度範圍內增加。作為距連續底部閘極介電層10L的垂直距離的函數，鋅21Z的原子百分比可以在連續主動層20L的整個厚度範圍內增加。如圖6A所示，氧21O的原子百分比保持恆定或實質上恆定。
參照圖6B，作為距連續底部閘極介電層10L的垂直距離的函數，至少一種重貧金屬元素21H的原子百分比可以在整個前通道層20F和整個塊材半導體層20K中減小。作為距連續底部閘極介電層10L的垂直距離的函數，至少一種受體型元素21A的原子百分比可以在整個前通道層20F和整個塊材半導體層20K中增加。作為距連續底部閘極介電層10L的垂直距離的函數，鋅21Z的原子百分比可以在整個前通道層20F和整個塊材半導體層20K中增加。在背通道層20B中，至少一種重貧金屬元素21H的原子百分比可以是均勻的。在背通道層20B中，至少一種受體型元素21A的原子百分比可以是均勻的。在背通道層20B中，鋅21Z的原子百分比可以是均勻的。如圖6B所示，氧21O的原子百分比保持恆定或實質上恆定。
參照圖6C，作為距連續底部閘極介電層10L的垂直距離的函數，至少一種重貧金屬元素21H的原子百分比可以在整個前通道層20F中減小。作為距連續底部閘極介電層10L的垂直距離的函數，至少一種受體型元素21A的原子百分比可以在整個前通道層20F中增加。作為距連續底部閘極介電層10L的垂直距離的函數，鋅21Z的原子百分比可以在整個前通道層20F中增加。在背通道層20B和塊材半導體層20K中，至少一種重貧金屬元素21H的原子百分比可以是均勻的。在背通道層20B和塊材半導體層20K中，至少一種受體型元素21A的原子百分比可以是均勻的。在背通道層20B和塊材半導體層20K中，鋅21Z的原子百分比可以是均勻的。如圖6C所示，氧21O的原子百分比保持恆定或實質上恆定。
參照圖6D，作為距連續底部閘極介電層10L的垂直距離的函數，至少一種重貧金屬元素21H的原子百分比可以在整個塊材半導體層20K和整個背通道層20B中減小。作為距連續底部閘極介電層10L的垂直距離的函數，至少一種受體型元素21A的原子百分比可以在整個塊材半導體層20K和整個背通道層20B中增加。作為距連續底部閘極介電層10L的垂直距離的函數，鋅21Z的原子百分比可以在整個塊材半導體層20K和整個背通道層20B中增加。在前通道層20F中，至少一種重貧金屬元素21H的原子百分比可以是均勻的。在前通道層20F中，至少一種受體型元素21A的原子百分比可以是均勻的。在前通道層20F中，鋅21Z的原子百分比可以是均勻的。如圖6D所示，氧21O的原子百分比保持恆定或實質上恆定。
參照圖6E，作為距連續底部閘極介電層10L的垂直距離的函數，至少一種重貧金屬元素21H的原子百分比可以在整個前通道層20F和整個背通道層20B中減小。作為距連續底部閘極介電層10L的垂直距離的函數，至少一種受體型元素21A的原子百分比可以在整個前通道層20F和整個背通道層20B中增加。作為距連續底部閘極介電層10L的垂直距離的函數，鋅21Z的原子百分比可以在整個前通道層20F和整個背通道層20B中增加。在塊材半導體層20K中，至少一種重貧金屬元素21H的原子百分比可以是均勻的。在塊材半導體層20K中，至少一種受體型元素21A的原子百分比可以是均勻的。在塊材半導體層20K中，鋅21Z的原子百分比可以是均勻的。如圖6E所示，氧21O的原子百分比保持恆定或實質上恆定。
參照圖7，針對連續底部閘極介電層10L包括具有垂直組成調變（vertical compositional modulation）的介電金屬氧化物材料的實施例示出了連續底部閘極介電層10L內的各種金屬元素的垂直組成分佈。在本實施例中，連續底部閘極介電層10L可以包括第一金屬元素（例如鋯、鋁、矽或鍶）、第二金屬元素（例如鉿）和氧。在連續底部閘極介電層10L的垂直組成調變內，第二金屬元素的原子百分比在與連續底部閘極介電層10L的底表面和連續底部閘極介電層10L的頂表面垂直間隔開的高度處具有最小值，如曲線11B所示。在連續底部閘極介電層10L的垂直組成調變內，第一金屬元素的原子百分比在與連續底部閘極介電層10L的底表面和連續底部閘極介電層10L的頂表面垂直間隔開的高度處具有最大值，如曲線11A所示。氧的原子百分比保持不變，如曲線11C所示。
參照圖8A至8C，可在連續主動層20L上配置光阻層（未示出），且可以被微影圖案化以形成沿著第一水平方向hd1跨越相應底部閘極電極15的不連續的圖案化光阻材料部分。在一實施例中，光阻層的每一圖案化部分可具有矩形或圓角矩形的水平剖面形狀。可以通過執行非等向性蝕刻製程將光阻層中的圖案轉移到連續主動層20L和連續底部閘極介電層10L。連續主動層20L的每一圖案化部分包括主動層20。連續底部閘極介電層10L的每一圖案化部分包括底部閘極介電層10。
在一實施例中，每一主動層20可以具有矩形或圓角矩形的水平剖面形狀，或者可以具有實質上矩形的水平剖面形狀。在一實施例中，每一主動層20沿著第一水平方向hd1可以具有在60 nm到1,000 nm範圍內（例如100 nm到300 nm）的橫向尺寸，但是也可以使用更小和更大的橫向尺寸。在一實施例中，每一主動層20沿著第二水平方向hd2可具有在20 nm到500 nm的範圍內（例如40 nm到250 nm）的橫向尺寸，但是也可以使用更小和更大的橫向尺寸。每一主動層20中的沿第一水平方向hd1的橫向尺寸與沿第二水平方向hd2的橫向尺寸的比率可以在0.5到4的範圍內（例如從1到2），但是也可以使用更小和更大的比率。
通常，底部閘極電極15、底部閘極介電層10以及主動層20的垂直堆疊可以形成在覆蓋基板8的低層級介電層（第一介電層601、第一內連線層級介電層610、第二內連線層級介電層620）上。底部閘極介電層10和主動層20的側壁可以垂直重合（vertically coincident），即可以位於相同的垂直平面內。隨後可以通過例如灰化移除光阻層。在底部閘極介電層10包括具有垂直組成梯度的組成漸變介電材料的實施例中，底部閘極介電層10在本文中被稱為漸變底部閘極介電層10G。
參照圖9A至9C，可以在主動層20上沉積介電層48。介電層48也被稱為電極層級介電層。介電層48包括介電材料，例如未摻雜的矽酸鹽玻璃、摻雜的矽酸鹽玻璃、有機矽酸鹽玻璃或其堆疊結構。可選地，介電層48可以被平面化以提供平坦的頂表面。絕緣層42和介電層48的集合在此被稱為薄膜電晶體層級（TFT-level）介電層40，即位於薄膜電晶體層級的介電層。介電層48可由與形成絕緣層42相同或不同的介電材料形成。
參照圖10A至10C，可在薄膜電晶體層級介電層40上配置光阻層（未示出），且可以被微影圖案化以在其中形成不連續的開口。可以通過執行非等向性蝕刻製程將光阻層中的不連續的開口轉移到介電層48以形成源極孔穴51、汲極孔穴59以及底部閘極接觸通孔孔穴19。非等向性蝕刻製程可以對主動層20和底部閘極電極15的材料具有選擇性。
參照圖11A至11C，至少一種導電材料可以沉積在孔穴（源極孔穴51、汲極孔穴59以及底部閘極接觸通孔孔穴19）中和薄膜電晶體層級介電層40上。所述至少一種導電材料可以包括金屬襯層材料和金屬填充材料。金屬襯層材料可以包括導電金屬氮化物或導電金屬碳化物，例如TiN、TaN、WN、TiC、TaC及/或WC。金屬填充材料可以包括W、Cu、Al、Co、Ru、Mo、Ta、Ti、其合金及/或其組合。也可以使用在本公開的預期範圍內的其他合適的材料。
可以通過平坦化製程從包括薄膜電晶體層級介電層40的頂表面的水平平面上方移除至少一種導電材料的多餘部分，且所述平坦化製程可以使用CMP製程及/或凹槽蝕刻製程。也可以使用其他合適的平坦化製程。填充源極孔穴51的至少一種導電材料的每一剩餘部分構成源極電極52。在一個實施例中，至少一種導電材料可以包括上述金屬襯層材料和金屬填充材料的組合。填充汲極孔穴59的至少一種導電材料的每一剩餘部分構成汲極電極56。填充底部閘極接觸通孔孔穴19的至少一種導電材料的每一剩餘部分構成背面電極接觸通孔結構18，且其接觸底部閘極電極15的頂表面。
在一實施例中，每一源極電極52可以包括為金屬襯層材料的剩餘部分的源極金屬襯層53以及為金屬填充材料的剩餘部分的源極金屬填充材料部54。每一汲極電極56可以包括為金屬襯層材料的剩餘部分的漏極金屬襯層57和為金屬填充材料的剩餘部分的漏極金屬填充材料部58。每一背面電極接觸通孔結構18可以包括為金屬襯層材料的剩餘部分的底部閘極接觸金屬襯層16和為金屬填充材料的剩餘部分的底部閘極接觸金屬填充材料部17。
參照圖12A至12C，根據本公開的第二實施例的第二示例性結構可以通過使用始終具有均質材料組成（homogeneous material composition）的底部閘極介電層10從第一示例性結構導出。在本實施例中，底部閘極介電層10在本文中被稱為均質底部閘極介電層10H。
參照圖13A至13D，可以通過在緩衝層110上形成主動層20來提供根據本公開的第三實施例的第三示例性結構。在一實施例中，緩衝層110可以包括可以形成在圖1所示的第一示例性結構的絕緣材料層635上的絕緣材料層。在本實施例中，緩衝層110可以包括氧化矽層、氮化矽層及/或多孔或無孔有機矽酸鹽玻璃層。或者，緩衝層110可以包括半導體金屬氧化物基板（厚度在60微米到1 mm的範圍內）或具有比主動層20更高的電阻率（例如至少10倍，舉例來說，從10到10 6倍範圍內）的半導體金屬氧化物層。又或者，緩衝層110可以包括厚度在60微米到1 mm範圍內的絕緣基板，例如玻璃基板或藍寶石基板（即，氧化鋁基板）。
在一實施例中，緩衝層110可以位於基板8和主動層20之間，且可以包括具有比主動層20的任何部分更高的電阻率的半導體材料。主動層20可以位於緩衝層110的頂表面上。
根據本公開的一個方面，主動層20可以通過沉積具有垂直組成分佈的連續主動層形成，且所述垂直組成分佈與第一示例性結構的連續主動層20L的垂直組成分佈顛倒。在本實施例中，用於形成第一示例性結構的連續主動層20L的整套原子層沉積步驟可以以相反的順序執行以形成第三示例性結構的連續主動層。隨後，可以將連續主動層圖案化為主動層20。
根據本公開的一方面，連續主動層可以通過沉積多次迭代的單元疊層沉積製程來形成。每一單元層堆疊沉積製程包括以受體型氧化物層的形式沉積選自Ga和W的受體型元素的氧化物的受體型氧化物沉積製程以及以重貧金屬氧化物層的形式沉積選自In和Sn的貧金屬的氧化物的貧金屬氧化物沉積製程，且還可選地包括以氧化鋅層的形式沉積氧化鋅的氧化鋅沉積製程。
每一受體型氧化物沉積製程可以包括原子層沉積製程。每一貧金屬氧化物沉積製程可以包括原子層沉積製程。如果使用，每一氧化鋅沉積製程包括原子層沉積製程。連續主動層的厚度可以在從3 nm到100 nm的範圍內（例如從5 nm到50 nm及/或從10nm到30nm），但是也可以使用更小和更大的厚度。
在一實施例中，連續主動層的平均材料組成可以是M αA βZn γO，其中M是重貧金屬元素（例如銦或錫），A是受體型元素（例如鎵或鎢），α介於0.25至0.50的範圍，β介於0.12至0.25的範圍，且γ介於0.25至0.50的範圍。或者，連續主動層的平均材料組成可以是M εA ηO，其中M是重貧金屬元素（例如銦或錫），A是受體型元素（例如鎵或鎢），ε介於0.30至0.70的範圍，且η介於0.15至0.40的範圍。
根據本公開的一方面，受體型氧化物層、貧金屬氧化物層以及可選的氧化鋅層中的每一者可以通過相應的原子層沉積製程沉積。原子層沉積製程的使用提供每層的精確厚度控制，並限制金屬元素在每一受體型氧化物層、貧金屬氧化物層以及可選的氧化鋅層內的垂直擴散。做為結果，可以提供連續主動層內金屬元素的垂直調變。
作為連續主動層的圖案化部分，第三示例性結構的主動層20從下到上包括背通道層20B、塊材半導體層20K以及前通道層20F。前通道層20F包括主動層20的遠離緩衝層110的一部分。背通道層20B包括主動層20的靠近緩衝層110的一部分。塊材半導體層20K包括位於前通道層20F和背通道層20B之間的主動層20的一部分。前通道層20F、塊材半導體層20K和背通道層20B中的每一者包括各自的含重貧金屬的金屬氧化物材料，且其可以是包括氧以及In和Sn中的至少一種的半導體金屬氧化物材料。前通道層20F和塊材半導體層20K可以獨立地包括InO、SnO、含三元重貧金屬的金屬氧化物材料、含四元重貧金屬的金屬氧化物材料、含五元重貧金屬的金屬氧化物材料等。背通道層20B可以包括含三元重貧金屬的金屬氧化物材料、含四元重貧金屬的金屬氧化物材料、含五元重貧金屬的金屬氧化物材料等。主動層20可包括非晶半導體金屬氧化物材料。
根據本公開的一方面，主動層20包括包含氧的化合物半導體材料（其可以為其中具有垂直組成梯度的非均質化合物半導體材料）、選自Ga和W的受體型元素以及選自In和Sn的重貧金屬元素。主動層20的頂表面部分（例如前通道層20F）處的至少一種重貧金屬元素的原子百分比高於主動層20的底表面部分（例如背通道層20B）處的至少一種重貧金屬元素的原子百分比。在一實施例中，頂表面部分處的至少一種重貧金屬元素的原子百分比可以大於25%，且可以在25%至40%的範圍內。底表面部分處的至少一種重貧金屬元素的原子百分比可以小於25%，且可以在0%至20%的範圍內（例如從5%到20%）。
在一實施例中，連續主動層可以通過執行多次原子層沉積步驟單元組來形成，且所述原子層沉積步驟單元組包括沉積選自GaO和WO的受體型元素氧化物的第一原子層沉積步驟以及沉積選自InO和SnO的重貧金屬元素氧化物的第二原子層沉積步驟。在執行多次原子層沉積步驟單元組期間，每一次原子層沉積步驟單元組中的第一原子層沉積步驟的持續時間與第二原子層沉積步驟的持續時間的比率增加或減少。在一實施例中，前通道層20F（其可位於主動層20的頂表面部分）中的至少一種受體型元素（例如Ga或W）的原子百分比低於背通道層20B（其可以位於主動層20的底表面部分）中的至少一種受體型元素的原子百分比。在一實施例中，主動層20的頂表面的至少一種受體型元素的原子百分比可以低於主動層20的底表面的至少一種受體型元素的原子百分比。
在一實施例中，主動層20的非均質化合物半導體材料包括鋅，且主動層20的頂表面的鋅原子百分比可低於主動層20的底表面的鋅原子百分比。
圖14A至14E分別示出了根據本公開的第三實施例的圖13A至13D的第三示例性結構內的主動層20內的各種元素的第一、第二、第三、第四和第五示例性垂直原子百分比分佈。
參照圖14A，作為距緩衝層110的垂直距離的函數，至少一種重貧金屬元素21H的原子百分比可以在主動層20的整個厚度範圍內增加。作為距緩衝層110的垂直距離的函數，至少一種受體型元素21A的原子百分比可以在主動層20的整個厚度範圍內減小。作為距緩衝層110的垂直距離的函數，鋅21Z的原子百分比可以在主動層20的整個厚度範圍內減小。如圖14A所示，氧21O的原子百分比保持恆定或實質上恆定。
參照圖14B，作為距緩衝層110的垂直距離的函數，至少一種重貧金屬元素21H的原子百分比可以在整個前通道層20F和整個塊材半導體層20K中增加。作為距緩衝層110的垂直距離的函數，至少一種受體型元素21A的原子百分比可以在整個前通道層20F和整個塊材半導體層20K中減小。作為距緩衝層110的垂直距離的函數，鋅21Z的原子百分比可以在整個前通道層20F和整個塊材半導體層20K中減小。在背通道層20B中，至少一種重貧金屬元素21H的原子百分比可以是均勻的。在背通道層20B中，至少一種受體型元素21A的原子百分比可以是均勻的。在背通道層20B中，鋅21Z的原子百分比可以是均勻的。如圖14B所示，氧21O的原子百分比保持恆定或實質上恆定。
參照圖14C，作為距緩衝層110的垂直距離的函數，至少一種重貧金屬元素21H的原子百分比可以在整個前通道層20F中增加。作為距緩衝層110的垂直距離的函數，至少一種受體型元素21A的原子百分比可以在整個前通道層20F中減小。作為距緩衝層110的垂直距離的函數，鋅21Z的原子百分比可以在整個前通道層20F中減小。在塊材半導體層20K和背通道層20B中，至少一種重貧金屬元素21H的原子百分比可以是均勻的。在塊材半導體層20K和背通道層20B中，至少一種受體型元素21A的原子百分比可以是均勻的。在塊材半導體層20K和背通道層20B中，鋅21Z的原子百分比可以是均勻的。如圖14C所示，氧21O的原子百分比保持恆定或實質上恆定。
參照圖14D，作為距緩衝層110的垂直距離的函數，至少一種重貧金屬元素21H的原子百分比可以在整個塊材半導體層20K和整個背通道層20B中增加。作為距緩衝層110的垂直距離的函數，至少一種受體型元素21A的原子百分比可以在整個塊材半導體層20K和整個背通道層20B中減小。作為距緩衝層110的垂直距離的函數，鋅21Z的原子百分比可以在整個塊材半導體層20K和整個背通道層20B中減小。在前通道層20F中，至少一種重貧金屬元素21H的原子百分比可以是均勻的。在前通道層20F中，至少一種受體型元素21A的原子百分比可以是均勻的。在前通道層20F中，鋅21Z的原子百分比可以是均勻的。如圖14D所示，氧21O的原子百分比保持恆定或實質上恆定。
參照圖14E，作為距緩衝層110的垂直距離的函數，至少一種重貧金屬元素21H的原子百分比可以在整個前通道層20F和整個背通道層20B中增加。作為距緩衝層110的垂直距離的函數，至少一種受體型元素21A的原子百分比可以在整個前通道層20F和整個背通道層20B中減小。作為距緩衝層110的垂直距離的函數，鋅21Z的原子百分比可以在整個前通道層20F和整個背通道層20B中減小。在塊材半導體層20K中，至少一種重貧金屬元素21H的原子百分比可以是均勻的。在塊材半導體層20K中，至少一種受體型元素21A的原子百分比可以是均勻的。在塊材半導體層20K中，鋅21Z的原子百分比可以是均勻的。如圖14E所示，氧21O的原子百分比保持恆定或實質上恆定。
參照圖15A至15D，可以在主動層20上沉積連續頂部閘極介電層30L。連續頂部閘極介電層30L可以通過沉積至少一種閘極介電材料來形成。閘極介電材料可以包括但不限於氧化矽、氮氧化矽、介電金屬氧化物（例如氧化鋁、氧化鉿、氧化釔、氧化鋯、氧化鑭等）或其堆疊結構。其他合適的介電材料在本公開的預期範圍內。閘極介電材料可以通過原子層沉積或化學氣相沉積來沉積。連續頂部閘極介電層30L的厚度可以在1 nm到12 nm的範圍內（例如2 nm到6 nm），但是也可以使用更小和更大的厚度。
根據本公開的實施例，連續頂部閘極介電層30L可以包括具有第一金屬元素、第二金屬元素以及氧的介電金屬氧化物材料及/或可以選自由包括第一金屬元素、第二金屬元素以及氧的介電金屬氧化物材料組成。在一實施例中，連續頂部閘極介電層30L可以通過化學氣相沉積或原子層沉積來沉積，而使得連續頂部閘極介電層30L具有垂直組成調變，其中第二金屬元素的原子百分比在與連續頂部閘極介電層30L的底表面以及連續頂部閘極介電層30L的頂表面兩者垂直間隔開的高度處具有最小值。舉例來說，從連續頂部閘極介電層30L的底表面測量，第二金屬元素的原子百分比在連續頂部閘極介電層30L的厚度的約30%至70%的高度處可以最小。在一實施例中，從連續頂部閘極介電層30L的頂表面測量，第二金屬元素的原子百分比可以小於在連續頂部閘極介電層30L的厚度的約25%至約75%的高度範圍內的連續頂部閘極介電層30L的整個體積內的第二金屬元素的平均原子百分比。
在一實施例中，第一金屬元素可以是鋯，而第二金屬元素可以選自外過渡金屬元素、內過渡金屬元素以及鋁。舉例來說，第二金屬元素可以包括鉿、鑭、釔、鈦、鉭和鋁。在一實施例中，第二金屬元素可包括鉿。一般來說，連續頂部閘極介電層30L可以具有T τU υO的材料組成，其中τ和υ是隨著距包括連續頂部閘極介電層30L的底表面的水平平面的垂直距離而變化的可變值，T是第一金屬元素，且U是第二金屬元素。τ與υ的比率在連續頂部閘極介電層30L的下部部分30W處可以小於1.0，在連續頂部閘極介電層30L的中間部分30M處可以大於1.0，且在連續頂部閘極介電層30L的上部部分30U處可以小於1.0。在一實施例中，從包括連續頂部閘極介電層30L的底表面的水平平面測量，對於下部部分30W和中間部分30M之間的界面來說，在連續頂部閘極介電層30L的厚度的15%至40%的範圍內的高度處τ與υ的比率可以為1.0，且對於中間部分30M和上部部分30U之間的界面來說，在連續頂部閘極介電層30L的厚度的60%至85%的範圍內的高度處τ與υ的比率可以為1.0。
在第一金屬元素是鋯的實施例中，較高百分比的鋯傾向於增加連續頂部閘極介電層30L中的漏電流。其中連續頂部閘極介電層30L的中間部分30M中的鋯百分比低於連續頂部閘極介電層30L的下部部分30W和上部部分30U中的鋯百分比的組成漸變結構能降低連續頂部閘極介電層30L的表面部分中的漏電流。
至少一個導電材料層可以沉積在連續頂部閘極介電層30L上以形成連續頂部閘極電極層35L。所述至少一種導電材料可以包括例如金屬阻障襯層材料（例如TiN、TaN及/或WN）和金屬填充材料（例如Cu、W、Mo、Co、Ru等）。也可以使用在本公開的預期範圍內的其他合適的金屬襯層以及金屬填充材料。如在主動層20上測量的，連續頂部閘極電極層35L的厚度可以在30 nm到300 nm的範圍內（例如60 nm到150 nm），但是也可以使用更小和更大的厚度。
參照圖16，針對頂部閘極介電層30包括具有垂直組成調變的介電金屬氧化物材料的實施例示出了頂部閘極介電層30內的各種金屬元素的垂直組成分佈。在本實施例中，頂部閘極介電層30可以包括第一金屬元素、第二金屬元素和氧。在頂部閘極介電層30的垂直組成調變內，第二金屬元素的原子百分比在與頂部閘極介電層30的底表面和頂部閘極介電層30的頂表面垂直間隔開的高度處具有最小值，如曲線31B所示。在頂部閘極介電層30的垂直組成調變內，第一金屬元素的原子百分比在與頂部閘極介電層30的底表面和頂部閘極介電層30的頂表面垂直間隔開的高度處具有最大值，如曲線31A所示。氧的原子百分比保持不變，如曲線31C所示。一般來說，頂部閘極介電層30的材料組成與底部閘極介電層10的材料組成無關。
參照圖17A至17C，可在連續頂部閘極電極層35L上配置光阻層（未示出），且可以被微影圖案化以形成不連續的光阻材料部分。可以通過執行非等向性蝕刻製程將光阻材料部分中的圖案轉移到連續頂部閘極電極層35L。在一實施例中，非等向性蝕刻製程可以對連續頂部閘極介電層30L的材料具有選擇性。連續頂部閘極電極層35L的每一圖案化部分構成頂部閘極電極35。
可選地，連續頂部閘極介電層30L的未被遮蔽部分可以隨後通過蝕刻製程移除，且所述蝕刻製程可以包括非等向性蝕刻製程（例如反應離子蝕刻製程）或各等向性蝕刻製程（例如濕式蝕刻製程）。連續頂部閘極介電層30L的每一圖案化部分構成頂部閘極介電層30。隨後可以通過例如灰化移除光阻層。
頂部閘極電極35沿第二水平方向hd2跨越主動層20。如在頂部閘極電極35的底表面和頂表面之間且覆蓋主動層20的區中測量的，頂部閘極電極35的高度可以在30 nm到300 nm的範圍內（例如60 nm到150 nm），但是也可以使用更小和更大的高度。在頂部閘極介電層30包括具有垂直組成梯度的組成漸變介電材料的實施例中，頂部閘極介電層30在本文中被稱為漸變頂部閘極介電層30G。
在一實施例中，頂部閘極介電層30包括介電金屬氧化物材料，所述介電金屬氧化物材料包括第一金屬元素（例如鋯、鋁、矽或鍶）、第二金屬元素（例如鉿）和氧。頂部閘極介電層30具有垂直組成調變，其中第二金屬元素的原子百分比在與頂部閘極介電層30的底表面和頂部閘極介電層30的頂表面垂直間隔開的高度處具有最小值。
參照圖18A至18C，可在頂部閘極電極35以及頂部閘極介電層30上沉積介電層48。介電層48也被稱為電極層級介電層。介電層48包括介電材料，例如未摻雜的矽酸鹽玻璃、摻雜的矽酸鹽玻璃、有機矽酸鹽玻璃或其堆疊結構。可選地，介電層48可以被平面化以提供平坦的頂表面。介電層48的介電材料可以被平坦化，使得介電層48的平坦化的水平頂表面形成在包括頂部閘極電極35的頂表面的水平平面內。絕緣層42和介電層48的集合在此被稱為薄膜電晶體層級（TFT-level）介電層40，即位於薄膜電晶體層級的介電層。
參照圖19A至19C，可在薄膜電晶體層級介電層40上配置光阻層（未示出），且可以被微影圖案化以在其中形成不連續的開口。可以通過執行非等向性蝕刻製程將光阻層中的不連續的開口轉移到介電層48以形成源極孔穴51以及汲極孔穴59。非等向性蝕刻製程可以對主動層20和底部閘極電極15的材料具有選擇性。
參照圖20A至20C，至少一種導電材料可以沉積在孔穴（源極孔穴51以及汲極孔穴59）中和薄膜電晶體層級介電層40上。所述至少一種導電材料可以包括金屬襯層材料和金屬填充材料。金屬襯層材料可以包括導電金屬氮化物或導電金屬碳化物，例如TiN、TaN、WN、TiC、TaC及/或WC。金屬填充材料可以包括W、Cu、Al、Co、Ru、Mo、Ta、Ti、其合金及/或其組合。也可以使用在本公開的預期範圍內的其他合適的材料。
可以通過平坦化製程從包括薄膜電晶體層級介電層40的頂表面的水平平面上方移除至少一種導電材料的多餘部分，且所述平坦化製程可以使用CMP製程及/或凹槽蝕刻製程。也可以使用其他合適的平坦化製程。填充源極孔穴51的至少一種導電材料的每一剩餘部分構成源極電極52。填充汲極孔穴59的至少一種導電材料的每一剩餘部分構成汲極電極56。
在一個實施例中，每一源極電極52可以包括為金屬襯層材料的剩餘部分的源極金屬襯層53以及為金屬填充材料的剩餘部分的源極金屬填充材料部54。每一汲極電極56可以包括為金屬襯層材料的剩餘部分的漏極金屬襯層57和為金屬填充材料的剩餘部分的漏極金屬填充材料部58。
參照圖21A至21C，根據本公開的第四實施例的第四示例性結構可以通過使用始終具有均質材料組成的頂部閘極介電層30從第三示例性結構導出。在本實施例中，頂部閘極介電層30在本文中被稱為均質頂部閘極介電層30H。
參照圖22A至22C，根據本公開的第五實施例的第五示例性結構可以通過在主動層20上形成多個頂部閘極堆疊結構（頂部閘極介電層30、頂部閘極電極層35）（例如兩個或更多個頂部閘極堆疊結構（頂部閘極介電層30、頂部閘極電極層35））從第三示例性結構導出。兩個或更多個頂部閘極堆疊結構（頂部閘極介電層30、頂部閘極電極層35）可以用作NAND邏輯裝置或NAND型存取電晶體。在這種實施例中，在圖17A至17C的處理步驟中使用的光阻層的圖案可以被修改以形成多個頂部閘極堆疊結構（頂部閘極介電層30、頂部閘極電極層35）來代替單個頂部閘極堆疊結構（頂部閘極介電層30、頂部閘極電極層35）。每一頂部閘極介電層30可以是漸變頂部閘極介電層30G。
參照圖23A至23C，根據本公開的第六實施例的第六示例性結構可以通過在主動層20上形成頂部閘極堆疊結構（頂部閘極介電層30、頂部閘極電極層35）（例如兩個或更多個頂部閘極堆疊結構（頂部閘極介電層30、頂部閘極電極層35））從第四示例性結構導出。在本實施例中，在圖17A至17C的處理步驟中使用的光阻層的圖案可以被修改以形成多個頂部閘極堆疊結構（頂部閘極介電層30、頂部閘極電極層35）來代替單個頂部閘極堆疊結構（頂部閘極介電層30、頂部閘極電極層35）。每一頂部閘極介電層30可以是均質頂部閘極介電層30H。
參照圖24A至24D，根據本公開的第七實施例的第七示例性結構可以通過反轉第一示例性結構的連續主動層20L的垂直組成分佈而從圖5A至5D的第一示例性結構導出。因此，第七示例性結構的連續主動層20L可具有與圖13A至13D中所示的主動層20相同的垂直組成分佈。換言之，圖24A至24D中所示的第七示例性結構可以與圖5A至5D中所示的第一示例性結構相同，除了第七示例性結構的連續主動層20L的垂直組成分佈與圖13A至13D中的第三示例性結構的主動層20的垂直組成分佈相同。用於形成第三示例性結構的連續主動層的方法可用於形成第七示例性結構的連續主動層20L。
參照圖25，針對底部閘極介電層10包括具有垂直組成調變的介電金屬氧化物材料的實施例示出了底部閘極介電層10內的各種金屬元素的垂直組成分佈。在本實施例中，底部閘極介電層10可以包括第一金屬元素、第二金屬元素和氧。在底部閘極介電層10的垂直組成調變內，第二金屬元素（例如鉿）的原子百分比在與底部閘極介電層10的底表面和底部閘極介電層10的頂表面垂直間隔開的高度處具有最小值，如曲線11B所示。在底部閘極介電層10的垂直組成調變內，第一金屬元素（例如鋯、鋁、矽或鍶）的原子百分比在與底部閘極介電層10的底表面和底部閘極介電層10的頂表面垂直間隔開的高度處具有最大值，如曲線11A所示。氧的原子百分比保持不變，如曲線11C所示。
參照圖26A至26C，可以執行圖15A至15D的處理步驟以形成連續頂部閘極介電層30L以及連續頂部閘極電極層35L。連續頂部閘極介電層30L可具有如上所述的漸變組成，或可具有自始至終均質的材料組成。
參照圖27A至27C，可以執行圖17A至17C的處理步驟以將連續頂部閘極電極層35L以及連續頂部閘極介電層30L圖案化為至少一個頂部閘極堆疊結構（頂部閘極介電層30、頂部閘極電極層35），且每一頂部閘極堆疊結構包括各自的頂部閘極介電層30以及頂部閘極電極35。
參照圖28A至28C，可以執行圖18A至18C的處理步驟以在主動層20上和每一頂部閘極堆疊結構（頂部閘極介電層30、頂部閘極電極層35）周圍形成介電層48。絕緣層42和介電層48的集合在此被稱為薄膜電晶體層級（TFT-level）介電層40，即位於薄膜電晶體層級的介電層。
參照圖29A至29C，可以執行圖10A至10C的處理步驟以形成源極孔穴51、汲極孔穴59以及底部閘極接觸通孔孔穴19。非等向性蝕刻製程可以對主動層20和底部閘極電極15的材料具有選擇性。
參照圖30A至30C，可以執行圖11A至11C的處理步驟以形成源極電極52、汲極電極56以及背面電極接觸通孔結構18。
參照圖31A至31C，根據本公開的第八實施例的第八示例性結構可以通過使用始終具有均質材料組成的底部閘極介電層10從第七示例性結構導出。在本實施例中，底部閘極介電層10在本文中被稱為均質底部閘極介電層10H。
參照圖32，其示出了示例性結構，且所述示例性結構可以通過隨後在其上形成額外結構而從前述示例性結構中的任一個導出。在一些實施例中，位於介電層48的底表面下方的結構可以用緩衝層110代替。舉例來說，在形成源極電極52、汲極電極56、可選的頂部閘極電極35以及背面電極接觸通孔結構18的同時、之前或之後，可以穿透薄膜電晶體層級介電層40和絕緣材料層635在相應的一個第二金屬線結構628上形成第二金屬通孔結構632。
可以在薄膜電晶體層級介電層40上沉積介電層（這裡稱為第三線層級介電層637）。第三金屬線結構638可以形成在第三線層級介電層637中且位於嵌入在薄膜電晶體層級介電層40中的相應的一個金屬結構（源極電極52、汲極電極56、頂部閘極電極35、背面電極接觸通孔結構18）上。
嵌入額外介電層中的額外金屬內連結構可以隨後形成在薄膜電晶體和第三線層級介電層637上。在說明性示例中，所述介電層可以包括例如第四內連線層級介電層640、第五內連線層級介電層650等。所述額外金屬內連結構可以包括嵌入第四內連線層級介電層640中的第三金屬通孔結構（未示出）和第四金屬線648、嵌入第五內連線層級介電層650中的第四金屬通孔結構652和第五金屬線結構658等。
可選地，記憶單元150可以形成在薄膜電晶體的下方、上方或同一水平面上。在薄膜電晶體形成為二維周期陣列（two-dimensional periodic array）的實施例中，記憶單元150可以形成為記憶單元150的二維周期陣列。每一記憶單元150可以包括磁隧道結（magnetic tunnel junction）、鐵電隧道結（ferroelectric tunnel junction）、相變存儲材料或空位調變導電氧化物材料部分。此外，每一記憶單元150可以包括包含金屬材料的第一電極126和包含金屬材料並保護在其下的記憶單元150的數據儲存部分的第二電極158。在第一電極126（即底部電極）和第二電極158（即頂部電極）之間提供儲存元件。
在說明性示例中，在記憶單元150包括磁性隧道結的實施例中，記憶單元150可以包括從底部到頂部包括第一電極126、促進上覆材料層的晶體生長的金屬晶種層128、合成反鐵磁體（synthetic antiferromagnet；SAF）結構140、穿隧阻障層146、自由磁化層148以及第二電極158的層堆疊結構。雖然使用薄膜電晶體用作記憶單元150的存取電晶體的實施例來描述本公開，但在此明確預期其中薄膜電晶體用作邏輯裝置、用作記憶體陣列的外圍電路的構件、或任何其他半導體電路的實施例。
在一個實施例中，基板8可以包括單晶矽基板。嵌入低層級介電層（第一介電層601、第一內連線層級介電層610、第二內連線層級介電層620）的低層級金屬內連結構（裝置接觸通孔結構612、第一金屬線結構618、第一金屬通孔結構622、第二金屬線結構628）可以位於單晶矽基板和絕緣層42之間。包括作為通道的單晶矽基板的相應部分的場效電晶體701可以嵌入低層級介電層（第一介電層601、第一內連線層級介電層610、第二內連線層級介電層620）中，且可以電性連接到閘極電極（底部閘極電極15、頂部閘極電極35)、源極電極52以及汲極電極56中的至少一個。
參照圖33，第一流程圖示出了用於製造本公開的半導體裝置（例如第一示例性結構和第二示例性結構）的第一組一般處理步驟。
參照步驟3310，可以在基板8上形成底部閘極電極15。參照步驟3320，可以在底部閘極電極15上形成底部閘極介電層10。參照步驟3330，可以在底部閘極介電層10上形成主動層20。主動層20包括包含氧的非均質化合物半導體材料、選自Ga和W的受體型元素以及選自In和Sn的重貧金屬元素。接觸底部閘極介電層10的主動層20的第一表面部分（例如前通道層20F）處的至少一種重貧金屬元素的原子百分比高於位於底部閘極介電層10相對側的主動層20的第二表面部分（例如背通道層20B）處的至少一種重貧金屬元素的原子百分比。
參照圖34，第二流程圖示出了用於製造本公開的半導體裝置（例如第三、第四、第五、第六、第七和第八示例性結構）的第二組一般處理步驟。
參照步驟3410，在基板8上形成主動層20。主動層20包括包含氧的非均質化合物半導體材料、選自Ga和W的受體型元素以及選自In和Sn的重貧金屬元素。在頂表面下方的主動層20的第一表面部分（例如前通道層20F）處的至少一種重貧金屬元素的原子百分比高於位於底面上的主動層20的第二表面部分（例如背通道層20B）處的至少一種重貧金屬元素的原子百分比。參照步驟3420，可以在主動層20上形成頂部閘極介電層30。參照步驟3430，可以在頂部閘極介電層30上形成頂部閘極電極35。
參照圖35，第三流程圖示出了用於製造本公開的半導體裝置的第三組一般處理步驟。
參照步驟3510，可以在基板8上以正向或反向順序形成包括主動層20、閘極介電層（底部閘極介電層10或頂部閘極介電層30）以及閘極電極（底部閘極電極15或頂部閘極電極35）的堆疊結構。主動層20包括包含氧的非均質化合物半導體材料、選自Ga和W的受體型元素以及選自In和Sn的重貧金屬元素。接觸閘極介電層（底部閘極介電層10或頂部閘極介電層30）的主動層20的第一表面部分（例如前通道層20F）處的至少一種重貧金屬元素的原子百分比高於位於閘極介電層（底部閘極介電層10或頂部閘極介電層30）相對側上的主動層20的第二表面部分（例如背通道層20B）處的至少一種重貧金屬元素的原子百分比。參照步驟3420，可以在主動層20的頂表面的周邊部分形成源極電極52以及汲極電極56。源極電極52以及汲極電極56通過閘極（底部閘極電極15或頂部閘極電極35）彼此橫向間隔開。
參見所有附圖，根據本公開的各個實施例，提供了一種薄膜電晶體，其可以包括：主動層20，位於基板8上且包括可以包含氧的非均質化合物半導體材料、選自Ga和W的受體型元素以及選自In和Sn的重貧金屬元素，其中在所述主動層20的頂表面處的所述至少一種重貧金屬元素的原子百分比高於在所述主動層20的底表面處的所述至少一種重貧金屬元素的原子百分比（如在第三、第四、第五、第六、第七和第八示例性結構的實施例中）；以及頂部閘極堆疊結構（頂部閘極介電層30、頂部閘極電極35），其包括橫跨所述主動層20的頂部閘極介電層30以及位於所述頂部閘極介電層30的頂表面上的頂部閘極電極35。
在一實施例中，在所述主動層20的所述頂表面處的所述至少一種受體型元素的原子百分比低於在所述主動層20的所述底表面處的所述至少一種受體型元素的原子百分比。
在一實施例中，所述非均質化合物半導體材料包括鋅；且所述主動層20的所述頂表面處的鋅原子百分比低於所述主動層20的所述底表面處的鋅原子百分比。
在一實施例中，在所述主動層20的所述頂表面處的所述至少一種重貧金屬元素的所述原子百分比大於25%；且在所述主動層20的所述底表面處的所述至少一種重貧金屬元素的所述原子百分比小於25%。
在一實施例中，所述非均質化合物半導體包括垂直組成漸變半導體區，所述垂直組成漸變半導體區針對所述至少一種重貧金屬元素具有可變的原子百分比，且所述可變的原子百分比隨著與基板8的垂直距離而減小。
在一實施例中，所述薄膜電晶體包括：源極電極52，接觸所述主動層20的第一部分的頂表面；以及汲極電極56，接觸所述主動層20的第二部分的頂表面且通過所述頂部閘極電極35與所述源極電極52橫向間隔開。
在一實施例中，所述薄膜電晶體包括額外頂部閘極堆疊結構（頂部閘極介電層30、頂部閘極電極層35）（如在第五和第六示例性結構的實施例中），所述額外頂部閘極堆疊結構位於所述源極電極52與所述汲極電極56之間且包括跨越所述主動層20的額外頂部閘極介電層30以及位於所述額外頂部閘極介電層30的頂表面上的額外頂部閘極電極35。
在一實施例中，所述薄膜電晶體包括緩衝層110，所述緩衝層110位於所述基板8與所述主動層20之間且包括具有比所述主動層20的任何部分更高電阻率的半導體材料，其中所述主動層20位於所述緩衝層110的頂表面上（如在第三、第四、第五和第六的實施例示例性結構)。
在一實施例中，所述頂部閘極介電層30包括介電金屬氧化物材料，所述介電金屬氧化物材料包括第一金屬元素、第二金屬元素以及氧；且所述頂部閘極介電層30具有垂直組成調變，其中所述第二金屬元素的原子百分比在與所述頂部閘極介電層30的底表面和所述頂部閘極介電層30的頂表面垂直間隔開的高度處具有最小值。
在一實施例中，所述薄膜電晶體包括：接觸所述主動層20的底表面的底部閘極介電層10；以及底部閘極電極15，在所述底部閘極介電層10之下且被位於所述基板8與所述主動層20之間的絕緣層42橫向包圍（如在示例結構的第七和第八的實施例中）。
根據本公開的一個方面，提供了一種薄膜電晶體，包括：底部閘極電極15，嵌入絕緣層42內並覆蓋基板8；底部閘極介電層10，覆蓋在所述底部閘極電極15上；以及位於所述底部閘極介電層10上的主動層20，所述主動層20包括包含氧的非均質化合物半導體材料、選自Ga和W的受體型元素以及選自In和Sn的重貧金屬元素，其中在所述主動層20的底表面處的所述至少一種重貧金屬元素的原子百分比高於在所述主動層20的頂表面處的所述至少一種重貧金屬元素的原子百分比（如在示例性結構中的第一和第二）。
在一實施例中，在所述主動層20的所述底表面處的所述至少一種受體型元素的原子百分比低於在所述主動層20的所述頂表面處的所述至少一種受體型元素的原子百分比。
在一實施例中，所述非均質化合物半導體材料包括鋅；且所述主動層20的所述底表面處的鋅原子百分比低於所述主動層20的所述頂表面處的鋅原子百分比。
在一實施例中，在所述主動層20的所述底表面處的所述至少一種重貧金屬元素的所述原子百分比大於25%；且在所述主動層20的所述頂表面處的所述至少一種重貧金屬元素的所述原子百分比小於25%。
在一實施例中，所述底部閘極介電層10包括介電金屬氧化物材料，所述介電金屬氧化物材料包括第一金屬元素、第二金屬元素以及氧；且所述底部閘極介電層10具有垂直組成調變，其中所述第二金屬元素的原子百分比在與所述底部閘極介電層10的底表面和所述底部閘極介電層10的頂表面垂直間隔開的高度處具有最小值。
根據本公開的一個方面，提供了一種電晶體的形成方法，包括：在基板上形成堆疊結構，所述堆疊結構包括以正向或反向順序排列的主動層、閘極介電層以及閘極電極，所述主動層包括包含氧的化合物半導體材料、選自鎵（Ga）和鎢（W）的受體型元素以及選自銦（In）和錫（Sn）的重貧金屬元素，且接觸所述閘極介電層的所述主動層的第一表面部分處的所述至少一種重貧金屬元素的原子百分比高於位於所述閘極介電層相對側的所述主動層的第二表面部分處的所述至少一種重貧金屬元素的原子百分比；以及在所述主動層的頂表面的周邊部分形成源極電極以及汲極電極，其中所述源極電極以及所述汲極電極通過所述閘極電極彼此橫向間隔開。
在一實施例中，所述主動層通過執行多次原子層沉積步驟單元組來形成，所述原子層沉積步驟單元組包括沉積選自氧化鎵（GaO）和氧化鎢（WO）的受體型元素氧化物的第一原子層沉積步驟以及沉積選自氧化銦（InO）和氧化錫（SnO）的重貧金屬元素氧化物的第二原子層沉積步驟。在執行所述多次原子層沉積步驟單元組期間，每一次所述原子層沉積步驟單元組中的所述第一原子層沉積步驟的持續時間與所述第二原子層沉積步驟的持續時間的比率增加或減少。
在一實施例中，在所述主動層的所述第一表面部分處的所述至少一種受體型元素的原子百分比低於在所述主動層的所述第二表面部分處的所述至少一種受體型元素的原子百分比。
在一實施例中，所述閘極介電層以及所述閘極電極是在形成所述主動層之後形成，且是通過在所述主動層上沉積以及圖案畫閘極介電層以及閘極電極層而形成的。所述方法包括在所述閘極電極周圍以及所述主動層上形成介電層。所述源極電極以及所述汲極電極是穿透所述介電層形成。
在一實施例中，所述方法包括在所述基板上形成絕緣層。所述閘極電極形成在所述絕緣層內。所述閘極介電層形成在所述閘極電極上。所述主動層形成在所述閘極介電層上。
本公開的各種實施例可以有利地用於提供場效電晶體，所述場效電晶體包括具有比塊材半導體層20K及/或背通道層20B更高的重貧金屬元素的原子濃度和更低的受體型元素的原子濃度的前通道層20F。因此，所述前通道層20F能夠提供比塊材半導體層20K及/或背通道層20B更高的電荷載流子濃度和更高的電導率。此外，背通道層20B可以具有比塊材半導體層20K及/或前通道層20F更低的重貧金屬元素的原子濃度和更高的受體型元素的原子濃度，因此，能夠提供比塊材半導體層20K及/或前通道層20F更低的電荷載流子濃度和電導率。本公開的場效電晶體可以提供更高的導通電流和更低的關閉電流。
前述內容概述了若干實施例的特徵，以使所屬領域的技術人員可更好地理解本公開的各方面。所屬領域的技術人員應理解，他們可容易地使用本公開作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的和/或實現與本文中所介紹的實施例相同的優點。所屬領域的技術人員還應意識到此種等效構造並不背離本公開的精神及範圍，且他們可在不背離本公開的精神及範圍的情況下在本文中作出各種改變、替代及更改。
8:基板 9:半導體材料層 10:底部閘極介電層 10G:漸變底部閘極介電層 10H:均質底部閘極介電層 10L:連續底部閘極介電層 10M、30M:中間部分 10U、30U:上部部分 10W、30W:下部部分 11:凹陷區 11A、11B、11C、31A、31B、31C:曲線 15:底部閘極電極 16:底部閘極接觸金屬襯層 17:底部閘極接觸金屬材料部 18:背面電極接觸通孔結構 19:底部閘極接觸通孔孔穴 20:主動層 20B:背通道層 20F:前通道層 20K:塊材半導體層 20L:連續主動層 21A:受體型元素 21H:重貧金屬元素 21O:氧 21Z:鋅 30:頂部閘極介電層 30G:漸變頂部閘極介電層 30H:均質頂部閘極介電層 30L:連續頂部閘極介電層 35:頂部閘極電極 35L:連續頂部閘極電極層 40、48:介電層 42:絕緣層 51:源極孔穴 52、732:源極電極 53:源極金屬襯層 54:源極金屬填充材料部 56、738:汲極電極 57:汲極金屬襯層 58:汲極金屬填充材料部 59:汲極孔穴 100:記憶體區 110:緩衝層 126:第一電極 128:金屬晶種層 140:合成反鐵磁體結構 146:穿隧阻障層 148:自由磁化層 150:記憶單元 158:第二電極 200:邏輯區 601:第一介電層 610:第一內連線層級介電層 612:裝置接觸通孔結構 618:第一金屬線結構 620:第二內連線層級介電層 622:第一金屬通孔結構 628:第二金屬線結構 632:第二金屬通孔結構 635:絕緣材料層 636:蝕刻終止介電層 637:第三線層級介電層 638:第三金屬線結構 640:第四內連線層級介電層 648:第四金屬線 650:第五內連線層級介電層 652:第四金屬通孔結構 658:第五金屬線結構 700:CMOS電路 701:場效電晶體 720:淺溝渠隔離結構 735:半導體通道 742:源極側金屬半導體合金區 748:汲極側金屬半導體合金區 750:閘極結構 752:閘極介電層 754:閘極電極 756:介電閘極間隙壁 758:閘極帽介電層 3310、3320、3330、3410、3420、3430、3510:步驟 D:區 hd1:第一水平方向 hd2:第二水平方向
圖1是根據本公開一些實施例在形成互補金屬氧化物半導體（complementary metal-oxide-semiconductor；CMOS）電晶體、在較低層級介電層中的第一金屬內連結構、絕緣材料層以及可選的蝕刻終止介電層之後的第一示例性結構的垂直剖面圖。 圖2A是根據本公開的第一實施例在形成絕緣層之後的第一示例性結構的一部分的俯視圖。 圖2B是沿圖2A的垂直平面B-B’的第一示例性結構的垂直剖面圖。 圖2C是沿圖2A的垂直平面C-C’的第一示例性結構的垂直剖面圖。 圖3A是根據本公開的第一實施例在絕緣層中形成凹陷區之後的第一示例性結構的一個區的俯視圖。 圖3B是沿圖3A的垂直平面B-B’的第一示例性結構的垂直剖面圖。 圖3C是沿圖3A的垂直平面C-C’的第一示例性結構的垂直剖面圖。 圖4A是根據本公開的第一實施例在形成底部閘極電極之後的第一示例性結構的一個區的俯視圖。 圖4B是沿圖4A的垂直平面B-B’的第一示例性結構的垂直剖面圖。 圖4C是沿圖4A的垂直平面C-C’的第一示例性結構的垂直剖面圖。 圖5A是根據本公開的第一實施例在形成連續底部閘極介電層以及連續主動層之後的第一示例性結構的一個區的俯視圖。 圖5B是沿圖5A的垂直平面B-B’的第一示例性結構的垂直剖面圖。 圖5C是沿圖5A的垂直平面C-C’的第一示例性結構的垂直剖面圖。 圖5D是圖5B的區D的放大圖。 圖6A是根據本公開的第一實施例的圖5A至5C的第一示例性結構內的連續主動層內的各種元素的第一示例性垂直原子百分比分佈。 圖6B是根據本公開的第一實施例的圖5A至5C的第一示例性結構內的連續主動層內的各種元素的第二示例性垂直原子百分比分佈。 圖6C是根據本公開的第一實施例的圖5A至5C的第一示例性結構內的連續主動層內的各種元素的第三示例性垂直原子百分比分佈。 圖6D是根據本公開的第一實施例的圖5A至5C的第一示例性結構內的連續主動層內的各種元素的第四示例性垂直原子百分比分佈。 圖6E是根據本公開的第一實施例的圖5A至5C的第一示例性結構內的連續主動層內的各種元素的第五示例性垂直原子百分比分佈。 圖7是根據本公開的第一實施例的圖5A至5C的第一示例性結構內的連續底部閘極介電層的垂直原子百分比分佈。 圖8A是根據本公開的第一實施例在形成底部閘極介電層以及主動層之後的第一示例性結構的一個區的俯視圖。 圖8B是沿圖8A的垂直平面B-B’的第一示例性結構的垂直剖面圖。 圖8C是沿圖8A的垂直平面C-C’的第一示例性結構的垂直剖面圖。 圖9A是根據本公開的第一實施例在形成介電層之後的第一示例性結構的一個區的俯視圖。 圖9B是沿圖9A的垂直平面B-B’的第一示例性結構的垂直剖面圖。 圖9C是沿圖9A的垂直平面C-C’的第一示例性結構的垂直剖面圖。 圖10A是根據本公開的第一實施例在形成源極孔穴、汲極孔穴以及底部閘極接觸通孔孔穴之後的第一示例性結構的一個區的俯視圖。 圖10B是沿圖10A的垂直平面B-B’的第一示例性結構的垂直剖面圖。 圖10C是沿圖10A的垂直平面C-C’的第一示例性結構的垂直剖面圖。 圖11A是根據本公開的第一實施例在形成源極、汲極以及背側電極接觸通孔結構之後的第一示例性結構的一個區的俯視圖。 圖11B是沿圖11A的垂直平面B-B’的第一示例性結構的垂直剖面圖。 圖11C是沿圖11A的垂直平面C-C’的第一示例性結構的垂直剖面圖。 圖12A是根據本公開的第二實施例的第二示例性結構的一個區的俯視圖。 圖12B是沿圖12A的垂直平面B-B’的第二示例性結構的垂直剖面圖。 圖12C是沿圖12A的垂直平面C-C’的第二示例性結構的垂直剖面圖。 圖13A是根據本公開的第三實施例在形成主動層之後的第三示例性結構的一個區的俯視圖。 圖13B是沿圖13A的垂直平面B-B’的第三示例性結構的垂直剖面圖。 圖13C是沿圖13A的垂直平面C-C’的第三示例性結構的垂直剖面圖。 圖13D是圖13B的區D的放大圖。 圖14A是根據本公開的第三實施例的圖13A至13C的第三示例性結構內的連續主動層內的各種元素的第一示例性垂直原子百分比分佈。 圖14B是根據本公開的第三實施例的圖13A至13C的第三示例性結構內的連續主動層內的各種元素的第二示例性垂直原子百分比分佈。 圖14C是根據本公開的第三實施例的圖13A至13C的第三示例性結構內的連續主動層內的各種元素的第三示例性垂直原子百分比分佈。 圖14D是根據本公開的第三實施例的圖13A至13C的第三示例性結構內的連續主動層內的各種元素的第四示例性垂直原子百分比分佈。 圖14E是根據本公開的第三實施例的圖13A至13C的第三示例性結構內的連續主動層內的各種元素的第五示例性垂直原子百分比分佈。 圖15A是根據本公開的第三實施例在形成連續頂部閘極介電層以及連續頂部閘極電極層之後的第三示例性結構的一個區的俯視圖。 圖15B是沿圖15A的垂直平面B-B’的第三示例性結構的垂直剖面圖。 圖15C是沿圖15A的垂直平面C-C’的第三示例性結構的垂直剖面圖。 圖15D是圖15B的區D的放大圖。 圖16是根據本公開的第三實施例的圖15A至15C的第三示例性結構內的連續頂部閘極介電層的垂直原子百分比分佈。 圖17A是根據本公開的第三實施例在形成頂部閘極電極以及頂部閘極介電層之後的第三示例性結構的一個區的俯視圖。 圖17B是沿圖17A的垂直平面B-B’的第三示例性結構的垂直剖面圖。 圖17C是沿圖17A的垂直平面C-C’的第三示例性結構的垂直剖面圖。 圖18A是根據本公開的第三實施例在形成介電層之後的第三示例性結構的一個區的俯視圖。 圖18B是沿圖18A的垂直平面B-B’的第三示例性結構的垂直剖面圖。 圖18C是沿圖18A的垂直平面C-C’的第三示例性結構的垂直剖面圖。 圖19A是根據本公開的第三實施例在形成源極孔穴、汲極孔穴以及底部閘極接觸通孔孔穴之後的第三示例性結構的一個區的俯視圖。 圖19B是沿圖19A的垂直平面B-B’的第三示例性結構的垂直剖面圖。 圖19C是沿圖19A的垂直平面C-C’的第三示例性結構的垂直剖面圖。 圖20A是根據本公開的第三實施例在形成源極電極、汲極電極以及背側電極接觸通孔結構之後的第三示例性結構的一個區的俯視圖。 圖20B是沿圖20A的垂直平面B-B’的第三示例性結構的垂直剖面圖。 圖20C是沿圖20A的垂直平面C-C’的第三示例性結構的垂直剖面圖。 圖21A是根據本公開的第四實施例的第四示例性結構的一個區的俯視圖。 圖21B是沿圖21A的垂直平面B-B’的第四示例性結構的垂直剖面圖。 圖21C是沿圖21A的垂直平面C-C’的第四示例性結構的垂直剖面圖。 圖22A是根據本公開的第五實施例的第五示例性結構的一個區的俯視圖。 圖22B是沿圖22A的垂直平面B-B’的第五示例性結構的垂直剖面圖。 圖22C是沿圖22A的垂直平面C-C’的第五示例性結構的垂直剖面圖。 圖23A是根據本公開的第六實施例的第六示例性結構的一個區的俯視圖。 圖23B是沿圖23A的垂直平面B-B’的第六示例性結構的垂直剖面圖。 圖23C是沿圖23A的垂直平面C-C’的第六示例性結構的垂直剖面圖。 圖24A是根據本公開的第七實施例在形成連續底部閘極介電層以及連續主動層之後的第七示例性結構的一個區的俯視圖。 圖24B是沿圖24A的垂直平面B-B’的第七示例性結構的垂直剖面圖。 圖24C是沿圖24A的垂直平面C-C’的第七示例性結構的垂直剖面圖。 圖24D是圖24B的區D的放大圖。 圖25是根據本公開的第一實施例的圖24A至24C的第七示例性結構內的連續底部閘極介電層的垂直原子百分比分佈。 圖26A是根據本公開的第七實施例在形成底部閘極介電層、主動層、連續頂部閘極介電層以及頂部閘極電極材料層之後的第七示例性結構的一個區的俯視圖。 圖26B是沿圖26A的垂直平面B-B’的第七示例性結構的垂直剖面圖。 圖26C是沿圖26A的垂直平面C-C’的第七示例性結構的垂直剖面圖。 圖27A是根據本公開的第七實施例在形成頂部閘極介電層以及頂部閘極電極之後的第七示例性結構的一個區的俯視圖。 圖27B是沿圖27A的垂直平面B-B’的第七示例性結構的垂直剖面圖。 圖27C是沿圖27A的垂直平面C-C’的第七示例性結構的垂直剖面圖。 圖28A是根據本公開的第七實施例在形成介電層之後的第七示例性結構的一個區的俯視圖。 圖28B是沿圖28A的垂直平面B-B’的第七示例性結構的垂直剖面圖。 圖28C是沿圖28A的垂直平面C-C’的第七示例性結構的垂直剖面圖。 圖29A是根據本公開的第七實施例在形成源極孔穴、汲極孔穴以及底部閘極接觸通孔孔穴之後的第七示例性結構的一個區的俯視圖。 圖29B是沿圖29A的垂直平面B-B’的第七示例性結構的垂直剖面圖。 圖29C是沿圖29A的垂直平面C-C’的第七示例性結構的垂直剖面圖。 圖30A是根據本公開的第七實施例在形成源極電極、汲極電極以及背側電極接觸通孔結構之後的第七示例性結構的一個區的俯視圖。 圖30B是沿圖30A的垂直平面B-B’的第七示例性結構的垂直剖面圖。 圖30C是沿圖30A的垂直平面C-C’的第七示例性結構的垂直剖面圖。 圖31A是根據本公開的第八實施例的第八示例性結構的一個區的俯視圖。 圖31B是沿圖31A的垂直平面B-B’的第八示例性結構的垂直剖面圖。 圖31C是沿圖31A的垂直平面C-C’的第八示例性結構的垂直剖面圖。 圖32是根據本公開的一些實施例在形成記憶單元之後的示例性結構的垂直剖面圖。 圖33是用於製造本公開的半導體裝置的一般處理步驟的第一流程圖。 圖34是用於製造本公開的半導體裝置的一般處理步驟的第二流程圖。 圖35是用於製造本公開的半導體裝置的一般處理步驟的第三流程圖。
10:底部閘極介電層
10G:漸變底部閘極介電層
15:底部閘極電極
20:主動層
40、48:介電層
42:絕緣層
52:源極電極
53:源極金屬襯層
54:源極金屬填充材料部
56:汲極電極
57:汲極金屬襯層
58:汲極金屬填充材料部
635:絕緣材料層
636:蝕刻終止介電層

Claims (1)

  1. 一種電晶體，包括： 主動層，位於基板上且包括包含氧的化合物半導體材料、至少一種受體型元素以及至少一種重貧金屬元素，其中每一所述至少一種受體型元素選自由鎵（Ga）和鎢（W）所組成的群組，其中每一所述至少一種重貧金屬元素選自由銦（In）和錫（Sn）所組成的群組，且其中在所述主動層的頂表面處的所述至少一種重貧金屬元素的原子百分比高於在所述主動層的底表面處的所述至少一種重貧金屬元素的原子百分比；以及 頂部閘極堆疊結構，包括橫跨所述主動層的頂部閘極介電層以及位於所述頂部閘極介電層的頂表面上的頂部閘極電極。
TW111102119A 2021-04-22 2022-01-19 包括主動區的電晶體及其形成方法 TW202243258A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163178128P 2021-04-22 2021-04-22
US63/178,128 2021-04-22
US17/479,844 US20220344510A1 (en) 2021-04-22 2021-09-20 Transistor including an active region and methods for forming the same
US17/479,844 2021-09-20

Publications (1)

Publication Number Publication Date
TW202243258A true TW202243258A (zh) 2022-11-01

Family

ID=82763222

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111102119A TW202243258A (zh) 2021-04-22 2022-01-19 包括主動區的電晶體及其形成方法

Country Status (3)

Country Link
US (1) US20220344510A1 (zh)
CN (1) CN114914297A (zh)
TW (1) TW202243258A (zh)

Also Published As

Publication number Publication date
CN114914297A (zh) 2022-08-16
US20220344510A1 (en) 2022-10-27

Similar Documents

Publication Publication Date Title
US8779502B2 (en) Nonvolatile semiconductor memory
US9666281B2 (en) Three-dimensional P-I-N memory device and method reading thereof using hole current detection
TWI825561B (zh) 電晶體及其形成方法
JP2010521817A (ja) 複数のチャネル領域を互いに異なる高さに備える電子デバイス、およびその製造方法
US11574908B2 (en) Memory device
US20230378369A1 (en) Thin film transistor including a compositionally-modulated active region and methods for forming the same
US20220328501A1 (en) Tri-gate transistor and methods for forming the same
TWI817310B (zh) 半導體裝置與其形成方法
US11817488B2 (en) Method and related apparatus for integrating electronic memory in an integrated chip
TW202243258A (zh) 包括主動區的電晶體及其形成方法
TW202240654A (zh) 具成份梯度閘極介電層的薄膜電晶體及其形成方法
TWI820562B (zh) 半導體器件及其形成方法
US20220328699A1 (en) Thin film transistor including a compositionally-modulated active region and methods for forming the same
US11984508B2 (en) Thin film transistor including a compositionally-modulated active region and methods for forming the same
TW202236687A (zh) 薄膜電晶體
TWI837991B (zh) 半導體結構及其形成方法
CN218004873U (zh) 晶体管
TWI810838B (zh) 電晶體及其形成方法
JP2016500481A (ja) スプリットゲート電荷トラップフラッシュのためのプロセスチャージ保護