TW202239022A - Light-emitting device - Google Patents
Light-emitting device Download PDFInfo
- Publication number
- TW202239022A TW202239022A TW111121241A TW111121241A TW202239022A TW 202239022 A TW202239022 A TW 202239022A TW 111121241 A TW111121241 A TW 111121241A TW 111121241 A TW111121241 A TW 111121241A TW 202239022 A TW202239022 A TW 202239022A
- Authority
- TW
- Taiwan
- Prior art keywords
- light
- emitting unit
- semiconductor layer
- layer
- insulating layer
- Prior art date
Links
Images
Landscapes
- Led Devices (AREA)
- Surgical Instruments (AREA)
- Led Device Packages (AREA)
Abstract
Description
本發明係關於一種發光元件,且特別係關於一種發光元件,其包含複數個發光單元及一或複數個連接電極位於複數個發光單元之間。The present invention relates to a light-emitting element, and in particular to a light-emitting element, which includes a plurality of light-emitting units and one or a plurality of connecting electrodes located between the plurality of light-emitting units.
發光二極體(Light-Emitting Diode, LED)為固態半導體發光元件,其優點為功耗低,產生的熱能低,工作壽命長,防震,體積小,反應速度快和具有良好的光電特性,例如穩定的發光波長。因此發光二極體被廣泛應用於家用電器,設備指示燈,及光電產品等。Light-Emitting Diode (Light-Emitting Diode, LED) is a solid-state semiconductor light-emitting element, which has the advantages of low power consumption, low heat generation, long working life, shockproof, small size, fast response and good photoelectric properties, such as Stable emission wavelength. Therefore, light-emitting diodes are widely used in household appliances, equipment indicator lights, and optoelectronic products.
一發光元件,包含一基板具有一表面;一第一發光單元及一第二發光單元位於基板上,第一發光單元及第二發光單元各包含一第一半導體層,一第二半導體層,及一活性層位於第一半導體層及第二半導體層之間;一溝渠位於第一發光單元及第二發光單元之間,露出基板之表面;一第一環繞部位於第一發光單元上,環繞第一發光單元並露出位於第一發光單元上的第一半導體層;一第二環繞部位於第二發光單元上,環繞第二發光單元並露出位於第二發光單元上的第一半導體層;一第一絕緣層包含一第一開口位於第一發光單元之第一環繞部上及一第二開口位於第二發光單元之第二半導體層上;以及一或複數個連接電極各包含一第一連接端位於第一發光單元上並連接至位於第一開口中之第一半導體層,一第二連接端位於第二發光單元上並連接至位於第二發光單元之第二半導體層,以及一第三連接端位於溝渠內以連接第一連接端及第二連接端。A light-emitting element, comprising a substrate having a surface; a first light-emitting unit and a second light-emitting unit located on the substrate, each of the first light-emitting unit and the second light-emitting unit comprising a first semiconductor layer, a second semiconductor layer, and An active layer is located between the first semiconductor layer and the second semiconductor layer; a ditch is located between the first light-emitting unit and the second light-emitting unit, exposing the surface of the substrate; a first surrounding portion is located on the first light-emitting unit, surrounding the second A light-emitting unit and exposes the first semiconductor layer on the first light-emitting unit; a second surrounding portion is located on the second light-emitting unit, surrounds the second light-emitting unit and exposes the first semiconductor layer on the second light-emitting unit; An insulating layer includes a first opening located on the first surrounding portion of the first light-emitting unit and a second opening located on the second semiconductor layer of the second light-emitting unit; and one or more connecting electrodes each include a first connecting terminal Located on the first light-emitting unit and connected to the first semiconductor layer located in the first opening, a second connection terminal is located on the second light-emitting unit and connected to the second semiconductor layer located in the second light-emitting unit, and a third connection The terminal is located in the ditch to connect the first connection terminal and the second connection terminal.
一發光元件,包含一基板具有一表面;一第一發光單元及一第二發光單元位於基板上,第一發光單元及第二發光單元各包含一第一半導體層,一第二半導體層,及一活性層位於第一半導體層及第二半導體層之間;一溝渠位於第一發光單元及第二發光單元之間,露出基板之表面;一第一環繞部位於第一發光單元上,環繞第一發光單元並露出位於第一發光單元上的第一半導體層;一第二環繞部位於第二發光單元上,環繞第二發光單元並露出位於第二發光單元上的第一半導體層;一或複數個連接電極各包含一第一連接端位於第一發光單元上並連接至第一發光單元之第一半導體層,一第二連接端位於第二發光單元上並連接至第二發光單元之第二半導體層,以及一第三連接端位於溝渠內以連接第一連接端及第二連接端;以及一絕緣層包含一第一開口位於第一連接端下方及一第二開口位於第二連接端下方,其中自發光元件之一上視圖觀之,第二開口包含一開口面積大於第一開口之一開口面積。A light-emitting element, comprising a substrate having a surface; a first light-emitting unit and a second light-emitting unit located on the substrate, each of the first light-emitting unit and the second light-emitting unit comprising a first semiconductor layer, a second semiconductor layer, and An active layer is located between the first semiconductor layer and the second semiconductor layer; a ditch is located between the first light-emitting unit and the second light-emitting unit, exposing the surface of the substrate; a first surrounding portion is located on the first light-emitting unit, surrounding the second A light-emitting unit and expose the first semiconductor layer on the first light-emitting unit; a second surrounding portion is located on the second light-emitting unit, surround the second light-emitting unit and expose the first semiconductor layer on the second light-emitting unit; or Each of the plurality of connection electrodes includes a first connection terminal located on the first light emitting unit and connected to the first semiconductor layer of the first light emitting unit, and a second connection terminal located on the second light emitting unit and connected to the first semiconductor layer of the second light emitting unit. Two semiconductor layers, and a third connection terminal located in the trench to connect the first connection terminal and the second connection terminal; and an insulating layer including a first opening located under the first connection terminal and a second opening located at the second connection terminal Below, viewed from a top view of the light-emitting element, the second opening includes an opening area larger than that of the first opening.
一發光元件,包含一基板具有一表面;一第一發光單元及一第二發光單元位於基板上,第一發光單元及第二發光單元各包含一第一半導體層,一第二半導體層,及一活性層位於第一半導體層及第二半導體層之間;一溝渠位於第一發光單元及第二發光單元之間,露出基板之表面;一第一內凹部位於第一發光單元上並露出位於第一發光單元上的第一半導體層;一第二內凹部位於第二發光單元上並露出位於第二發光單元上的第一半導體層,其中第一內凹部及第二內凹部係位於溝渠之兩相對側;一或複數個連接電極各包含一第一連接端位於第一內凹部上並接觸第一發光單元之第一半導體層,一第二連接端覆蓋第二內凹部上並電連接至第二發光單元之第二半導體層,以及一第三連接端位於溝渠內以連接第一連接端及第二連接端;以及一絕緣層覆蓋第二內凹部的第一半導體層,並位於第二連接端下方。A light-emitting element, comprising a substrate having a surface; a first light-emitting unit and a second light-emitting unit located on the substrate, each of the first light-emitting unit and the second light-emitting unit comprising a first semiconductor layer, a second semiconductor layer, and An active layer is located between the first semiconductor layer and the second semiconductor layer; a trench is located between the first light-emitting unit and the second light-emitting unit, exposing the surface of the substrate; a first concave portion is located on the first light-emitting unit and exposes the The first semiconductor layer on the first light-emitting unit; a second concave portion is located on the second light-emitting unit and exposes the first semiconductor layer on the second light-emitting unit, wherein the first concave portion and the second concave portion are located in the trench Two opposite sides; one or a plurality of connection electrodes each include a first connection terminal located on the first concave portion and contacting the first semiconductor layer of the first light-emitting unit, and a second connection terminal covering the second concave portion and electrically connected to The second semiconductor layer of the second light-emitting unit, and a third connection terminal are located in the trench to connect the first connection terminal and the second connection terminal; and an insulating layer covers the first semiconductor layer of the second inner recess, and is located in the second below the connection.
一發光元件,包含一基板具有一表面;一第一發光單元及一第二發光單元位於基板上,第一發光單元及第二發光單元各包含一第一半導體層,一第二半導體層,及一活性層位於第一半導體層及第二半導體層之間;一溝渠位於第一發光單元及第二發光單元之間,露出基板之表面;一第一環繞部位於第一發光單元上並露出位於第一發光單元上的第一半導體層;一第二環繞部位於第二發光單元上並露出位於第二發光單元上的第一半導體層;複數個連接電極位於第一發光單元及第二發光單元之間,各包含一第一連接端位於第一環繞部上並接觸第一發光單元之第一半導體層,一第二連接端覆蓋第二環繞部並與第二發光單元之第二半導體層形成電連接,以及一第三連接端位於溝渠內以連接第一連接端及第二連接端;一第一下電極位於第一環繞部上並接觸第一發光單元上的第一半導體層;以及複數個第二下電極凸部位於第二環繞部上並接觸第二發光單元上的第一半導體層,其中自發光元件之一上視圖觀之,複數個連接電極及複數個第二下電極凸部係彼此交替排列。A light-emitting element, comprising a substrate having a surface; a first light-emitting unit and a second light-emitting unit located on the substrate, each of the first light-emitting unit and the second light-emitting unit comprising a first semiconductor layer, a second semiconductor layer, and An active layer is located between the first semiconductor layer and the second semiconductor layer; a trench is located between the first light-emitting unit and the second light-emitting unit, exposing the surface of the substrate; a first surrounding portion is located on the first light-emitting unit and exposes the The first semiconductor layer on the first light-emitting unit; a second surrounding portion is located on the second light-emitting unit and exposes the first semiconductor layer on the second light-emitting unit; a plurality of connection electrodes are located on the first light-emitting unit and the second light-emitting unit Each includes a first connection terminal located on the first surrounding portion and contacting the first semiconductor layer of the first light-emitting unit, and a second connection terminal covering the second surrounding portion and forming with the second semiconductor layer of the second light-emitting unit electrical connection, and a third connection end located in the ditch to connect the first connection end and the second connection end; a first lower electrode is located on the first surrounding part and contacts the first semiconductor layer on the first light emitting unit; and a plurality of A second lower electrode protrusion is located on the second surrounding portion and contacts the first semiconductor layer on the second light emitting unit, wherein viewed from a top view of one of the light emitting elements, a plurality of connecting electrodes and a plurality of second lower electrode protrusions are arranged alternately with each other.
為了使本發明之敘述更加詳盡與完備,請參照下列實施例之描述並配合相關圖示。惟,以下所示之實施例係用於例示本發明之發光元件,並非將本發明限定於以下之實施例。又,本說明書記載於實施例中的構成零件之尺寸、材質、形狀、相對配置等在沒有限定之記載下,本發明之範圍並非限定於此,而僅是單純之說明而已。且各圖示所示構件之大小或位置關係等,會由於為了明確說明有加以誇大之情形。更且,於以下之描述中,為了適切省略詳細說明,對於同一或同性質之構件用同一名稱、符號顯示。In order to make the description of the present invention more detailed and complete, please refer to the description of the following embodiments together with the relevant figures. However, the examples shown below are for illustrating the light-emitting device of the present invention, and the present invention is not limited to the following examples. In addition, the dimensions, materials, shapes, relative arrangements, etc. of the components described in the embodiments in this specification are not limited, and the scope of the present invention is not limited thereto, but is merely illustrative. In addition, the size and positional relationship of components shown in the drawings may be exaggerated for clarity. In addition, in the following description, in order to omit detailed description appropriately, the same name and symbol are used for the same or similar member.
第1圖係依據本發明一實施例所揭示之於一半導體疊層中形成一溝渠及一孔部的上視圖。第2圖係沿著第1圖之切線A-A’的剖面圖。半導體疊層包含一第一半導體層201,一活性層202,以及一第二半導體層203依序地形成在一基板10的表面上。一或複數個溝渠21穿過第二半導體層203,活性層202以及第一半導體層201以露出基板10的一或複數個表面21s,並將半導體疊層分隔為複數個發光單元20,其中複數個發光單元20係藉由溝渠21以彼此分離。FIG. 1 is a top view of a trench and a hole formed in a semiconductor stack according to an embodiment of the present invention. Fig. 2 is a sectional view along the tangent line A-A' of Fig. 1. The semiconductor stack includes a
於本實施例中,如第1圖及第2圖所示,發光元件1包含一第一發光單元20a及一第二發光單元20b,其中第一發光單元20a及第二發光單元20b為溝渠21所分隔開來,並露出基板10的表面21s。In this embodiment, as shown in FIG. 1 and FIG. 2, the light-
於另一實施例中(圖未示),發光元件1包含複數個發光單元20排列形成一矩形陣列,複數個發光單元20為複數個溝渠21以彼此分隔開來,其中複數個發光單元20可包含相同的面積及/或形狀,或是不相同的面積及/或形狀,複數個溝渠21係彼此相連接以連續地露出基板10的表面21s。In another embodiment (not shown in the figure), the light-emitting
於一實施例中,發光元件1可以具有多邊形,例如三角形、六角形、矩形或正方形的外形。發光元件1包含一基板10具有複數個外側壁S位於發光元件1之一周圍以構成多邊形,例如三角形、六角形、矩形或正方形的外形。由上視圖觀之,發光元件1的尺寸例如可以是1000μmÍ1000μm或700μmÍ700μm的正方形形狀或類似大小的矩形形狀,但不特別限定於此。In one embodiment, the
基板10可以為一成長基板,包括用以磊晶成長磷化鋁鎵銦(AlGaInP)之砷化鎵(GaAs)晶圓,或用以成長氮化銦鎵(InGaN)之藍寶石(Al
2O
3)晶圓、氮化鎵(GaN)晶圓或碳化矽(SiC)晶圓。於另一實施例中,基板10可以為一支撐基板,原先磊晶成長於成長基板上的半導體疊層可以移轉至前述的支撐基板上,且原先用以磊晶成長的成長基板再依據應用的需要而選擇性地移除。
The
支撐基板包括導電材料,例如矽(Si)、鋁(Al)、銅(Cu)、鎢(W)、鉬(Mo)、金(Au)、銀(Ag),碳化矽(SiC)或上述材料之合金,或導熱材料,例如金剛石(diamond)、石墨(graphite)、或氮化鋁。並且,雖然圖未顯示,但是基板10與半導體疊層相接的一面可以具有增加粗糙化的表面,粗糙化的表面可以為具有不規則形態的表面或具有規則形態的表面,例如具有多個半球形狀的面,具有多個圓錐形狀的面,或者具有多個多邊錐形狀的面。The support substrate comprises a conductive material such as silicon (Si), aluminum (Al), copper (Cu), tungsten (W), molybdenum (Mo), gold (Au), silver (Ag), silicon carbide (SiC) or the above Alloys, or thermally conductive materials, such as diamond, graphite, or aluminum nitride. Also, although not shown in the figure, the side of the
於本發明之一實施例中,藉由有機金屬化學氣相沉積法(MOCVD)、分子束磊晶(MBE)、氫化物氣相沉積法(HVPE)、物理氣相沉積法(PVD)或離子電鍍方法以於基板10上形成具有光電特性之半導體疊層,例如發光(light-emitting)疊層,其中物理氣象沉積法包含濺鍍 (Sputtering)或蒸鍍(Evaporation)法。In one embodiment of the present invention, by metalorganic chemical vapor deposition (MOCVD), molecular beam epitaxy (MBE), hydride vapor deposition (HVPE), physical vapor deposition (PVD) or ion The electroplating method is used to form a semiconductor laminate with optoelectronic properties on the
於本發明之一實施例中,半導體疊層還可包含一緩衝層(圖未示)位於第一半導體層201和基板10之間,用以釋放基板10和第一半導體層201之間因材料晶格不匹配而產生的應力,以減少差排及晶格缺陷,進而提升磊晶品質。緩衝層可為一單層或包含複數層的結構。於一實施例中,可選用PVD氮化鋁(AlN)做為緩衝層,形成於第一半導體層201及基板10之間,用以改善半導體疊層的磊晶品質。在一實施例中,用以形成PVD氮化鋁(AlN)的靶材係由氮化鋁所組成。在另一實施例中,係使用由鋁組成的靶材,於氮源的環境下與鋁靶材反應性地形成氮化鋁。In one embodiment of the present invention, the semiconductor stack may further include a buffer layer (not shown) located between the
藉由改變半導體疊層中一層或多層的物理及化學組成以調整發光元件1發出光線的波長。半導體疊層之材料包含Ⅲ-Ⅴ族半導體材料,例如Al
xIn
yGa
(1-x-y)N或Al
xIn
yGa
(1-x-y)P,其中0≦x,y≦1;(x+y)≦1。當半導體疊層之材料為AlInGaP系列材料時,可發出波長介於610 nm及650 nm之間的紅光,或波長介於530 nm及570 nm之間的綠光。當半導體疊層之材料為InGaN系列材料時,可發出波長介於400 nm及490 nm之間的藍光。當半導體疊層之材料為AlGaN系列或AlInGaN系列材料時,可發出波長介於400 nm及250 nm之間的紫外光。
The wavelength of light emitted by the light-emitting
第一半導體層201和第二半導體層203可為包覆層(cladding layer),兩者具有不同的導電型態、電性、極性,或依摻雜的元素以提供電子或電洞,例如第一半導體層201為n型電性的半導體,第二半導體層203為p型電性的半導體。活性層202形成在第一半導體層201和第二半導體層203之間,電子與電洞於一電流驅動下在活性層202複合,將電能轉換成光能,以發出一光線。活性層202可為單異質結構(single heterostructure, SH),雙異質結構(double heterostructure, DH),雙側雙異質結構(double-side double heterostructure, DDH),或是多層量子井結構(multi-quantum well, MQW)。活性層202之材料可為中性、p型或n型電性的半導體。第一半導體層201、活性層202、或第二半導體層203可為一單層或包含複數層的結構。The
如第2圖所示,接著,於各發光單元20上進行選擇性蝕刻,形成一或複數個孔部200、一或複數個環繞部204及一或複數個半導體平台205於各發光單元20上。各發光單元20上的半導體平台205為一或複數個環繞部204所環繞。舉例而言,藉由塗佈光阻,並接著經由習知的圖案化製程來移除部分光阻以形成孔部200、環繞部204及半導體平台205的光阻圖案。再藉由光阻圖案做為蝕刻罩幕以進行蝕刻製程,形成孔部200,環繞部204及半導體平台205。具體而言,各個半導體平台205係藉由移除部分的第二半導體層203及活性層202,以形成包含第一半導體層201、活性層202及第二半導體層203的結構。各孔部200及環繞部204係藉由移除部分的第二半導體層203及活性層202,以分別露出第一半導體層201。於蝕刻製程之後再移除剩餘的光阻圖案。換言之,半導體平台205包含第一半導體層201、活性層202及第二半導體層203。孔部200及環繞部204包含第一半導體層201,但不包含第二半導體層203及活性層202。As shown in FIG. 2 , then, selective etching is performed on each
如第2圖所示,各個半導體平台205包含一上表面t1及一下表面b1,活性層202包含一第一上表面及一第二下表面,其中活性層202之第一上表面比第二下表面更靠近半導體平台之上表面t1,半導體平台205之上表面t1和活性層202之第一上表面之間包含一第一距離,半導體平台205之下表面b1和活性層202之第二下表面之間包含一第二距離,且第二距離大於第一距離。As shown in Figure 2, each
於一實施例中,當半導體疊層自成長基板被移轉至支撐基板時,各個半導體平台205包含一上表面t1及一下表面b1,活性層202包含一第一上表面及一第二下表面,其中半導體平台205之上表面t1及活性層202之第一上表面係分別較半導體平台之下表面b1及活性層202之第二下表面遠離於支撐基板,半導體平台205之上表面t1和活性層202之第一上表面之間包含一第一距離,半導體平台205之下表面b1和活性層20之第二下表面之間包含一第二距離,且第一距離大於第二距離。In one embodiment, when the semiconductor stack is transferred from the growth substrate to the support substrate, each
自發光元件1之一上視圖觀之,如第1圖所示,一或複數個孔部200的形狀包含橢圓形、圓形、矩形或其他任意形狀。。Viewed from a top view of the
於一實施例中,如第1圖所示,各發光單元20僅包含一個環繞部204。於ㄧ實施例中,環繞部204位於各發光單元20之最外側且連續環繞發光單元20。發光單元20之最外側包含ㄧ連續環繞的環繞部204。自發光元件1之一上視圖觀之,環繞部204的形狀包含多邊形,例如三角形、六角形、矩形或其他任意形狀。換言之,環繞部204的形狀對應於各發光單元20之形狀構成。各環繞部204的形狀分別與各發光單元20之形狀相似。於ㄧ實施例中,環繞部204的形狀包含矩形,各發光單元20之形狀包含矩形,環繞部204位於各發光單元20之最外側,其中發光單元20矩形之角落可以圓弧化以避免電流局部集中於各發光單元20之角落。環繞部204藉由露出各發光單元20之最外側第一半導體層201的表面以連續地圍繞各發光單元20之第二半導體層203及活性層202。In one embodiment, as shown in FIG. 1 , each
於另一實施例中(圖未示),各發光單元20分別包含複數個環繞部204。各複數個環繞部204的形狀各別包含矩形、橢圓形或圓形,且複數個環繞部204位於各發光單元20之最外側以間續地圍繞各發光單元20之第二半導體層203及活性層202。為避免電流局部集中於各發光單元20之角落,位於各發光單元20之角落上的半導體疊層,亦即角落部份的第二半導體層203及活性層202可保留而未被移除。藉由移除位於各發光單元20之複數邊上的第二半導體層203及活性層202以於各發光單元20之複數邊形成複數個環繞部204。一或多個環繞部204位於各發光單元20之複數邊之一邊上。各發光單元20之複數邊之一邊所包含環繞部204之數量與複數邊之另一邊所包含環繞部204之數量可相同或不相同。以其中ㄧ個發光單元20為例,發光單元20之ㄧ邊包含一或多個環繞部204,發光單元20之另一邊,例如其相鄰邊或相對邊所包含的環繞部204可為ㄧ或多個,兩邊的環繞部204之數量可相同或不相同。In another embodiment (not shown), each
如第1圖所示,一或複數個孔部200位於各發光單元20之內側,並為一或複數個環繞部204所環繞。換言之,一或複數個孔部200係分別為各發光單元20之第二半導體層203及活性層202所圍繞。As shown in FIG. 1 , one or a plurality of
複數個孔部200的數量及配置位置並不限定,可以按照一定的間隔有規律地排列,使電流可沿水平方向均勻地分散。複數個孔部200可排列成複數列,任相鄰兩列或每相鄰兩列上的孔部200可彼此對齊或是錯開。根據複數個孔部200的配置位置可以決定後續接觸層、電極層的位置。The number and arrangement positions of the plurality of
於本發明之一實施例中(圖未示),相鄰兩列上的孔部200係彼此錯開,位於相鄰兩列上的孔部200之間的間距與位於同列上的孔部200之間的間距相同,以使複數個孔部200形成最密堆積,均勻地分散電流。In one embodiment of the present invention (not shown in the figure), the
於本發明之一實施例中(圖未示),考慮到後續接觸層、電極層的位置,相鄰兩列上的孔部200係彼此錯開,位於相鄰兩列上的孔部200之間的間距小於位於同列上的孔部200之間的間距。In one embodiment of the present invention (not shown in the figure), considering the positions of subsequent contact layers and electrode layers, the
於本發明之一實施例中(圖未示),考慮到後續接觸層、電極層的位置,相鄰兩列上的孔部200係彼此錯開,位於相鄰兩列上的孔部200之間的間距大於位於同列上的孔部200之間的間距。In one embodiment of the present invention (not shown in the figure), considering the positions of subsequent contact layers and electrode layers, the
如第1圖及第2圖所示,第一發光單元20a包含一第一半導體平台205a。第一發光單元20a包含一或複數個第一孔部200a以露出第一半導體層201的內表面200as,其中,自發光元件之一上視圖觀之,複數個第一孔部200a係彼此不相連。第一發光單元20a包含一第一環繞部204a形成於第一發光單元20a之複數邊上以連續地露出第一半導體層201的外表面204as,其中第一環繞部204a包含一第一內凹部2041a及複數個第一外凹部2042a。第一孔部200a形成於第一半導體平台205a中,且第一環繞部204a圍繞第一半導體平台205a。As shown in FIG. 1 and FIG. 2, the first
如第1圖及第2圖所示,第二發光單元20b包含一第二半導體平台205b。第二發光單元20b包含一或複數個第二孔部200b以露出第一半導體層201的內表面200bs,其中,自發光元件之一上視圖觀之,複數個第二孔部200b係彼此不相連。第二發光單元20b包含一第二環繞部204b形成於第二發光單元20b之複數邊上以連續地露出第一半導體層201的外表面204bs,其中第二環繞部204b包含一第二內凹部2041b及複數個第二外凹部2042b。第二孔部200b形成於第二半導體平台205b中,且第二環繞部204b圍繞第二半導體平台205b。As shown in FIG. 1 and FIG. 2, the second
如第1圖及第2圖所示,位於第一發光單元20a及第二發光單元20b之間的溝渠21係位於第一發光單元20a之第一內凹部2041a及第二發光單元20b之第二內凹部2041b之間。As shown in Figure 1 and Figure 2, the
如第2圖所示,第一孔部200a位於第一半導體平台205a內,且第一內凹部2041a及第一外凹部2042a分別位於第一半導體平台205a之兩側。第二孔部200b位於第二半導體平台205b內,且第二內凹部2041b及第二外凹部2042b分別位於第二半導體平台205b之兩側。As shown in FIG. 2, the
第一孔部200a及第二孔部200b各包含一第一斜面S1,其分別具有相對於第一半導體層201的內表面200as及內表面200bs水平的延伸面而言在一範圍內的一第一斜角,例如內角介於10度至80度的角度。第一環繞部204a及第二環繞部204b各包含一第二斜面S2,其分別具有相對於第一半導體層201的外表面204as及外表面204bs水平的延伸面而言在一範圍內的一第二斜角,例如內角介於10度至80度的角度。若角度小於10度,過低的斜率會減少活性層202的面積,而活性層202面積的減少會造成發光元件的亮度減少。若角度大於80度則可能導致後續的絕緣層及金屬層無法完全覆蓋第一半導體層201、第二半導體層203、及/或活性層202的側壁,因而產生膜層的破裂。Each of the
於一實施例中,為了維持結構的對稱性以減少製程中光罩對位的誤差,第一斜角與第二斜角之間的角度差異小於20度,較佳小於10度,更佳小於5度。In one embodiment, in order to maintain the symmetry of the structure and reduce the error of mask alignment during the manufacturing process, the angle difference between the first bevel angle and the second bevel angle is less than 20 degrees, preferably less than 10 degrees, more preferably less than 5 degrees.
於一實施例中,各發光單元20之第一半導體層201包含一第三斜面S3,其具有相對於第一半導體層201的外表面204as或外表面204bs而言在一範圍內的一斜角,例如10度至80度的角度。In one embodiment, the
於另一實施例中,第一半導體層201所包含之第三斜面S3,其具有相對於第一半導體層201的外表面204as或外表面204bs而言接近90度的角度,較佳為60度至120度的角度,更佳為80度至110度的角度。In another embodiment, the third slope S3 included in the
於一實施例中,第一半導體層201之第三斜面S3係與基板10之一外側壁S直接相連。基板10之外側壁S可與第一半導體層201之第三斜面S3齊平,或是具有相對於第一半導體層201之第三斜面S3而言在一範圍內的一斜角,較佳為60度至120度的角度,更佳為80度至110度的角度。In one embodiment, the third slope S3 of the
於另一實施例中,如第2圖所示,藉由移除第一半導體層11、第二半導體層12及活性層13,發光元件1包含切割道10d以露出基板10之一上表面10s,其中第一環繞部204a係位於切割道10d及第一半導體平台205a之間,及第二環繞部204b係位於切割道10d及第二半導體平台205b之間。第三斜面S3具有相對於基板10之上表面10s水平的延伸面而言在一範圍內的一第三斜角,例如內角介於10度至80度,較佳小於60度,更佳為小於40度。In another embodiment, as shown in FIG. 2, by removing the first semiconductor layer 11, the second semiconductor layer 12 and the active layer 13, the
基板10之外側壁S可垂直於切割道10d所露出的上表面10s,或是具有相對於切割道10d所露出的上表面10s而言在一範圍內的一第四斜角,較佳為60度至120度的角度,更佳為80度至110度的角度。The outer sidewall S of the
於另一實施例中,為了讓後續的絕緣層及金屬層可完全覆蓋第三斜面S3,第三斜角與第二斜角之間的角度差異大於15度,較佳大於25度,更佳大於35度。In another embodiment, in order to allow the subsequent insulating layer and metal layer to completely cover the third slope S3, the angle difference between the third slope and the second slope is greater than 15 degrees, preferably greater than 25 degrees, and more preferably Greater than 35 degrees.
自發光元件1之上視圖觀之,複數個發光單元20各包含一多邊形或矩形,且複數個發光單元20排列形成具有複數個側邊的矩形陣列。切割道10d圍繞複數個發光單元20所構成之矩形陣列的複數個側邊,並連續地露出基板10之上表面10s。Viewed from the top view of the light-emitting
切割道10d係位於發光元件1之最外側。切割道10d的上視形狀與複數個發光單元20排列形成的矩形陣列的形狀相同,例如矩形或多邊形的環狀環繞複數個發光單元20排列形成的矩形陣列的最外側。The
於一實施例中,所述切割道10d露出的上表面10s係為一粗糙面。粗糙面可以為具有不規則形態的表面或具有規則形態的表面,例如具有多個半球形狀的面,具有多個圓錐形狀的面,或者具有多個多邊錐形狀的面。In one embodiment, the exposed
第3圖係依據本發明一實施例所揭示之形成一接觸電極及一反射層的上視圖。第4圖係沿著第3圖之切線A-A’的剖面圖。第5圖係接續第3圖,依據本發明一實施例所揭示之形成一第一絕緣層、接觸電極、反射層及一第二絕緣層的上視圖。第6圖係沿著第5圖之切線A-A’的剖面圖。FIG. 3 is a top view of forming a contact electrode and a reflective layer according to an embodiment of the present invention. Figure 4 is a sectional view along the tangent line A-A' of Figure 3. FIG. 5 is a continuation of FIG. 3 and is a top view of forming a first insulating layer, a contact electrode, a reflective layer and a second insulating layer according to an embodiment of the present invention. Fig. 6 is a sectional view along the tangent line A-A' of Fig. 5.
如第5圖所示,在基板10及各發光單元20上形成一第一絕緣層50。藉由選擇性蝕刻的方法在第一發光單元20a、第二發光單元20b及溝渠21上形成一或複數個第一絕緣層開口500以共同露出基板10、第一發光單元20a之第一半導體層201及第二發光單元20b之第一半導體層201。於一實施例中,形成在溝渠21上的一或複數個第一絕緣層開口500係同時露出第一內凹部2041a及第二內凹部2041b中的第一半導體層201。As shown in FIG. 5 , a first insulating
如第5圖及第6圖所示,第一發光單元20a之第一內凹部2041a於鄰近溝渠21之一側上形成一或複數個第一絕緣層第一開口501a以露出第一發光單元20a之第一半導體層201。As shown in FIG. 5 and FIG. 6, the first
如第5圖所示,分別在第一發光單元20a及第二發光單元之第二半導體層203上形成一或複數個第一絕緣層第二開口502a及502b以露出第二半導體層203、接觸電極30及/或反射層40。As shown in FIG. 5, one or a plurality of
如第5圖所示,在第一發光單元20a之複數個第一外凹部2042a上分別形成一或複數個第一絕緣層第三開口503a以露出第一發光單元20a之第一半導體層201。在第二發光單元20b之複數個第二外凹部2042b上分別形成另一或複數個第一絕緣層第三開口503b以露出第二發光單元20b之第一半導體層201。As shown in FIG. 5, one or a plurality of
如第5圖所示,分別在第一發光單元20a之第一孔部200a及第二發光單元20b之第二孔部200b上形成一第一絕緣層第四開口504a,504b以露出第一半導體層201。第5圖所示剩下的區域為第一絕緣層50所屏蔽。As shown in FIG. 5, a
於一實施例中,第一絕緣層50可由具有光穿透性的絕緣材料形成。舉例而言,第一絕緣層50之材料包含SiO
x。
In one embodiment, the first insulating
於一實施例中,第一絕緣層50可包含藉由不同折射率的兩種以上之材料交替堆疊以形成一布拉格反射鏡(DBR)結構。於一實施例中,第一絕緣層50可層疊SiO
2/TiO
2或SiO
2/Nb
2O
5等層來選擇性地反射特定波長之光,增加發光元件的光取出效率。當發光元件1的峰值波長(peak emission wavelength)為λ時,第一絕緣層50的光學厚度可被設定為λ/4的整數倍。峰值波長係指發光元件1之發光頻譜中強度最強的波長。在光學厚度λ/4的整數倍的基礎下,第一絕緣層50的厚度可具有±30%的偏差。
In one embodiment, the first insulating
於一實施例中,第一絕緣層50為非導電材料所形成,包含有機材料,例如Su8、苯并環丁烯(BCB)、過氟環丁烷(PFCB)、環氧樹脂(Epoxy)、丙烯酸樹脂(Acrylic Resin)、環烯烴聚合物(COC)、聚甲基丙烯酸甲酯(PMMA)、聚對苯二甲酸乙二酯(PET)、聚碳酸酯(PC)、聚醚醯亞胺(Polyetherimide)或氟碳聚合物(Fluorocarbon Polymer),或是無機材料,例如矽膠(Silicone)或玻璃(Glass),或是介電材料,例如氧化鋁(Al
2O
3)、氮化矽(SiN
x)、氧化矽(SiO
x)、氧化鈦(TiO
x),或氟化鎂(MgF
x)。
In one embodiment, the first insulating
於一實施例中,第一絕緣層50的厚度可爲1000埃至20000埃。In one embodiment, the thickness of the first insulating
於一實施例中,第一絕緣層50的材料選擇SiO
2、TiO
2、SiN
x等材料,若第一絕緣層50的厚度小於1000埃,較薄的厚度可能會使得第一絕緣層50的絕緣性質變弱。具體而言,第一絕緣層50是形成在經蝕刻後的第一斜面S1及第二斜面S2上,順應斜面覆蓋形成的第一絕緣層50亦具有特定的斜率,若是第一絕緣層50的厚度小於1000埃,可能會產生膜層的破裂。
In one embodiment, the material of the first insulating
於一實施例中,第一絕緣層50的材料選擇SiO
2、TiO
2、SiN
x等材料,若第一絕緣層50的厚度超過20000埃,會增加在第一絕緣層50上進行選擇性蝕刻的困難度。然而以上實施例不排除其他具有良好覆蓋延伸性材料或者具有高選擇性蝕刻之材料可避免上述第一絕緣層50過薄或過厚產生的問題。
In one embodiment, the material of the first insulating
第一絕緣層50具有一側表面,其相對於經由選擇性蝕刻所暴露的第一半導體層201的內表面200as或表面204as水平的延伸面為一斜面,此斜面相對於經由選擇性蝕刻所暴露的第一半導體層201的內表面200as或表面204as水平的延伸面而言,具有介於10度至70度之間的斜角。The first insulating
若第一絕緣層50之側表面的斜角小於10度,則將減少第一絕緣層50的實質厚度。因此,可能存在難以確保絕緣性質的問題。If the bevel angle of the side surface of the first insulating
若第一絕緣層50之側表面的斜角大於70度,則可能導致後續的絕緣層及金屬層無法完全覆蓋,因而產生膜層的破裂。If the inclination angle of the side surface of the first insulating
如第4圖及第6圖所示,在各發光單元20之第二半導體層203上形成一接觸電極30。具體而言,於一或複數個第一絕緣層第二開口502a及502b中形成接觸電極30。換言之,接觸電極30為各發光單元20上之一或複數個第一絕緣層第二開口502a及502b所暴露。接觸電極30包含透明電極。透明電極之材料包含透光性導電氧化物或是透光性金屬。透光性導電氧化物包含氧化銦錫(indium tin oxide,ITO)、氧化鋅(zinc oxide,ZnO)、氧化鋅銦錫(zinc indium tin oxide,ZITO)、氧化銦鋅(zinc indium oxide,ZIO)、氧化鋅錫(zinc tin oxide,ZTO)、氧化鎵銦錫(gallium indium tin oxide,GITO) 、氧化銦鎵(gallium indium oxide,GIO)、或是氧化鋅鎵(gallium zinc oxide,GZO)。透光性導電氧化物可包括各種摻雜劑,例如鋁摻雜氧化鋅(aluminum doped zinc oxide,AZO)或是氟摻雜氧化錫(fluorine doped tin oxide,FTO)。透光性金屬包含鎳(Ni)或金(Au)。As shown in FIG. 4 and FIG. 6 , a
接觸電極30的厚度並無限制,但可具有約0.1 nm至100 nm的厚度。於一實施例中,接觸電極30的材料選擇透光性導電氧化物,若接觸電極30的厚度小於0.1 nm,則由於厚度太薄而不能有效地與第二半導體層203形成歐姆接觸。並且,若接觸電極30的厚度大於100 nm,則由於厚度太厚而部分吸收活性層202所發出光線,從而導致發光元件1的亮度減少的問題。由於接觸電極130具有上述範圍的厚度,因此可使電流順利地沿水平方向分散而提高發光元件的電性能。然而以上實施例不排除其他具有橫向電流擴散之材料。The thickness of the
接觸電極30形成於各發光單元20之第二半導體層203之大致整個面,並與各發光單元20之第二半導體層203形成低電阻接觸,例如歐姆接觸,因此電流可以藉由接觸電極30以均勻地擴散通過第二半導體層203。於一實施例中,自發光元件之剖視圖觀之,接觸電極30包含一最外側,其與發光單元20之第二斜面S2相隔一水平距離小於20 μm,較佳小於10 μm,更佳小於5 μm。The
在各發光單元20之接觸電極30上形成一反射層40。反射層40的材料包含鋁(Al)、銀(Ag)、銠(Rh)或鉑(Pt)等金屬或上述材料之合金。反射層40係用來反射光線,且使經反射的光線朝向基板10而向外射出,其中被反射的光線是由各發光單元20之活性層202所產生。A
於另一實施例中,可省略接觸電極30之形成步驟。在各發光單元20之一或複數個第一絕緣層第二開口502a及502b中形成反射層40,反射層40可與第二半導體層203形成歐姆接觸。In another embodiment, the forming step of the
於一實施例中,自發光元件之剖視圖觀之,如第4圖及第6圖所示,反射層40包含一最外側,其與發光單元20之第二斜面S2相隔一水平距離小於20 μm,較佳小於10 μm,更佳小於5 μm。In one embodiment, viewed from the cross-sectional view of the light-emitting element, as shown in FIG. 4 and FIG. 6, the
於一實施例中,反射層40可為一或多層之結構,多層之結構例如一布拉格反射結構。In one embodiment, the
於一實施例中,反射層40之一表面相對於第二半導體層203的上表面為一斜面,此斜面相對於第二半導體層203的表面可具有10度至60度的斜角。反射層40的材料選擇銀(Ag),若反射層40的斜角小於10度,則非常平緩的斜率會降底光的反射效率。此外,小於10度的斜角亦難以確保厚度均勻性。若反射層40的斜角大於60度,則大於60度的斜角可能導致後續膜層產生破裂。然而以上實施例不排除其他具有高反射率之材料。In one embodiment, a surface of the
反射層40的斜角調整可藉由改變基板的配置及熱沉積製程中的金屬原子的前進方向來達成。例如調整基板的位置,使基板的表面相對於蒸鍍或濺鍍的沉積方向而言為一傾斜的表面。The adjustment of the bevel angle of the
於一實施例中,在各發光單元20之反射層40上形成一阻障層(圖未示)以包覆反射層40之上表面及側表面,避免反射層40表面氧化,因而劣化反射層40之反射率。阻障層之材料包含金屬材料,例如鈦(Ti)、鎢(W)、鋁(Al)、銦(In)、錫(Sn)、鎳(Ni)、鉻(Cr)、鉑(Pt)等金屬或上述材料之合金。阻障層可為一或多層之結構,多層結構例如為鈦(Ti)/鋁(Al),及/或鎳鈦合金(NiTi)/鈦鎢合金(TiW)。於本發明之一實施例中,阻障層包含一鈦(Ti)/鋁(Al)之疊層結構以及一鎳鈦合金(NiTi)/鈦鎢合金(TiW)之疊層結構,其中鈦(Ti)/鋁(Al)之疊層結構位於遠離反射層40之一側,及鎳鈦合金(NiTi)/鈦鎢合金(TiW)之疊層結構於靠近反射層40之一側。於本發明之一實施例中,反射層40及阻障層之材料優選地包含金(Au)以外、或銅(Cu)以外之金屬材料。In one embodiment, a barrier layer (not shown) is formed on the
阻障層的疊層結構選擇鎳鈦合金(NiTi)/鈦鎢合金(TiW)/鉑(Pt)/鈦(Ti)/鋁(Al)/鈦(Ti)/鋁(Al)/鉻(Cr)/鉑(Pt),阻障層可具有相對於第二半導體層203的表面爲10度至60度的斜角。於一實施例中,若阻障層的斜角小於10度,則非常平緩的斜率無法完全包覆反射層40。此外,小於10度的斜角亦難以確保厚度均勻性。若阻障層的斜角大於60度,則大於60度的斜角可能導致後續膜層產生破裂。Barrier layer stack structure selection nickel-titanium alloy (NiTi)/titanium-tungsten alloy (TiW)/platinum (Pt)/titanium (Ti)/aluminum (Al)/titanium (Ti)/aluminum (Al)/chromium (Cr )/platinum (Pt), the barrier layer may have an off angle of 10 degrees to 60 degrees with respect to the surface of the
於一實施例中,反射層40或阻障層的厚度優選為100 nm至l μm。若反射層40或阻障層的厚度小於100 nm,則無法有效反射活性層203所發出的光線。並且,若反射層40或阻障層的厚度大於l μm,則因過多的生產製造時間而導致製造上的損失。In one embodiment, the
為了包覆反射層40之上表面及側表面,阻障層包含一底面以與第二半導體層203及/或接觸電極30相接觸。In order to cover the upper surface and the side surface of the
如第5圖所示,在基板10及各發光單元20上形成一第二絕緣層60,且藉由選擇性蝕刻的方法在第一發光單元20a、第二發光單元20b及溝渠21上形成一或複數個第二絕緣層開口600以共同露出基板10、第一發光單元20a之第一半導體層201及第二發光單元20b之第一半導體層201。於一實施例中,形成在鄰近溝渠21上的一或複數個第二絕緣層開口600係同時露出第一內凹部2041a及第二內凹部2041b中的第一半導體層201。As shown in FIG. 5, a second insulating
如第5圖及第6圖所示,第一發光單元20a之第一內凹部2041a於鄰近溝渠21之上形成一或複數個第二絕緣層第一開口601a以露出第一半導體層201。As shown in FIG. 5 and FIG. 6 , the first
如第5圖所示,分別在第一發光單元20a及第二發光單元之第二半導體層203上形成一或複數個第二絕緣層第二開口602a及602b以露出第二半導體層203、接觸電極30及/或反射層40。As shown in FIG. 5, one or a plurality of
如第5圖所示,自發光元件1之一上視圖觀之,複數個第二絕緣層第一開口601a與複數個第二絕緣層第二開口602b之位置係彼此對齊。As shown in FIG. 5 , viewed from a top view of the light-emitting
如第5圖所示,在第一發光單元20a之複數個第一外凹部2042a上分別形成一或複數個第二絕緣層第三開口603a以露出第一發光單元20a之第一半導體層201。在第二發光單元20b之複數個第二外凹部2042b上分別形成另一或複數個第二絕緣層第三開口603b以露出第二發光單元20b之第一半導體層201。As shown in FIG. 5, one or a plurality of
如第5圖所示,分別在第一發光單元20a之第一孔部200a及第二發光單元20b之第二孔部200b上形成一第二絕緣層第四開口604a,604b以露出第一半導體層201。第5圖所示剩下的區域為第二絕緣層60所屏蔽。As shown in FIG. 5, a
第二絕緣層60之第二絕緣層第一開口601a之形成數目及/或位置係對應於第一絕緣層50之第一絕緣層第一開口501a。第二絕緣層第三開口603a,603b之形成數目及/或位置係分別對應於第一絕緣層第三開口503a,503b。第二絕緣層第四開口604a,604b之形成數目及/或位置係分別對應於第一絕緣層第四開口504a,504b。The number and/or positions of the
第二絕緣層第二開口602a,602b之位置與第一絕緣層第二開口502a,502b之位置係部分重疊。第二絕緣層第二開口602a,602b之開口數目與第一絕緣層第二開口502a,502b之開口數目係不同。於一實施例中,複數個第二絕緣層第二開口602a,602b分別位於第一絕緣層第二開口502a,502b之中。第一絕緣層第一開口502a,502b之尺寸大於任一複數個第二絕緣層第二開口602a,602b之尺寸。The positions of the
於一實施例中,第二絕緣層60可由具有光穿透性的絕緣材料形成。舉例而言,第二絕緣層60包含SiOx。In one embodiment, the second insulating
於一實施例中,第二絕緣層60可包含藉由不同折射率的兩種以上之材料交替堆疊以形成一布拉格反射鏡(DBR)結構。例如,第二絕緣層60可包含層疊SiO2/TiO2或SiO2/Nb2O5等層來選擇性地反射特定波長之光,增加發光元件1的光取出效率。當發光元件1的峰值波長(peak emission wavelength)為λ時,第二絕緣層60的光學厚度可被設定為λ/4的整數倍。峰值波長係指發光元件1之發光頻譜中強度最強的波長。在光學厚度λ/4的整數倍的基礎上,第二絕緣層60的厚度可具有±30%的偏差。In one embodiment, the second insulating
第二絕緣層60為非導電材料所形成,包含有機材料,例如Su8、苯并環丁烯(BCB)、過氟環丁烷(PFCB)、環氧樹脂(Epoxy)、丙烯酸樹脂(Acrylic Resin)、環烯烴聚合物(COC)、聚甲基丙烯酸甲酯(PMMA)、聚對苯二甲酸乙二酯(PET)、聚碳酸酯(PC)、聚醚醯亞胺(Polyetherimide)或氟碳聚合物(Fluorocarbon Polymer),或是無機材料,例如矽膠(Silicone)或玻璃(Glass),或是介電材料,例如氧化鋁(Al2O3)、氮化矽(SiNx)、氧化矽(SiOx)、氧化鈦(TiOx),或氟化鎂(MgFx)。The second insulating
於一實施例中,第二絕緣層60的厚度可爲1000埃至20000埃。In one embodiment, the thickness of the second insulating
於一實施例中,若第二絕緣層60的材料選擇SiO2、TiO2、SiNx等材料,若第二絕緣層60的厚度小於1000埃,較薄的厚度可能會使得第二絕緣層60的絕緣性質變弱。具體而言,第二絕緣層60是形成在經蝕刻後的第一斜面S1及第二斜面S2上,順應斜面覆蓋形成的第二絕緣層60亦具有特定的斜率,若是第二絕緣層60的厚度小於1000埃,可能會產生膜層的破裂。In one embodiment, if the material of the second insulating
於一實施例中,第二絕緣層60的材料選擇SiO2、TiO2、SiNx等材料,若第二絕緣層60的厚度超過20000埃,會增加在第二絕緣層60上進行選擇性蝕刻的困難度。然而以上實施例不排除其他具有良好覆蓋延伸性材料或者計有高選擇性蝕刻之材料可避免上述第二絕緣層60過薄或過厚產生的問題。In one embodiment, the material of the second insulating
第二絕緣層60具有一表面,其相對於經由選擇性蝕刻所暴露的第一半導體層201的內表面200as或外表面204as水平的延伸面為一斜面,此斜面相對於經由選擇性蝕刻所暴露的第一半導體層201的內表面200as水平延伸面或外表面204as水平延伸面而言具有一斜角,介於10度至70度之間的斜角。The second insulating
若第二絕緣層60之表面的斜角小於10度,則將減少第二絕緣層60的實質厚度。因此,可能存在難以確保絕緣性質的問題。If the bevel angle of the surface of the second insulating
若第二絕緣層60之表面的斜角大於70度,則可能導致後續的絕緣層及金屬層無法完全覆蓋,因而產生膜層的破裂。If the inclination angle of the surface of the second insulating
第7圖係本發明一實施例所揭示之形成一上電極、一下電極及一連接電極的上視圖。第7A圖及第7B圖係第7圖之部分放大圖。第8圖係沿著第7圖之切線A-A’的剖面圖。一或複數個連接電極70形成於第一發光單元20a及第二發光單元20b之間。一或複數個連接電極70各包含一第一連接端701位於第一發光單元20a之第一內凹部2041a上,覆蓋第二絕緣層第一開口601a,並藉由第二絕緣層第一開口601a及第一絕緣層第一開口501a電連接至第一發光單元20a之第一半導體層201;一第二連接端702位於第二發光單元20b之第二半導體層203上,並藉由第二絕緣層第二開口602b及第一絕緣層第二開口502b電連接至第二發光單元20b之第二半導體層203;以及一第三連接端703位於溝渠21內,且位於第一連接端701及第二連接端702之間 。Fig. 7 is a top view of forming an upper electrode, a lower electrode and a connecting electrode disclosed by an embodiment of the present invention. Figure 7A and Figure 7B are partially enlarged views of Figure 7. Figure 8 is a sectional view along the tangent line A-A' of Figure 7. One or more
於一實施例中,如第7A圖所示,連接電極70之第一連接端701包含一第一連接部份7011位於第一發光單元20a上的第二絕緣層第一開口601a中。連接電極70之第二連接端702包含一第二連接部份7022位於第二發光單元20b上的第二絕緣層第二開口602b中。In one embodiment, as shown in FIG. 7A, the
於一實施例中,如第7A圖所示,位於第二絕緣層第一開口601a中的第一連接端701之第一連接部份7011係與第一發光單元20a之第一半導體層201直接接觸,位於第二絕緣層第二開口602b中的第二連接端702之第二連接部份7022係與阻障層、反射層40或接觸電極30相接觸。In one embodiment, as shown in FIG. 7A, the
於本發明之一實施例中,如第7A圖所示,自發光元件1之上視圖觀之,第三連接端703包含一第三連接第一端7031跨接於第一發光單元20a之第三斜面S3上,及一第三連接第二端7032跨接於第二發光單元20b之第三斜面S3上。第三連接第一端7031及/或第三連接第二端7032包含一寬度至少15μm以上,較佳為30μm以上,更佳為50μm以上。In one embodiment of the present invention, as shown in FIG. 7A, viewed from the top view of the light-emitting
於一實施例中,為了使來自第一發光單元20a之電流均勻地注入至第二發光單元20b,增加電流可注入至第二發光單元20b之總面積,並降低第二連接端702之截面電流密度。如第7圖及第7A圖所示,自發光元件1之上視圖觀之,位於第二發光單元20b之第二絕緣層第二開口602b包含一第一開口面積大於位於第一發光單元20a之第二絕緣層第一開口601a之一第二開口面積。第一連接端701之第一連接部份7011包含一第一寬度W1小於第二連接端702之第二連接部份7022所包含之一第二寬度W2。第三連接端703之第三連接第二端7032包含一第三寬度W3小於第三連接第一端7031之寬度,且第三連接第一端7031及第三連接第二端7032之間所包含之寬度為一漸變變化。In one embodiment, in order to inject the current from the first light-emitting
於另一實施例中(圖未示),為了使來自第一發光單元20a之電流均勻地注入至第二發光單元20b,增加電流可注入至第二發光單元20b之總面積,並降低第二連接端702之截面電流密度。第一連接端701之第一連接部份7011包含之第一寬度W1小於第二連接端702之第二連接部份7022所包含之第二寬度W2,第三連接端703之第三連接第二端7032包含之第三寬度W3相同於第三連接第一端7031包含之寬度。In another embodiment (not shown in the figure), in order to inject the current from the first
於另一實施例中(圖未示),為了使電流均勻地分佈於第一連接端701及第一環繞部204a,第一連接端701之第一連接部份7011包含之第一寬度W1大於第二連接端702之第二連接部份7022所包含之第二寬度W2,第三連接端703包含之第三寬度W3大於第二連接端702所包含之第二寬度W2。In another embodiment (not shown in the figure), in order to distribute the current evenly between the
於另一實施例中(圖未示),為了避免連接電極70之電流密度不均勻,第一連接端701之第一連接部份7011包含之第一寬度W1與第二連接端702之第二連接部份7022所包含之第二寬度W2相同。第三連接端703包含之第三寬度W3大於第一連接部份7011包含之第一寬度W1及/或大於第二連接部份7022所包含之第二寬度W2。In another embodiment (not shown in the figure), in order to avoid uneven current density of the connecting
於一實施例中,一或複數個第一上電極71a分別形成於第一發光單元20a之一或複數個第二絕緣層第二開口602a中,並與第一發光單元20a之第二半導體層203構成電連接。In one embodiment, one or a plurality of first
一第一下電極72a覆蓋第一發光單元20a之第一內凹部2041a及複數個第一外凹部2042a。第一下電極72a藉由一或複數個第二絕緣層開口600及一或複數個第二絕緣層第一開口601a與位於第一發光單元20a之第一內凹部2041a的第一半導體層201直接接觸。第一下電極72a藉由一或複數個第二絕緣層第三開口603a與位於複數個第一外凹部2042a的第一半導體層201直接接觸,並與第一發光單元20a之第一半導體層201構成電連接。第一下電極72a藉由一第二絕緣層第四開口604a與第一孔部200a的第一半導體層201直接接觸,並與第一發光單元20a之第一半導體層201構成電連接。自發光元件1之上視圖觀之,複數個第二絕緣層開口600與複數個連接電極70係彼此交替排列。第一下電極72a沿著第一發光單元20a之第二斜面S2延伸覆蓋至第一半導體平台205a上,以反射第一發光單元20a之活性層202所發出之光線。A first
第二絕緣層開口600、第二絕緣層第一開口601a及第二絕緣層第三開口603a露出位於第一發光單元20a之第一環繞部204a的第一半導體層201、自發光元件1之上視圖觀之,第二絕緣層開口600、第二絕緣層第一開口601a及第二絕緣層第三開口603a包含不同的尺寸。The
第二絕緣層60位於第一上電極71a及第一下電極72a之間以避免第一上電極71a及第一下電極72a之間相接觸而形成短路。部分第二絕緣層60位於延伸覆蓋至第一半導體平台205a上的第一下電極72a之下方,避免第一下電極72a接觸阻障層、反射層40及/或接觸電極30。The second insulating
第一發光單元20a上的第一環繞部204a包含第一內凹部2041a及複數個第一外凹部2042a以構成一矩形,並位於第一發光單元20a之周圍,其中相較於複數個第一外凹部2042a,第一內凹部2041a係鄰近溝渠21之一側。自發光元件1之上視圖觀之,如第7圖所示,複數個第二絕緣層開口600及複數個第二絕緣層第一開口601a係彼此交替排列以露出位於第一發光單元20a上的第一半導體層201。於平行於第一內凹部2041a之一邊的方向上,第二絕緣層開口600包含一寬度大於或小於第二絕緣層第一開口601a所包含之寬度以均勻地分散連接電極70附近之電流。The first surrounding
如第7A圖所示,第一下電極72a形成於第二絕緣層開口600內,延伸覆蓋至第二絕緣層60之上,並連接至位於第二絕緣層第一開口601a上的第一連接端701之第一連接部份7011。As shown in FIG. 7A, the first
自發光元件1之上視圖觀之,如第7圖所示,位於第一發光單元20a上的一或複數個第一上電極71a分別為第一下電極72a所圍繞。Viewed from the top view of the
於一實施例中,自發光元件1之上視圖觀之,如第7圖所示,位於第一發光單元20a上的一或複數個第一上電極71a分別包含一第一上表面積大於第一下電極72a所包含之一第一下表面積。In one embodiment, viewed from the top view of the light-emitting
於另一實施例中(圖未示),自發光元件1之上視圖觀之,位於第一發光單元20a上的一或複數個第一上電極71a分別包含一第一上表面積小於第一下電極72a所包含之一第一下表面積。In another embodiment (not shown in the figure), viewed from the top view of the light-emitting
於另一實施例中(圖未示),自發光元件1之上視圖觀之,位於第一發光單元20a上的一或複數個第一上電極71a分別包含一第一上表面積相同於第一下電極72a所包含之一第一下表面積。In another embodiment (not shown in the figure), viewed from the top view of the light-emitting
一第二下電極72b覆蓋第二發光單元20b之第二內凹部2041b及複數個第二外凹部2042b。第二下電極72b可藉由一或複數個第二絕緣層開口600與位於第二內凹部2041b的第一半導體層201直接接觸。第二下電極72b可藉由一或複數個第二絕緣層第三開口603b與位於複數個第二外凹部2042b的第一半導體層201直接接觸,並與第二發光單元20b之第一半導體層201構成電連接。第二下電極72b可藉由第二絕緣層第四開口604b與位於第二孔部200b的第一半導體層201直接接觸,並與第二發光單元20b之第一半導體層201構成電連接。自發光元件1之上視圖觀之,複數個第二絕緣層開口600與複數個連接電極70係彼此交替排列。第二下電極72b沿著第二發光單元20b之第二斜面S2延伸覆蓋至第二半導體平台205b上,以反射活性層202所發出之光線。A second
如第8圖所示,第二絕緣層60位於第二下電極72b下方,避免第二下電極72b接觸阻障層、反射層40及/或接觸電極30。As shown in FIG. 8 , the second insulating
於一實施例 中,如第7圖所示,自發光元件1之上視圖觀之,位於第二發光單元20b上的第二下電極72b包含一第二下表面積大於位於第一發光單元20a上的第一下電極72a所包含之第一下表面積。In one embodiment, as shown in FIG. 7, viewed from the top view of the light-emitting
於另一實施例 中,如第7圖所示,自發光元件1之上視圖觀之,位於第二發光單元20b上的第二下電極72b所包含之第二下表面積大於位於第一發光單元20a上的各個第一上電極71a所包含之第一上表面積。In another embodiment, as shown in FIG. 7, viewed from the top view of the light-emitting
於另一實施例 中,如第7圖所示,自發光元件1之上視圖觀之,位於第二發光單元20b上的第二下電極72b所包含之第二下表面積大於位於第一發光單元20a上的複數個第一上電極71a所包含之第一上表面積之和。In another embodiment, as shown in FIG. 7, viewed from the top view of the light-emitting
如第7圖所示,溝渠21位於第一發光單元20a之第一內凹部2041a及第二發光單元20b之第二內凹部2041b之間。第一絕緣層開口500及第二絕緣層開口600露出基板10的表面21s、位於第一內凹部2041a之第一半導體層201及位於第二內凹部2041b之第一半導體層201。換言之,形成在鄰近溝渠21上的第一絕緣層開口500及第二絕緣層開口600係同時露出第一內凹部2041a及第二內凹部2041b的第一半導體層201。第一下電極72a包含一部份位於第一絕緣層開口500及第二絕緣層開口600中,並與第一內凹部2041a之第一半導體層201直接接觸。第二下電極72b包含一部份位於第一絕緣層開口500及第二絕緣層開口600中,並與第二內凹部2041b之第一半導體層201直接接觸。第一下電極72a及第二下電極72b藉由溝渠21以彼此分離。As shown in FIG. 7, the
如第7B圖所示,第二下電極72b包含一或複數個第二下電極凹部721b以分別容置一或複數個第二連接端702;以及一或複數個第二下電極凸部722b分別位於兩相鄰之第二連接端702之間。第二下電極凸部722b包含一寬度W4大於或小於第二連接端702之寬度。為了使第二下電極72b之電流均勻地注入至第二發光單元20b之第一半導體層201,第二下電極凸部722b更包含一或複數個第二下電極延伸部724b位於第二內凹部2041b上。第二下電極延伸部724b延伸至第二絕緣層開口600內,與第二內凹部2041b的第一半導體層201直接接觸。為了增加電流可注入之面積,第二下電極延伸部724b包含一寬度W5大於第二下電極凸部722b之寬度W4。As shown in FIG. 7B, the second
於一實施例中,如第7圖所示,自發光元件1之一上視圖觀之,第二下電極凸部722b之寬度小於第二連接端702之寬度。In one embodiment, as shown in FIG. 7 , viewed from a top view of the light-emitting
於另一實施例中(圖未示),自發光元件1之一上視圖觀之,第二下電極凸部722b之寬度大於第二連接端702之寬度。In another embodiment (not shown in the figure), viewed from a top view of the light-emitting
如第7圖所示,自發光元件1之一上視圖觀之,複數個第二下電極凸部722b與複數個第二連接端702係彼此交替排列以將電流均勻地注入至第二發光單元20b之第一半導體層201及第二半導體層203。複數個第二下電極凸部722b包含一數目與複數個第二連接端702所包含之一數目不同,例如複數個第二下電極凸部722b所包含之數目係大於或小於複數個第二連接端702所包含之數目。As shown in FIG. 7, viewed from a top view of the light-emitting
位於第一發光單元20a上的第一下電極72a係與第一發光單元20a之第一半導體層201的外表面204as直接相接。位於第二發光單元20b上的第二下電極72b係與第二發光單元20b之第一半導體層201的外表面204bs直接相接。如第8圖所示,當第一下電極72a或第二下電極72b完全覆蓋第一半導體層201的外表面204as或外表面204bs時,第一下電極72a或第二下電極72b分別包含第一下電極外側壁72as及一第二下電極外側壁72bs以與第一半導體層201之第三斜面S3直接相連。於一實施例中,當第一下電極72a或第二下電極72b部分覆蓋第一半導體層201的外表面204as或外表面204bs時,第一下電極72a或第二下電極72b所包含之第一下電極外側壁72as或第二下電極外側壁72bs係與第一半導體層201之第三斜面S3相隔一距離以部分露出第一半導體層201的外表面204as或外表面204bs(圖未示)。The first
於一實施例中,位於第一發光單元20a之第一上電極71a具有一傾斜的側表面以降低自反射層40或阻障層剝離的風險,並增加後續疊層的覆蓋性。位於第一發光單元20a之第一下電極72a及位於第二發光單元20b上的第二下電極72b分別具有一傾斜的側表面以降低自第一半導體層201剝離的風險,並增加後續疊層的覆蓋性。第一上電極71a之傾斜的側表面與反射層40或阻障層之表面之間具有一夾角介於30度及75度之間。第一下電極72a及/或第二下電極72b之傾斜的側表面與第一半導體層201之表面之間具有一夾角介於30度及75度之間。In one embodiment, the first
第一上電極71a、第一下電極72a及/或第二下電極72b包含金屬材料,例如鉻(Cr)、鈦(Ti)、鎢(W)、金(Au)、鋁(Al)、銦(In)、錫(Sn)、鎳(Ni) 或鉑(Pt)等金屬或上述材料之合金。第一上電極71a、第一下電極72a及/或第二下電極72b可由單個層或是多個層所組成。例如,第一上電極71a、第一下電極72a及/或第二下電極72b可包括Ti/Au層、Ti/Pt/Au層、Cr/Au層、Cr/Pt/Au層、Ni/Au層、Ni/Pt/Au層或Cr/Al/Cr/Ni/Au層。The first
第一上電極71a、第一下電極72a及/或第二下電極72b的厚度優選為0.5 μm至3.5 μm。The thickness of the first
於一實施例中,第一上電極71a包含一頂面低於第一下電極72a之一頂面。換言之,第一上電極71a之頂面與第一下電極72a之頂面之間包含一階差,其中階差位於2000埃至20000埃之間。In one embodiment, the first
於一實施例中,第一下電極72a之頂面及第二下電極72b之頂面包含一階差,其中階差小於2000埃,較佳小於1000埃,更佳小於500埃。In one embodiment, the top surface of the first
於一實施例中,第一下電極72a之頂面及第二下電極72b之頂面大致齊平。In one embodiment, the top surface of the first
第9圖係本發明一實施例所揭示之形成一第三絕緣層的上視圖。第10圖係沿著第9圖之切線A-A’的剖面圖。在基板10及各發光單元20上形成一第三絕緣層80,且藉由選擇性蝕刻的方法在各發光單元20上形成一或複數個第三絕緣層第一開口801及一或複數個第三絕緣層第二開口802。一或複數個第三絕緣層第一開口801分別露出第一發光單元20a之一或複數個第一上電極71a。一或複數個第三絕緣層第二開口802露出第二發光單元20b之第二下電極72b。剩下的區域藉由第三絕緣層80所屏蔽。FIG. 9 is a top view of forming a third insulating layer disclosed by an embodiment of the present invention. Figure 10 is a sectional view along the tangent line A-A' of Figure 9. A third insulating
於一實施例中,如第9圖所示,自發光元件1之上視圖觀之,位於第一發光單元20a之一或複數個第三絕緣層第一開口801分別包含一寬度小於位於第二發光單元20b之一或複數個第三絕緣層第二開口802所包含之一寬度,其中複數個第三絕緣層第一開口801所包含之寬度可彼此相同或不同,及/或複數個第三絕緣層第二開口802所包含之寬度可彼此相同或不同。In one embodiment, as shown in FIG. 9, viewed from the top view of the light-emitting
於另一實施例中(圖未示),自發光元件1之上視圖觀之,位於第一發光單元20a之一或複數個第三絕緣層第一開口801分別包含一寬度大於位於第二發光單元20b之一或複數個第三絕緣層第二開口802所包含之一寬度,其 中複數個第三絕緣層第一開口801所包含之寬度可彼此相同或不同,及/或複數個第三絕緣層第二開口802所包含之寬度可彼此相同或不同。In another embodiment (not shown in the figure), viewed from the top view of the light-emitting
於一實施例中,發光元件包含切割道10d係位於發光元件1之最外側。第三絕緣層80覆蓋基板10所露出之上表面10s,其中第三絕緣層80包含一第三絕緣側壁80s與基板10之外側壁S直接相接或是相隔一距離以露出基板10之部分上表面10s。In one embodiment, the light-emitting element includes the
於另一實施例中,第一半導體層201之第三斜面S3係與基板10之一外壁直接相連。第三絕緣層80覆蓋第一半導體層201的外表面204as或外表面204bs,其中第三絕緣層80所包含之第三絕緣側壁80s與第一半導體層201之第三斜面S3直接相接或是相隔一距離以部分露出第一半導體層201的外表面204as或外表面204bs。In another embodiment, the third slope S3 of the
於一實施例中,第三絕緣層80可由具有光穿透性的絕緣材料形成。舉例而言,第三絕緣層80包含SiO
x。
In one embodiment, the third insulating
於另一實施例中,第三絕緣層80可包含藉由不同折射率的兩種以上之材料交替堆疊以形成一布拉格反射鏡(DBR)結構。於一實施例中,第三絕緣層80可包含層疊SiO
2/TiO
2或SiO
2/Nb
2O
5等層來選擇性地反射特定波長之光,增加發光元件的光取出效率。當發光元件1的峰值波長(peak emission wavelength)為λ時,第三絕緣層80的光學厚度可被設定為λ/4的整數倍。峰值波長係指發光元件1之發光頻譜中強度最強的波長。在λ/4的整數倍的基礎上,第三絕緣層80的厚度可具有±30%的偏差。
In another embodiment, the third insulating
於一實施例中,第三絕緣層80為非導電材料所形成,包含有機材料,例如Su8、苯并環丁烯(BCB)、過氟環丁烷(PFCB)、環氧樹脂(Epoxy)、丙烯酸樹脂(Acrylic Resin)、環烯烴聚合物(COC)、聚甲基丙烯酸甲酯(PMMA)、聚對苯二甲酸乙二酯(PET)、聚碳酸酯(PC)、聚醚醯亞胺(Polyetherimide)或氟碳聚合物(Fluorocarbon Polymer),或是無機材料,例如矽膠(Silicone)或玻璃(Glass),或是介電材料,例如氧化鋁(Al
2O
3)、氮化矽(SiN
x)、氧化矽(SiO
x)、氧化鈦(TiO
x),或氟化鎂(MgF
x)。
In one embodiment, the third insulating
於一實施例中,第三絕緣層80的厚度可爲2000埃至60000埃。In one embodiment, the thickness of the third insulating
於一實施例中,第三絕緣層80的材料選擇SiO
2、TiO
2、SiN
x等材料,若第三絕緣層80的厚度小於2000埃,較薄的厚度可能會使得第三絕緣層80的絕緣性質變弱。具體而言,第三絕緣層80是形成在經蝕刻後的第一斜面S1及第二斜面S2上,順應斜面覆蓋形成的第三絕緣層80亦具有特定的斜率,若是第三絕緣層80的厚度小於2000埃,可能會產生膜層的破裂。
In one embodiment, the material of the third insulating
於一實施例中,若第三絕緣層80的材料選擇SiO
2、TiO
2、SiN
x等材料,若第一絕緣層50的厚度超過60000埃,會增加在第三絕緣層80上進行選擇性蝕刻的困難度。然而以上實施例不排除其他具有良好覆蓋延伸性材料或者計有高選擇性蝕刻之材料可避免上述第一絕緣層50過薄或過厚產生的問題。
In one embodiment, if the material of the third insulating
第三絕緣層80包含第三絕緣側壁80s,其相對於經由選擇性蝕刻所暴露的第一半導體層201的內表面200as, 200bs、外表面204as, 204bs或基板10所露出之上表面10s水平的延伸面而言為一斜面,此斜面相對於經由選擇性蝕刻所暴露的第一半導體層201的內表面200as, 200bs、外表面204as, 204bs或基板10所露出之上表面10s水平的延伸面而言,具有介於10度至70度之間的斜角。The third insulating
於一實施例中,若第三絕緣層80之第三絕緣側壁80s的斜角小於10度,則將減少第三絕緣層80的實質厚度。因此,可能存在難以確保絕緣性質的問題。In one embodiment, if the bevel angle of the third insulating
於一實施例中,若第三絕緣層80之第三絕緣側壁80s的斜角大於70度,則可能導致後續的絕緣層及金屬層無法完全覆蓋,因而產生膜層的破裂。In one embodiment, if the bevel angle of the third insulating
如第9圖及第10圖所示,位於第一發光單元20a上的一或複數個第三絕緣層第一開口801之形成位置係分別對應於一或複數個第二絕緣層第二開口602a,且與第一絕緣層第二開口502a重疊。As shown in FIG. 9 and FIG. 10, the formation positions of one or a plurality of
如第9圖及第10圖所示,位於第二發光單元20b上的一或複數個第三絕緣層第二開口802係與位於下方的第一絕緣層第二開口502b重疊,且與第二絕緣層第二開口602b互不重疊。As shown in FIG. 9 and FIG. 10, one or a plurality of
第11圖係本發明一實施例所揭示之形成一第一電極墊及一第二電極墊的上視圖。第12圖係沿著第11圖之切線A-A’的剖面圖。第13圖係沿著第11圖之切線B-B’的剖面圖。第14圖係沿著第11圖之切線C-C’的剖面圖。發光元件1包含一或複數個第一電極墊901以分別覆蓋一或複數個第三絕緣層第一開口801,且分別接觸一或複數個第一上電極71a。第一電極墊901藉由反射層40及/或接觸電極30以與第一發光單元20a上的第二半導體層203構成電連接。Fig. 11 is a top view of forming a first electrode pad and a second electrode pad disclosed by an embodiment of the present invention. Fig. 12 is a sectional view along the tangent line A-A' of Fig. 11. Fig. 13 is a sectional view along the tangent line B-B' of Fig. 11. Fig. 14 is a sectional view along the tangent line C-C' of Fig. 11. The light-emitting
發光元件1包含一或複數個第二電極墊902以分別覆蓋一或複數個第三絕緣層第二開口802,且接觸第二下電極72b。第二電極墊902藉由形成於第二孔部200b及第二環繞部204b內的第二下電極72b以與第二發光單元20b上的第一半導體層201構成電連接。The
經由第一電極墊901及第二電極墊902所注入之電流藉由連接電極70之第一連接端701及第二連接端702以使第一發光單元20a及第二發光單元20b構成串聯連接。The current injected through the
第一電極墊901或第二電極墊902之上表面可以為平面或非平面。當第一電極墊901或第二電極墊902之上表面為非平面時,第一電極墊901或第二電極墊902的上表面具有與第三絕緣層第一開口801和第三絕緣層第二開口802的表面輪廓相對應的表面輪廓,例如長條形、圓形或階梯形表面。如第11圖所示,第一電極墊901或第二電極墊902的上表面可包括至少一個凹陷部及至少一個凸出部以環繞凹陷部。凹陷部之位置係對應於三絕緣層第一開口801和第三絕緣層第二開口802形成的位置,且凹陷部係位於第三絕緣層第一開口801和第三絕緣層第二開口802中。凸出部之位置係位於第三絕緣層第一開口801和第三絕緣層第二開口802以外的位置,且凸出部係位於第三絕緣層之一上表面。凸出部與凹陷部之間具有一階梯形表面,其中階梯形表面包含一階差位於200埃至60000埃之間,較佳位於1000埃至30000埃之間,更佳位於2000埃至20000埃之間。凹陷部及凸出部可形成為圓形形狀,或第1圖所示的矩形形狀。The upper surface of the
於本發明之另一實施例中(圖未示),第一電極墊901及第二電極墊902為一薄焊墊結構,分別包含一厚度小於第三絕緣結構80之一厚度。第一電極墊901及第二電極墊902包含金屬材料,例如鉻(Cr)、鈦(Ti)、鎢(W)、金(Au)、鋁(Al)、銦(In)、錫(Sn)、鎳(Ni)、鉑(Pt)等金屬或上述材料之合金。第一電極墊901及第二電極墊902可由單個層或是多個層所組成。例如,第一電極墊901及第二電極墊902可包括Ti/Au層、Ti/Pt/Au層、Cr/Au層、Cr/Pt/Au層、Ni/Au層、Ni/Pt/Au層或Cr/Al/Cr/Ni/Au層。In another embodiment of the present invention (not shown in the figure), the
於本發明之一實施例中,第一電極墊901包含一尺寸與第二電極墊902之一尺寸相同或不同,此尺寸可為寬度或面積。例如,第一電極墊901或第二電極墊902的上視面積可為第一電極墊901及第二電極墊902的上視面積相加所得的值的0.8倍以上且小於1倍的大小。In an embodiment of the present invention, the
於本發明之一實施例中(圖未示),第一電極墊901或第二電極墊902分別包含一傾斜側面,因此第一電極墊901或第二電極墊902的側視剖面面積可沿厚度方向發生變化。例如,遠離半導體疊層之第一電極墊901或第二電極墊902之一側的側視剖面面積較靠近半導體疊層之第一電極墊901或第二電極墊902之另一側的側視剖面面積小。In one embodiment of the present invention (not shown in the figure), the
於本發明之一實施例中(圖未示),當發光元件1以倒裝晶片之形式安裝於封裝基板,為了增加第一電極墊901、第二電極墊902跟封裝基板的接觸面積,遠離半導體疊層之第一電極墊901或第二電極墊902之一側的側視剖面面積較靠近半導體疊層之第一電極墊901或第二電極墊902之另一側的側視剖面面積大。In one embodiment of the present invention (not shown in the figure), when the light-emitting
第一電極墊901或第二電極墊902包含一厚度介於1~100μm之間,較佳為1.5~6μm之間。The
第一電極墊901與第二電極墊902之間包含一間隔,間隔包含一最短距離約為10 μm以上,及一最長距離約為250 μm以下。於上述範圍內,藉由縮小第一電極墊901與第二電極墊902之間的間隔可以增大第一電極墊901與第二電極墊902的上視面積,從而可提高發光元件l的散熱效率,且避免第一電極墊901與第二電極墊902之間的短路。There is a gap between the
第15圖係為依本發明一實施例之發光裝置2之示意圖。將前述實施例中的發光元件1以倒裝晶片之形式安裝於封裝基板51 之第一墊片511、第二墊片512上。第一墊片511、第二墊片512之間藉由一包含絕緣材料之絕緣部53做電性絕緣。倒裝晶片安裝係將與電極墊形成面相對之成長基板側向上設為主要的光取出面。為了增加發光裝置2之光取出效率,可於發光元件1之周圍設置一反射結構54。FIG. 15 is a schematic diagram of a
第16圖係為依本發明一實施例之發光裝置3之示意圖。發光裝置3為一球泡燈包括一燈罩602、一反射鏡604、一發光模組610、一燈座612、一散熱片614、一連接部616以及一電連接元件618。發光模組610包含一承載部606,以及複數個發光單元608位於承載部606上,其中複數個發光體608可為前述實施例中的發光元件1或發光裝置2。Fig. 16 is a schematic diagram of a
本發明所列舉之各實施例僅用以說明本發明,並非用以限制本發明之範圍。任何人對本發明所作之任何顯而易知之修飾或變更皆不脫離本發明之精神與範圍。The various embodiments listed in the present invention are only used to illustrate the present invention, and are not intended to limit the scope of the present invention. Any obvious modifications or changes made by anyone to the present invention will not depart from the spirit and scope of the present invention.
1:發光元件1: Light emitting element
2:發光裝置2: Lighting device
3:發光裝置3: Lighting device
10:基板10: Substrate
10d:切割道10d: cutting lane
10s:上表面10s: Upper surface
20:發光單元20: Lighting unit
20a:第一發光單元20a: the first light emitting unit
20b:第二發光單元20b: the second light emitting unit
21:溝渠21: Ditch
21s:表面21s: surface
200:孔部200: hole
200a:第一孔部200a: the first hole
200as:內表面200as: inner surface
200b:第二孔部200b: the second hole
200bs:內表面200bs: inner surface
201:第一半導體層201: the first semiconductor layer
202:活性層202: active layer
203:第二半導體層203: the second semiconductor layer
204:環繞部204: Surrounding part
204a:第一環繞部204a: The first surrounding part
204as:外表面204as: outer surface
2041a:第一內凹部2041a: the first inner recess
2042a:第一外凹部2042a: first outer recess
204b:第二環繞部204b: The second surrounding part
204bs:外表面204bs: External surfaces
2041b:第一內凹部2041b: the first inner recess
2042b:第一外凹部2042b: first outer recess
205:半導體平台205:Semiconductor Platform
205a:第一半導體平台205a: The first semiconductor platform
205b:第二半導體平台205b: Second semiconductor platform
30:接觸電極30: contact electrode
40:反射層40: reflective layer
50:第一絕緣層50: The first insulating layer
500:第一絕緣層開口500: Opening of the first insulating layer
501a:第一絕緣層第一開口501a: the first opening of the first insulating layer
502a,502b:第一絕緣層第二開口502a, 502b: the second opening of the first insulating layer
503a,503b:第一絕緣層第三開口503a, 503b: the third opening of the first insulating layer
504a,504b:第一絕緣層第四開口504a, 504b: the fourth opening of the first insulating layer
60:第二絕緣層60: Second insulating layer
600:第二絕緣層開口600: second insulating layer opening
601a:第二絕緣層第一開口601a: the first opening of the second insulating layer
602a,602b:第二絕緣層第二開口602a, 602b: the second opening of the second insulating layer
603a,603b:第二絕緣層第三開口603a, 603b: the third opening of the second insulating layer
604a,604b:第二絕緣層第四開口604a, 604b: the fourth opening of the second insulating layer
70:連接電極70: Connecting electrodes
701:第一連接端701: the first connection end
7011:第一連接部份7011: The first connection part
702:第二連接端702: the second connection terminal
7022:第二連接部份7022: The second connection part
703:第三連接端703: the third connection terminal
7031:第三連接第一端7031: The third connection first end
7032:第三連接第二端7032: The third connection to the second end
71a:第一上電極71a: the first upper electrode
72a:第一下電極72a: the first lower electrode
72as:第一下電極外側壁72as: the outer wall of the first lower electrode
72b:第二下電極72b: the second lower electrode
72bs:第二下電極外側壁721b:第二下電極凹部72bs: second lower electrode
722b:第二下電極凸部722b: second lower electrode protrusion
724b:第二下電極延伸部724b: Second bottom electrode extension
80:第三絕緣層80: The third insulating layer
801:第三絕緣層第一開口801: the first opening of the third insulating layer
802:第三絕緣層第二開口802: the second opening of the third insulating layer
80s:第三絕緣側壁80s: third insulating sidewall
901:第一電極墊901: first electrode pad
902:第二電極墊902: second electrode pad
51:封裝基板51: Package substrate
511:第一墊片511: The first gasket
512:第二墊片512: second gasket
53:絕緣部53: Insulation part
54:反射結構54: Reflection structure
602:燈罩602: lampshade
604:反射鏡604: Mirror
606:承載部606: bearing part
608:發光體608: Luminous body
610:發光模組610: Lighting module
612:燈座612: lamp holder
614:散熱片614: heat sink
616:連接部616: connection part
618:電連接元件618: Electrical connection components
b1:下表面b1: lower surface
t1:上表面t1: upper surface
S:外側壁S: Outer wall
S1:第一斜面S1: first slope
S2:第二斜面S2: second slope
S3:第三斜面S3: The third slope
第1圖係本發明一實施例所揭示之於一半導體疊層中形成一溝渠及一孔部的上視圖。FIG. 1 is a top view of a trench and a hole formed in a semiconductor stack disclosed by an embodiment of the present invention.
第2圖係沿著第1圖之切線A-A’的剖面圖。Fig. 2 is a sectional view along the tangent line A-A' of Fig. 1.
第3圖係本發明一實施例所揭示之於半導體疊層上形成一接觸電極及一反射層的上視圖。FIG. 3 is a top view of forming a contact electrode and a reflective layer on a semiconductor stack disclosed by an embodiment of the present invention.
第4圖係沿著第3圖之切線A-A’的剖面圖。Figure 4 is a sectional view along the tangent line A-A' of Figure 3.
第5圖係本發明一實施例所揭示之形成一第一絕緣層及一第二絕緣層的上視圖。Fig. 5 is a top view of forming a first insulating layer and a second insulating layer disclosed by an embodiment of the present invention.
第6圖係沿著第5圖之切線A-A’的剖面圖。Fig. 6 is a sectional view along the tangent line A-A' of Fig. 5.
第7圖係本發明一實施例所揭示之於半導體疊層上形成一上電極、一下電極及一連接電極的上視圖。FIG. 7 is a top view of forming an upper electrode, a lower electrode and a connecting electrode on a semiconductor stack disclosed by an embodiment of the present invention.
第7A圖係第7圖之部分放大圖。Figure 7A is an enlarged view of part of Figure 7.
第7B圖係第7圖之部分放大圖。Figure 7B is a partially enlarged view of Figure 7.
第8圖係沿著第7圖之切線A-A’的剖面圖。Figure 8 is a sectional view along the tangent line A-A' of Figure 7.
第9圖係本發明一實施例所揭示之於半導體疊層上形成一第三絕緣層的上視圖。FIG. 9 is a top view of forming a third insulating layer on the semiconductor stack disclosed by an embodiment of the present invention.
第10圖係沿著第9圖之切線A-A’的剖面圖。Figure 10 is a sectional view along the tangent line A-A' of Figure 9.
第11圖係本發明一實施例所揭示之於半導體疊層上形成一第一電極墊及一第二電極墊的上視圖。FIG. 11 is a top view of forming a first electrode pad and a second electrode pad on a semiconductor stack disclosed by an embodiment of the present invention.
第12圖係沿著第11圖之切線A-A’的剖面圖。Fig. 12 is a sectional view along the tangent line A-A' of Fig. 11.
第13圖係沿著第11圖之切線B-B’的剖面圖。Fig. 13 is a sectional view along the tangent line B-B' of Fig. 11.
第14圖係沿著第11圖之切線C-C’的剖面圖。Fig. 14 is a sectional view along the tangent line C-C' of Fig. 11.
第15圖係為依本發明一實施例之發光裝置2之示意圖。FIG. 15 is a schematic diagram of a
第16圖係為依本發明一實施例之發光裝置3之示意圖。Fig. 16 is a schematic diagram of a
無none
1:發光元件 1: Light emitting element
10:基板 10: Substrate
10s:上表面 10s: Upper surface
20:發光單元 20: Lighting unit
20a:第一發光單元 20a: the first light emitting unit
20b:第二發光單元 20b: the second light emitting unit
21:溝渠 21: Ditch
21s:表面 21s: surface
200:孔部 200: hole
200as:內表面 200as: inner surface
200bs:內表面 200bs: inner surface
201:第一半導體層 201: the first semiconductor layer
202:活性層 202: active layer
203:第二半導體層 203: the second semiconductor layer
2041a:第一內凹部 2041a: the first inner recess
2041b:第二內凹部 2041b: Second inner recess
2042a:第一外凹部 2042a: first outer recess
2042b:第二外凹部 2042b: second outer recess
205:半導體平台 205:Semiconductor Platform
205a:第一半導體平台 205a: The first semiconductor platform
205b:第二半導體平台 205b: Second semiconductor platform
30:接觸電極 30: contact electrode
40:反射層 40: reflective layer
50:第一絕緣層 50: The first insulating layer
502a:第一絕緣層第二開口 502a: the second opening of the first insulating layer
502b:第一絕緣層第二開口 502b: the second opening of the first insulating layer
60:第二絕緣層 60: Second insulating layer
602a:第二絕緣層第二開口 602a: the second opening of the second insulating layer
602b:第二絕緣層第二開口 602b: the second opening of the second insulating layer
70:連接電極 70: Connecting electrodes
701:第一連接端 701: the first connection end
702:第二連接端 702: the second connection terminal
703:第三連接端 703: the third connection terminal
71a:第一上電極 71a: the first upper electrode
72a:第一下電極 72a: the first lower electrode
72b:第二下電極 72b: the second lower electrode
80:第三絕緣層 80: The third insulating layer
801:第三絕緣層第一開口 801: the first opening of the third insulating layer
802:第三絕緣層第二開口 802: the second opening of the third insulating layer
901:第一電極墊 901: first electrode pad
902:第二電極墊 902: second electrode pad
Claims (10)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW111121241A TWI807850B (en) | 2018-07-12 | 2018-07-12 | Light-emitting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW111121241A TWI807850B (en) | 2018-07-12 | 2018-07-12 | Light-emitting device |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202239022A true TW202239022A (en) | 2022-10-01 |
TWI807850B TWI807850B (en) | 2023-07-01 |
Family
ID=85460374
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW111121241A TWI807850B (en) | 2018-07-12 | 2018-07-12 | Light-emitting device |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI807850B (en) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180073866A (en) * | 2016-12-23 | 2018-07-03 | 엘지이노텍 주식회사 | Semiconductor device |
-
2018
- 2018-07-12 TW TW111121241A patent/TWI807850B/en active
Also Published As
Publication number | Publication date |
---|---|
TWI807850B (en) | 2023-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10950758B2 (en) | Light-emitting device with reflective layer | |
TWI770225B (en) | Light-emitting device | |
TWI818056B (en) | Light-emitting device | |
TW201818562A (en) | Light-emitting element and manufacturing method thereof | |
TWI755245B (en) | Light-emitting device | |
US11764332B2 (en) | Semiconductor light-emitting device | |
US11942510B2 (en) | Light-emitting device | |
TWI789293B (en) | Light-emitting device | |
CN110120450B (en) | Light emitting element | |
TWI807850B (en) | Light-emitting device | |
TWI832768B (en) | Light-emitting device | |
TWI781867B (en) | Light-emitting device | |
TWI804437B (en) | Light-emitting device | |
US20240234635A9 (en) | Semiconductor light-emitting device | |
TWI764528B (en) | Light-emitting element and manufacturing method thereof | |
TW202247491A (en) | Light-emitting device | |
TW202410489A (en) | Light-emitting device | |
TWM593068U (en) | Light-emitting device | |
TW202141814A (en) | Light-emitting device and manufacturing method thereof | |
TW202349746A (en) | Light-emitting device | |
TW202230832A (en) | Light-emitting element and manufacturing method thereof |