TW202238928A - 選擇器裝置及半導體記憶裝置 - Google Patents

選擇器裝置及半導體記憶裝置 Download PDF

Info

Publication number
TW202238928A
TW202238928A TW110115855A TW110115855A TW202238928A TW 202238928 A TW202238928 A TW 202238928A TW 110115855 A TW110115855 A TW 110115855A TW 110115855 A TW110115855 A TW 110115855A TW 202238928 A TW202238928 A TW 202238928A
Authority
TW
Taiwan
Prior art keywords
layer
electrode
selector
selector device
laminated film
Prior art date
Application number
TW110115855A
Other languages
English (en)
Other versions
TWI817112B (zh
Inventor
張潔瓊
吉川将寿
大坊忠臣
Original Assignee
日商鎧俠股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商鎧俠股份有限公司 filed Critical 日商鎧俠股份有限公司
Publication of TW202238928A publication Critical patent/TW202238928A/zh
Application granted granted Critical
Publication of TWI817112B publication Critical patent/TWI817112B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides

Landscapes

  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

實施形態，係提供一種能夠將選擇器層之封熱效果提高並改善特性的選擇器裝置。 實施形態之選擇器裝置(1)，係具備有：第1電極(2)；和第2電極(3)；和選擇器層(4)，係被配置在第1電極(2)與第2電極(3)之間。第1電極(2)以及第2電極(3)之至少其中一者，係具備有層積膜(11)，該層積膜(11)，係具有：第1層(9)，係包含具有第1德拜溫度(T1)之第1材料；和第2層(10)，係以與第1層(9)相接的方式而被作配置，並包含具有較第1德拜溫度(T1)而更低之第2德拜溫度(T2)之第2材料。相對於第2德拜溫度(T2)之第1德拜溫度(T1)之比(T1/T2)，係為5以上。

Description

選擇器裝置及半導體記憶裝置
本發明之實施形態，係有關於選擇器裝置及半導體記憶裝置。 [關連申請案]
本申請案，係享受以日本專利申請2021-046830號(申請日：2021年3月22日)作為基礎申請之優先權。本申請案，係藉由參照此基礎申請案，而包含基礎申請案之所有的內容。
在對於阻抗變化記憶體(ReRAM：Resistive Randam Access Memory)、相變化記憶體(PCM：Phase Change Memory)、磁阻記憶體(MRAM：Magnetoresistive Randam Access Memory)等之阻抗變化型記憶裝置的電流之ON/OFF之切換中，係使用有具有依據所施加之電壓來在絕緣體與導電體之間進行相變化的選擇器層之選擇器裝置。在此種選擇器裝置中，係要求能夠將選擇器層之封熱效果提高並改善特性。
本發明所欲解決之問題，係在於提供一種能夠將選擇器層之封熱效果提高並改善特性的選擇器裝置及半導體記憶裝置。
實施形態之選擇器裝置，係具備有：第1電極；和第2電極；和選擇器層，係被配置在前述第1電極與前述第2電極之間，前述第1電極以及前述第2電極之至少其中一者，係具備有層積膜，該層積膜，係具有：第1層，係包含具有第1德拜溫度(T1)之第1材料；和第2層，係以與前述第1層相接的方式而被作配置，並包含具有較前述第1德拜溫度而更低之第2德拜溫度(T2)之第2材料。在實施形態之選擇器裝置之第1態樣中，相對於前述第2德拜溫度(T2)之前述第1德拜溫度(T1)之比(T1/T2)，係為5以上。在實施形態之選擇器裝置之第2態樣中，在前述層積膜中之前述第1層以及前述第2層之反覆層積次數，係為4以上。
以下，參照圖面，針對實施形態之選擇器裝置及半導體記憶裝置作說明。在各實施形態中，對於實質性為相同之構成部位，係附加相同之元件符號，並會有將其說明作一部分省略的情況。圖面，係為作示意性展示者，關於厚度和平面尺寸間之關係、各部之厚度之比例等，係會有與實物相異的情況。
第1圖，係為對於實施形態的選擇器裝置1之構成作展示之剖面圖。第1圖中所示之選擇器裝置1，係具備有：第1電極2；和第2電極3；和選擇器層4，係被配置在第1電極2與第2電極3之間。選擇器層4，係具有對於在第1電極2與第2電極3之間而流動的電流之ON/OFF作切換之功能。選擇器層4，係具有「在被施加有未滿臨限值(Vth)之電壓的情況時，係成為阻抗值為高之OFF狀態，並藉由從此狀態起而被施加有臨限值(Vth)以上之電壓，而從阻抗值為高之OFF狀態來急遽變遷至阻抗值為低之ON狀態」的電性特性。
當被施加於選擇器層4處之電壓為較臨限值(Vth)而更小的情況時，選擇器層4係作為絕緣體而起作用，並將在被附加於選擇器層4處之像是阻抗變化層一般之功能層中所流動的電流遮斷，而將功能層設為OFF狀態。若是被施加於選擇器層4處之電壓成為臨限值(Vth)以上，則選擇器層4之阻抗值係急遽地降低，並作為導電體而起作用，經由選擇器層4，在功能層中係成為流動有電流。具有選擇器層4之選擇器裝置1，例如係在各種的電子裝置中，被適用於功能層的電流之ON/OFF之控制。
第1圖中所示之選擇器裝置1，例如係如同第2圖中所示一般，被適用於阻抗變化型半導體記憶裝置8中，該阻抗變化型半導體記憶裝置8，係具備有第1電極2、和第2電極3、和選擇器層4、和第3電極5、和作為非揮發性記憶體層而起作用之阻抗變化層6、以及第4電極7。第3電極5以及第4電極7，係亦可省略。於此情況，係使用有選擇器層4與阻抗變化層6之層積膜，第1電極2以及第2電極3係作為針對選擇器層4以及阻抗變化層6之層積膜的一對之電極而起作用。在上述層積膜中，選擇器層4與阻抗變化層6係可身為被直接作層積的構造，亦可身為在該些之間而中介存在有中間層或附加層等之其他之層的構造。阻抗變化層6，係只要被與選擇器層4直接地或者是中介有其他之層地而作層積，並且被與選擇器層4作電性連接即可。
如同第2圖中所示一般，阻抗變化型半導體記憶裝置8之第1電極2，係被與字元線WL作電性連接，第4電極7，係被與位元線BL作電性連接。阻抗變化型半導體記憶裝置8，係被配置在以會相互交叉的方式而被作配置的字元線WL與位元線BL之間的交點處，並作為半導體記憶裝置之記憶體胞而起作用。在第3圖中，雖係僅展示有1個的阻抗變化型記憶裝置8，但是，實際上，係在多數的位元線BL以及字元線WL之各交點處而被配置有作為記憶體胞之阻抗變化型半導體記憶裝置8，並構成交叉點型之半導體記憶裝置。
作為選擇器裝置1之選擇器層4，係使用有具有如同上述一般之「在被施加之電壓為未滿臨限值(Vth)時係成為阻抗值為高之OFF狀態，並在電壓成為了臨限值(Vth)以上時會從阻抗值為高之OFF狀態來急遽變遷至阻抗值為低之ON狀態」的電性特性之材料(選擇器材料)。具體性之選擇器材料，係並未特別作限定。作為選擇器材料，例如係可列舉出包含有從由碲(Te)、硒(Se)以及硫(S)而成之群中所選擇之至少一個的硫族元素之材料。此種選擇器材料，係亦可包含有身為包含硫族元素之化合物的硫屬化物。
上述之包含有硫族元素之材料，係亦可包含有從由鋁(Al)、鎵(Ga)、銦(In)、矽(Si)、鍺(Ge)、錫(Sn)、砷(As)、磷(P)、銻(Sb)以及鉍(Bi)而成之群中所選擇之至少1個的元素。進而，包含有硫族元素之材料，係亦可包含有從由氮(N)、氧(O)、碳(C)以及硼(B)而成之群中所選擇之至少1個的元素。作為此種選擇器材料之例，係可列舉出GeSbTe、GeTe、SbTe、SiTe、AlTeN、GeAsSe等。但是，選擇器材料，係並不被限定於包含有硫族元素之材料，亦可身為並不包含硫族元素之材料。選擇器層4，係亦可具有非晶質構造。
在阻抗變化層6中，係使用有在阻抗變化型記憶體中之記憶體層。作為阻抗變化型記憶體，係周知有阻抗變化記憶體(ReRAM：Resistive Randam Access Memory)、相變化記憶體(PCM：Phase Change Memory)、磁阻記憶體(MRAM：Magnetoresistive Randam Access Memory)等。此些之各種的阻抗變化型記憶體之記憶體層，係作為阻抗變化層6而被使用。阻抗變化層6，係並不被限定於單層構造，而亦可身為為了發揮各記憶體之功能所必要的多層膜。選擇器裝置1，係並不僅是被使用於阻抗變化型半導體記憶裝置8中，而亦被使用在各種的電子裝置之選擇器中。
在第2圖所示之阻抗變化型記憶裝置8中，選擇器層(切換層)4係被與阻抗變化層6作電性連接，並具有針對對於阻抗變化層6之電流的ON/OFF作切換之功能。當被施加於選擇器層4處之電壓為較臨限值(Vth)而更低時，選擇器層4係作為絕緣體而起作用，並將在阻抗變化層6中所流動的電流遮斷，而將阻抗變化層6設為OFF狀態。若是被施加於選擇器層4處之電壓超過臨限值(Vth)，則選擇器層4之阻抗值係急遽地降低，並作為導電體而起作用，經由選擇器層4，在阻抗變化層6中係成為流動有電流，並成為能夠進行阻抗變化層6之寫入或讀出動作。選擇器裝置1，在阻抗變化型記憶裝置(阻抗變化型記憶體)8中，係具有對於作為記憶體層之阻抗變化層6之ON/OFF作切換之功能。
在上述之選擇器裝置1中，第1電極2以及第2電極3，係如同第3圖中所示一般，具有層積膜11，該層積膜11，係將包含第1材料之第1層9與包含第2材料之第2層10以相接的方式來作了層積。在第1層9中所包含之第1材料，係具有第1德拜溫度(T1)。在第2層10中所包含之第2材料，係具有較第1德拜溫度(T1)而更低之第2德拜溫度(T2)。層積膜11，係並不被限定於如同第3圖中所示一般之將第1層9與第2層10一層一層地作層積者，例如係亦可如同第4圖中所示一般，具有使具有第1層9與第2層10之層積膜11被反覆作了層積的構造。第4圖，係對於「在具有第1層9與第2層10之第1層積膜11-1上，被層積有具有第1層9與第2層10之第2層積膜11-2」，並將此種層積膜11之層積作了n次的反覆實施之狀態(被層積有第1層積膜11-1~第n層積膜11-n之狀態)作展示。在第4圖中所示之層積膜11中的層積次數，係指第1層9以及第2層10之反覆層積次數n。
層積膜11，係並不被限定於如同第3圖中所示一般之在第1層9上配置有第2層10之層積構造。第1圖，係對於依序層積第1層9、第2層10、第1層9、第2層10、選擇器層4、第1層9、第2層10、第1層9、第2層10的構造作展示。並不被限定於此，亦可身為依序層積第1層9、第2層10、第1層9、第2層10、選擇器層4、第2層10、第1層9、第2層10、第1層9之構造，亦可身為依序層積第2層10、第1層9、第2層10、第1層9、選擇器層4、第1層9、第2層10、第1層9、第2層10之構造，或者是亦可身為依序層積第2層10、第1層9、第2層10、第1層9、選擇器層4、第2層10、第1層9、第2層10、第1層9之構造。與選擇器層4相接之層，係不論是第1層9以及第2層10之任一者均可。在將第4圖中所示之層積膜11之層積次數設為n的情況時，亦為相同。
具有第1層9以及第2層10之層積膜11，係被適用於第1電極2以及第2電極3之至少其中一者處。例如，係亦可對於第1電極2而適用具有層積膜11之電極層，並對於第2電極3而適用單層構造之電極層。又，係亦可適用與其相反的構造。作為單層構造之電極層，係適用有像是類鑽石碳層、石墨烯層、碳奈米管層、富勒烯層一般之碳層，像是鎢(W)層、銅(Cu)層、鋁層(Al)、或者是包含有此些之至少一個的元素之合金層一般之金屬層，像是氮化鈦(TiN)層或硼化鈦(TiB)層一般之化合物層等。但是，具有層積膜11之電極層，由於係如同後述一般地而在封熱效果上為優良，因此，較理想，係對於第1電極2以及第2電極3之雙方作適用。
當在第1電極2以及第2電極3處，而適用了具備有「包含具有第1德拜溫度(T1)之第1材料的第1層9」和「包含具有較第1德拜溫度(T1)而更低之第2德拜溫度(T2：T2＜T1)之第2材料的第2層10」之層積膜11的情況時，在德拜溫度為相異之第1層9以及第2層10之邊界面(接觸面)處，由於係產生有界面熱阻抗Rinterface，因此係能夠期待有更大的熱阻抗。
在將第1層9之熱阻抗設為R1，並將第2層10之熱阻抗設為R2，並且將第1層9與第2層10之層積界面處之熱阻抗設為Rinterface的情況時，將第1層9與第2層10一層一層地作了層積的層積膜11之總熱阻抗(Rtotal)，係藉由下述之式(1)而作表現。 Rtotal＝R1＋R2＋Rinterface　…(1) 又，將第1層9與第2層10作了n次的反覆層積之層積膜11之總熱阻抗Rtotal，係藉由下述之式(2)而作表現。 Rtotal＝R1×n＋R2×n＋Rinterface×(2n-1)　…(2)
層積膜11之總熱阻抗(Rtotal)，係如同在上述之式(1)或式(2)中所示一般，受到有界面熱阻抗(Rinterface)之大小及界面熱阻抗(Rinterface)之數量等所致的大幅度影響。界面熱阻抗(Rinterface)之大小，可以推測到係為起因於相對於第2德拜溫度(T2)之第1德拜溫度(T1)之比(T1/T2)等所致者。若是德拜溫度比(T1/T2)越大，則界面熱阻抗(Rinterface)係變得越大。在此，若是層積膜11之總熱阻抗(Rtotal)變得越大，則係能夠越將選擇器層4之封熱效果增強。而，藉由將選擇器層4之封熱效果增強，係能夠將選擇器裝置1之臨限值電壓(Vth)、臨限值電流(Ith)、在成為了ON狀態時之電壓(Vhold)等降低，藉由此，係能夠將電流比增多。得到選擇器層4之封熱效果並且亦將存在於選擇器層4之周圍的第1電極2以及第2電極3之總熱阻抗(Rtotal)提高一事，係為重要。
關於層積膜11之第1層9以及第2層10之德拜溫度比，將相對於第2層10之第2德拜溫度(T2)之第1層9之第1德拜溫度(T1)之比(T1/T2)設為5以上一事，係為有效。藉由將德拜溫度比(T1/T2比)設為5以上，係能夠將層積膜11之總熱阻抗(Rtotal)充分地提高。關於在層積膜11中的第1層9以及第2層10之反覆層積次數n，將反覆層積次數設為4以上一事係為有效。藉由將第1層9以及第2層10之反覆層積次數n設為4以上，係能夠將層積膜11之總熱阻抗(Rtotal)充分地提高。
上述之德拜溫度比(T1/T2比)以及反覆層積次數n，係可分別相互獨立地被滿足，亦可構成為使雙方均滿足。亦即是，就算是第1層9以及第2層10之反覆層積次數n係為未滿4(例如n＝1)，若是德拜溫度比(T1/T2比)係為5以上，則便能夠將層積膜11之總熱阻抗(Rtotal)充分地提高。又，相反的，就算是德拜溫度比(T1/T2比)為未滿5，藉由將第1層9以及第2層10之反覆層積次數n設為4以上，便能夠將層積膜11之總熱阻抗(Rtotal)充分地提高。更理想，係滿足德拜溫度比(T1/T2比)以及反覆層積次數n之雙方。
接著，參照第5圖~第9圖，針對層積膜11之第1層9以及第2層10之德拜溫度比(T1/T2比)進行敘述。在第5圖中，針對代表性的材料之德拜溫度作展示。如同第5圖中所示一般，德拜溫度，係為依據材料所決定之值。在第6圖中，針對「具有第1德拜溫度(T1)之第1材料(材料1)」和「具有第2德拜溫度(T2)之第2材料(材料2)」之間的組合和在各組合中之德拜溫度比(T1/T2比)作展示。在第6圖中，係亦針對作為參考材料而被使用在電極中的主體(bulk)材料，亦即是針對碳主體、TiN主體、W主體以及類鑽石碳(DLC)主體作展示。此些之主體材料，由於係身為單質材料，因此，德拜溫度比(T1/T2比)係為1。
在第7圖、第8圖以及第9圖中，對於將在第6圖中所示之第1材料(材料1)層與第2材料(材料2)層作了層積的層積膜之德拜溫度比(T1/T2比)與總熱阻抗(Rtotal)之值之間之關係作展示。第7圖，係對於在將層積膜之總膜厚設為10nm的情況時之總熱阻抗(Rtotal)之值作展示。第8圖，係對於在將層積膜之總膜厚設為20nm的情況時之總熱阻抗(Rtotal)之值作展示。第9圖，係對於在將層積膜之總膜厚設為30nm的情況時之總熱阻抗(Rtotal)之值作展示。如同在第7圖、第8圖以及第9圖中所示一般，可以得知，若是第1層9與第2層10之德拜溫度比(T1/T2比)變得越大，則總熱阻抗(Rtotal)之值係越增加。在第7圖、第8圖以及第9圖中，係將總膜厚為30nm之碳主體層的總熱阻抗(Rtotal)以虛線來作標示。在主體材料中，膜厚為30nm之碳主體層的總熱阻抗(Rtotal)係為最大，而成為2×10 -8km 2/W。
如同第7圖中所示一般，若依據德拜溫度比(T1/T2比)為5以上之第1材料與第2材料之層積膜(總膜厚：10nm)11，則係能夠得到較身為膜厚為30nm之碳主體層之總熱阻抗(Rtotal)的2×10 -8km 2/W而更高之總熱阻抗(Rtotal)。層積膜11之總熱阻抗(Rtotal)，係若是第1材料與第2材料之間之德拜溫度比(T1/T2比)變得越大則會越增加，而能夠將由使用有層積膜11之第1電極2以及第2電極3所致的選擇器層4之封熱效果增強。故而，藉由使用此種電極2、3，係成為能夠使選擇器裝置1之特性提升。
此種由德拜溫度比(T1/T2比)所致之第1材料與第2材料之層積膜11的總熱阻抗(Rtotal)之提升效果，係如同在第8圖以及第9圖中所示一般，就算是在層積膜11之總膜厚為20nm或層積膜11之總膜厚為30nm的情況時也能夠同樣地得到。較理想，係在能夠得到此種總熱阻抗(Rtotal)之提升效果的同時，第1層9與第2層10之層積膜11之總膜厚亦身為10nm以上30nm以下。若是層積膜11之總膜厚為未滿10nm，則係無法得到充分的總熱阻抗(Rtotal)。若是層積膜11之總膜厚為超過30nm，則選擇器裝置1之電極2、3係變得過厚，而成為無法滿足選擇器裝置1之要求特性。又，構成層積膜11之第1層9以及第2層10之各者之膜厚，較理想，係為0.5nm以上。若是第1層9或第2層10之膜厚為未滿0.5nm，則係會有無法充分地得到各層9、10的功能和在該些之界面處的功能之虞。
在第1材料中，係可使用包含有從由硼(B)、鈦(Ti)、鋯(Zr)、鉿(Hf)、鋁(Al)以及釩(V)而成之群中所選擇之至少一者的氮化物、包含有從由矽(Si)、鎢(W)、鈦(Ti)、鋯(Zr)、鋁(Al)、鉭(Ta)、鎢(W)以及鈣(Ca)而成之群中所選擇之至少一者的碳化物、包含有從由鈦(Ti)以及鑭(La)而成之群中所選擇的至少一者之硼化物、包含有從由鎂(Mg)、鋰(Li)以及鈣(Ca)而成之群中所選擇的至少一者之氟化物、包含有從由鋁(Al)、鈹(Be)、鎂(Mg)、鈦(Ti)，錸(Re)、鈣(Ca)、鐵(Fe)、矽(Si)、鋅(Zn)、鎳(Ni)以及釕(Ru)而成之群中所選擇的至少一者之氧化物等。第1材料，係亦可包含有從由鈹(Be)、矽(Si)、銠(Rh)、鈧(Sc)、鉻(Cr)、硫(S)、鍺(Ge)、鋁(Al)、釩(V)、鈷(Co)、鈦(Ti)、鎳(Ni)、鎂(Mg)、銅(Cu)、鎢(W)、錫(Sn)、鋯(Zr)、鎵(Ga)、鋅(Zn)、鉑(Pt)、鈣(Ca)、鎘(Cd)以及銀(Ag)而成之群中所選擇的至少一者，例如係亦可使用此種金屬材料。第2材料，係亦可包含有從由鈷(Co)、鉑(Pt)、鎂(Mg)、銅(Cu)、鎢(W)、銦(In)、銻(Sb)、鈮(Nb)、錫(Sn)、鍶(Sr)、鎵(Ga)、砷(As)、鋯(Zr)、鋅(Zn)、鈣(Ca)、銀(Ag)、釔(Y)、鈰(Ce)、硫(S)、銻(Sb)、碲(Te)、金(Au)、銩(Tm)、釤(Sm)、鋱(Tb)、溴(Br)、鈰(Ce)、銦(In)、錳(Mn)、鉍(Bi)、鎦(Lu)、汞(Hg)、釷(Th)、鉀(K)、鉈(Tl)、鉛(Pb)、銣(Rb)以及銫(Cs)而成之群中所選擇的至少一者，例如係亦可使用此種金屬材料或化合物材料。第1材料以及第2材料之組合，係基於各材料之德拜溫度，而以滿足上述之條件來作選擇。
接著，參照第10圖~第13圖，針對在層積膜11中之第1層9以及第2層10之反覆層積次數n進行敘述。在第10圖中，針對「具有第1德拜溫度(T1)之第1材料(材料1)」和「具有第2德拜溫度(T2)之第2材料(材料2)」之間的組合和在各組合中之德拜溫度比(T1/T2比)作展示。在第6圖中，係作為參考材料而展示有德拜溫度比(T1/T2比)為1之碳主體。
在第11圖、第12圖以及第13圖中，對於在第10圖中所示之第1材料(材料1)層與第2材料(材料2)層的反覆層積次數n與總熱阻抗(Rtotal)之值之間之關係作展示。第11圖，係對於在將層積膜之總膜厚設為10nm的情況時之總熱阻抗(Rtotal)之值作展示。第12圖，係對於在將層積膜之總膜厚設為20nm的情況時之總熱阻抗(Rtotal)之值作展示。第13圖，係對於在將層積膜之總膜厚設為30nm的情況時之總熱阻抗(Rtotal)之值作展示。如同在第11圖、第12圖以及第13圖中所示一般，可以得知，若是第1層9與第2層10之反覆層積次數n變得越大，則總熱阻抗(Rtotal)之值係越增加。在第11圖、第12圖以及第13圖中，係將身為膜厚為30nm之碳主體層的總熱阻抗(Rtotal)之2×10 -8km 2/W以虛線來作標示。
如同第11圖中所示一般，若依據第1層9以及第2層10之反覆層積次數n為4以上的第1材料與第2材料之層積膜(總膜厚：10nm)11，則係能夠得到較身為膜厚為30nm之碳主體層之總熱阻抗(Rtotal)的2×10 -8km 2/W而更高的總熱阻抗(Rtotal)。層積膜11之總熱阻抗(Rtotal)，係若是第1層9與第2層10之反覆層積次數n變得越大，則越增加。基於反覆層積次數n所致的總熱阻抗(Rtotal)之提升效果，係就算是德拜溫度比(T1/T2比)為未滿5，也能夠藉由將反覆層積次數n設為4以上一事來得到。而，藉由將基於反覆層積次數n來使總熱阻抗(Rtotal)作了增加的層積膜11使用在第1電極2以及第2電極3中，係將選擇器層4之封熱效果增強並成為能夠使選擇器裝置1之特性提升。
基於第1層9以及第2層10之反覆層積次數n所致的層積膜11之總熱阻抗(Rtotal)之提升效果，係如同在第12圖以及第13圖中所示一般，就算是在層積膜11之總膜厚為20nm或層積膜11之總膜厚為30nm的情況時也能夠同樣地得到。就算是在總膜厚為20nm或層積膜11之總膜厚為30nm的情況時，亦同樣地，就算是德拜溫度比(T1/T2比)為未滿5，只要反覆層積次數n係為4以上，則便能夠得到層積膜11之總熱阻抗(Rtotal)之提升效果。較理想，係在能夠得到總熱阻抗(Rtotal)之提升效果的同時，第1層9與第2層10之層積膜11之總膜厚亦為10nm以上30nm以下。若是層積膜11之總膜厚為未滿10nm，則係無法得到充分的總熱阻抗(Rtotal)。若是層積膜11之總膜厚為超過30nm，則選擇器裝置1之電極2、3係變得過厚，而成為無法滿足選擇器裝置1之要求特性。又，構成層積膜11之第1層9以及第2層10之各者之膜厚，較理想，係為0.5nm以上。若是第1層9或第2層10之膜厚為未滿0.5nm，則係會有無法充分地得到各層9、10的功能和在該些之界面處的功能之虞。
如同上述一般，藉由將滿足「第1層9以及第2層10之德拜溫度比(T1/T2比)為5以上(第1條件)」以及「第1層9以及第2層10之反覆層積次數n為4以上(第2條件)」之至少其中一者之層積膜11使用在第1電極2以及第2電極3之至少其中一者處，係能夠將第1電極2以及第2電極3之總熱阻抗(Rtotal)提高。而，藉由基於第1電極2以及第2電極3之總熱阻抗(Rtotal)來將選擇器層4之封熱效果增強，係成為能夠使選擇器裝置1之基於臨限值電壓(Vth)、臨限值電流(Ith)、成為了ON狀態時之電壓(Vhold)等所得到之特性提升。較理想，係在提高選擇器層4之封熱效果的同時，亦一同滿足層積膜11之第1條件以及第2條件。滿足第1條件以及第2條件之至少其中一者之層積膜11、乃至於滿足第1條件以及第2條件之雙方之層積膜11，較理想，係被適用於第1電極2以及第2電極3之雙方處。
適用於層積膜11之第1層9處的第1材料以及適用於第2層10處之第2材料，在滿足第1條件的情況時，係只要第1層9以及第2層10之德拜溫度比(T1/T2比)成為5以上即可，在滿足第2條件的情況時，係並不特別作限定。在第1材料以及第2材料處，係可適用如同在第5圖之表、第6圖之表、第10圖之表中所示一般之材料以及材料之組合。進而，考慮到對於電極所要求之特性等，較理想，第1材料，係包含有從由碳(C)、氮化鈦(TiN)以及硼化鈦(TiB)而成之群中所選擇的至少一者。較理想，第2材料，係包含有從由碲(Te)、金(Au)、銀(Ag)、鉛(Pb)、鉍(Bi)、銦(In)、鎢(W)以及錳(Mn)而成之群中所選擇的至少一者。作為被使用在第1材料中之碳，係可列舉出類鑽石碳、石墨烯、石墨、碳奈米管、富勒烯、無定形碳等，而並未特別作限定。第2材料，係並不被限定於將上述之元素以單質來作包含者，而亦可包含有如同MnTe或SnTe等之碲化物、ZrSe等之硒化物一般的將上述之元素至少包含有1個的化合物或合金等。
實施形態之選擇器裝置1，係具備有適用有將滿足「第1層9以及第2層10之德拜溫度比(T1/T2比)為5以上(第1條件)」以及「第1層9以及第2層10之反覆層積次數n為4以上(第2條件)」之至少其中一者之層積膜11之電極層的第1電極2及/或第2電極3。成為能夠提供一種基於被適用在第1電極2以及第2電極3之至少其中一者處的層積膜11之總熱阻抗(Rtotal)來將選擇器層4之封熱效果作了增強的選擇器裝置1。故而，係能夠使選擇器裝置1之特性提升，進而能夠使使用有此種選擇器裝置1之阻抗變化型半導體記憶裝置8的特性或信賴性等提升。
另外，雖係針對本發明之數種實施形態作了說明，但是，該些實施形態，係僅為作為例子所提示者，而並非為對於發明之範圍作限定者。此些之新穎的實施形態，係可藉由其他之各種形態來實施，在不脫離發明之要旨的範圍內，係可進行各種之省略、置換、變更。此些之實施形態或其變形，係亦被包含於發明之範圍或要旨中，並且亦被包含在申請專利範圍中所記載的發明及其均等範圍內。
1:選擇器裝置 2:第1電極 3:第2電極 4:選擇器層 5:第3電極 6:阻抗變化層 7:第4電極 8:阻抗變化型半導體記憶裝置 9:第1層 10:第2層 11:層積膜
[第1圖]係為對於實施形態的選擇器裝置之構成作展示之剖面圖。 [第2圖]係為對於使用有實施形態的選擇器裝置之阻抗變化型半導體記憶裝置之構成作展示之剖面圖。 [第3圖]係為對於被使用在第1圖中所示之選擇器裝置中的電極之第1例之構成作展示之剖面圖。 [第4圖]係為對於被使用在第1圖中所示之選擇器裝置中的電極之第2例之構成作展示之剖面圖。 [第5圖]係為對於各種材料的德拜溫度作展示之表。 [第6圖]係為對於第1材料與第2材料之間之德拜溫度比(T1/T2)作展示之表。 [第7圖]係為對於在第1材料與第2材料之間之層積膜中的德拜溫度比與總熱阻抗之間之關係作展示之圖。 [第8圖]係為對於在第1材料與第2材料之間之層積膜中的德拜溫度比與總熱阻抗之間之關係作展示之圖。 [第9圖]係為對於在第1材料與第2材料之間之層積膜中的德拜溫度比與總熱阻抗之間之關係作展示之圖。 [第10圖]係為對於第1材料與第2材料之間之德拜溫度比(T1/T2)作展示之表。 [第11圖]係為對於在第1材料與第2材料之間之層積膜中的反覆層積次數與總熱阻抗之間之關係作展示之圖。 [第12圖]係為對於在第1材料與第2材料之間之層積膜中的反覆層積次數與總熱阻抗之間之關係作展示之圖。 [第13圖]係為對於在第1材料與第2材料之間之層積膜中的反覆層積次數與總熱阻抗之間之關係作展示之圖。
1:選擇器裝置
2:第1電極
3:第2電極
4:選擇器層
9:第1層
10:第2層

Claims (19)

  1. 一種選擇器裝置，係具備有： 第1電極；和 第2電極；和 選擇器層，係被配置在前述第1電極與前述第2電極之間， 前述第1電極以及前述第2電極之至少其中一者，係具備有層積膜， 該層積膜，係具有： 第1層，係包含具有第1德拜溫度(T1)之第1材料；和 第2層，係以與前述第1層相接的方式而被作配置，並包含具有較前述第1德拜溫度而更低之第2德拜溫度(T2)之第2材料， 相對於前述第2德拜溫度(T2)之前述第1德拜溫度(T1)之比(T1/T2)，係為5以上。
  2. 如請求項1所記載之選擇器裝置，其中， 在前述層積膜中之前述第1層以及前述第2層之反覆層積次數，係為4以上。
  3. 如請求項1所記載之選擇器裝置，其中， 前述層積膜之總膜厚，係為10nm以上30nm以下。
  4. 如請求項3所記載之選擇器裝置，其中， 前述第1層以及前述第2層之膜厚，係分別為0.5nm以上。
  5. 如請求項1~4中之任一項所記載之選擇器裝置，其中， 前述第1材料，係包含從由碳、氮化鈦以及硼化鈦而成之群中所選擇的至少一者，前述第2材料，係包含從由碲、金、銀、鉛、鉍、銦、鎢以及錳而成之群中所選擇的至少一者。
  6. 如請求項1~4中之任一項所記載之選擇器裝置，其中， 前述第1材料，係身為包含有從由硼、鈦、鋯、鉿、鋁以及釩而成之群中所選擇的至少一者之氮化物。
  7. 如請求項1~4中之任一項所記載之選擇器裝置，其中， 前述第1材料，係身為包含有從由矽、鎢、鈦、鋯、鋁、鉭、鎢以及鈣而成之群中所選擇的至少一者之碳化物。
  8. 如請求項1~4中之任一項所記載之選擇器裝置，其中， 前述第1材料，係身為包含有從由鈦以及鑭而成之群中所選擇的至少一者之硼化物。
  9. 如請求項1~4中之任一項所記載之選擇器裝置，其中， 前述第1材料，係身為包含有從由鎂、鋰以及鈣而成之群中所選擇的至少一者之氟化物。
  10. 如請求項1~4中之任一項所記載之選擇器裝置，其中， 前述第1材料，係身為包含有從由鋁、鈹、鎂、鈦、錸、鈣、鐵、矽、鋅、鎳以及釕而成之群中所選擇的至少一者之氧化物。
  11. 如請求項1~4中之任一項所記載之選擇器裝置，其中， 前述第1材料，係包含有從由鈹、矽、銠、鈧、鉻、硫、鍺、鋁、釩、鈷、鈦、鎳、鎂、銅、鎢、錫、鋯、鎵、鋅、鉑、鈣、鎘以及銀而成之群中所選擇的至少一者。
  12. 如請求項1~4中之任一項所記載之選擇器裝置，其中， 前述第2材料，係包含有從由鈷、鉑、鎂、銅、鎢、銦、銻、鈮、錫、鍶、鎵、砷、鋯、鋅、鈣、鎘、銀、釔、鈰、硫、銻、碲、金、銩、釤、鋱、溴、鈰、銦、錳、鉍、鎦、汞、釷、鉀、鉈、鉛、銣以及銫而成之群中所選擇的至少一者。
  13. 如請求項1~4中之任一項所記載之選擇器裝置，其中， 前述第1電極以及前述第2電極，係分別具備有前述層積膜。
  14. 一種選擇器裝置，係具備有： 第1電極；和 第2電極；和 選擇器層，係被配置在前述第1電極與前述第2電極之間， 前述第1電極以及前述第2電極之至少其中一者，係具備有層積膜， 該層積膜，係具有： 第1層，係包含具有第1德拜溫度(T1)之第1材料；和 第2層，係以與前述第1層相接的方式而被作配置，並包含具有較前述第1德拜溫度而更低之第2德拜溫度(T2)之第2材料， 在前述層積膜中之前述第1層以及前述第2層之反覆層積次數，係為4以上。
  15. 如請求項14所記載之選擇器裝置，其中， 前述層積膜之總膜厚，係為10nm以上30nm以下。
  16. 如請求項15所記載之選擇器裝置，其中， 前述第1層以及前述第2層之膜厚，係分別為0.5nm以上。
  17. 如請求項14~16中之任一項所記載之選擇器裝置，其中， 前述第1材料，係包含從由碳、氮化鈦以及硼化鈦而成之群中所選擇的至少一者，前述第2材料，係包含從由碲、金、銀、鉛、鉍、銦、鎢以及錳而成之群中所選擇的至少一者。
  18. 如請求項14~16中之任一項所記載之選擇器裝置，其中， 前述第1電極以及前述第2電極，係分別具備有前述層積膜。
  19. 一種半導體記憶裝置，係具備有： 如請求項1~4中之任一項或者是如請求項14~16中之任一項所記載之選擇器裝置；和 阻抗變化層，係被與前述選擇器裝置之前述選擇器層作電性連接，並且被與前述選擇器層作了層積。
TW110115855A 2021-03-22 2021-05-03 選擇器裝置及半導體記憶裝置 TWI817112B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021046830A JP2022146047A (ja) 2021-03-22 2021-03-22 セレクタ装置及び半導体記憶装置
JP2021-046830 2021-03-22

Publications (2)

Publication Number Publication Date
TW202238928A true TW202238928A (zh) 2022-10-01
TWI817112B TWI817112B (zh) 2023-10-01

Family

ID=83285157

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110115855A TWI817112B (zh) 2021-03-22 2021-05-03 選擇器裝置及半導體記憶裝置

Country Status (4)

Country Link
US (1) US20220302383A1 (zh)
JP (1) JP2022146047A (zh)
CN (1) CN115117238A (zh)
TW (1) TWI817112B (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100682878B1 (ko) * 2006-02-09 2007-02-15 삼성전기주식회사 플립칩형 발광소자
MY167939A (en) * 2012-01-31 2018-10-04 Esco Corp Wear resistant material and system and method of creating a wear resistant material
US10381072B2 (en) * 2014-04-30 2019-08-13 Micron Technology, Inc. Phase change memory stack with treated sidewalls
US9419212B2 (en) * 2014-12-05 2016-08-16 Intel Corporation Barrier film techniques and configurations for phase-change memory elements

Also Published As

Publication number Publication date
CN115117238A (zh) 2022-09-27
TWI817112B (zh) 2023-10-01
US20220302383A1 (en) 2022-09-22
JP2022146047A (ja) 2022-10-05

Similar Documents

Publication Publication Date Title
US10734450B2 (en) Memory device and electronic apparatus including the same
TWI653628B (zh) Switching element and memory device
JP6791845B2 (ja) スイッチ素子および記憶装置
CN107644934B (zh) 存储器件
CN106688097B (zh) 存储单元部件阵列
TWI661535B (zh) 切換裝置及儲存單元
TWI724374B (zh) 開關元件及記憶裝置以及記憶體系統
JP6787785B2 (ja) スイッチ素子および記憶装置
TW201904101A (zh) 記憶體胞切換裝置
TW201946308A (zh) 開關元件及記憶裝置以及記憶體系統
US11522132B2 (en) Storage device and storage unit with a chalcogen element
TWI817112B (zh) 選擇器裝置及半導體記憶裝置
US20210210556A1 (en) Nonvolatile semiconductor memory device and fabrication method of the nonvolatile semiconductor memory device
CN111697023B (zh) 存储装置
TW202115870A (zh) 記憶元件及記憶裝置
TWI823097B (zh) 選擇器裝置及半導體記憶裝置
TWI814047B (zh) 開關元件
US20240147735A1 (en) Metal-doped switching device and semiconductor device including the same
US20220406842A1 (en) Chalcogenide material, device and memory device including the same
CN114792754A (zh) 超晶格相变结构及其制造方法、相变存储器