TW202238769A - 半導體結構檢查方法 - Google Patents

半導體結構檢查方法 Download PDF

Info

Publication number
TW202238769A
TW202238769A TW110125648A TW110125648A TW202238769A TW 202238769 A TW202238769 A TW 202238769A TW 110125648 A TW110125648 A TW 110125648A TW 110125648 A TW110125648 A TW 110125648A TW 202238769 A TW202238769 A TW 202238769A
Authority
TW
Taiwan
Prior art keywords
semiconductor structure
wafer
semiconductor
atomic number
high atomic
Prior art date
Application number
TW110125648A
Other languages
English (en)
Inventor
李沛軒
陳宏銘
陳廣行
鄭宇翔
曉萌 陳
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202238769A publication Critical patent/TW202238769A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N23/00—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00
    • G01N23/22—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material
    • G01N23/225—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material using electron or ion
    • G01N23/2251—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material using electron or ion using incident electron beams, e.g. scanning electron microscopy [SEM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02192—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing at least one rare earth metal element, e.g. oxides of lanthanides, scandium or yttrium

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Analytical Chemistry (AREA)
  • Pathology (AREA)
  • Immunology (AREA)
  • General Health & Medical Sciences (AREA)
  • Biochemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Length-Measuring Devices Using Wave Or Particle Radiation (AREA)

Abstract

將高原子序數材料施加到晶圓的半導體結構的一個或多個表面。一個或多個表面在與晶圓的表面的深度不同的深度處。使電子束掃描遍及半導體結構，以使得在集電極處收集反向散射電子訊號。基於集電極處的由高原子序數材料產生的反向散射電子訊號的強度來產生半導體結構的輪廓掃描。高原子序數材料增加半導體結構的一個或多個表面的反向散射電子訊號的強度，使得輪廓掃描中的對比度增加。輪廓掃描的增加的對比度實現半導體結構的準確臨界尺寸測量。

Description

半導體結構檢查方法
本發明實施例是有關於一種半導體結構檢查方法。
半導體積體電路技術已經歷包含特徵尺寸的持續最小化和填充密度的最大化的快速發展。特徵尺寸最小化依賴於微影的改進和印刷較小特徵或臨界尺寸（critical dimension；CD）的相關聯能力。隨著臨界尺寸大小持續減小，品質控制越來越多地用於保持產率和改良處理技術。可藉由對缺陷和其它處理問題進行嚴格的晶圓檢查來促進對較小臨界尺寸的品質控制。
本發明實施例提供一種半導體結構檢查方法，包括：將高原子序數材料施加到晶圓的半導體結構的一個或多個表面，其中所述一個或多個表面在與所述晶圓的表面的深度不同的深度處；使電子束掃描遍及所述半導體結構，以使得在集電極處收集反向散射電子訊號；以及基於所述集電極處的由所述高原子序數材料產生的所述反向散射電子訊號的強度來產生所述半導體結構的輪廓掃描。
本發明實施例提供一種半導體結構檢查方法，包括：將高原子序數材料施加到晶圓的表面下方的半導體結構的一個或多個表面；使電子束掃描遍及所述半導體結構，以使得在集電極處收集來自所述半導體結構的反向散射電子訊號；基於所述集電極處的由所述高原子序數材料產生的所述反向散射電子訊號的強度來產生所述半導體結構的輪廓掃描；以及基於所述半導體結構的所述輪廓掃描來確定所述半導體結構的一個或多個臨界尺寸測量。
本發明實施例提供一種半導體結構檢查方法，包括：在晶圓的表面之下形成半導體結構，其中所述半導體結構包含多個表面；在所述半導體結構的所述多個表面上方和在所述晶圓的所述表面上方沉積膜，其中所述膜包含高原子序數材料；沉積材料以覆蓋所述膜和所述半導體結構的所述多個表面；以及從所述晶圓的所述表面去除所述材料和所述膜，其中所述膜保留在所述半導體結構的所述多個表面上方，以准許執行臨界尺寸測量，從而確定所述半導體結構的輪廓。
以下公開內容提供用於實施所提供主題的不同特徵的許多不同實施方案或實例。下文描述元件和佈置的具體實例以簡化本公開。當然，這些元件和佈置僅為實例且並不意圖為限制性的。舉例來說，在以下描述中，第一特徵在第二特徵上方或第二特徵上的形成可包含第一特徵與第二特徵直接接觸地形成的實施方案，且還可包含可在第一特徵與第二特徵之間形成額外特徵以使得第一特徵與第二特徵可不直接接觸的實施方案。另外，本公開可在各種實例中重複附圖標號及/或字母。此重複是出於簡單和清楚的目的，且本身並不指示所論述的各種實施方案及/或配置之間的關係。
此外，為易於描述，可在本文中使用例如「在…之下（beneath）」、「在…下方（below）」、「下部（lower）」、「在…上方（above）」、「上部（upper）」等空間相對術語來描述如圖式中所示出的一個元件或特徵與另一（些）元件或特徵的關係。除圖式中所描繪的定向外，空間相對術語意圖涵蓋裝置在使用或操作中的不同定向。設備可以其它方式定向（旋轉90度或處於其它定向），且本文中所使用的空間相對描述詞也可相應地解釋。
可用於識別缺陷的一種技術包含使用電子顯微鏡來檢查形成於晶圓上的半導體結構。將晶圓放置在真空腔室中，且電子顯微鏡將電子的電子束發射到晶圓上。電子接觸晶圓的各種材料和其上的半導體結構，這使得材料的原子從電子束反向散射電子。反向散射電子形成在電子顯微鏡的集電極處收集的反向散射電子訊號。當使電子束掃描遍及晶圓時，計算機或另一類型的掃描處理裝置從集電極接收反向散射電子訊號，且基於反向散射電子訊號的局部強度來產生晶圓和半導體結構的二維或三維掃描或圖像。可從所得掃描或圖像測量半導體結構的臨界尺寸以驗證處理公差並識別缺陷。
雖然使用電子顯微鏡來識別半導體結構中的缺陷在半導體製造中提供許多益處，但當前處理技術中存在一些限制。舉例來說，如果半導體結構的表面與晶圓的表面之間的深度差過大，那麼電子顯微鏡可能不能夠產生具有足夠對比度的半導體結構的掃描或圖像來執行半導體結構的臨界尺寸測量。這可能發生在例如半導體結構形成於晶圓的表面之下或上方的情況下。半導體結構的表面與晶圓的表面之間的深度差引起從半導體結構的表面產生的反向散射電子訊號的訊號強度，這轉而在將要執行臨界尺寸測量的區域中導致暗像（dark image）或低對比度。
根據本文所描述的一些實施方案，半導體結構可形成於晶圓上，使得半導體結構的表面相對於晶圓的表面的深度處於不同深度處。舉例來說，半導體結構可形成於晶圓的表面之下及/或上方。可進一步處理半導體結構以將高原子序數材料施加到半導體結構的表面上。與晶圓和半導體結構的表面的材料相比，高原子序數材料由相對較大的原子構成。相對於晶圓和半導體結構的表面的材料，高原子序數材料的較大原子更容易散射電子，從而相對於晶圓和半導體結構的表面的材料產生更高強度的反向散射電子訊號。相比於不使用高原子序數材料的情況，較高強度的反向散射電子訊號在電子顯微鏡掃描或圖像中產生增加的亮度及/或較高對比度。以這種方式，掃描或圖像可用於更準確的臨界尺寸測量，可用於晶圓的表面之下及/或上方的半導體結構的臨界尺寸測量，且可用於半導體結構的灰階輪廓的分析以界定半導體結構的圖案尺寸或輪廓。
圖1A到圖1H是本文中所描述的一個或多個實例實施方案100的圖。如圖1A到圖1H中所示，實例實施方案100包含用於使用高原子序數材料處理並檢查晶圓102和形成於其中的半導體結構104的各種技術。
轉向圖1A，晶圓102可包含由各種半導體材料、絕緣材料及/或導電材料形成的晶圓。舉例來說，晶圓102可由結晶矽、例如砷化鎵（GaAs）或氮化鎵（GaN）的化合物III-V族半導體材料及/或其它材料形成。在一些實施方案中，晶圓102可稱作基底或可在其上及/或其中形成半導體結構的另一結構。
如圖1B中所示，半導體結構104可形成於晶圓102中。半導體結構104可為例如電晶體的半導體裝置；可為例如接點、電晶體閘極、源極或汲極的半導體裝置的一部分；可為通孔，或可為另一類型的半導體結構。半導體結構104可由一個或多個表面構成。如圖1B中所示，半導體結構104可包含多個表面：側表面106a和側表面106b以及底部表面108。半導體結構104可形成於晶圓102的表面110（例如，頂部表面或外部表面）下方或之下。在這種情況下，表面106a、表面106b以及表面108可位於晶圓102的表面110之下或下方，且因此相對於表面110的深度處於不同深度。雖然在實例實施方案100中將半導體結構104繪示為倒梯形形狀，但可形成具有不同形狀及/或不同數量及/或配置的表面的其它半導體結構104。
可使用各種半導體處理技術和半導體處理裝置120形成半導體結構104，所述半導體處理技術例如從晶圓102的表面110向下刻蝕到晶圓102內的特定深度。舉例來說，半導體處理裝置120可形成、沉積、生長或以其它方式將光阻材料施加到晶圓102的表面110，半導體處理裝置120可暴露光阻以創建圖案化光罩，且半導體處理裝置120可將表面110向下刻蝕到晶圓102中以形成半導體結構104。可使用各種刻蝕技術，例如濕式或液體刻蝕、乾式或電漿刻蝕及/或另一刻蝕技術。
如圖1C中所示，半導體處理裝置120可將高原子序數材料112施加到晶圓102的至少一部分，使得半導體結構104的表面106a、表面106b以及表面108由高原子序數材料112塗布或覆蓋。在一些實施方案中，半導體處理裝置120將高原子序數材料112作為膜沉積到晶圓102的至少一部分，使得膜沉積在半導體結構104的表面106a、表面106b以及表面108上。在一些實施方案中，半導體處理裝置120經由磊晶或另一生長技術使高原子序數材料112在半導體結構104的表面106a、表面106b以及表面108上生長。在一些實施方案中，半導體處理裝置120經由離子植入在半導體結構104的表面106a、表面106b以及表面108上創建高原子序數材料112。
高原子序數材料112可包含相對於晶圓102的材料、表面110的材料及/或表面106a、表面106b以及表面108的材料具有較高或大體上較高原子序數的材料。實例高原子序數材料包含鉿（或氧化鉿）、鑭（或氧化鑭）、鋯（或氧化鋯）及/或與晶圓102的材料、表面110的材料及/或表面106a、表面106b以及表面108的材料相比具有相對較大的原子的另一種材料。
半導體處理裝置120可將高原子序數材料112施加到表面106a、表面106b以及表面108，使得高原子序數材料112的厚度大體上均一。高原子序數材料112的厚度的均一性可影響半導體結構104的臨界尺寸測量。藉由以均一方式施加高原子序數材料112，保留表面106a、表面106b以及表面108的特性，從而確保準確的臨界尺寸測量。施加到表面106a、表面106b以及表面108的高原子序數材料112的實例厚度在近似1奈米（nanometer；nm）到近似2奈米的範圍內。
如圖1D中所示，半導體處理裝置120可藉由在半導體結構104中沉積材料114來回填半導體結構104，以覆蓋高原子序數材料112和表面106a、表面106b以及表面108。材料114可包含介電材料、不導電材料或絕緣材料。材料114可包含相對於高原子序數材料112具有較低或大體上較低的原子序數的材料。
在一些情況下，高原子序數材料112及/或材料114可施加到晶圓的表面110的至少一部分（例如，作為過程副產物）。在這些情況下，且如圖1E中所示，半導體處理裝置120可從表面110去除高原子序數材料112及/或材料114。半導體處理裝置120可使用各種材料去除技術，所述材料去除技術包含使用化學機械研磨來研磨表面110、使用平坦化技術來使表面110平坦化及/或其它材料去除技術。
在一些實施方案中，上文結合圖1A到圖1E示出和描述的處理步驟及/或技術用於形成半導體結構104及/或準備用於檢查的半導體結構104。在一些實施方案中，與上文結合圖1A到圖1E示出和描述的處理步驟或技術相比，更多處理步驟或技術可用於形成半導體結構104及/或準備用於檢查的半導體結構104。在一些實施方案中，與上文結合圖1A到圖1E描述的步驟或技術相比，不同步驟或技術可用於形成半導體結構104及/或準備用於檢查的半導體結構104。
如圖1F中所示，電子顯微鏡122可用於在已將高原子序數材料112施加到半導體結構104之後檢查半導體結構104。為了檢查半導體結構104，電子顯微鏡122可經由電子顯微鏡122的發射極產生並發射電子束116。電子束116包含引導到晶圓102和半導體結構104處的初級電子的帶電且聚焦的電子束。可將電子束116引導到晶圓102所位於的真空腔室中，且引導到晶圓102和半導體結構104上。
如進一步在圖1F中所示，電子束116可接觸表面110，表面106a、表面106b以及表面108上的高原子序數材料112以及材料114。電子束116可使得反向散射電子118從表面110，從表面106a、表面106b以及表面108上的高原子序數材料112，以及從材料114散射。反向散射電子118可形成在電子顯微鏡122的集電極處收集的反向散射電子訊號（例如，電子束或電子流）。如進一步在圖1F中所示，相對於晶圓102的材料和材料114，高原子序數材料112發射較高強度的反向散射電子訊號（例如，發射更大數量及/或密度的反向散射電子118）。
如圖1G中所示，可將在電子顯微鏡122的集電極處收集的反向散射電子訊號提供給掃描處理裝置124。掃描處理裝置124可基於接收的反向散射電子訊號來產生輪廓掃描121或圖像。輪廓掃描121可為二維掃描或圖像，或可為三維掃描或圖像。
在一些實施方案中，掃描處理裝置124在電子顯微鏡122掃描晶圓102和半導體結構104時產生輪廓掃描121。電子顯微鏡122可以光柵圖案或另一類型的掃描圖案形式掃描晶圓102和半導體結構104。掃描處理裝置124可以類似方式產生輪廓掃描121。舉例來說，掃描處理裝置124可以與用於用電子束116掃描晶圓102和半導體結構104的圖案相同的圖案形式產生輪廓掃描121。
掃描處理裝置124可基於反向散射電子訊號的訊號強度來產生輪廓掃描121。舉例來說，掃描處理裝置124可基於晶圓102或半導體結構104上的電子束116的對應位置處的反向散射電子訊號的訊號強度來確定輪廓掃描121的每一部分的亮度或強度。輪廓掃描121的間距（例如，輪廓掃描121的每一部分的大小，對於所述部分使用反向散射電子訊號的唯一測量）可指示輪廓掃描121的粒度或清晰度。也就是說，輪廓掃描121的粒度或清晰度隨著反向散射電子訊號的更大數量的唯一測量用於產生輪廓掃描121而增加。
如進一步在圖1G中所示，高原子序數材料112的使用增加晶圓102的表面110與半導體結構104的表面之間的對比度。增加的對比度使得掃描處理裝置124能夠基於輪廓掃描121執行或確定半導體結構104的更準確的臨界尺寸測量。如圖1G中所示，實例臨界尺寸測量包含測量半導體結構104的側表面106a與側表面106b之間的距離。半導體結構104的側表面106a與側表面106b之間的距離可對應於電晶體閘極的厚度或半導體結構104的另一類型的臨界尺寸測量。
如圖1H中所示，掃描處理裝置124可執行半導體結構104的多個臨界尺寸測量，以確定半導體結構104的輪廓（例如，二維輪廓或三維輪廓）。掃描處理裝置124可沿著半導體結構104的一個或多個方向或軸線執行多個臨界尺寸測量，所述方向或軸線例如在從晶圓102的頂部表面朝向晶圓102的底部表面的方向上、在從晶圓102的底部表面朝向晶圓102的頂部表面的方向上、在從晶圓102的第一側表面朝向晶圓102的第二側表面的方向上、在從晶圓102的第二側表面朝向晶圓102的第一側表面的方向上、在相對於晶圓102的頂部表面處於特定角度的方向上或相對於晶圓102的底部表面處於特定角度的方向。以這種方式，半導體結構104的輪廓可用於分析半導體結構104沿著半導體結構104的一個或多個表面的均一性，可用於分析半導體結構104的一個或多個臨界尺寸的均一性，及/或可用於分析半導體結構104的其它參數。
如圖1H中的實例中所示出，掃描處理裝置124可藉由在晶圓102中的半導體結構104的不同深度處執行臨界尺寸測量來確定半導體結構104的輪廓。掃描處理裝置124可基於電子束116的入射電子在深度處的著陸能量而在半導體結構104的特定深度處執行臨界尺寸測量。舉例來說，掃描處理裝置124可基於電子束116的入射電子在第一深度處的著陸能量（電子束著陸能量1）而在晶圓102中的半導體結構104的第一深度處執行第一臨界尺寸測量（臨界尺寸測量1），可基於電子束116的入射電子在第二深度處的著陸能量（電子束著陸能量2）而在晶圓102中的半導體結構104的第二深度處執行第二臨界尺寸測量（臨界尺寸測量2），可基於電子束116的入射電子在第三深度處的著陸能量（電子束著陸能量3）而在晶圓102中的半導體結構104的第三深度處執行第三臨界尺寸測量（臨界尺寸測量3）等。半導體裝置104的不同深度處的著陸能量可用於獲得半導體結構104的輪廓。掃描處理裝置124可執行比圖1H中所示出的更多或更少的臨界尺寸測量，以確定半導體結構104的輪廓。
如上文所指示，提供圖1A到圖1H僅作為一個或多個實例。其它實例可不同於關於圖1A到圖1H所描述的實例。
圖2A到圖2E是本文中所描述的一個或多個實例實施方案200的圖。如圖2A到圖2E中所示，實例實施方案200包含用於使用高原子序數材料處理並檢查晶圓202和形成於其中的半導體結構204的各種技術。
轉向圖2A，晶圓202可包含由各種半導體材料、絕緣材料及/或導電材料形成的晶圓。舉例來說，晶圓202可由結晶矽、例如GaAs或GaN的化合物III-V族半導體材料及/或其它材料形成。在一些實施方案中，晶圓202可稱作基底或可在其上及/或其中形成半導體結構的另一結構。
如圖2B中所示，半導體結構204可形成於晶圓202上。半導體結構204可為例如電晶體的半導體裝置；可為例如接點、電晶體閘極、源極或汲極的半導體裝置的一部分；可為通孔或另一類型的半導體結構。半導體結構204可由一個或多個表面構成。如圖2B中所示，半導體結構204可包含多個表面：側表面206a和側表面206b以及頂部表面208。在圖2B中所示出的實例中，半導體結構204形成於晶圓202的表面210（例如，頂部表面或外部表面）上或上方。在此實例中，表面206a、表面206b以及表面208位於晶圓202的表面210上方，且因此相對於表面210的深度處於不同深度。圖2B將半導體結構204示出為呈現頸縮的大體矩形結構（例如，其中側表面206a和側表面206b的一部分由於半導體製造過程中的缺陷而逐漸變窄）。雖然在實例實施方案200中將半導體結構204繪示為大體矩形形狀，但可形成具有不同形狀及/或不同數量及/或配置的表面的其它半導體結構204。
可使用各種半導體處理技術和半導體處理裝置220形成半導體結構204，所述半導體處理技術例如從晶圓202的表面210向下刻蝕到晶圓202內的特定深度。舉例來說，半導體處理裝置220可形成、沉積、生長或以其它方式將光阻材料施加到晶圓202的表面210，半導體處理裝置220可暴露光阻以創建圖案化光罩，且半導體處理裝置220可將表面210向下刻蝕到晶圓202中以形成半導體結構204。特定來說，半導體處理裝置220可圍繞半導體結構204刻蝕表面210，使得半導體結構204從刻蝕過程保留，且使得表面210低於半導體結構204或在半導體結構204下方。可使用各種刻蝕技術，例如濕式或液體刻蝕、乾式或電漿刻蝕及/或另一刻蝕技術。
如圖2C中所示，半導體處理裝置220可將高原子序數材料212施加到晶圓202的至少一部分，使得半導體結構204的表面206a、表面206b以及表面208由高原子序數材料212塗布或覆蓋。在一些實施方案中，半導體處理裝置220將高原子序數材料212作為膜沉積到晶圓202的至少一部分，使得膜沉積在半導體結構204的表面206a、表面206b以及表面208上。在一些實施方案中，半導體處理裝置220經由磊晶或另一生長技術使高原子序數材料212在半導體結構204的表面206a、表面206b以及表面208上生長。在一些實施方案中，半導體處理裝置220經由離子植入在半導體結構204的表面206a、表面206b以及表面208上創建高原子序數材料212。
高原子序數材料212可包含相對於晶圓202的材料、表面210的材料及/或表面206a、表面206b以及表面208的材料具有較高或大體上較高原子序數的材料。實例高原子序數材料包含鉿（或氧化鉿）、鑭（或氧化鑭）、鋯（或氧化鋯）及/或與晶圓202的材料、表面210的材料及/或表面206a、表面206b以及表面208的材料相比具有相對較大的原子的另一種材料。
半導體處理裝置220可將高原子序數材料212施加到表面206a、表面206b以及表面208，使得高原子序數材料212的厚度大體上均一。高原子序數材料212的厚度的均一性可影響半導體結構204的臨界尺寸測量。藉由以均一方式施加高原子序數材料212，保留表面206a、表面206b以及表面208的特性，從而確保準確的臨界尺寸測量。施加到表面206a、表面206b以及表面208的高原子序數材料212的實例厚度在近似1奈米（nm）到近似2奈米範圍的內。
在一些實施方案中，上文結合圖2A到圖2C示出和描述的處理步驟及/或技術用於形成半導體結構204及/或準備用於檢查的半導體結構204。在一些實施方案中，與上文結合圖2A到圖2C示出和描述的處理步驟或技術相比，更多處理步驟或技術可用於形成半導體結構204及/或準備用於檢查的半導體結構204。在一些實施方案中，與上文結合圖2A到圖2C描述的步驟或技術相比，不同步驟或技術可用於形成半導體結構204及/或準備用於檢查的半導體結構204。
如圖2D中所示，電子顯微鏡222可用於在已將高原子序數材料212施加到半導體結構204之後檢查半導體結構204。為了檢查半導體結構204，電子顯微鏡222可經由電子顯微鏡222的發射極產生並發射電子束216。電子束216包含引導到晶圓202和半導體結構204處的初級電子的帶電且聚焦的電子束。可將電子束216引導到晶圓202所位於的真空腔室中，且引導到晶圓202和半導體結構204上。
如進一步在圖2D中所示，電子束216可接觸表面210和表面206a、表面206b以及表面208上的高原子序數材料212。電子束216可使得反向散射電子218從表面210和表面206a、表面206b以及表面208上的高原子序數材料212發射。反向散射電子218可形成在電子顯微鏡222的集電極處收集的反向散射電子訊號（例如，電子束或電子流）。如進一步在圖2D中所示，相對於晶圓202和半導體結構204的材料，高原子序數材料212發射較高強度的反向散射電子訊號（例如，發射更大數量及/或密度的反向散射電子218）。
如圖2E中所示，可將在電子顯微鏡222的集電極處收集的反向散射電子訊號提供給掃描處理裝置224。掃描處理裝置224可基於接收的反向散射電子訊號來產生輪廓掃描221或圖像。輪廓掃描221可為二維掃描或圖像，或可為三維掃描或圖像。
在一些實施方案中，掃描處理裝置224在電子顯微鏡222掃描晶圓202和半導體結構204時產生輪廓掃描221。電子顯微鏡222可以光柵圖案或另一類型的掃描圖案形式掃描晶圓202和半導體結構204。掃描處理裝置224可以類似方式產生輪廓掃描221。舉例來說，掃描處理裝置224可以與用於用電子束216掃描晶圓202和半導體結構204的圖案相同的圖案形式產生輪廓掃描221。
掃描處理裝置224可基於反向散射電子訊號的訊號強度來產生輪廓掃描221。舉例來說，掃描處理裝置224可基於晶圓202或半導體結構204上的電子束216的對應位置處的反向散射電子訊號的訊號強度來確定輪廓掃描221的每一部分的亮度或強度。輪廓掃描221的間距（例如，輪廓掃描221的每一部分的大小，對於所述部分使用反向散射電子訊號的唯一測量）可指示輪廓掃描221的粒度或清晰度。也就是說，輪廓掃描221的粒度或清晰度隨著反向散射電子訊號的更大數量的唯一測量用於產生輪廓掃描221而增加。
如進一步在圖2E中所示，高原子序數材料212的使用增加晶圓202的表面210與半導體結構204的表面之間的對比度。增加的對比度使得掃描處理裝置224能夠基於輪廓掃描221執行或確定半導體結構204的更準確的臨界尺寸測量。如圖2E中所示，實例臨界尺寸測量包含測量半導體結構204的側表面206a與側表面206b之間的距離。
在一些實施方案中，掃描處理裝置224執行半導體結構204的多個臨界尺寸測量，以確定半導體結構204的輪廓。掃描處理裝置224可沿著半導體結構204的一個或多個方向或軸線執行多個臨界尺寸測量，所述方向或軸線例如在從晶圓202的頂部表面朝向晶圓202的底部表面的方向上、在從晶圓202的底部表面朝向晶圓202的頂部表面的方向上、在從晶圓202的第一側表面朝向晶圓202的第二側表面的方向上、在從晶圓202的第二側表面朝向晶圓202的第一側表面的方向上、在相對於晶圓202的頂部表面處於特定角度的方向上或相對於晶圓202的底部表面處於特定角度的方向。以這種方式，半導體結構204的輪廓可用於分析半導體結構204沿著半導體結構204的一個或多個表面的均一性，可用於分析半導體結構204的一個或多個臨界尺寸的均一性，及/或可用於分析半導體結構204的其它參數。特定來說，半導體結構204的輪廓可用於確定半導體結構204中存在的頸縮量。
如上文所指示，提供圖2A到圖2E僅作為一個或多個實例。其它實例可不同於關於圖2A到圖2E所描述的實例。
圖3是可在其中實施本文中所描述的系統及/或方法的實例環境300的圖。如圖3中所示，環境300可包含半導體處理裝置302、包含發射極306和集電極308的電子顯微鏡304、掃描處理裝置310以及晶圓312。環境300的一些裝置及/或系統可經由有線連接、無線連接或有線連接和無線連接的組合內連。
半導體處理裝置302包含能夠使用各種半導體處理技術來處理晶圓312以（例如，在晶圓312上、在晶圓312的表面上方、在晶圓312的表面下方或之下、或其組合）形成半導體結構314的一個或多個裝置。此外，半導體處理裝置302包含能夠在半導體結構314的表面上施加高原子序數材料以增加反向散射電子訊號強度及/或以其它方式增強半導體結構314的電子顯微鏡檢查的一個或多個裝置。
半導體處理裝置302可為獨立的半導體處理裝置，或可與其它半導體處理裝置302一起包含於半導體處理系統中，以執行各種半導體處理技術，例如鈍化技術、微影技術、植入技術、刻蝕技術、沉積技術、研磨技術及/或其它技術中的一種或多種。舉例來說，半導體處理裝置302可包含表面鈍化裝置，或可包含於表面鈍化系統、光阻或圖案化裝置（例如，旋轉塗布裝置）中，或可包含於光阻或圖案化系統、步進機、深紫外曝光裝置或極紫外曝光裝置、濕式及/或乾式（電漿）刻蝕裝置、化學氣相沉積裝置、物理氣相沉積裝置、化學機械研磨裝置及/或另一類型的半導體處理裝置中。
電子顯微鏡304包含能夠使用電子束掃描晶圓312及/或形成於其上的一個或多個半導體結構314的一個或多個裝置。舉例來說，電子顯微鏡304可包含掃描電子顯微鏡、掃描透射電子顯微鏡、透射電子顯微鏡、反射電子顯微鏡及/或另一類型的電子顯微鏡。如圖3中所示，電子顯微鏡304包含發射極306和集電極308。電子顯微鏡304可使用發射極306發射電子束，所述發射極306可稱作電子槍或另一類型的電子束發射裝置。在一些實施方案中，電子顯微鏡304可包含將電子束聚焦及/或引導到晶圓312及/或半導體結構314上的一個或多個透鏡及/或反光鏡（未示出）。
在一些實施方案中，電子顯微鏡304用從發射極306發射的電子束來掃描晶圓312及/或半導體結構314。為了掃描晶圓312及/或半導體結構314，電子顯微鏡304可以光柵掃描圖案或另一類型的掃描圖案形式沿著晶圓312及/或半導體結構314移動電子束。當電子顯微鏡304掃描晶圓312及/或半導體結構314時，由於電子束與晶圓312及/或半導體結構314的各種材料的原子的交互作用，從晶圓312及/或半導體結構314發射包含多個反向散射電子的反向散射電子訊號。電子顯微鏡304使用集電極308收集反向散射電子訊號，所述集電極308可包含反向散射電子檢測器或能夠檢測反向散射電子訊號的另一類型的裝置。
掃描處理裝置310可包含桌上計算機、筆記型電腦、伺服器、雲端實施平臺（cloud-implemented platform）及/或類似類型的裝置。掃描處理裝置310可與電子顯微鏡304通信連接，且可從集電極308接收反向散射電子訊號的輸出。在一些實施方案中，掃描處理裝置310為獨立的裝置，且經由一個或多個通信介面、網路及/或其組合與電子顯微鏡304通信連接。在一些實施方案中，將掃描處理裝置310一體化到電子顯微鏡304中，使得掃描處理裝置310和電子顯微鏡304是同一系統的一部分。
掃描處理裝置310包含能夠產生晶圓312、半導體結構314或其部分的輪廓掃描或圖像的一個或多個裝置及/或系統。輪廓掃描或圖像可為自上而下的二維輪廓掃描或圖像，可為三維輪廓掃描或圖像或另一類型的掃描及/或圖像。掃描處理裝置310基於在集電極308處接收的反向散射電子訊號來產生半導體結構314的輪廓掃描或圖像。舉例來說，當電子顯微鏡304以圖案形式使電子束沿著半導體結構314掃描時，掃描處理裝置310可產生輪廓掃描或圖像的部分。輪廓掃描或圖像的每一部分的亮度（且因此，輪廓掃描或圖像的部分之間的對比度）可基於輪廓掃描或圖像的部分的對應位置處的反向散射電子訊號的強度（例如，反向散射電子訊號中的電子的數量或密度）。在一些實施方案中，掃描處理裝置310能夠基於在集電極308處接收的反向散射電子訊號來產生晶圓312及/或半導體結構314的實況視訊捕捉。
掃描處理裝置310可更包含能夠基於針對晶圓312、半導體結構314或其部分產生的輪廓掃描或圖像而執行或確定半導體結構314的一個或多個臨界尺寸測量的一個或多個裝置及/或系統。臨界尺寸測量可包含厚度測量、深度測量、寬度測量、長度測量、距離測量及/或另一類型的測量。舉例來說，掃描處理裝置310可確定半導體裝置的電晶體閘極的寬度。作為另一實例，掃描處理裝置310可確定呈現頸縮的半導體結構314的厚度。在一些實施方案中，掃描處理裝置310能夠執行半導體結構314的多個臨界尺寸測量，以確定半導體結構314的輪廓（例如，二維輪廓及/或三維輪廓）。
晶圓312可包含由各種半導體材料、絕緣材料及/或導電材料形成的半導體晶圓。可（例如，由一個或多個半導體處理裝置302）處理晶圓312，使得一個或多個半導體結構314形成於其上。在一些實施方案中，半導體結構314包含半導體裝置，例如如電晶體（例如，FinFET或其它類型的電晶體）、處理器、記憶體裝置、積體電路及/或另一類型的半導體裝置。在一些實施方案中，半導體結構314包含半導體裝置的一個或多個部分，例如閘極（例如，電晶體閘極）、源極、汲極及/或其它類型的半導體特徵。
提供圖3中所示的裝置的數目和佈置作為一個或多個實例。實際上，與圖3中所示的裝置相比，可存在額外裝置、更少裝置、不同裝置或以不同方式佈置的裝置。此外，圖3中所示的兩個或大於兩個裝置可在單個裝置內實施，或圖3中所示的單個裝置可實施為多個分布式裝置。另外或替代地，環境300的裝置的集合（例如，一個或多個裝置）可執行描述為由環境300的裝置的另一集合執行的一個或多個功能。
圖4是裝置400的實例元件的圖。裝置400可對應於半導體處理裝置302、電子顯微鏡304、發射極306、集電極308及/或掃描處理裝置310。在一些實施方案中，半導體處理裝置302、電子顯微鏡304、發射極306、集電極308及/或掃描處理裝置310可包含一個或多個裝置400及/或裝置400的一個或多個元件。如圖4中所示，裝置400可包含匯流排410、處理器420、記憶體430、儲存元件440、輸入元件450、輸出元件460以及通信介面470。
匯流排410包含准許在裝置400的多個元件當中通信的元件。處理器420實施於硬體、韌體及/或硬體與軟體的組合中。處理器420為中央處理單元（central processing unit；CPU）、圖形處理單元（graphics processing unit；GPU）、加速處理單元（accelerated processing unit；APU）、微處理器、微控制器、數位訊號處理器（digital signal processor；DSP）、現場可程式閘陣列（field-programmable gate array；FPGA）、專用積體電路（application-specific integrated circuit；ASIC）或另一類型的處理元件。在一些實施方案中，處理器420包含能夠程式化成執行功能的一個或多個處理器。記憶體430包含隨機存取記憶體（random access memory；RAM）、唯讀記憶體（read only memory；ROM）及/或儲存供處理器420使用的資訊及/或指令的另一類型的動態或靜態儲存裝置（例如，快閃記憶體、磁性記憶體及/或光學記憶體）。
儲存元件440儲存與裝置400的操作和使用相關的資訊及/或軟體。舉例來說，儲存元件440可包含硬碟（例如，磁碟、光碟、及/或磁光碟）、固態硬碟（solid state drive；SSD）、壓縮光碟（compact disc；CD）、數位多功能光碟（digital versatile disc；DVD）、軟碟、盒帶（cartridge）、磁帶及/或另一類型的非暫時性計算機可讀媒體以及對應的驅動器。
輸入元件450包含准許裝置400例如經由用戶輸入（例如，觸控螢幕顯示器、鍵盤、小鍵盤、滑鼠、按鈕、開關及/或麥克風）接收資訊的元件。另外或替代地，輸入元件450可包含用於確定位置的元件（例如，全球定位系統（global positioning system；GPS）元件）及/或感測器（例如，加速計、陀螺儀、致動器或另一類型的方位或環境感測器）。輸出元件460包含（經由例如顯示器、揚聲器、觸覺回饋元件、聲頻或視覺指示器或另一類型的輸出元件）提供來自裝置400的輸出資訊的元件。
通信介面470包含使裝置400能夠例如經由有線連接、無線連接或有線連接和無線連接的組合與其它裝置通信的收發器類元件（例如，收發器、單獨的接收器、單獨的發送器或另一類型的收發器類元件）。通信介面470可准許裝置400自另一裝置接收資訊及/或向另一裝置提供資訊。舉例來說，通信介面470可包含乙太網路介面、光介面（optical interface）、同軸介面（coaxial interface）、紅外介面、射頻（radio frequency；RF）介面、通用序列匯流排（universal serial bus；USB）介面、Wi-Fi介面、蜂巢式網路介面或另一通信介面。
裝置400可執行本文中所描述的一個或多個過程。裝置400可基於處理器420執行由例如記憶體430及/或儲存元件440的非暫時性計算機可讀媒體所儲存的軟體指令來執行這些過程。如本文中所使用，術語「計算機可讀媒體」是指非暫時性記憶體裝置。記憶體裝置包含在單個物理儲存裝置內的記憶體空間或跨多個物理儲存裝置散佈的記憶體空間。
軟體指令可經由通信介面470從另一計算機可讀媒體或從另一裝置讀取到記憶體430及/或儲存元件440中。在執行時，儲存在記憶體430及/或儲存元件440中的軟體指令可使得處理器420執行本文中所描述的一個或多個過程。另外或替代地，可使用硬體電路代替或結合軟體指令來執行本文中所描述的一個或多個過程。因此，本文中所描述的實施方案不限於硬體電路與軟體的任何特定組合。
提供圖4中繪示的元件的數目和佈置作為實例。實際上，與圖4中所示的元件相比，裝置400可包含額外元件、更少元件、不同元件或以不同方式佈置的元件。另外或替代地，裝置400的元件的集合（例如，一個或多個元件）可執行描述為由裝置400的元件的另一集合執行的一個或多個功能。
圖5為使用高原子序數材料進行半導體結構檢查的實例過程500的流程圖。在一些實施方案中，圖5的一個或多個過程方塊由一個或多個裝置執行，所述一個或多個裝置例如半導體處理裝置（例如，半導體處理裝置302）、電子顯微鏡（例如，電子顯微鏡304）、掃描處理裝置（例如，掃描處理裝置310）或另一裝置。
如圖5中所示，過程500可包含將高原子序數材料施加到晶圓的半導體結構的一個或多個表面，其中一個或多個表面在與晶圓的表面的深度不同的深度處（方塊510）。舉例來說，如上文所描述，半導體處理裝置（例如，使用處理器420、記憶體430、儲存元件440、輸入元件450、輸出元件460或通信介面470以及其它實例元件）可將高原子序數材料（例如，高原子序數材料112、高原子序數材料212）施加到晶圓（例如，晶圓102、晶圓202）的半導體結構（例如，半導體結構104、半導體結構204等）的一個或多個表面（例如，表面106a、表面106b及/或表面108、表面206a、表面206b及/或表面208）。在一些實施方案中，一個或多個表面在與晶圓的表面（例如，表面110、表面210）的深度不同的深度處。
如進一步在圖5中所示，過程500可包含使電子束掃描遍及半導體結構以使得在集電極處收集反向散射電子訊號（方塊520）。舉例來說，如上文所描述，電子顯微鏡（例如，使用發射極306、集電極308、處理器420、記憶體430、儲存元件440、輸入元件450、輸出元件460或通信介面470以及其它實例元件）可使電子束（例如，電子束116、電子束216）掃描遍及半導體結構，以使得在集電極（例如，集電極308）處收集多個反向散射電子（例如，反向散射電子118、反向散射電子218等）的反向散射電子訊號。在一些實施方案中，從電子顯微鏡的發射極（例如，發射極306）發射電子束。
如進一步在圖5中所示，過程500可包含基於集電極處的由高原子序數材料產生的反向散射電子訊號的強度來產生半導體結構的輪廓掃描（方塊530）。舉例來說，如上文所描述，掃描處理裝置（例如，使用處理器420、記憶體430、儲存元件440、輸入元件450、輸出元件460或通信介面470以及其它實例元件）可基於集電極處的由高原子序數材料產生的反向散射電子訊號的強度來產生半導體結構的輪廓掃描（例如，輪廓掃描121、輪廓掃描221）。
過程500可包含額外實施方案，例如下文所描述的及/或結合本文中其它地方所描述的一個或多個其它過程的任何單個實施方案或實施方案的任何組合。
在第一實施方案中，高原子序數材料為鉿。在第二實施方案中，單獨地或與第一實施方案組合，半導體結構的一個或多個表面在晶圓的表面下方。在第三實施方案中，單獨地或與第一實施方案和第二實施方案中的一個或多個組合，半導體結構的一個或多個表面在晶圓的表面上方。在第四實施方案中，單獨地或與第一實施方案到第三實施方案中的一個或多個組合，將高原子序數材料施加到晶圓的半導體結構的一個或多個表面包含將高原子序數材料作為膜沉積在半導體結構的一個或多個表面上。
在第五實施方案中，單獨地或與第一實施方案到第四實施方案中的一個或多個組合，將高原子序數材料施加到晶圓的半導體結構的一個或多個表面包含將高原子序數材料施加到半導體結構的一個或多個側表面以及將高原子序數材料施加到半導體結構的底部表面。在第六實施方案中，單獨地或與第一實施方案到第五實施方案中的一個或多個組合，將高原子序數材料施加到晶圓的半導體結構的一個或多個表面包含將高原子序數材料施加到半導體結構的一個或多個側表面以及將高原子序數材料施加到半導體結構的頂部表面。
雖然圖5繪示過程500的實例方塊，但在一些實施方案中，與圖5中所描繪的方塊相比，過程500可包含額外方塊、更少方塊、不同方塊或以不同方式佈置的方塊。另外或替代地，可並行地執行過程500的方塊中的兩個或大於兩個。
圖6為使用高原子序數材料進行半導體結構檢查的實例過程600的流程圖。在一些實施方案中，圖6的一個或多個過程方塊由一個或多個裝置執行，所述一個或多個裝置例如半導體處理裝置（例如，半導體處理裝置302）、電子顯微鏡（例如，電子顯微鏡304）、掃描處理裝置（例如，掃描處理裝置310）及/或另一裝置。
如圖6中所示，過程600可包含將高原子序數材料施加到晶圓的表面下方的半導體結構的一個或多個表面（方塊610）。舉例來說，如上文所描述，半導體處理裝置（例如，使用處理器420、記憶體430、儲存元件440、輸入元件450、輸出元件460或通信介面470以及其它實例元件）可將高原子序數材料（例如，高原子序數材料112、高原子序數材料212）施加到晶圓（例如，晶圓102、晶圓202）的表面（例如，表面110、表面210）下方的半導體結構（例如，半導體結構104、半導體結構204）的一個或多個表面（例如，表面106a、表面106b及/或表面108、表面206a、表面206b及/或表面208）。
如進一步在圖6中所示，過程600可包含使電子束掃描遍及半導體結構以使得在集電極處收集來自半導體結構的反向散射電子訊號（方塊620）。舉例來說，如上文所描述，電子顯微鏡（例如，使用發射極306、集電極308、處理器420、記憶體430、儲存元件440、輸入元件450、輸出元件460或通信介面470以及其它實例元件）可使電子束（例如，電子束116、電子束216等）掃描遍及半導體結構，以使得在集電極（例如，集電極308）處收集來自半導體結構的多個反向散射電子（例如，反向散射電子118、反向散射電子218等）的反向散射電子訊號。在一些實施方案中，從電子顯微鏡的發射極（例如，發射極306）發射電子束。
如進一步在圖6中所示，過程600可包含基於集電極處的由高原子序數材料產生的反向散射電子訊號的強度來產生半導體結構的輪廓掃描（方塊630）。舉例來說，如上文所描述，掃描處理裝置（例如，使用處理器420、記憶體430、儲存元件440、輸入元件450、輸出元件460或通信介面470以及其它實例元件）可基於集電極處的由高原子序數材料產生的反向散射電子訊號的強度來產生半導體結構的輪廓掃描（例如，輪廓掃描121、輪廓掃描221）。
如進一步在圖6中所示，過程600可包含基於半導體結構的輪廓掃描來確定半導體結構的一個或多個臨界尺寸測量（方塊640）。舉例來說，如上文所描述，掃描處理裝置（例如，使用處理器420、記憶體430、儲存元件440、輸入元件450、輸出元件460或通信介面470以及其它實例元件）可基於半導體結構的輪廓掃描來確定半導體結構的一個或多個臨界尺寸測量。
過程600可包含額外實施方案，例如下文所描述的及/或結合本文中其它地方所描述的一個或多個其它過程的任何單個實施方案或實施方案的任何組合。
在第一實施方案中，高原子序數材料的原子序數相對於半導體結構的材料的原子序數更大。在第二實施方案中，單獨地或與第一實施方案組合，高原子序數材料為鉿。在第三實施方案中，單獨地或與第一實施方案及第二實施方案中的一個或多個組合，高原子序數材料為鑭。在第四實施方案中，單獨地或與第一實施方案到第三實施方案中的一個或多個組合，半導體結構為倒梯形結構。
在第五實施方案中，單獨地或與第一實施方案到第四實施方案中的一個或多個組合，確定半導體結構的一個或多個臨界尺寸測量包含確定晶圓的表面下方的半導體結構的不同深度處的相應臨界尺寸測量。在第六實施方案中，單獨地或與第一實施方案到第五實施方案中的一個或多個組合，確定半導體結構的不同深度處的相應臨界尺寸測量包含基於電子束的入射電子在半導體結構的第一深度處的著陸能量來確定在第一深度處的第一臨界尺寸測量以及基於電子束的入射電子在半導體結構的第二深度處的著陸能量來確定在第二深度處的第二臨界尺寸測量。
雖然圖6繪示過程600的實例方塊，但在一些實施方案中，與圖6中所描繪的方塊相比，過程600可包含額外方塊、更少方塊、不同方塊或以不同方式佈置的方塊。另外或替代地，可並行地執行過程600的方塊中的兩個或大於兩個。
圖7為使用高原子序數材料處理用於檢查的半導體結構的實例過程700的流程圖。在一些實施方案中，圖7的一個或多個過程方塊由半導體處理裝置（例如，半導體處理裝置302）執行。在一些實施方案中，一個或多個步驟過程700可由除半導體處理裝置外的一個或多個裝置執行，所述一個或多個裝置例如電子顯微鏡（例如，電子顯微鏡304）、掃描處理裝置（例如，掃描處理裝置310）及/或另一裝置。
如圖7中所示，過程700可包含在晶圓的表面之下形成半導體結構，其中半導體結構包含多個表面（方塊710）。舉例來說，如上文所描述，半導體處理裝置（例如，使用處理器420、記憶體430、儲存元件440、輸入元件450、輸出元件460或通信介面470以及其它實例元件）可在晶圓（例如，晶圓102、晶圓202）的表面（例如，表面110、表面210）之下形成半導體結構（例如，半導體結構104、半導體結構204）。在一些實施方案中，半導體結構包含多個表面（例如，表面106a、表面106b及/或表面108、表面206a、表面206b及/或表面208）。
如進一步在圖7中所示，過程700可包含在半導體結構的多個表面上方和在晶圓的表面上方沉積膜，其中膜包含高原子序數材料（方塊720）。舉例來說，如上文所描述，半導體處理裝置（例如，使用發射極306、集電極308、處理器420、記憶體430、儲存元件440、輸入元件450、輸出元件460或通信介面470以及其它實例元件）可在半導體結構的多個表面上方和在晶圓的表面上方沉積膜。在一些實施方案中，膜包含高原子序數材料（例如，高原子序數材料112、高原子序數材料212）。
如進一步在圖7中所示，過程700可包含沉積材料以覆蓋膜和半導體結構的多個表面（方塊730）。舉例來說，如上文所描述，半導體處理裝置（例如，使用處理器420、記憶體430、儲存元件440、輸入元件450、輸出元件460或通信介面470以及其它實例元件）可沉積材料（例如，材料144）以覆蓋膜和半導體結構的多個表面。
如進一步在圖7中所示，過程700可包含從晶圓的表面去除材料和膜，其中膜保留在半導體結構的多個表面上方，以准許執行臨界尺寸測量，從而確定半導體結構的輪廓（方塊740）。舉例來說，如上文所描述，半導體處理裝置（例如，使用處理器420、記憶體430、儲存元件440、輸入元件450、輸出元件460或通信介面470以及其它實例元件）可從晶圓的表面去除材料和膜。在一些實施方案中，膜保留在半導體結構的多個表面上方，以准許執行臨界尺寸測量，從而確定半導體結構的輪廓。
過程700可包含額外實施方案，例如下文所描述的及/或結合本文中其它地方所描述的一個或多個其它過程的任何單個實施方案或實施方案的任何組合。
在第一實施方案中，過程700包含使用掃描電子顯微鏡檢查半導體結構以產生半導體結構的圖像，其中膜在圖像中增加晶圓的表面與半導體結構的多個表面之間的對比度。在第二實施方案中，單獨地或與第一實施方案組合，過程700包含基於圖像來執行半導體結構的臨界尺寸測量。在第三實施方案中，單獨地或與第一實施方案及第二實施方案中的一個或多個組合，執行半導體結構的臨界尺寸測量包含在晶圓的不同深度處執行半導體結構的多個臨界尺寸測量以確定半導體結構的輪廓以及對晶圓的不同深度使用不同的著陸能量來確定半導體結構的輪廓。
在第四實施方案中，單獨地或與第一實施方案到第三實施方案中的一個或多個組合，半導體結構為電晶體閘極結構，且執行半導體結構的臨界尺寸測量包含基於圖像來確定電晶體閘極結構的寬度。在第五實施方案中，單獨地或與第一實施方案到第四實施方案中的一個或多個組合，在半導體結構的多個表面上方沉積膜包含在半導體結構的多個表面上方以幾乎均一的厚度來沉積膜。
雖然圖7繪示過程700的實例方塊，但在一些實施方案中，與圖7中所描繪的方塊相比，過程700可包含額外方塊、更少方塊、不同方塊或以不同方式佈置的方塊。另外或替代地，可並行地執行過程700的方塊中的兩個或大於兩個。
以這種方式，半導體結構形成於晶圓上，使得半導體結構的表面相對於晶圓的表面的深度處於不同深度。舉例來說，半導體結構可形成於晶圓的表面之下、晶圓的表面上方，或部分形成於晶圓的表面上方且部分形成於晶圓的表面下方。進一步處理半導體結構以在半導體結構的表面上施加高原子序數材料。與晶圓和半導體結構的表面的材料相比，高原子序數材料由相對較大的原子構成。相對於晶圓和半導體結構的表面的材料，高原子序數材料的較大原子更容易散射電子，從而相對於晶圓和半導體結構的表面的材料產生更高強度的反向散射電子訊號。相比於不使用高原子序數材料的情況，較高強度的反向散射電子訊號在電子顯微鏡掃描或圖像中產生增加的亮度及/或較高對比度。以這種方式，掃描或圖像可用於更準確的臨界尺寸測量，可用於晶圓的表面之下及/或上方的半導體結構的臨界尺寸測量，及/或可用於半導體結構的灰階輪廓的分析以界定圖案尺寸。
如上文更詳細地描述，本文中所描述的一些實施方案提供一種半導體結構檢查方法。所述半導體結構檢查方法包含將高原子序數材料施加到晶圓的半導體結構的一個或多個表面。一個或多個表面在與晶圓的表面的深度不同的深度處。所述半導體結構檢查方法包含使電子束掃描遍及半導體結構以使得在集電極處收集反向散射電子訊號。所述半導體結構檢查方法包含基於集電極處的由高原子序數材料產生的反向散射電子訊號的強度來產生半導體結構的輪廓掃描。
在一些實施例中，所述高原子序數材料為鉿。在一些實施例中，所述半導體結構的所述一個或多個表面在所述晶圓的所述表面下方。在一些實施例中，所述半導體結構的所述一個或多個表面在所述晶圓的所述表面上方。在一些實施例中，將所述高原子序數材料施加到所述晶圓的所述半導體結構的所述一個或多個表面包括：將所述高原子序數材料作為膜沉積在所述半導體結構的所述一個或多個表面上。在一些實施例中，將所述高原子序數材料施加到所述晶圓的所述半導體結構的所述一個或多個表面包括：將所述高原子序數材料施加到所述半導體結構的一個或多個側表面，以及將所述高原子序數材料施加到所述半導體結構的底部表面。在一些實施例中，將所述高原子序數材料施加到所述晶圓的所述半導體結構的所述一個或多個表面包括：將所述高原子序數材料施加到所述半導體結構的一個或多個側表面，以及將所述高原子序數材料施加到所述半導體結構的頂部表面。
如上文更詳細地描述，本文中所描述的一些實施方案提供一種半導體結構檢查方法。所述半導體結構檢查方法包含將高原子序數材料施加到晶圓的表面下方的半導體結構的一個或多個表面。所述半導體結構檢查方法包含使電子束掃描遍及半導體結構以使得在集電極處收集來自半導體結構的反向散射電子訊號。所述半導體結構檢查方法包含基於集電極處的由高原子序數材料產生的反向散射電子訊號的強度來產生半導體結構的輪廓掃描。所述半導體結構檢查方法包含基於半導體結構的輪廓掃描來確定半導體結構的一個或多個臨界尺寸測量。
在一些實施例中，所述高原子序數材料的原子序數相對於所述半導體結構的材料的原子序數更大。在一些實施例中，所述高原子序數材料為鉿。在一些實施例中，所述高原子序數材料為鑭。在一些實施例中，所述半導體結構為倒梯形結構。在一些實施例中，確定所述半導體結構的一個或多個臨界尺寸測量包括：確定所述晶圓的所述表面下方的所述半導體結構的不同深度處的相應臨界尺寸測量。在一些實施例中，確定所述半導體結構的所述不同深度處的所述相應臨界尺寸測量包括：基於所述電子束的入射電子在所述半導體結構的第一深度處的著陸能量來確定在所述第一深度處的第一臨界尺寸測量；以及基於所述電子束的入射電子在所述半導體結構的第二深度處的著陸能量來確定在所述第二深度處的第二臨界尺寸測量。
如上文更詳細地描述，本文中所描述的一些實施方案提供一種半導體結構檢查方法。所述半導體結構檢查方法包含在晶圓的表面之下形成半導體結構。半導體結構包含多個表面。所述半導體結構檢查方法包含在半導體結構的多個表面上方和在晶圓的表面上方沉積膜。膜包含高原子序數材料。所述半導體結構檢查方法包含沉積材料以覆蓋膜和半導體結構的多個表面。所述半導體結構檢查方法包含從晶圓的表面去除材料和膜。膜保留在半導體結構的多個表面上方，以准許執行臨界尺寸測量，從而確定半導體結構的輪廓。
在一些實施例中，半導體結構檢查方法更包括：使用掃描電子顯微鏡檢查所述半導體結構，以產生所述半導體結構的圖像，其中所述膜在所述圖像中增加所述晶圓的所述表面與所述半導體結構的所述多個表面之間的對比度。在一些實施例中，半導體結構檢查方法更包括：基於所述圖像來執行所述半導體結構的所述臨界尺寸測量。在一些實施例中，執行所述半導體結構的所述臨界尺寸測量包括：在所述晶圓的不同深度處執行所述半導體結構的多個臨界尺寸測量；以及對所述晶圓的所述不同深度使用不同的著陸能量來確定所述半導體結構的所述輪廓。在一些實施例中，所述半導體結構為電晶體閘極結構；以及其中執行所述半導體結構的所述臨界尺寸測量包括：基於所述圖像來確定所述電晶體閘極結構的寬度。在一些實施例中，在所述半導體結構的所述多個表面上方沉積所述膜包括：在所述半導體結構的所述多個表面上方以大體上均一的厚度沉積所述膜。
前文概述若干實施例的特徵，使得本領域的技術人員可更好地理解本公開的各方面。本領域的技術人員應瞭解，其可易於使用本公開作為設計或修改用於實行本文中引入的實施方案的相同目的及/或實現相同優勢的其它過程和結構的基礎。本領域的技術人員還應認識到，此類等效構造並不脫離本公開的精神和範圍，且本領域的技術人員可在不脫離本公開的精神和範圍的情況下在本文中進行各種改變、替代以及更改。
100、200:實例實施方案 102、202、312:晶圓 104、204、314:半導體結構 106a、106b、206a、206b:側表面 108:底部表面 110、210:表面 112、212:高原子序數材料 114:材料 116、216:電子束 118、218:反向散射電子 120、220:半導體處理裝置 121、221:輪廓掃描 122、222、304:電子顯微鏡 124、224、310:掃描處理裝置 208:頂部表面 300:環境 302:半導體處理裝置 306:發射極 308:集電極 400:裝置 410:匯流排 420:處理器 430:記憶體 440:儲存元件 450:輸入元件 460:輸出元件 470:通信介面 500、600、700:過程 510、520、530、610、620、630、640、710、720、730、740:方塊
結合附圖閱讀以下詳細描述會最佳地理解本公開的各方面。應注意，根據業界中的標準慣例，各個特徵未按比例繪製。實際上，為了論述清楚起見，可任意增大或減小各個特徵的尺寸。 圖1A到圖1H是本文中所描述的一個或多個實例實施方案的圖。 圖2A到圖2E是本文中所描述的一個或多個實例實施方案的圖。 圖3是可在其中實施本文中所描述的系統及/或方法的實例環境的圖。 圖4是圖3的一個或多個裝置的實例元件的圖。 圖5到圖7是使用高原子序數材料進行半導體結構處理及/或檢查的實例過程的流程圖。
500:過程
510、520、530:方塊

Claims (1)

  1. 一種半導體結構檢查方法，包括： 將高原子序數材料施加到晶圓的半導體結構的一個或多個表面， 其中所述一個或多個表面在與所述晶圓的表面的深度不同的深度處； 使電子束掃描遍及所述半導體結構，以使得在集電極處收集反向散射電子訊號；以及 基於所述集電極處的由所述高原子序數材料產生的所述反向散射電子訊號的強度來產生所述半導體結構的輪廓掃描。
TW110125648A 2021-03-19 2021-07-13 半導體結構檢查方法 TW202238769A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/249,965 2021-03-19
US17/249,965 US11984365B2 (en) 2021-03-19 2021-03-19 Semiconductor structure inspection using a high atomic number material

Publications (1)

Publication Number Publication Date
TW202238769A true TW202238769A (zh) 2022-10-01

Family

ID=82233868

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110125648A TW202238769A (zh) 2021-03-19 2021-07-13 半導體結構檢查方法

Country Status (3)

Country Link
US (1) US11984365B2 (zh)
CN (1) CN114724971A (zh)
TW (1) TW202238769A (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004247559A (ja) * 2003-02-14 2004-09-02 Elpida Memory Inc 半導体装置及びその製造方法
JP4455427B2 (ja) * 2005-06-29 2010-04-21 株式会社東芝 半導体装置及びその製造方法
US11239048B2 (en) * 2020-03-09 2022-02-01 Kla Corporation Arrayed column detector

Also Published As

Publication number Publication date
US11984365B2 (en) 2024-05-14
CN114724971A (zh) 2022-07-08
US20220301944A1 (en) 2022-09-22

Similar Documents

Publication Publication Date Title
TW461964B (en) Voltage contrast method and apparatus for semiconductor inspection using low voltage particle beam
US7348556B2 (en) Method of measuring three-dimensional surface roughness of a structure
JP4870450B2 (ja) 検査装置、および検査方法
US20170053778A1 (en) Method of preparing a plan-view transmission electron microscope sample used in an integrated circuit analysis
Fouchier et al. An atomic force microscopy-based method for line edge roughness measurement
KR102398917B1 (ko) 저선량 하전 입자 계측 시스템
US9739728B1 (en) Automatic defect detection and classification for high throughput electron channeling contrast imaging
US10495982B2 (en) System and method for real-time overlay error reduction
JP5308624B2 (ja) 基準構造素子を使用して構造素子の断面特徴を決定するためのシステム及び方法
US9324178B2 (en) Three-dimensional semiconductor image reconstruction apparatus and method
TW202238769A (zh) 半導體結構檢查方法
CN105097580A (zh) 聚焦离子束分析方法
US8530866B2 (en) Pattern observation method
EP2733721B1 (en) Automated sample orientation
Iida et al. Development of standard samples with programmed defects for evaluation of pattern inspection tools for 7-nm and smaller nodes
JP2014059305A (ja) インプリント用ガラス基板、レジストパターン形成方法、インプリント用ガラス基板の検査方法及び検査装置
US5443684A (en) Method for measuring thin film thickness
JP2011228311A (ja) 検査装置、および検査方法
CN111595884A (zh) 一种适用于薄层超晶格材料的扫描电子显微镜检测方法
US20240203688A1 (en) Apparatus and method for fabricating semiconductor device by using focused ion beam and scanning electron microscope supported by electron diffraction pattern
US11921063B2 (en) Lateral recess measurement in a semiconductor specimen
Kim et al. In-line critical dimension and sidewall roughness metrology study for compound nanostructure process control by in-line 3D atomic force microscope
TWI719666B (zh) 在半導體物件上移動結構的方法及檢驗半導體物件的檢驗裝置
US20240192154A1 (en) Pattern inspection apparatus and pattern inspection method using the same
JP7159212B2 (ja) 製造プロセス欠陥を検出するための方法、コンピュータプログラム製品およびシステム