TW202236405A - 晶圓之製造方法以及層積元件晶片之製造方法 - Google Patents

晶圓之製造方法以及層積元件晶片之製造方法 Download PDF

Info

Publication number
TW202236405A
TW202236405A TW110142453A TW110142453A TW202236405A TW 202236405 A TW202236405 A TW 202236405A TW 110142453 A TW110142453 A TW 110142453A TW 110142453 A TW110142453 A TW 110142453A TW 202236405 A TW202236405 A TW 202236405A
Authority
TW
Taiwan
Prior art keywords
wafer
defective
region
grinding
view
Prior art date
Application number
TW110142453A
Other languages
English (en)
Inventor
金永奭
張秉得
川合章仁
寺西俊輔
Original Assignee
日商迪思科股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商迪思科股份有限公司 filed Critical 日商迪思科股份有限公司
Publication of TW202236405A publication Critical patent/TW202236405A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67271—Sorting devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/463—Mechanical treatment, e.g. grinding, ultrasonic treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

[課題]提供一種晶圓之製造方法，其能抑制層積元件晶片的良率降低。[解決手段]一種晶圓之製造方法，其具備：晶圓準備步驟，其準備在藉由互相交叉之多條切割道所劃分之多個區域分別形成有半導體元件之晶圓；去除步驟，其從晶圓去除不良元件區域，所述不良元件區域包含在形成於晶圓之多個半導體元件中被判別為不良品之半導體元件；以及嵌入步驟，其將具備良品的半導體元件之能嵌入藉由從晶圓分離不良元件區域所形成之去除區域的尺寸之元件晶片嵌入去除區域，其中所述良品的半導體元件具有與被判別為不良品之半導體元件相同的功能。

Description

晶圓之製造方法以及層積元件晶片之製造方法
本發明係關於一種具備多個半導體元件之晶圓之製造方法以及一種具備經層積之多個半導體元件之層積元件晶片之製造方法。
元件晶片的製程中使用晶圓，所述晶圓在藉由排列成網格狀之多條切割道（分割預定線）所劃分之多個區域分別形成有半導體元件。藉由沿著切割道分割此晶圓，而能獲得分別具備半導體元件之多個元件晶片。元件晶片被組裝於行動電話、個人電腦等各種電子設備。
近年來，製造具備經層積之多個半導體元件之元件晶片（層積元件晶片）的技術已實用化。例如，將多個元件晶片進行層積，且以將元件晶片上下貫通之貫通電極（TSV，Through-Silicon Via）連接半導體元件彼此，藉此獲得層積元件晶片。若使用貫通電極，則相較於使用引線接合（Wire Bonding）等之情形，可將連接半導體元件彼此之配線縮短，因此可謀求層積元件晶片的小型化、處理速度的提升。
作為層積元件晶片的製造方法，已提出被稱為WoW（Wafer on Wafer，堆疊晶圓）的方法。此方法中，將多個晶圓進行層積，且以電極連接各晶圓所具備之半導體元件彼此，藉此形成層積晶圓，其中，所述電極被形成為貫通經層積之晶圓。然後，藉由沿著切割道分割層積晶圓，而製造層積元件晶片。
然而，層積元件晶片的製造所使用之晶圓有時會包含半導體元件的不良品（不良元件）。而且，若將藉由層積包含不良元件之晶圓所形成之積層晶圓進行分割，則會製造出包含不良元件之層積元件晶片。若層積元件晶片所包含之一部分的半導體元件為不良品，則即使其他半導體元件為良品，層積元件晶片整體亦會被判別為不良品（不良晶片）。因此，在層積元件晶片的製造中，由不良元件所造成之良率降低的影響很大。
於是，在將多個晶圓進行層積前，會實施判別各晶圓所包含之半導體元件分別為良品或為不良品之檢查。而且，例如根據晶圓所包含之不良元件的數量、配置等，而決定層積元件晶片在製造所使用之晶圓的最佳組合（參照專利文獻1）。藉此，包含不良元件之層積元件晶片的數量會被抑制在最小限度，而抑制良率的降低。 [習知技術文獻] [專利文獻]
專利文獻1：日本特開2012-134334號公報。
[發明所欲解決的課題] 如上述，即使晶圓包含不良元件，亦可根據半導體元件的檢查結果而決定晶圓的組合，藉此將包含不良元件之層積元件晶片（不良晶片）的數量抑制在最小限度。然而，只要晶圓包含不良元件，若使用此晶圓製造層積元件晶片，則還是會製造出至少一定數量的不良晶片。因此，在不良晶片的數量降低上有所極限。
本發明係鑑於所述問題而完成者，其目的在於提供能抑制層積元件晶片的良率降低之晶圓的製造方法、及使用該晶圓之層積元件晶片的製造方法。
[解決課題的技術手段] 根據本發明的一態樣，提供一種晶圓之製造方法，其具備：晶圓準備步驟，其準備在藉由互相交叉之多條切割道所劃分之多個區域分別形成有半導體元件之晶圓；去除步驟，其從該晶圓去除不良元件區域，所述不良元件區域包含在形成於該晶圓之多個該半導體元件中被判別為不良品之該半導體元件；以及嵌入步驟，其將具備良品的半導體元件之能嵌入藉由從該晶圓分離該不良元件區域所形成之去除區域的尺寸之元件晶片嵌入該去除區域，其中所述良品的半導體元件具有與被判別為不良品之該半導體元件相同的功能，並且，在該去除步驟中，藉由對該不良元件區域施加破碎加工而破壞該不良元件區域。
此外，較佳為，該破碎加工係噴砂加工、水刀加工或鑽孔加工。
並且，較佳為，該晶圓之製造方法進一步具備：研削步驟，其在實施該去除步驟前，在該晶圓之形成有該半導體元件的第一面側黏貼保護構件，並研削該晶圓之與該第一面為相反側的第二面側，而將該晶圓薄化至預定的厚度為止。
並且，較佳為，在該去除步驟中，藉由研削該晶圓之與形成有該半導體元件的第一面側為相反側的第二面側，而使該去除區域在該晶圓的該第二面側露出。
並且，較佳為，在該去除步驟中，將蝕刻液供給至該去除區域。並且，較佳為，在該去除步驟中，將經電漿化之氣體供給至該去除區域。
並且，較佳為，該晶圓之製造方法進一步具備：樹脂填充步驟，其在實施該嵌入步驟後，在該元件晶片與該晶圓之間隙填充樹脂；以及樹脂研削步驟，其在實施該樹脂填充步驟後，將形成於該間隙的外側之該樹脂進行研削。
並且，根據本發明的另一態樣，提供一種層積元件晶片之製造方法，其具備：晶圓準備步驟，其準備在藉由互相交叉之多條切割道所劃分之多個區域分別形成有半導體元件之第一晶圓及第二晶圓；去除步驟，其從該第一晶圓去除不良元件區域，所述不良元件區域包含在形成於該第一晶圓之多個該半導體元件中被判別為不良品之該半導體元件；嵌入步驟，其將具備良品的半導體元件之能嵌入藉由從該第一晶圓分離該不良元件區域所形成之去除區域的尺寸之元件晶片嵌入該去除區域，其中所述良品的半導體元件具有與被判別為不良品之該半導體元件相同的功能；晶圓層積步驟，其藉由在該第一晶圓上層積該第二晶圓而形成層積晶圓；以及分割步驟，其藉由沿著該切割道分割該層積晶圓，而形成具備經層積之多個該半導體元件之層積元件晶片，並且，在該去除步驟中，藉由對該不良元件區域施加破碎加工而破壞該不良元件區域。
[發明功效] 在本發明一態樣之晶圓的製造方法中，從晶圓去除包含被判別為不良品之半導體元件之不良元件區域，並在藉由去除不良元件區域所形成之間隙嵌入具備良品的半導體元件之元件晶片。藉此，可製造不包含不良元件之晶圓。又，層積不包含不良元件之晶圓而形成層積晶圓，分割該層積晶圓，藉此可製造不包含不良元件之層積元件晶片。其結果，可抑制層積元件晶片的良率降低。
（實施方式1） 以下，參照附圖說明本發明的實施方式。首先，針對本實施方式中能使用的晶圓的構成例進行說明。圖1（A）為表示晶圓11的立體圖，圖1（B）為表示晶圓11的剖面圖。
例如晶圓11為被形成為圓盤狀之矽晶圓，並具備正面（第一面）11a以及與正面11a為相反側的背面（第二面）11b。正面11a與背面11b被形成為互相大致平行。
晶圓11係藉由以互相交叉的方式被排列成網格狀之多條切割道（分割預定線）13而被劃分成多個矩形狀的區域。然後，在晶圓11的正面11a側之藉由切割道13所劃分之多個區域分別形成有IC（Integrated Circuit，積體電路）、LSI（Large Scale Integration，大型積體電路）、LED（Light Emitting Diode，發光二極體）、MEMS（Micro Electro Mechanical Systems，微機電系統）等半導體元件15。
此外，晶圓11的材質、形狀、構造、大小等並無限制。例如晶圓11也可為由矽以外的半導體（GaAs、InP、GaN、SiC等）、玻璃、陶瓷、樹脂、金屬等所構成之晶圓。並且，半導體元件15的種類、數量、形狀、構造、大小、配置等亦無限制。
圖1（C）為表示半導體元件15的立體圖。例如半導體元件15具備多個電極17，所述多個電極17在半導體元件15的正面露出，並連接其他配線、電極、半導體元件等。此外，電極17的正面亦可形成有凸塊等的連接電極。
並且，晶圓11之藉由切割道13所劃分之多個區域的內部分別埋入有多個電極（貫孔電極（via electrode）、貫通電極）19。電極19沿著晶圓11的厚度方向被形成為柱狀，並連接於半導體元件15的電極17。此外，電極19的材質並無限制，例如能使用銅、鎢、鋁等金屬。
電極19分別從半導體元件15朝向晶圓11的背面11b側而形成，電極19的長度（高度）小於晶圓11的厚度。因此，電極19不會在晶圓11的背面11b側露出，而成為埋於晶圓11的內部之狀態。並且，晶圓11與電極19之間設有將晶圓11與電極19進行絕緣之絕緣層（未圖示）。
若對晶圓11的背面11b側施予研削加工、蝕刻處理等而薄化晶圓11，則電極19會在晶圓11的背面11b側露出。然後，若將電極19已在背面11b側露出之狀態的晶圓11進行多片層積，則會得到層積晶圓，所述層積晶圓具備以互相重疊的方式層積之多個半導體元件15。經層積之半導體元件15彼此係透過電極19而連接。
層積晶圓係藉由切削加工、雷射加工等而沿著切割道13被分割。其結果，製造具備經層積之多個半導體元件15之元件晶片（層積元件晶片）。
此外，晶圓11有時會包含半導體元件15的不良品（不良元件）。圖1（A）及圖1（B）中，表示晶圓11包含有不良元件15a之例子。例如不良元件15a相當於未滿足預先訂定之預定的電子特性基準之半導體元件15。
若藉由層積包含不良元件15a之晶圓11而形成層積晶圓，並分割此層積晶圓，則會製造包含不良元件15a之層積元件晶片。然後，若層積元件晶片所包含之一部分的半導體元件15為不良元件15a，則即使其他的半導體元件15為良品，層積元件晶片整體亦會被判別為不良品（不良晶片）。
於是，本實施方式之晶圓的製造方法中係從晶圓11去除不良元件15a。然後，在藉由去除不良元件15a而形成於晶圓11之去除區域（間隙）嵌入良品的半導體元件15。藉此，製造不包含不良元件15a之晶圓11。以下，說明本實施方式之晶圓的製造方法的具體例。
首先，準備在藉由互相交叉之多條切割道13所劃分之多個區域分別形成有半導體元件15之晶圓11（參照圖1（A）及圖1（B））（晶圓準備步驟）。此外，為了在之後的步驟藉由將多個晶圓進行層積而形成層積晶圓，而較佳為在晶圓準備步驟中準備至少2片以上的晶圓。
接著，研削並薄化晶圓11（研削步驟）。在晶圓11的研削中，例如使用研削裝置。圖2為表示研削裝置2的前視圖。研削裝置2具備：保持晶圓11之卡盤台4、與研削晶圓11之研削單元6。
卡盤台4的上表面構成有保持晶圓11之平坦的保持面4a。保持面4a係透過形成於卡盤台4的內部之流路（未圖示）而連接噴射器等吸引源（未圖示）。並且，卡盤台4連結有使卡盤台4沿著水平方向移動之移動機構（未圖示）。作為移動機構，能使用滾珠螺桿式的移動機構、支撐卡盤台4並旋轉之旋轉台等。再者，卡盤台4連結有馬達等旋轉驅動源（未圖示），所述旋轉驅動源使卡盤台4繞著與垂直方向（上下方向）大致平行的旋轉軸進行旋轉。
卡盤台4的上方配置有研削單元6。研削單元6具備沿著垂直方向所配置之圓筒狀的主軸8。主軸8的前端部（下端部）固定有由金屬等所構成之圓盤狀的安裝件10。並且，主軸8的基端部（上端部）連接有使主軸8旋轉之馬達等旋轉驅動源（未圖示）。
安裝件10的下表面側裝設有研削晶圓11之研削輪12。研削輪12係由不鏽鋼、鋁等金屬所構成，且具備被形成為與安裝件10大致同徑之環狀的基台14。基台14的下表面側固定有多個研削磨石16。例如，多個研削磨石16被形成為長方體狀，且沿著基台14的外周被大致等間隔地排列。
研削輪12係藉由從旋轉驅動源透過主軸8及安裝件10所傳遞之動力，而繞著與垂直方向大致平行的旋轉軸的周圍旋轉。並且，研削單元6連結有使研削單元6沿著垂直方向升降之滾珠螺桿式的移動機構（未圖示）。再者，研削單元6的鄰近處設有噴嘴18，所述噴嘴18將純水等研削液20供給至被卡盤台4保持之晶圓11與多個研削磨石16。
藉由研削裝置2，例如研削晶圓11的背面11b側。在此情形中，首先在形成有半導體元件15之晶圓11的正面11a側黏貼保護構件21。藉此，半導體元件15被保護構件21覆蓋而被保護。
作為保護構件21，可使用圓形的膠膜（保護膠膜）等，所述圓形膠膜包含薄膜狀的基材與基材上的接著層（糊層）。例如，基材係由聚烯烴、聚氯乙烯、聚對苯二甲酸乙二酯等樹脂所構成，接著層係由環氧系、丙烯酸系或橡膠系的接著劑所構成。並且，作為接著層，亦可使用藉由照射紫外線而硬化之紫外線硬化型樹脂。
然後，藉由卡盤台4保持晶圓11。具體而言，晶圓11係以正面11a側（保護構件21側）面對保持面4a且背面11b側朝上方露出的方式被配置於卡盤台4上。在此狀態下，若使吸引源的負壓作用於保持面4a，則透過保護構件21而藉由卡盤台4吸引保持晶圓11的正面11a側。
接著，使卡盤台4移動至研削單元6的下方。然後，一邊使卡盤台4與研削輪12分別於預定的方向以預定的旋轉數進行旋轉，一邊使研削輪12朝向卡盤台4下降。此時的研削輪12的下降速度被調節為研削磨石16能以適當力量按壓晶圓11。
若研削磨石16接觸晶圓11的背面11b側，則會削去晶圓11的背面11b側。藉此，研削晶圓11的背面11b側而薄化晶圓11。接著，若晶圓11被薄化至預定的厚度，則停止研削。之後，從晶圓11剝離並去除保護構件21。
此外，在研削步驟之前或之後，對於晶圓11所包含之半導體元件15的各者實施判別半導體元件15為良品或為不良品之檢查。半導體元件15的檢查中，例如將金屬探針（probe，探測器）接觸在半導體元件15的正面露出之電極17，並測量半導體元件15的電子特性（probing，探測）。然後，根據所測量之電子特性是否滿足預定的基準，而判別半導體元件15為良品或為不良品。
若晶圓11包含半導體元件15的不良品（不良元件15a），則所述半導體元件15會藉由檢查而被判別為不良品。然後，記錄被判別為不良品之半導體元件15的位置。
接著，從晶圓11去除不良元件區域（去除步驟），所述不良元件區域包含在形成於晶圓11之多個半導體元件15中被判別為不良品之半導體元件15（不良元件15a）。圖3（A）為表示去除步驟中之晶圓11的剖面圖。
例如在去除步驟中，沿著包圍不良元件15a之4條切割道13而去除晶圓11。藉此，可從晶圓11挖去並分離包含不良元件15a之長方體狀的不良元件區域11c。然後，在晶圓11之曾存在不良元件區域11c處，會形成從晶圓11的正面11a至背面11b之長方體狀的貫通孔（去除區域）11d。
圖3（B）為表示形成有貫通孔11d之晶圓11的立體圖。藉由去除不良元件區域11c，而能得到不包含不良元件15a之晶圓11。此外，在實施去除步驟前，若事先實施前述的研削步驟（參照圖2），則可薄化晶圓11，而變得容易從晶圓11去除不良元件區域11c。但是，在不良元件區域11c的去除並無障礙之情形中，亦可省略研削步驟。
不良元件區域11c的去除可使用各種方法。例如，沿著包圍不良元件15a之切割道13照射雷射光束，藉此從晶圓11分離不良元件區域11c。以下，針對在去除步驟中對晶圓11施予雷射加工之例子進行說明。
圖4（A）為表示照射雷射光束32A之晶圓11的剖面圖。在去除步驟中，首先，將晶圓11的正面11a側固定於支撐晶圓11之支撐基板23。例如，支撐基板23為由矽、玻璃、陶瓷等所構成之板狀的構件，晶圓11的正面11a側透過接著層25而固定於支撐基板23。藉此，晶圓11係在背面11b側露出之狀態下被支撐基板23支撐。
接著層25的材質並無限制，可因應晶圓11及支撐基板23的材質而適當選擇。例如作為接著層25，可使用由藉由加熱而硬化之熱固性樹脂所構成之接著劑、由藉由加熱而軟化之熱塑性樹脂所構成之接著劑、由藉由紫外線的照射而硬化之紫外線硬化性樹脂所構成之接著劑等。
又，接著層25亦可為能藉由加熱及加壓而固定於晶圓11及支撐基板23之片材（熱壓接片材）。例如接著層25為由熔點比晶圓11及支撐基板23低之熱塑性樹脂所構成之柔軟的片材，且不包含接著劑（糊層）。若一邊加熱熱壓接片材一邊透過熱壓接片材而將晶圓11按壓在支撐基板23，則熱壓接片材會密接於晶圓11及支撐基板23。藉此，晶圓11被固定於支撐基板23。作為片材的具體例，可列舉聚烯烴（PO）系片材、聚酯（PE）系片材。
聚烯烴系片材係由將烯烴作為單體所合成的聚合物所構成之片材。作為聚烯烴系片材的例子，可列舉聚乙烯片材、聚丙烯片材、聚苯乙烯片材等。並且，亦可使用由丙烯與乙烯的共聚物所構成之片材、由烯烴系彈性體所構成之片材。
聚酯系片材係由將二羧酸（具有2個羧基之化合物）與二醇（具有2個羥基之化合物）作為單體所合成的聚合物所構成之片材。作為聚酯系片材的例子，可列舉聚對苯二甲酸乙二酯片材、聚萘二甲酸乙二酯片材等。並且，亦可使用聚對苯二甲酸丙二酯片材、聚對苯二甲酸丁二酯片材或聚萘二甲酸丁二酯片材。
此外，透過接著層25而將晶圓11固定於支撐基板23時，較佳為不使接著層25緊固地接著於晶圓11及支撐基板23，而是設為將晶圓11暫時固定於支撐基板23之狀態。藉此，在後續的步驟中從晶圓11分離不良元件區域11c時（參照圖8（B）），變得容易從接著層25剝離不良元件區域11c。
例如，在接著層25為由熱固性樹脂所構成之接著劑之情形中，進行比使熱固性樹脂完全地固接於晶圓11及支撐基板23之情形更低溫或更短時間的加熱處理，而將晶圓11固定於支撐基板23。並且，在接著層25為由熱塑性樹脂所構成之接著劑之情形中，在以預定的溫度加熱熱塑性樹脂使其軟化之狀態下，將晶圓11固定於支撐基板23。
在接著層25為由紫外線硬化性樹脂所構成之接著劑之情形中，不對紫外線硬化性樹脂進行加熱處理，將晶圓11固定於支撐基板23。並且，在接著層25為熱壓接片材之情形中，進行比使熱壓接片材完全地固接於晶圓11及支撐基板23之情形更低溫或更短時間的加熱處理，而將晶圓11固定於支撐基板23。
並且，亦可取代支撐基板23，而將由樹脂等所構成之膠膜黏貼於晶圓11的正面11a側。膠膜的構造及材質的例子係與保護構件21（參照圖2）同樣。
接著，對晶圓11施予雷射加工。晶圓11的雷射加工能使用雷射加工裝置。雷射加工裝置具備：保持晶圓11之卡盤台（未圖示）、與對晶圓11照射雷射光束32A之雷射照射單元30A。雷射照射單元30A具備：振盪預定波長的雷射之雷射振盪器、與使從雷射振盪器射出之雷射光束聚光之聚光器（聚光透鏡）。
雷射光束32A的照射條件被設定成晶圓11之經照射雷射光束32A的區域會藉由多光子吸收而被改質（變質）。具體而言，雷射光束32A的波長被設定成至少雷射光束32A的一部分會穿透晶圓11。亦即，雷射照射單元30A照射對晶圓11具有穿透性之波長的雷射光束32A。並且，雷射光束32A的其他照射條件（輸出、脈衝振幅、光點直徑、重複頻率等）亦被設定成會適當地改質晶圓11。
然後，在將雷射光束32A的聚光點定位於晶圓11內部之狀態，沿著包圍不良元件15a之4條切割道13照射雷射光束32A。此外，雷射光束32A只要以包圍不良元件15a之方式被照射即可，雷射光束32A的具體掃描路徑被適當設定。
圖5（A）～圖5（C）中，表示雷射光束32A的掃描路徑的例子。圖5（A）為表示圓角四角形狀的路徑34A的俯視圖，圖5（B）為表示矩形狀的路徑34B的俯視圖，圖5（C）為表示多個直線狀路徑34C的俯視圖。路徑34A、路徑34B、多個路徑34C分別被設定成與切割道13重疊。
例如雷射光束32A係沿著四角被形成為圓弧狀之略矩形狀的路徑34A而以包圍不良元件15a之方式被掃描。並且，雷射光束32A也可沿著包圍不良元件15a之矩形狀的路徑34B而被掃描。此外，雷射光束32A沿著路徑34A或路徑34B而被掃描之情形，雷射光束32A係以包圍不良元件15a之方式連續地照射於晶圓11（一次到底不中斷）。
又，雷射光束32A也可沿著4條直線狀的路徑34C而被掃描，所述4條直線狀的路徑34C沿著包圍不良元件15a之4條切割道13。此外，路徑34C彼此並不連結，雷射光束32A係以包圍不良元件15a之方式斷續地被照射。
圖4（B）為表示形成有改質層（變質層）27之晶圓11的剖面圖。若沿著包圍不良元件15a之切割道13照射雷射光束32A，則晶圓11會藉由多光子吸收而被改質，在晶圓11的內部會沿著切割道13形成改質層27。然後，形成有改質層27之區域會變得比晶圓11的其他區域更脆弱。因此，若例如對晶圓11賦予外力，則晶圓11會沿著改質層27破裂。亦即，改質層27會發揮作為不良元件區域11c的分離起點（開始點）之功能。
尤其，已確認若沿著圖5（A）所示之路徑34A或圖5（C）所示之路徑34C照射雷射光束32A，則會有效果地抑制路徑34A、34C的四角（角落部）產生非預期的不規則的龜裂（裂縫）。此情形，形成於路徑34A、34C的四角之改質層27會正確地發揮作為分割起點之功能，而變得容易正確地分離不良元件區域11c。
此外，改質層27亦可藉由以下方式而形成：一邊改變雷射光束32A的聚光點的高度位置，一邊沿著各切割道13各多次照射雷射光束32A。此情形，改質層27係藉由改質區域所構成，所述改質區域係沿著晶圓11的厚度方向而被多段形成。
圖4（C）為表示包含多個改質區域（變質區域）27a之改質層27的剖面圖。例如，在晶圓11的內部，沿著各切割道13，多段的改質區域27a被形成在晶圓11的厚度方向中不同的深度位置。
此外，多個改質區域27a也可被形成為在俯視下不重疊。具體而言，如圖4（C）所示，多個改質區域27a中，愈是形成於晶圓11的背面11b側之改質區域27a，愈會形成於在水平方向（與晶圓11厚度方向垂直的方向）中遠離不良元件15a之位置。此情形，會形成相對於晶圓11的厚度方向而傾斜之改質層27（參照圖4（B）），在後續的步驟中變得容易從晶圓11分離不良元件區域11c（參照圖8（B））。但是，改質層27的形狀並無限制，改質層27也可被形成為與晶圓11的厚度方向平行。
接著，藉由研削晶圓11的背面11b側，而使藉由雷射光束32A的照射所加工而成之被加工區域（改質層27）、或從被加工區域（改質層27）擴展之龜裂（裂縫）在晶圓11的背面11b側露出。晶圓11的研削例如能使用圖2所示之研削裝置2。
使研削磨石16接觸被卡盤台4保持之晶圓11的背面11b側，藉此研削晶圓11的背面11b側。然後，例如將晶圓11研削薄化至改質層27在晶圓11的背面11b側露出為止。
圖6為表示研削後的晶圓11的剖面圖。若將研削磨石16（參照圖2）壓附於晶圓11並研削晶圓11，則會對晶圓11賦予外力（壓力），而晶圓11會沿著改質層27斷裂。並且，在改質層27產生之龜裂（裂縫）29會擴展並到達晶圓11的正面11a。其結果，不良元件區域11c會從晶圓11斷開。
此外，從改質層27擴展至晶圓11的正面11a之龜裂29，有時也會在藉由雷射光束32A的照射而形成改質層27時（參照圖4（A）及圖4（B））產生。具體而言，藉由適當地設定雷射光束32A的照射條件、形成改質層27之位置，而可使與形成改質層27同時產生之龜裂29到達晶圓11的正面11a。
並且，在晶圓11的研削後，較佳為對晶圓11施予蝕刻處理。例如，對晶圓11施予電漿蝕刻。電漿蝕刻能使用電漿處理裝置。電漿處理裝置具備：具有保持晶圓11之保持面之卡盤台、與容納卡盤台之腔室（處理室）。
圖7（A）為表示施予電漿蝕刻之晶圓11的剖面圖。實施電漿蝕刻時，在藉由卡盤台而保持晶圓11之狀態，密閉腔室，並將蝕刻用的氣體（蝕刻氣體）36供給至腔室內。然後，電漿處理裝置藉由高頻電壓而使腔室內的氣體36成為包含離子、自由基之電漿狀態。藉此，經電漿化之氣體36被供給至晶圓11。
例如，在晶圓11為矽晶圓之情形中，能使用CF 4、SF 6等氟系氣體作為氣體36。但是，氣體36的成分係因應晶圓11的材質而被適當選擇。然後，電漿狀態的氣體36會作用於晶圓11，而對晶圓11施予電漿蝕刻。
圖7（B）為表示電漿蝕刻後的晶圓11的剖面圖。若經電漿化之氣體36被供給至晶圓11的背面11b側，則氣體36會進入改質層27及龜裂29，而對改質層27及龜裂29的內部施予蝕刻。其結果，晶圓11與不良元件區域11c之間隙會被擴張，不良元件區域11c會確實地從晶圓11斷開。
但是，氣體36也可在腔室的外部被電漿化後，透過金屬製的供給管而被供給至腔室內。此情形，經電漿化之氣體36通過供給管時，氣體所包含之離子會吸附於供給管的內壁而變得難以到達腔室內。其結果，自由基的比例高之氣體36會被導入腔室內並被供給至晶圓11。自由基的比例高之氣體36因容易進入晶圓11內的狹窄區域，故變得容易藉由氣體36而對改質層27及龜裂29的內部施予蝕刻處理。
並且，蝕刻處理的種類並不限定於電漿蝕刻。例如，也可藉由將蝕刻液供給至晶圓11的背面11b側，而對晶圓11施予濕式蝕刻。具體而言，在晶圓11為矽晶圓之情形中，將包含氫氧化鉀（KOH）、氫氧化四甲基銨（TMAH）等之蝕刻液供給至晶圓11。然後，藉由蝕刻液進入改質層27及龜裂29，而對改質層27及龜裂29的內部施予蝕刻，使改質層27及龜裂29擴張。
此外，在藉由雷射光束32A的照射所形成之改質層27（參照圖4（B））存在於比電極19更靠晶圓11的背面11b側之情形中，較佳為研削、薄化晶圓11直至改質層27全部被去除為止。此情形，能獲得不包含改質層27且僅殘留從改質層27擴展之龜裂29之晶圓11。若如此先從晶圓11去除改質層27，則最終會防止藉由分割晶圓11所獲得之元件晶片的抗折強度（彎曲強度）的降低。
在如上述般從晶圓11去除改質層27之情形中，龜裂29藉由研削而在晶圓11的背面11b側露出，而不良元件區域11c會從晶圓11斷開。然後，經電漿化之氣體36、蝕刻液會被供給至龜裂29的內部，使龜裂29擴張。
並且，在藉由雷射光束32A的照射而形成改質層27時（參照圖4（A）及圖4（B））、或研削晶圓11的背面11b側時（參照圖6），有時會產生從改質層27朝向晶圓11的背面11b側擴展之龜裂（裂縫）。在此情形中，若藉由晶圓11的研削而使該龜裂在晶圓11的背面11b露出，則不良元件區域11c會從晶圓11斷開。
接著，從晶圓11去除不良元件區域11c。具體而言，藉由從接著層25剝離並拾取不良元件區域11c，而從晶圓11分離不良元件區域11c。
從晶圓11分離不良元件區域11c時，首先，較佳為施予使接著層25的黏著力部分降低之處理（事前處理）。例如，透過改質層27及龜裂29而將藥液供給至接著層25，藉此使接著層25的黏著力部分降低、或部分去除接著層25。
並且，在接著層25係由藉由賦予預定的能量（加熱、電磁波的照射等）而降低黏著力之材質所構成之情形中，也可藉由對接著層25賦予能量而使接著層25的黏著力降低。例如，在接著層25係由熱塑性樹脂所構成之接著劑之情形中，可藉由加熱接著層25而使接著層25的黏著力降低。並且，在接著層25係由紫外線硬化性樹脂所構成之接著劑之情形中，可藉由對接著層25照射紫外線而使接著層25的黏著力降低。
並且，也可使用膠膜作為接著層25，所述膠膜具備：薄膜狀的基材、設置於基材的一面側之熱發泡層、及設置於基材的另一面側之黏著層。此膠膜的熱發泡層係藉由使黏著劑含有會因加熱而膨脹之膨脹材所形成。
作為熱發泡層的黏著劑，可使用丙烯酸系黏著劑、橡膠系黏著劑、乙烯基烷基醚系黏著劑、聚矽氧系黏著劑、聚酯系黏著劑、聚醯胺系黏著劑、胺甲酸乙酯系黏著劑等。並且，作為熱發泡層的膨脹材，可使用會因加熱而膨脹之微球（熱膨脹性微球）、會因加熱而發泡之發泡材等。
熱膨脹性微球係藉由使具有彈性之微膠囊內包含會因加熱而膨脹之物質所構成。作為會因加熱而膨脹之物質，可使用例如丙烷、丙烯、丁烯等。作為包含熱膨脹性微球之膠膜的市售品的例子，可列舉日東電工股份有限公司製的REVALPHA（註冊商標）。並且，作為會因加熱而發泡之發泡材，可使用例如碳酸銨、碳酸氫銨、碳酸氫鈉、亞硝酸銨、氫氧化硼鈉、疊氮化物類等無機系發泡劑、各種有機系發泡劑。
上述的膠膜係以熱發泡層側接觸晶圓11且黏著層側接觸支撐基板23之方式被黏貼於晶圓11及支撐基板23。然後，若加熱膠膜，則在膠膜之經加熱的區域中，熱發泡層所包含之膨脹材會膨脹而形成凹凸，膠膜對晶圓11之黏著力會降低。
圖8（A）為表示對接著層25施予事前處理時的晶圓11的剖面圖。例如，遮罩38被固定於支撐基板23之與固定有晶圓11的固定面（上表面）為相反側的面（下表面）側。此外，遮罩38具備將遮罩38上下貫通之開口38a，且以開口38a與不良元件區域11c重疊之方式被固定。
並且，於支撐基板23的下方配置對接著層25賦予能量之能量賦予單元40。能量賦予單元40係透過遮罩38的開口38a而對接著層25賦予能量。此外，從能量賦予單元40賦予至接著層25之能量的種類係因應接著層25的性質而選擇。
例如，在接著層25係由熱塑性樹脂所構成之接著劑、包含熱發泡層之膠膜之情形中，能使用加熱器作為能量賦予單元40。並且，能使用阻熱構件作為遮罩38。然後，從能量賦予單元40對支撐基板23之中與遮罩38的開口38a重疊之區域賦予熱，支撐基板23的熱會傳導至接著層25。藉此，接著層25之中與遮罩38的開口38a重疊之區域會部分地被加熱。
並且，在接著層25係由紫外線硬化性樹脂所構成之接著劑之情形中，能使用照射紫外線之光源（燈）作為能量賦予單元40。並且，能使用對紫外線具有穿透性之構件作為支撐基板23，能使用對紫外線具有遮光性之構件作為遮罩38。然後，從能量賦予單元40，透過遮罩38的開口38a及支撐基板23，對接著層25照射紫外線。藉此，可將紫外線部分地照射至接著層25之中與遮罩38的開口38a重疊之區域。
若從能量賦予單元40對接著層25賦予能量，則接著層25之中與不良元件區域11c重疊之區域的黏著力會部分地降低。藉此，變得容易從接著層25剝離不良元件區域11c。
圖8（B）為表示分離不良元件區域11c時的晶圓11的剖面圖。因應需要而對晶圓11施予事前處理後，保持不良元件區域11c並使其從晶圓11分離。藉此，從接著層25剝離不良元件區域11c，並從晶圓11挖去不良元件區域11c。
此外，從晶圓11分離不良元件區域11c時，也可藉由對晶圓11或支撐基板23照射超音波而輔助不良元件區域11c的分離。圖9為表示超音波照射單元42的剖面圖。
超音波照射單元42具備被形成為長方體狀之箱型的容器44。容器44內儲藏有純水等液體46。並且，容器44內設有發出超音波之超音波發射器48。
形成有改質層27及龜裂29之晶圓11係以浸泡於液體46之方式被容納於容器44。此時，晶圓11例如被配置成支撐基板23面對超音波發射器48。在此狀態下，若使超音波發射器48發射超音波，則超音波會將液體46作為媒體而傳播並到達支撐基板23，而對支撐基板23賦予超音波振動。
假設，即使在晶圓11未沿著改質層27及龜裂29充分地斷裂之狀態，若對支撐基板23賦予超音波振動，則亦藉由支撐基板23的振動而促進晶圓11的斷裂。並且，藉由支撐基板23的振動而減弱不良元件區域11c與接著層25之接合。其結果，變得容易從晶圓11分離不良元件區域11c。此外，超音波也可被部分地照射至支撐基板23之中與不良元件區域11c重疊之區域。
如此進行，而從晶圓11分離不良元件區域11c。然後，在晶圓11的曾存在不良元件區域11c處，會形成在厚度方向貫通晶圓11之貫通孔11d（參照圖8（B））。
此外，在上述中，作為一例而說明了沿著藉由雷射光束32A的照射所形成之改質層27及龜裂29而使晶圓11斷裂之方法。但是，對晶圓11施予之雷射加工的內容並不限定於改質層27及龜裂29的形成。例如，在去除步驟中，亦可藉由對晶圓11施予消蝕加工，而從晶圓11分離不良元件區域11c。
圖10（A）為表示照射雷射光束32B之晶圓11的剖面圖。在對晶圓11施予消蝕加工之情形中，能使用對晶圓11照射雷射光束32B之雷射照射單元30B。此外，雷射照射單元30B的構成係與雷射照射單元30A（參照圖4（A））同樣。
但是，雷射光束32B的照射條件被設定成晶圓11之經照射雷射光束32B之區域會藉由燒蝕加工而被去除。具體而言，雷射光束32B的波長被設定成至少雷射光束32B的一部分會被晶圓11吸收。亦即，雷射照射單元30B照射對晶圓11具有吸收性之波長的雷射光束32B。並且，雷射光束32B的其他照射條件亦被設定成對晶圓11適當地施予燒蝕加工。
例如雷射光束32B被照射至晶圓11的正面11a側。具體而言，晶圓11係以正面11a側露出之方式被雷射加工裝置的卡盤台（未圖示）保持。然後，在將雷射光束32B的聚光點定位於晶圓11的切割道13之狀態，沿著包圍不良元件15a之4條切割道13照射雷射光束32B。此外，雷射光束32B的掃描路徑並無限制。例如，沿著圖5（A）及圖5（B）所示之路徑34A或路徑34B，掃描雷射光束32B。
圖10（B）為表示形成有槽31之晶圓11的剖面圖。若沿著包圍不良元件15a之4條切割道13照射雷射光束32B，則晶圓11的正面11a側中沿著切割道13的區域會藉由燒蝕加工而被去除。其結果，晶圓11的正面11a側會沿著切割道13形成在俯視下呈矩形狀的槽31。
此外，槽31的形狀並無限制。例如槽31也可被形成為在晶圓11的厚度方向中寬度成為固定，也可如圖10（B）所示被形成為愈靠晶圓11的背面11b側則寬度愈寬。
並且，在形成槽31時，也可利用保護膜覆蓋晶圓11的正面11a側，並透過保護膜而對晶圓11照射雷射光束32B。例如作為保護膜，可使用樹脂製的膠膜、由PVA（聚乙烯醇）、PEG（聚乙二醇）等水溶性樹脂而成之膜。若在晶圓11的正面11a側形成有保護膜，則可防止燒蝕加工時產生之加工屑（碎屑）附著於晶圓11的正面11a，而避免晶圓11及半導體元件15的汙染。
並且，也可對藉由雷射光束32B的照射所加工而成之被加工區域（槽31）供給經電漿化之氣體或蝕刻液，藉此對晶圓11施予蝕刻處理。藉此，使槽31擴張，且去除藉由燒蝕加工而形成於槽31的內壁之細微的凹凸。
在對晶圓11施予蝕刻處理時，較佳為形成覆蓋晶圓11的正面11a側之遮罩。此遮罩設有使晶圓11中形成有槽31之區域露出之開口。然後，經電漿化之氣體或蝕刻液係透過遮罩而被供給至晶圓11。藉此，保護形成於晶圓11的正面11a側之半導體元件15。
此外，蝕刻處理所使用之遮罩的材質並無限制。例如，能使用由感光性樹脂而成之抗蝕層作為遮罩。並且，作為遮罩，亦可使用在照射雷射光束32B時形成於晶圓11的正面11a側之前述的保護膜（PVA、PEG等）。
接著，藉由研削晶圓11的背面11b側，而使藉由雷射光束32B的照射所加工而成之被加工區域（槽31）在晶圓11的背面11b側露出。研削晶圓11時，首先，將晶圓11固定於支撐基板。圖11（A）為表示固定於支撐基板23之晶圓11的剖面圖。在研削晶圓11的背面11b側之情形中，晶圓11的正面11a側係透過接著層25而被固定於支撐基板23。
接著，藉由研削裝置2（參照圖2）而研削晶圓11。具體而言，藉由使研削磨石16接觸晶圓11的背面11b側，而研削晶圓11的背面11b側。然後，研削、薄化晶圓11直至槽31在晶圓11的背面11b側露出為止。
圖11（B）為表示研削後的晶圓11的剖面圖。若槽31在晶圓11的背面11b側露出，則不良元件區域11c會從晶圓11斷開。其後，如同前述，從晶圓11分離不良元件區域11c，在晶圓11形成貫通孔11d（參照圖8（A）、圖8（B）、圖9）。
並且，在去除步驟中，也可藉由雷射光束的照射而切斷晶圓11。具體而言，藉由燒蝕加工，而沿著切割道13形成從晶圓11的正面11a至背面11b之截口（切口）。
圖12（A）為表示照射雷射光束32C之晶圓11的剖面圖。晶圓11的切斷能使用對晶圓11照射雷射光束32C之雷射照射單元30C。此外，雷射照射單元30C的構成係與雷射照射單元30A（參照圖4（A））同樣。
但是，雷射光束32C的照射條件被設定成藉由燒蝕加工而去除從晶圓11的正面11a至背面11b之區域。具體而言，雷射光束32C的波長被設定成至少雷射光束32C的一部分會被晶圓11吸收。亦即，雷射照射單元30C照射對晶圓11具有吸收性之波長的雷射光束32C。並且，雷射光束32C的其他照射條件亦被設定成去除從晶圓11的正面11a至背面11b之區域。
對晶圓11照射雷射光束32C時，首先，將膠膜等保護構件33黏貼於晶圓11。例如，在對晶圓11的正面11a側照射雷射光束32C之情形中，在晶圓11的背面11b側黏貼膠膜以作為保護構件33。
接著，將雷射光束32C照射至晶圓11的正面11a側。具體而言，在將雷射光束32C的聚光點定位於晶圓11的切割道13之狀態，沿著包圍不良元件15a之4條切割道13照射雷射光束32C。此外，雷射光束32C的掃描路徑並無限制。例如，沿著圖5（A）及圖5（B）所示之路徑34A或路徑34B掃描雷射光束32C。
若沿著包圍不良元件15a之切割道13照射雷射光束32C，則晶圓11會沿著切割道13被去除。其結果，在晶圓11會沿著切割道13而形成從正面11a至背面11b之截口（切口）35。其結果，不良元件區域11c會從晶圓11斷開。
此外，在僅沿著切割道13掃描一次雷射光束32C係難以形成到達晶圓11的背面11b之截口35之情形中，也可沿著各切割道13各多次掃描雷射光束32C。其後，如同前述，從晶圓11分離不良元件區域11c，在晶圓11形成貫通孔11d（參照圖8（A）、圖8（B）、圖9）。
從晶圓11分離不良元件區域11c後，晶圓11被固定於支撐基板23。圖12（B）為表示固定於支撐基板23之晶圓11的剖面圖。在晶圓11形成截口35並已分離不良元件區域11c後，支撐基板23會透過接著層25而被固定於晶圓11的正面11a側。其後，從晶圓11的背面11b側剝離並去除保護構件33。
並且，在去除步驟中，也可藉由透過液體所照射之雷射光束（水雷射）而加工晶圓11。圖13（A）為表示透過液柱50照射雷射光束32C之晶圓11的剖面圖。
雷射照射單元30C也可內建朝向晶圓11噴射液體之噴射單元（噴嘴）。此情形，藉由從噴射單元對晶圓11連續地供給液體，而形成從雷射照射單元30C至晶圓11之液柱50。液柱50為藉由流動的液體所構成之柱，並發揮作為用於使雷射光束32C傳播的導光路之功能。例如，從噴射單元噴射水而形成水柱。
晶圓11被保持台52保持。保持台52的上表面構成保持晶圓11之平坦的保持面52a。並且，在保持台52設有將保持台52上下貫通之開口52b。開口52b對應包圍半導體元件15之4條切割道13而被形成為在俯視下呈矩形狀。晶圓11係以包圍不良元件15a之4條切割道13分別與開口52b重疊之方式被配置於保持台52上。
然後，從雷射照射單元30C噴射液體而形成液柱50，且從雷射照射單元30C照射雷射光束32C。此時，雷射光束32C的聚光點被定位於液柱50的內部。然後，雷射光束32C會透過液柱50而被照射至晶圓11。
如上述，若將雷射光束32C照射至液柱50，則即使不嚴密地控制雷射光束32C的聚光點的高度位置，也可將雷射光束32C導引至晶圓11的切割道13。並且，因雷射加工所產生之加工屑（碎屑）會被液體沖走。
然後，雷射光束32C會與液柱50一起沿著切割道13被掃描。藉此，截口35會沿著切割道13而形成於晶圓11，不良元件區域11c會從晶圓11斷開。此外，由雷射照射單元30C所噴射之液體會透過設於保持台52之開口52b而被排出。
其後，晶圓11被固定於支撐基板。圖13（B）為表示固定於支撐基板23之晶圓11的剖面圖。在晶圓11形成截口35並已分離不良元件區域11c後，支撐基板23會透過接著層25而被固定於晶圓11的正面11a側。
此外，也可將經電漿化之氣體或蝕刻液供給至藉由雷射光束32C的照射所加工而成之被加工區域（截口35），藉此施予蝕刻處理。藉此，使截口35擴張，且去除藉由燒蝕加工而形成於截口35的內壁之細微的凹凸。
並且，上述中針對藉由雷射加工而從晶圓11分離不良元件區域11c之方法進行說明，但不良元件區域11c的分離也可使用雷射加工以外的方法。例如，也可使用藉由電漿蝕刻而切割晶圓11之所謂的電漿切割。
在實施電漿切割之情形中，首先，將支撐基板23固定於晶圓11的正面11a側（參照圖4（A））。其後，在晶圓11的背面11b側形成電漿蝕刻用的遮罩。
圖14（A）為表示形成有遮罩層37之晶圓11的剖面圖。遮罩層37係由發揮作為電漿蝕刻的遮罩之功能的材質所構成，並被形成為被覆晶圓11的背面11b整體。例如作為遮罩層37，可使用由感光性樹脂而成之抗蝕層、PVA、PEG等水溶性樹脂。
接著，去除遮罩層37中與包圍不良元件15a之4條切割道13重疊之區域。例如，從雷射照射單元54對遮罩層37照射雷射光束56，藉此沿著切割道13去除遮罩層37。此外，雷射光束56的照射條件被設定成在對遮罩層37照射雷射光束56時，藉由燒蝕加工而去除遮罩層37。
若將雷射光束56沿著包圍不良元件15a之4條切割道13照射至遮罩層37，則在遮罩層37形成使4條切割道13露出之矩形狀的開口。藉此，遮罩層37被圖案化（patterning），而形成電漿蝕刻用的遮罩39（參照圖14（B））。
接著，使用遮罩39而對晶圓11施予電漿蝕刻。晶圓11的電漿蝕刻例如能使用前述的電漿處理裝置。
圖14（B）為表示施予電漿蝕刻之晶圓11的剖面圖。若實施電漿蝕刻，則經電漿化之蝕刻用的氣體（蝕刻氣體）58會透過遮罩39的開口而被供給至晶圓11。藉此，對晶圓11中沿著包圍不良元件15a之切割道13的區域施予蝕刻，而在晶圓11的背面11b側形成槽。
圖14（C）為表示電漿蝕刻後的晶圓11的剖面圖。若進行蝕刻而形成於晶圓11的背面11b側之槽到達正面11a，則會沿著切割道13形成從晶圓11的正面11a至背面11b之截口35，不良元件區域11c會從晶圓11斷開。其後，從晶圓11分離不良元件區域11c，在晶圓11形成貫通孔11d（參照圖8（A）、圖8（B）、圖9）。
此外，電漿蝕刻也可藉由將經電漿化之氣體58供給至晶圓11的正面11a側而實施。在此情形中，在將晶圓11固定於支撐基板23前，在晶圓11的正面11a側形成遮罩39。然後，透過遮罩39而將氣體58供給至晶圓11，在晶圓11的正面11a側形成槽。若此槽到達背面11b，則形成截口35，而不良元件區域11c會從晶圓11斷開。其後，支撐基板23被固定於晶圓11的正面11a側。
經過如以上般的步驟，從晶圓11分離不良元件區域11c，在晶圓11形成貫通孔11d。其結果，如圖3（B）所示，能獲得不包含不良元件15a之晶圓11。
接著，準備具備良品的半導體元件15之元件晶片，所述元件晶片的尺寸能嵌入貫通孔11d，所述良品的半導體元件15與被判別為不良品之半導體元件15（不良元件15a）為同種。在元件晶片的製造中，例如能使用具有與晶圓11相同的構造之晶圓。圖15（A）為表示元件晶片的準備用的晶圓51的立體圖。
晶圓51係由與晶圓11相同的材質而成，且具備正面（第一面）51a及背面（第二面）51b。並且，晶圓51係藉由以互相交叉之方式被排列成網格狀之多條切割道（分割預定線）53而被劃分成多個區域。然後，在晶圓51的正面51a側之藉由切割道53所劃分之多個區域分別形成有半導體元件55。
半導體元件55具有與圖1（A）等所示之半導體元件15相同的功能。並且，半導體元件55的構造係與半導體元件15同樣，且半導體元件55連接有電極（貫孔電極、貫通電極）57（參照圖17（A））。電極57的構造及材質係與圖1（B）等所示之電極19同樣。
藉由沿著切割道53分割晶圓51，而製造分別具備半導體元件55之多個元件晶片。晶圓51的分割係例如藉由前述的雷射加工或電漿蝕刻而實施。
並且，晶圓51的分割也可使用切削裝置。切削裝置具備：保持晶圓51之卡盤台、與將被卡盤台保持之晶圓51進行切削之切削單元。切削單元裝設環狀的切割刀片。藉由使切割刀片旋轉並切入晶圓51，而沿著切割道53分割晶圓51。其結果，能獲得分別具備半導體元件55之多個元件晶片。
圖15（B）為表示被分割成多個元件晶片59之晶圓51的立體圖。此外，在晶圓11的分割之前或之後，實施形成於晶圓51之多個半導體元件55的檢查，判別半導體元件55分別為良品或為不良品。然後，從藉由分割晶圓51所獲得之多個元件晶片59，排除包含被判別為不良品之半導體元件55之元件晶片59。
藉此，能獲得具備半導體元件55之元件晶片59，所述半導體元件55與形成於晶圓11之良品的半導體元件15（參照圖1（A）等）相同。亦即，元件晶片59具備具有與不良元件15a（參照圖1（A）等）相同的功能之良品的半導體元件55（具備不良元件15a原本應具有的功能之半導體元件55）。
此外，準備元件晶片59之時間點並無限制。例如，在與晶圓11的準備及半導體元件15的檢查相同的時間點實施晶圓51的準備及半導體元件55的檢查後，藉由分割晶圓51而製造元件晶片59。
接著，將元件晶片59嵌入晶圓11的貫通孔11d（嵌入步驟）。圖16為表示嵌入步驟中之晶圓11的立體圖。
在晶圓11的正面11a側（半導體元件15側）被固定於支撐基板23之情形中，元件晶片59被定位成形成有半導體元件55之面側（正面側）面對支撐基板23。然後，元件晶片59被嵌入晶圓11的貫通孔11d。
圖17（A）為表示嵌入元件晶片59之晶圓11的剖面圖。元件晶片59係以接觸在貫通孔11d內露出之接著層25的方式被嵌入貫通孔11d。藉此，元件晶片59係透過接著層25而被固定於支撐基板23。
此外，在晶圓11係藉由接著層25而被暫時固定於支撐基板23之狀態，且晶圓11與支撐基板23的接合較弱之情形中，元件晶片59被嵌入貫通孔11d後，進行將晶圓11緊固地固定於支撐基板23之處理（實際固定處理）。藉此，晶圓11及元件晶片59係透過接著層25而被緊固地固定於支撐基板23。
例如，在接著層25係由熱固性樹脂所構成之接著劑之情形中，進行比暫時固定時更高溫或更長期間的加熱處理而使熱固性樹脂硬化，藉此強化晶圓11與支撐基板23的接合。並且，在接著層25係由紫外線硬化性樹脂所構成之接著劑之情形中，對紫外線硬化性樹脂進行加熱處理，藉此強化晶圓11與支撐基板23的接合。再者，在接著層25為熱壓接片材之情形中，一邊進行比暫時固定時更高溫或更長期間的加熱處理，一邊將晶圓11及支撐基板23壓附於熱壓接片材，而強化晶圓11與支撐基板23的接合。
並且，在去除步驟中，在使用黏著力較弱之接著層25將晶圓11暫時固定於支撐基板23之情形中，也可在嵌入步驟前將晶圓11與支撐基板23暫時分離，並使用黏著力比接著層25高之其他接著層將晶圓11重新固定於支撐基板23。
圖17（B）為表示貫通孔11d的俯視圖。在前述的去除步驟中，貫通孔11d被形成為比元件晶片59大。具體而言，貫通孔11d在第一方向（紙面左右方向）之長度L A1係大於元件晶片59在第一方向之長度L B1。並且，貫通孔11d在第二方向（與第一方向垂直的方向，紙面上下方向）之長度L A2係大於元件晶片59在第二方向之長度L B2。因此，若將元件晶片59嵌入貫通孔11d，則在晶圓11與元件晶片59之間，以包圍元件晶片59之方式形成間隙61。
此外，在後續的步驟（後述的樹脂填充步驟）中，會在間隙61中填充樹脂。因此，較佳為將間隙61的寬度（貫通孔11d的內壁與元件晶片59的側面之距離）確保為一定程度以上。例如，將貫通孔11d或元件晶片59的尺寸調節成間隙61的寬度成為2μm以上，較佳為5μm以上，更佳為10μm以上。
貫通孔11d的具體尺寸可考慮半導體元件15、55的位置等而適當設定。例如，在晶圓11的正面11a側中，貫通孔11d的端部（內壁）與半導體元件15的端部之距離被設定成2μm以上，較佳為5μm以上。並且，在晶圓11的正面11a側中，貫通孔11d的端部也可被配置於切割道13的寬度方向中比起中央更靠半導體元件15側。並且，如圖17（A）所示，在貫通孔11d的內壁相對於晶圓11的厚度方向傾斜之情形，貫通孔11d中晶圓11的背面11b側的區域的一部分也可與形成於晶圓11之半導體元件15的一部分重疊。
元件晶片59的具體尺寸亦只要能將元件晶片59嵌入貫通孔11d則無限制。例如，在元件晶片59的正面側中，半導體元件55的端部與元件晶片59的端部之距離被設定成晶圓11所設定之切割道13的寬度的1/2以下。
此外，在嵌入步驟中，也可取代使元件晶片59固接於接著層25，而將附著有接著層之元件晶片59嵌入貫通孔11d。具體而言，藉由電漿蝕刻、濕式蝕刻（藥液處理）等的處理而將在貫通孔11d的內部露出之接著層25去除後，也可將附著有接著層之元件晶片59透過接著層而固定於支撐基板23。
圖18（A）為表示對接著層25施予電漿蝕刻時的晶圓11的剖面圖。例如，將經電漿化之氣體（蝕刻氣體）60供給至晶圓11的背面11b側，藉此去除接著層25中與貫通孔11d重疊之區域。
圖18（B）為表示已去除局部接著層25之狀態的晶圓11的剖面圖。若去除接著層25中與貫通孔11d重疊之區域，則會露出支撐基板23的上表面中與貫通孔11d重疊之區域。此外，在對晶圓11施予電漿蝕刻時，也可在晶圓11的背面11b側形成使貫通孔11d露出之遮罩。
接著，附著有接著層之元件晶片59被嵌入貫通孔11d。圖18（C）為表示已嵌入附著有接著層63之元件晶片59之晶圓11的剖面圖。元件晶片59的正面側（半導體元件55側）設有接著層63。此外，接著層63的材質的例子係與接著層25同樣。元件晶片59係透過接著層63而被固定於在貫通孔11d的內側露出之支撐基板23的上表面。
然後，在貫通孔11d填入元件晶片59後，因應需要而對接著層25、63進行實際固定處理。藉此，晶圓11及元件晶片59係透過接著層25、63而被緊固地固定於支撐基板23。
接著，在晶圓11與元件晶片59之間隙61填充樹脂（樹脂填充步驟）。圖19（A）為表示樹脂填充步驟中之晶圓11的剖面圖。
在樹脂填充步驟中，在晶圓11的背面11b側形成樹脂65。樹脂65例如係藉由將環氧樹脂等液狀樹脂塗布於晶圓11的背面11b側並使其硬化而形成。但是，樹脂65的材料並無限制。
若在晶圓11的背面11b側塗布液狀樹脂，則液狀樹脂的一部分會流入晶圓11與元件晶片59之間隙61（參照圖17（A）、圖17（B）等）並被填充至間隙61。若在此狀態下使液狀樹脂硬化，則晶圓11與元件晶片59會透過樹脂65而結合，元件晶片59被固定於晶圓11。
接著，將形成於間隙61的外側之樹脂65（樹脂研削步驟）進行研削。在樹脂研削步驟中，藉由研削加工而去除形成於晶圓11的背面11b側之樹脂65。樹脂65的研削例如能使用研削裝置2（參照圖2）。
圖19（B）為表示樹脂研削步驟中之晶圓11的剖面圖。例如在樹脂研削步驟中，藉由研削而去除形成於間隙61的外側之樹脂65，且研削晶圓11的背面11b側。然後，薄化晶圓11直至電極19、57在晶圓11的背面11b側露出為止。
但是，使電極19、57露出之方法並無限制。例如，亦可在樹脂研削步驟中，在研削樹脂65直至晶圓11的背面11b側露出為止後，對晶圓11的背面11b側施予電漿蝕刻、濕式蝕刻等蝕刻處理，藉此使電極19、57露出。此情形，可防止研削磨石16（參照圖2）接觸電極19、57而使電極19、57所包含之金屬分散。
經過以上步驟，能獲得具備在背面11b側露出之電極19、57之晶圓11。藉此，能透過電極19、57而連接半導體元件15、55與層積於晶圓11的背面11b側之其他晶圓所包含之半導體元件（未圖示）。亦即，藉由本實施方式之晶圓的製造方法，而製造能用於形成層積晶圓之晶圓11。
接著，使用上述的晶圓11，將製造具備經層積之多個半導體元件之元件晶片（層積元件晶片）之方法的具體例進行說明。製造層積元件晶片時，首先，形成具有經層積之多個晶圓之層積晶圓（晶圓層積步驟）。圖20為表示層積晶圓79的剖面圖。
在晶圓層積步驟中，能使用樹脂研削步驟後的晶圓11（第一晶圓）與由前述的晶圓準備步驟所準備之其他晶圓71（第二晶圓）。此外，晶圓71的構成係與晶圓11同樣。
具體而言，晶圓71係由與晶圓11相同的材質而成，且具備正面（第一面）71a及背面（第二面）71b。並且，晶圓71係藉由以互相交叉之方式被排列成網格狀之多條切割道（分割預定線）73而被劃分成多個矩形狀的區域。在晶圓71的正面71a側之藉由切割道73所劃分之多個區域分別形成有半導體元件75。
半導體元件75的構造係與半導體元件15同樣。並且，半導體元件75連接有電極（貫孔電極、貫通電極）77。電極77的構造及材質係與電極19相同。
晶圓71被層積於晶圓11上。例如晶圓71係以正面71a側面對晶圓11的背面11b側之方式被貼合於晶圓11。此外，使晶圓11與晶圓71貼合之方法並無限制。例如，可藉由直接接合而貼合晶圓11與晶圓71。具體而言，藉由表面活化接合而接合晶圓11的背面11b側與晶圓71的正面71a側。
但是，也可藉由間接接合而貼合晶圓11與晶圓71。例如，也可在晶圓11上透過永久接著劑而層積晶圓71，藉此貼合晶圓11與晶圓71。
此外，在形成於晶圓71之多個半導體元件75包含有不良元件之情形中，在晶圓11上層積晶圓71之前或之後，對晶圓71實施研削步驟、去除步驟、嵌入步驟、樹脂填充步驟、樹脂研削步驟。其結果，從晶圓71去除不良元件，且將包含良品的半導體元件55之元件晶片59嵌入晶圓71。
晶圓11與晶圓71被貼合成切割道13與切割道73重疊且晶圓11所包含之半導體元件15、55與晶圓71所包含之半導體元件75、55重疊。其結果，晶圓11所包含之半導體元件15、55與晶圓71所包含之半導體元件75、55係透過電極19、57而連接。
如此進行，形成具備互相層積之晶圓11與晶圓71之層積晶圓79。此外，在晶圓層積步驟中，也可在晶圓11上層積多個晶圓71。例如，也可在層積於晶圓11上之晶圓71上進一步層積其他晶圓71。此情形，對於層積於晶圓11上之多個晶圓71各自實施研削步驟、去除步驟、嵌入步驟、樹脂填充步驟、樹脂研削步驟。藉此，能獲得具備3層以上的晶圓之層積晶圓79。
接著，藉由沿著切割道13、73分割層積晶圓79，而形成具備經層積之多個半導體元件之層積元件晶片（分割步驟）。圖21（A）為表示分割步驟中之層積晶圓79的剖面圖。
在分割步驟中，例如以切削裝置切削層積晶圓79。切削裝置具備：保持層積晶圓79之卡盤台、與切削被卡盤台保持之層積晶圓79之切削單元。切削單元具備藉由馬達等旋轉驅動源而旋轉之圓筒狀的主軸。然後，在主軸的前端部裝設用於切削層積晶圓79之環狀的切割刀片62。
作為切割刀片62，例如使用輪轂型的切割刀片（輪轂型刀片）。輪轂型刀片係由金屬等而成之環狀基台與沿著基台的外周緣所形成之環狀的切削刀刃成為一體所構成。輪轂型刀片的切削刀刃係藉由電鑄磨石所構成，所述電鑄磨石係利用鍍鎳等結合材固定由金剛石等而成之磨粒而成。
並且，作為切割刀片62，也可使用墊圈型的切割刀片（墊圈刀片）。墊圈刀片係藉由環狀的切削刀刃所構成，所述環狀的切削刀刃係利用由金屬、陶瓷、樹脂等而成之結合材固定磨粒而成。
使切割刀片62旋轉並切入層積晶圓79，藉此分割層積晶圓79。具體而言，在將切割刀片62的下端定位於比晶圓11的正面11a（接著層25的上表面）更下方之狀態下，一邊使切割刀片62旋轉，一邊使切割刀片62與層積晶圓79沿著水平方向相對移動，藉此使切割刀片62沿著切割道13、73切入層積晶圓79。然後，若沿著所有的切割道13、73切削層積晶圓79，則層積晶圓79會被分割成多個層積元件晶片。
圖21（B）為表示被分割成多個層積元件晶片81之層積晶圓79的剖面圖。層積元件晶片81分別具備：晶圓11所包含之一個半導體元件15或半導體元件55（第一半導體元件）、與晶圓71所包含之一個半導體元件75或半導體元件55（第二半導體元件）。然後，第一半導體元件與第二半導體元件係互相層積，並透過電極19或電極57而連接。
如同以上，在本實施方式之晶圓的製造方法中，從晶圓11去除不良元件區域11c，在藉由去除不良元件區域11c所形成之空間（去除區域）嵌入具備良品的半導體元件15之元件晶片59。藉此，可製造不包含不良元件15a之晶圓11。並且，層積不包含不良元件15a之晶圓11而形成層積晶圓79，並分割層積晶圓79，藉此可製造不包含不良元件15a之層積元件晶片81。其結果，抑制層積元件晶片81的良率降低。
（實施方式2） 實施方式1中，雖針對在去除步驟中藉由雷射光束的照射而分離不良元件區域11c的例子進行說明，但不良元件區域11c的分離亦可使用其他方法。在本實施方式中，針對以下方式進行說明：在實施晶圓準備步驟及研削步驟（參照圖2）後，在去除步驟中，藉由使晶圓11破碎之破碎加工而分離不良元件區域11c。
本實施方式中所使用之破碎加工只要能加工晶圓11則無限制。作為能使用於加工晶圓11之粉碎加工的例子，可列舉噴砂加工、水刀加工、鑽孔加工等。
圖22（A）為表示藉由噴砂加工而形成槽93之晶圓11的剖面圖。噴砂加工能使用噴射研磨材74之噴砂單元72。例如噴砂單元72具備：將空氣等氣體壓縮並送出之壓縮機、與將經壓縮之氣體及研磨材74一起噴射之噴槍。從噴砂單元72噴射之研磨材74會撞擊晶圓11，藉此加工晶圓11。
實施粉碎加工時，首先，在晶圓11形成保護層91。例如，在加工晶圓11的正面11a側之情形中，藉由保護層91而覆蓋晶圓11的正面11a側，保護半導體元件15。此外，保護層91的材質並無限制，例如可使用PVA、PEG等水溶性樹脂。並且，在不易產生由粉碎加工所導致之半導體元件15的損傷之情形中，也可省略保護層91的形成。
接著，晶圓11被保持台70保持。保持台70的上表面構成有保持晶圓11之平坦的保持面70a。例如晶圓11係以正面11a側朝上方露出且背面11b側面對保持面70a之方式被配置於保持台70上。
然後，從噴砂單元72沿著包圍不良元件15a之4條切割道13噴射研磨材74。其結果，在晶圓11的正面11a側，沿著切割道13形成帶狀的槽93。此槽93係以包圍不良元件15a之方式被形成為在俯視下呈矩形狀。
圖22（B）為表示藉由水刀加工而形成槽93之晶圓11的剖面圖。水刀加工能使用噴射水等液體78之水刀單元76。水刀單元76具備噴嘴，所述噴嘴噴射已被泵加壓之液體78。此外，液體78也可包含有磨粒。從水刀單元76噴射之液體78會撞擊晶圓11，藉此加工晶圓11。
具體而言，從水刀單元76噴射之液體78被沿著包圍不良元件15a之4條切割道13噴射。其結果，在晶圓11的正面11a側，沿著切割道13形成帶狀的槽93。此槽93係以包圍不良元件15a之方式被形成為在俯視下呈矩形狀。
圖22（C）為表示藉由鑽孔加工而形成槽93之晶圓11的剖面圖。鑽孔加工能使用裝設棒狀的鑽頭82之鑽孔單元80。鑽孔單元80具備馬達等旋轉驅動源，所述旋轉驅動源使裝設於鑽孔單元80之鑽頭82旋轉。一邊使鑽頭82旋轉一邊使鑽頭82的前端部接觸晶圓11，藉此加工晶圓11。
具體而言，首先，使旋轉之鑽頭82接觸與晶圓11的切割道13重疊之區域，在晶圓11形成圓柱狀的槽。接著，使保持台70或鑽頭82沿著切割道13移動。此外，此時的移動量設定成小於形成於晶圓11之圓柱狀的槽的直徑。其後，利用鑽頭82，在晶圓11形成新的槽。其結果，已形成於晶圓11之槽會與新形成之槽連結。
重複上述的流程，沿著包圍不良元件15a之4條切割道13形成多個槽。其結果，在晶圓11的正面11a側，沿著切割道13形成帶狀的槽93。此槽93係藉由多個圓柱狀的槽所構成，所述多個圓柱狀的槽係以互相連結的方式形成。
如上述，藉由沿著包圍不良元件15a之切割道13施予粉碎加工，而在晶圓11形成槽93。其後，藉由研削晶圓11的背面11b側，而使藉由粉碎加工所加工而成之被加工區域（槽93）在晶圓11的背面11b側露出。
研削晶圓11時，首先，將晶圓11固定於支撐基板23。圖23（A）為表示固定於支撐基板23之晶圓11的剖面圖。在研削晶圓11的背面11b側之情形中，晶圓11的正面11a側係透過接著層25而被固定於支撐基板23。
接著，藉由研削裝置2（參照圖2）而研削晶圓11。具體而言，藉由使研削磨石16接觸晶圓11的背面11b側，而研削晶圓11的背面11b側。然後，研削、薄化晶圓11直至槽93在晶圓11的背面11b側露出為止。
圖23（B）為表示研削後的晶圓11的剖面圖。若槽93在晶圓11的背面11b側露出，則不良元件區域11c會從晶圓11斷開。其後，藉由與實施方式1同樣之流程，從晶圓11分離不良元件區域11c，在晶圓11形成貫通孔11d（參照圖8（A）、圖8（B）、圖9）。
此外，在去除步驟中，藉由粉碎加工而形成貫通晶圓11之貫通孔，藉此也可分離不良元件區域11c。具體而言，藉由粉碎加工而沿著切割道13形成從晶圓11的正面11a至背面11b之貫通孔。
圖24（A）為表示藉由噴砂加工而形成貫通孔95之晶圓11的剖面圖。藉由粉碎加工而形成貫通孔95之情形，在保持台70設有將保持台70上下貫通之開口70b。開口70b係對應包圍半導體元件15之4條切割道13而被形成為在俯視下呈矩形狀。然後，晶圓11係以包圍不良元件15a之4條切割道13分別與開口70b重疊之方式被配置於保持台70上。
接著，從噴砂單元72沿著包圍不良元件15a之4條切割道13噴射研磨材74。此外，研磨材74的噴射條件被設定成在晶圓11之研磨材74已撞擊的區域形成將晶圓11從正面11a貫通至背面11b為止之孔。
因此，若沿著切割道13噴射研磨材74，則在晶圓11會沿著切割道13形成從正面11a至背面11b之帶狀的貫通孔95。此貫通孔95係以包圍不良元件15a之方式被形成為在俯視下呈矩形狀。其結果，不良元件區域11c會從晶圓11斷開。
圖24（B）為表示藉由水刀加工而形成貫通孔95之晶圓11的剖面圖。在藉由水刀加工而形成貫通孔95之情形中，從水刀單元76噴射之液體78被沿著包圍不良元件15a之4條切割道13噴射。此外，液體78的噴射條件被設定成在晶圓11之液體78已撞擊的區域形成將晶圓11從正面11a貫通至背面11b為止之孔。
因此，若沿著切割道13噴射液體78，則在晶圓11會沿著切割道13形成從正面11a至背面11b之帶狀的貫通孔95。此貫通孔95係以包圍不良元件15a之方式被形成為在俯視下呈矩形狀。其結果，不良元件區域11c會從晶圓11斷開。
圖24（C）為表示藉由鑽孔加工而形成貫通孔95之晶圓11的剖面圖。在藉由鑽孔加工而形成貫通孔95之情形中，首先，使鑽頭82一邊旋轉一邊接觸晶圓11，形成將晶圓11從正面11a貫通至背面11b為止之圓柱狀的孔。
其後，重複同樣的流程，沿著包圍不良元件15a之4條切割道13形成多個孔。此外，多個孔分別係以連結已形成於晶圓11之孔的方式形成。其結果，在晶圓11會沿著切割道13形成從正面11a至背面11b之帶狀的貫通孔95，不良元件區域11c會從晶圓11斷開。
實施噴砂加工（參照圖24（A））時，已通過晶圓11的貫通孔95之研磨材74會透過保持台70的開口70b而被排出。同樣地，實施水刀加工（參照圖24（B））時，已通過晶圓11的貫通孔95之液體78會透過保持台70的開口70b而被排出。因此，可防止研磨材74、液體78撞擊保持台70的保持面70a而損傷保持台70。
並且，實施鑽孔加工（參照圖24（C））時，鑽頭82的前端部被插入保持台70的開口70b。因此，可防止鑽頭82與保持台70接觸而損傷保持台70。
此外，在圖24（A）、圖24（B）、圖24（C）中雖表示從正面11a側加工晶圓11的狀況，但也可從背面11b側加工晶圓11。亦即，也可使研磨材74、液體78撞擊晶圓11的背面11b側，也可使鑽頭82接觸晶圓11的背面11b側。
接著，從晶圓11去除保護層91，且從晶圓11分離不良元件區域11c。其後，晶圓11被固定於支撐基板23。圖25為表示固定於支撐基板23之晶圓11的剖面圖。例如，晶圓11的正面11a側係透過接著層25而被固定於支撐基板23。
此外，亦可對於已藉由粉碎加工而形成貫通孔11d之晶圓11施予蝕刻處理。例如，藉由將電漿狀態的氣體供給至晶圓11的貫通孔11d，而對貫通孔11d的內部施予電漿蝕刻。並且，藉由將蝕刻液供給至晶圓11的貫通孔11d，而對貫通孔11d的內部施予濕式蝕刻。
圖26為表示施予電漿蝕刻之晶圓11的剖面圖。若將經電漿化之蝕刻用的氣體（蝕刻氣體）84供給至晶圓11，則對貫通孔11d的內壁施予電漿蝕刻。藉此，貫通孔11d的尺寸會增大。並且，藉由粉碎加工而形成於貫通孔11d的內壁之細微的凹凸會藉由電漿蝕刻而被去除。
此外，晶圓11之施予粉碎加工的區域係以形成所要求的尺寸的貫通孔11d之方式被適當設定。圖27（A）為表示藉由噴砂加工或水刀加工所加工而成之區域（被加工區域）97A的俯視圖。並且，圖27（B）為表示藉由鑽孔加工所加工而成之區域（被加工區域）97B的俯視圖。在圖27（A）及圖27（B）中，區域97A、97B附有圖案。
在藉由噴砂加工而加工晶圓11之情形中，例如研磨材74被噴射於沿著不良元件15a的外周緣之區域97A。同樣地，在藉由水刀加工而加工晶圓11之情形中，例如液體78被噴射於沿著不良元件15a的外周緣之區域97A。藉此，以包圍不良元件15a之方式形成槽93（參照圖22（A）及圖22（B））或貫通孔95（參照圖24（A）及圖24（B））。此外，研磨材74及液體78也可以撞擊不良元件15a的局部之方式被噴射，也可以不撞擊不良元件15a之方式僅被噴射於切割道13上。
在藉由鑽頭加工而加工晶圓11之情形中，例如鑽頭82係依序加工沿著不良元件15a的外周緣之多個區域97B。此外，多個區域97B分別被設定成與鄰近之其他區域97的局部重疊。藉此，以包圍不良元件15a之方式形成槽93（參照圖22（C））或貫通孔95（參照圖24（C））。此外，鑽頭82也可接觸不良元件15a的局部，也可以不接觸不良元件15a之方式僅接觸切割道13上。
並且，在藉由鑽孔加工而加工晶圓11之情形中，在鑽頭82進入晶圓11的內部之狀態下（參照圖22（C）及圖24（C）），使鑽頭82一邊旋轉一邊沿著切割道13於水平方向移動，藉此也可形成槽93或貫通孔95。此情形，不需要使鑽頭82在切割道13上多次升降之作業。
其後，藉由對晶圓11施予蝕刻處理（電漿蝕刻等，參照圖26），而蝕刻貫通孔11d的內壁。其結果，去除已施予粉碎加工之區域97A、97B所殘留之細微的凹凸，且貫通孔11d的寬度變大，如圖27（A）及圖27（B）所示，形成經擴大之貫通孔11d。
如同上述，在去除步驟中，亦可藉由粉碎加工而從晶圓11分離不良元件區域11c。此外，去除步驟所包含之各步驟中在本實施方式中省略說明之步驟，係與實施方式1同樣。並且，在本實施方式中，去除步驟以外的步驟（晶圓準備步驟、研削步驟、嵌入步驟、樹脂填充步驟、樹脂研削步驟、晶圓層積步驟、分割步驟等）係可與實施方式1同樣地實施。再者，本實施方式也可與其他實施方式適當組合。
（實施方式3） 在實施方式1、2中，針對以下例子進行說明：在去除步驟中，沿著切割道13加工晶圓11，藉此從晶圓11分離不良元件區域11c。但是，從晶圓11去除不良元件區域11c之方法並無限制。在本實施方式中，針對以下方法進行說明：實施晶圓準備步驟及研削步驟（參照圖2）後，在去除步驟中，藉由雷射光束的照射而破壞並去除不良元件區域11c之方法。
圖28（A）為表示照射雷射光束32D之晶圓11的剖面圖。在藉由雷射光束的照射而破壞不良元件區域11c之情形中，能使用將雷射光束32D照射至晶圓11之雷射照射單元30D。此外，雷射照射單元30D的構成係與雷射照射單元30A（參照圖4（A））同樣。
但是，雷射光束32D的照射條件被設定成藉由燒蝕加工而去除晶圓11之經照射雷射光束32D的區域。具體而言，雷射光束32D的波長被設定成至少雷射光束32D的一部分會被晶圓11吸收。亦即，雷射照射單元30D照射對晶圓11具有吸收性之波長的雷射光束32D。並且，雷射光束32D的其他照射條件亦被設定成適當地對晶圓11施予燒蝕加工。
例如雷射光束32D被照射至晶圓11的正面11a側。具體而言，在將雷射光束32D的聚光點定位於包圍不良元件15a之4條切割道13的內側之狀態下，照射雷射光束32D。藉此，對不良元件區域11c施予燒蝕加工，破壞不良元件區域11c。其結果，在晶圓11的正面11a側形成槽（凹部）。
圖28（B）為表示形成有槽（去除區域）101之晶圓11的剖面圖。例如雷射光束32D係以照射在俯視下呈矩形狀的區域整體之方式被掃描，所述在俯視下呈矩形狀之區域位於包圍不良元件15a之4條切割道13的內側。其結果，在晶圓11的正面11a側，藉由燒蝕加工而形成長方體狀的槽101。此外，槽101的深度被調節為槽101的底面被形成於比電極19的下端更下方。其結果，去除不良元件15a及電極19。
圖29為表示掃描雷射光束32D之路徑34D的俯視圖。例如，設定從不良元件區域11c的一端側朝向另一端側之多個路徑34D。然後，雷射光束32D係以往返於不良元件區域11c的一端與另一端之間的方式，沿著路徑34D被掃描。藉此，雷射光束32D被照射於不良元件區域11c的全部區域，並去除不良元件區域11c。但是，只要能去除不良元件區域11c，則雷射光束32D的掃描路徑並無限制。
此外，在形成槽101時，也可以保護膜覆蓋晶圓11的正面11a側，並透過保護膜而將雷射光束32D照射至晶圓11。例如作為保護膜，可使用樹脂製的膠膜、由PVA、PEG等水溶性樹脂而成之膜。若在晶圓11的正面11a側形成有保護膜，則可防止燒蝕加工時所產生之加工屑（碎屑）附著於晶圓11的正面11a，而避免晶圓11及半導體元件15的汙染。
接著，藉由研削晶圓11的背面11b側，而使藉由雷射光束32D的照射所加工而成之被加工區域（槽101）在晶圓11的背面11b側露出。研削晶圓11時，首先，將晶圓11固定於支撐基板。圖30（A）為表示固定於支撐基板23之晶圓11的剖面圖。在研削晶圓11的背面11b側之情形中，晶圓11的正面11a側係透過接著層25而被固定於支撐基板23。
接著，藉由研削裝置2（參照圖2）而研削晶圓11。具體而言，藉由使研削磨石16接觸晶圓11的背面11b側，而研削晶圓11的背面11b側。然後，研削、薄化晶圓11直至槽101在晶圓11的背面11b側露出為止。
圖30（B）為表示研削後的晶圓11的剖面圖。若槽101在晶圓11的背面11b側露出，則在晶圓11會形成從正面11a至背面11b之貫通孔11d。
此外，在去除步驟中，也可藉由雷射光束32D的照射而直接形成貫通孔11d。具體而言，藉由燒蝕加工而形成從晶圓11的正面11a至背面11b之貫通孔11d。
圖31（A）為表示照射雷射光束32D之晶圓11的剖面圖。首先，在晶圓11黏貼膠膜等保護構件103。例如，在將雷射光束32D照射至晶圓11的正面11a側之情形中，在晶圓1的背面11b側黏貼保護構件103。此外，保護構件103的材質的例子係與保護構件21（參照圖2）同樣。
然後，在將雷射光束32D的聚光點定位於包圍不良元件15a之4條切割道13的內側之狀態下，照射雷射光束32D。此外，雷射光束32D的掃描路徑並無限制。例如，沿著圖29所示之路徑34D而掃描雷射光束32D。
雷射光束32D的照射條件被設定成藉由燒蝕加工而去除從晶圓11的正面11a至背面11b之區域。因此，若雷射光束32D往晶圓11的照射結束，則形成將晶圓11從正面11a貫通至背面11b為止之貫通孔11d。
其後，晶圓11被固定於支撐基板。圖31（B）為表示固定於支撐基板23之晶圓11的剖面圖。在晶圓11形成貫通孔11d後，支撐基板23透過接著層25而被固定於晶圓11的正面11a側。其後，從晶圓11的正面11a側剝離保護構件103。
此外，貫通孔11d的形成也可使用透過液體所照射之雷射光束（水雷射）。在此情形中，在雷射照射單元30D設有噴射液體之噴射單元。然後，從雷射照射單元30D噴射液體而形成液柱50（參照圖13（A）），且從雷射照射單元30D照射雷射光束32D。此時，雷射光束32D的聚光點被定位於液柱50的內部。然後，雷射光束32D係透過液柱50而被照射於不良元件區域11c。藉此，去除不良元件區域11c。
並且，也可對藉由破壞不良元件區域11c而形成貫通孔11d之晶圓11（參照圖30（B）及圖31（A））施予蝕刻處理。例如，藉由將電漿狀態的氣體供給至晶圓11的貫通孔11d，而對貫通孔11d的內部施予電漿蝕刻。並且，藉由將蝕刻液供給至晶圓11的貫通孔11d，而對貫通孔11d的內部施予濕式蝕刻。
如同上述，在去除步驟中，藉由照射雷射光束而破壞不良元件區域11c，藉此亦可從晶圓11去除不良元件區域11c。此外，去除步驟所包含之各步驟中在本實施方式中省略說明之步驟，係與實施方式1同樣。並且，在本實施方式中，去除步驟以外的步驟（晶圓準備步驟、研削步驟、嵌入步驟、樹脂填充步驟、樹脂研削步驟、晶圓層積步驟、分割步驟等）可與實施方式1同樣地實施。再者，本實施方式可與其他實施方式適當組合。
（實施方式4） 在實施方式3中，針對在去除步驟中藉由照射雷射光束而破壞不良元件區域11c之例子進行說明，但破壞不良元件區域11c之方法並無限制。在本實施方式中，針對以下方法進行說明：實施晶圓準備步驟及研削步驟（參照圖2）後，在去除步驟中，藉由粉碎加工而破壞並去除不良元件區域11c之方法。
在本實施方式中使用之粉碎加工只要能加工晶圓11則無限制。以下，作為粉碎加工的具體例，針對使用噴砂單元72（參照圖22（A）等）之噴砂加工、使用水刀單元76（參照圖22（B）等）之水刀加工、使用鑽孔單元80（參照圖22（C）等）之鑽孔加工進行說明。
圖32為表示被保持台70保持之晶圓11的剖面圖。實施粉碎加工時，首先，在晶圓11形成保護層91。例如，在從晶圓11的正面11a側進行加工之情形中，藉由保護層91而覆蓋晶圓11的正面11a側，保護半導體元件15。此外，在不易產生由粉碎加工所導致之半導體元件15的損傷之情形中，也可省略保護層91的形成。
接著，晶圓11被保持台70保持。例如晶圓11係以正面11a側朝上方露出且背面11b側面對保持面70a之方式被配置於保持台70上。然後，對於被保持台70保持之晶圓11施予粉碎加工。
圖33（A）為表示藉由噴砂加工而去除不良元件區域11c之晶圓11的剖面圖。在實施噴砂加工之情形中，從噴砂單元72將研磨材74噴射至包圍不良元件15a（參照圖32）之4條切割道13的內側。其結果，破壞晶圓11之研磨材74已撞擊的區域，並在晶圓11的正面11a側形成長方體狀的槽（去除區域）105。
圖33（B）為表示藉由水刀加工而去除不良元件區域11c之晶圓11的剖面圖。在實施水刀加工之情形中，從水噴射單元76將經加壓之液體78噴射至包圍不良元件15a（參照圖32）之4條切割道13的內側。其結果，破壞晶圓11之液體78已撞擊的區域，並在晶圓11的正面11a側形成長方體狀的槽105。
此外，槽105至少遍布形成在形成有不良元件15a之區域整體。並且，槽105的深度被調節為槽105的底面被形成於比電極19的下端更下方。其結果，去除不良元件15a及電極19。
圖33（C）為表示藉由鑽孔加工而去除不良元件區域11c之晶圓11的剖面圖。在實施鑽孔加工之情形中，使旋轉之鑽頭82接觸包圍不良元件15a（參照圖32）之4條切割道13的內側，而在晶圓11形成多個柱狀的槽。此外，多個槽被形成為遍布形成有不良元件15a之區域整體且互相連結。並且，多個槽的深度被調節為槽105的底面被形成於比電極19的下端更下方。其結果，藉由經連結之多個槽所構成之槽105會形成於晶圓11的正面11a側，並去除不良元件15a及電極19。
如上述，藉由對包圍不良元件15a之切割道13的內側施予粉碎加工，而破壞不良元件15a。藉此，從晶圓11去除不良元件15a。
接著，藉由研削晶圓11的背面11b側，而使藉由粉碎加工所加工而成之被加工區域（槽105）在晶圓11的背面11b側露出。研削晶圓11時，首先，將晶圓11固定於支撐基板23。圖34（A）為表示固定於支撐基板23之晶圓11的剖面圖。在研削晶圓11的背面11b側之情形中，晶圓11的正面11a側係透過接著層25而被固定於支撐基板23。
接著，藉由研削裝置2（參照圖2）而研削晶圓11。具體而言，藉由使研削磨石16接觸晶圓11的背面11b側，而研削晶圓11的背面11b側。然後，研削、薄化晶圓11直至槽105在晶圓11的背面11b側露出為止。
圖34（B）為表示研削後的晶圓11的剖面圖。若槽105在晶圓11的背面11b側露出，則在晶圓11會形成從正面11a至背面11b之長方體狀的貫通孔11d。
此外，在去除步驟中，也可藉由粉碎加工而直接形成貫通孔11d。具體而言，藉由粉碎加工而形成從晶圓11的正面11a至背面11b之貫通孔11d。
圖35（A）為表示藉由噴砂加工而形成貫通孔11d之晶圓11的剖面圖。在藉由粉碎加工而在晶圓11形成貫通孔11d之情形中，在保持台70設有將保持台70上下貫通之開口70c。然後，晶圓11係以包圍不良元件15a之4條切割道13內側的區域與開口70c重疊之方式被配置於保持台70上。
接著，從噴砂單元72將研磨材74遍布噴射至包圍不良元件15a（參照圖32）之4條切割道13的內側的區域整體。此外，研磨材74的噴射條件被設定成將晶圓11之研磨材74已撞擊的區域從正面11a去除至背面11b為止。其結果，去除不良元件區域11c，且在晶圓11形成貫通孔11d。
圖35（B）為表示藉由水刀加工而形成貫通孔11d之晶圓11的剖面圖。在實施水刀加工之情形中，從水刀單元76噴射之液體78被遍佈噴射至包圍不良元件15a（參照圖32）之4條切割道13的內側的區域整體。此外，液體78的噴射條件被設定成將晶圓11之液體78已撞擊的區域從正面11a去除至背面11b為止。其結果，去除不良元件區域11c，且在晶圓11形成貫通孔11d。
圖35（C）為表示藉由鑽孔加工而形成貫通孔11d之晶圓11的剖面圖。在實施鑽孔加工之情形中，使旋轉之鑽頭82接觸包圍不良元件15a（參照圖32）之4條切割道13的內側，而在晶圓11形成多個柱狀的槽。
鑽頭82加工晶圓11直至鑽頭82的下端到達晶圓11的背面11b為止。其結果，多個槽分別係以將晶圓11從正面11a貫通至背面11b之方式而形成。並且，多個槽被形成為至少遍布形成有不良元件15a之區域整體且互相連結。其結果，形成藉由經連結之多個槽所構成之貫通孔11d。
此外，實施噴砂加工（參照圖35（A））時，已通過晶圓11的貫通孔11d之研磨材74係透過保持台70的開口70c而被排出。同樣地，實施水刀加工（參照圖35（B））時，已通過晶圓11的貫通孔11d之液體78係透過保持台70的開口70c而被排出。因此，可防止研磨材74、液體78撞擊保持台70的保持面70a並損傷保持台70。
並且，實施鑽孔加工（參照圖35（C））時，鑽頭82的前端部被插入保持台70的開口70c。因此，可防止鑽頭82接觸保持台70而損傷保持台70。
此外，在圖35（A）、圖35（B）、圖35（C）中，表示從正面11a側加工晶圓11之狀況，但也可從背面11b側加工晶圓11。亦即，也可使研磨材74、液體78撞擊晶圓11的背面11b側，也可使鑽頭82接觸晶圓11的背面11b側。
其後，將去除不良元件區域11c且形成有貫通孔11d之晶圓11固定於支撐基板23。圖36為表示固定於支撐基板23之晶圓11的剖面圖。例如，晶圓11的正面11a側係透過接著層25而被固定於支撐基板23。
此外，也可對藉由粉碎加工而形成貫通孔11d之晶圓11施予蝕刻處理。例如，藉由將電漿狀態之氣體供給至晶圓11的貫通孔11d，而對貫通孔11d的內部施予電漿蝕刻（參照圖26）。並且，藉由將蝕刻液供給至晶圓11的貫通孔11d，而對貫通孔11d的內部施予濕式蝕刻。藉由對晶圓11施予蝕刻處理，而貫通孔11d之尺寸會增大，且去除藉由粉碎加工而形成於貫通孔11d的內壁之細微的凹凸。
晶圓11之施予粉碎加工的區域係以至少在包圍不良元件15a（參照圖32）之4條切割道13的內側形成貫通孔11d之方式被適當設定。圖37（A）為表示藉由噴砂加工或水刀加工所加工而成之區域（被加工區域）97C的俯視圖。並且，圖37（B）為表示藉由鑽孔加工所加工而成之區域（被加工區域）97D的俯視圖。在圖37（A）及圖37（B）中，區域97C、97D附有圖案。
在藉由噴砂加工而加工晶圓11之情形中，研磨材74被噴射至包含不良元件15a整體之區域97C。同樣地，在藉由水刀加工而加工晶圓11之情形中，例如液體78被噴射至包含不良元件15a整體之區域97C。藉此，以去除不良元件15a之方式形成槽105（參照圖33（A）及圖33（B））或貫通孔11d（參照圖35（A）及圖35（B））。此外，研磨材74及液體78亦可以撞擊包圍不良元件15a之切割道13的局部之方式被噴射。
在藉由鑽孔加工而加工晶圓11之情形中，鑽頭82會依序加工與不良元件15a重疊之多個區域97D。此外，多個區域97D分別被設定成與鄰近之其他區域97D的局部重疊。藉此，以去除不良元件15a之方式形成槽105（參照圖33（C））或貫通孔11d（參照圖35（C））。此外，鑽頭82也可接觸包圍不良元件15a之切割道13的局部。
並且，在藉由鑽孔加工而加工晶圓11之情形中，在鑽頭82已進入晶圓11的內部之狀態下（參照圖33（C）及圖35（C）），使鑽頭82一邊旋轉一邊於水平方向移動，藉此也可形成槽105或貫通孔11d。此情形，不需要使鑽頭82多次升降之作業。
其後，藉由對晶圓11施予蝕刻處理（電漿蝕刻等，參照圖26），而蝕刻貫通孔11d的內壁。其結果，去除已施予粉碎加工之區域97C、97D所殘留之細微的凹凸，且貫通孔11d的寬度變大，如圖37（A）及圖37（B）所示，形成經擴大之貫通孔11d。
如同上述，在去除步驟中，藉由粉碎加工而破壞不良元件區域11c，藉此可從晶圓11去除不良元件區域11c。此外，去除步驟所包含之各步驟中在本實施方式中省略說明之步驟，係與實施方式1同樣。並且，在本實施方式中，去除步驟以外的步驟（晶圓準備步驟、研削步驟、嵌入步驟、樹脂填充步驟、樹脂研削步驟、晶圓層積步驟、分割步驟等）可與實施方式1同樣地實施。再者，本實施方式可與其他實施方式適當組合。
（實施方式5） 在本實施方式中，針對從晶圓11去除不良元件區域11c之步驟（去除步驟）與將晶圓11固定於支撐基板23之步驟（支撐基板固定步驟）之間的關係進行說明。具體而言，在本實施方式中，針對從晶圓11去除不良元件區域11c後將晶圓11固定於支撐基板23之製程進行詳述。
首先，對於在準備步驟中所準備之晶圓11，因應需要而施予研削加工（參照圖2）（研削步驟）。然後，對晶圓11施予雷射加工、粉碎加工等加工，藉此從晶圓11去除不良元件區域11c（去除步驟）。其後，將已去除不良元件區域11c並形成貫通孔11d之晶圓11固定於支撐基板23（支撐基板固定步驟）。
不良元件區域11c的去除可使用雷射加工。例如，藉由雷射加工而從晶圓11分離不良元件區域11c（參照圖12（A）、圖13（A）等），其後，將晶圓11固定於支撐基板23（參照圖12（B）、圖13（B）等）。並且，例如藉由雷射加工而破壞不良元件區域11c（參照圖31（A）等），其後，將晶圓11固定於支撐基板23（參照圖31（B）等）。
並且，不良元件區域11c的去除也可使用粉碎加工。例如，藉由粉碎加工而從晶圓11分離不良元件區域11c（參照圖24（A）、圖24（B）、圖24（C）等），其後，將晶圓11固定於支撐基板23（參照圖25等）。並且，例如藉由粉碎加工而破壞不良元件區域11c（參照圖35（A）、圖35（B）、圖35（C）等），其後，將晶圓11固定於支撐基板23（參照圖36等）。
然後，將元件晶片59嵌入固定於支撐基板23之晶圓11的貫通孔11d（嵌入步驟，參照圖16～圖18（C）等）。藉此，製造不包含不良元件15a之晶圓11。
如上所述，在實施去除步驟後實施支撐基板固定步驟之情形中，在將晶圓11固定於支撐基板23之時間點，已從晶圓11去除不良元件區域11c。因此，在將晶圓11固定於支撐基板23後，不需要實施用於去除不良元件區域11c之加工。藉此，可避免因晶圓11的加工所產生之屑（加工屑）附著於支撐基板23，可防止因附著於支撐基板23之加工屑而妨礙元件晶片59嵌入貫通孔11d。
此外，將晶圓11固定於支撐基板23之方法並無限制。例如晶圓11係透過接著層25而被固定於晶圓11。如同前述，作為接著層25，可使用例如由熱固性樹脂所構成之接著劑、由熱塑性樹脂所構成之接著劑、由紫外線硬化性樹脂所構成之接著劑、能藉由加熱及加壓而固定於晶圓11及支撐基板23且不包含接著劑之片材（熱壓著薄片）、具備熱發泡層之膠膜等。
其後，依序實施樹脂填充步驟（參照圖19（A））、樹脂研削步驟（參照圖19（B））、晶圓層積步驟（參照圖20）、分割步驟（參照圖21（A））。藉此，製造具備經層積之多個半導體元件之層積元件晶片81（參照圖21（B））。
如同上述，藉由在實施去除步驟後實施支撐基板固定步驟，而防止加工屑附著於支撐基板23，並可順利地實施將元件晶片59嵌入晶圓11之作業。此外，去除步驟及支撐基板固定步驟所包含之各步驟中在本實施方式中省略說明之步驟，係與實施方式1同樣。並且，在本實施方式中，去除步驟及支撐基板固定步驟以外的步驟（晶圓準備步驟、研削步驟、嵌入步驟、樹脂填充步驟、樹脂研削步驟、晶圓層積步驟、分割步驟等）可與實施方式1同樣地實施。再者，本實施方式可與其他實施方式適當組合。
（實施方式6） 在本實施方式中，針對從晶圓11去除不良元件區域11c之步驟（去除步驟）與將晶圓11固定於支撐基板23之步驟（支撐基板固定步驟）之間的關係進行說明。具體而言，在本實施方式中，針對將晶圓11固定於支撐基板23後從晶圓11去除不良元件區域11c之製程進行詳述。
首先，對於在準備步驟中所準備之晶圓11，因應需要施予研削加工（參照圖2）（研削步驟）。然後，將晶圓11固定於支撐基板23（支撐基板固定步驟）。其後，對晶圓11施予雷射加工、粉碎加工等加工，藉此從晶圓11去除不良元件區域11c（去除步驟）。
不良元件區域11c的去除可使用雷射加工。例如，對於固定於支撐基板23之晶圓11施予雷射加工（參照圖4（A）等），其後，從晶圓11分離不良元件區域11c（參照圖8（B）等）。並且，例如對於固定於支撐基板23之晶圓11施予電漿蝕刻（參照圖14（B）等），其後，從晶圓11去除不良元件區域11c（參照圖8（B）等）。
並且，例如將藉由雷射加工、粉碎加工等而形成槽之晶圓11固定於支撐基板23（參照圖11（A）、圖23（A）等）。其後，藉由研削晶圓11（參照圖11（B）、圖23（B）等）而從晶圓11去除不良元件區域11c。
此外，將晶圓11固定於支撐基板23之方法並無限制。例如晶圓11係透過接著層25而被固定於晶圓11。如同前述，作為接著層25，可使用例如由熱固性樹脂所構成之接著劑、由熱塑性樹脂所形構成之接著劑、由紫外線硬化性樹脂所構成之接著劑、能藉由加熱及加壓而固定於晶圓11及支撐基板23且不包含接著劑之片材（熱壓著薄片）、具備熱發泡層之膠膜等。
然後，將元件晶片59嵌入固定於支撐基板23之晶圓11的貫通孔11d（嵌入步驟，參照圖16～圖18（C））。藉此，製造不包含不良元件15a之晶圓11。
如上所述，在實施支撐基板固定步驟後實施去除步驟之情形中，在從晶圓11去除不良元件區域11c之階段中，成為晶圓11被支撐基板23支撐的狀態。因此，其後可連續地實施嵌入步驟，並可順利地實施元件晶片59的嵌入。
並且，在實施支撐基板固定步驟後實施去除步驟之情形，在將晶圓11固定於支撐基板23之作業後，實施用於從晶圓11斷開不良元件區域11c之研削加工（參照圖11（B）、圖23（B）等）。因此，不需要將被薄化而呈容易變形的狀態之晶圓11搬送並貼合至支撐基板23之作業，能提高作業效率且防止晶圓的損壞。
其後，依序實施樹脂填充步驟（參照圖19（A））、樹脂研削步驟（參照圖19（B））、晶圓層積步驟（參照圖20）、分割步驟（參照圖21（A））。藉此，製造具備經層積之多個半導體元件之層積元件晶片81（參照圖21（B））。
如同上述，藉由在實施支撐基板固定步驟後實施去除步驟，而可順利地進入之後實施的嵌入步驟。此外，在支撐基板固定步驟及去除步驟所包含之各步驟中在本實施方式中省略說明之步驟，係與實施方式1同樣。並且，在本實施方式中，支撐基板固定步驟及去除步驟以外的步驟（晶圓準備步驟、研削步驟、嵌入步驟、樹脂填充步驟、樹脂研削步驟、晶圓層積步驟、分割步驟等）可與實施方式1同樣地實施。再者，本實施方式可與其他實施方式適當組合。
此外，上述的各實施方式之構造、方法等，在不超出本發明目的之範圍內可適當地變更並實施。
11:晶圓 11a:正面（第一面） 11b:背面（第二面） 11c:不良元件區域 11d:貫通孔（去除區域） 13:切割道（分割預定線） 15:半導體元件 15a:不良元件 17:電極 19:電極（貫孔電極、貫通電極） 21:保護構件 23:支撐基板 25:接著層 27:改質層（變質層） 27a:改質區域（變質區域） 29:龜裂（裂縫） 31:槽 33:保護構件 35:截口（切口） 37:遮罩層 39:遮罩 51:晶圓 51a:正面（第一面） 51b:背面（第二面） 53:切割道（分割預定線） 55:半導體元件 57:電極（貫孔電極、貫通電極） 59:元件晶片 61:間隙 63:接著層 65:樹脂 71:晶圓 71a:正面（第一面） 71b:背面（第二面） 73:切割道（分割預定線） 75:半導體元件 77:電極（貫孔電極、貫通電極） 79:層積晶圓 81:層積元件晶片 91:保護層 93:槽 95:貫通孔 97A,97B,97C,97D:區域（被加工區域） 101:槽（去除區域） 103:保護構件 105:槽（去除區域） 2:研削裝置 4:卡盤台 4a:保持面 6:研削單元 8:主軸 10:安裝件 12:研削輪 14:基台 16:研削磨石 18:噴嘴 20:研削液 30A,30B,30C,30D:雷射照射單元 32A,32B,32C,32D:雷射光束 34A,34B,34C,34D:路徑 36:氣體（蝕刻氣體） 38:遮罩 38a:開口 40:能量賦予單元 42:超音波照射單元 44:容器 46:液體 48:超音波發射器 50:液柱 52:保持台 52a:保持面 52b:開口 54:雷射照射單元 56:雷射光束 58:氣體（蝕刻氣體） 60:氣體（蝕刻氣體） 62:切割刀片 70:保持台 70a:保持面 70b,70c:開口 72:噴砂單元 74:研磨材 76:水刀單元 78:液體 80:鑽孔單元 82:鑽頭 84:氣體（蝕刻氣體）
圖1中，圖1（A）為表示晶圓的立體圖，圖1（B）為表示晶圓的剖面圖，圖1（C）為表示半導體元件的立體圖。 圖2為表示研削裝置的前視圖。 圖3中，圖3（A）為表示去除步驟中之晶圓的剖面圖，圖3（B）為表示形成有貫通孔之晶圓的立體圖。 圖4中，圖4（A）為表示照射雷射光束之晶圓的剖面圖，圖4（B）為表示形成有改質層之晶圓的剖面圖，圖4（C）為表示包含多個改質區域之改質層的剖面圖。 圖5中，圖5（A）為表示圓角四角形狀的路徑的俯視圖，圖5（B）為表示矩形狀的路徑的俯視圖，圖5（C）為表示多條直線狀的路徑的俯視圖。 圖6為表示研削後的晶圓的剖面圖。 圖7中，圖7（A）為表示實施電漿蝕刻之晶圓的剖面圖，圖7（B）為表示電漿蝕刻後的晶圓的剖面圖。 圖8中，圖8（A）為表示對接著層實施事前處理時的晶圓的剖面圖，圖8（B）為表示分離不良元件區域時的晶圓的剖面圖。 圖9為表示超音波照射單元的剖面圖。 圖10中，圖10（A）為表示照射雷射光束之晶圓的剖面圖，圖10（B）為表示形成有槽之晶圓的剖面圖。 圖11中，圖11（A）為表示固定於支撐基板之晶圓的剖面圖，圖11（B）為表示研削後的晶圓的剖面圖。 圖12中，圖12（A）為表示照射雷射光束之晶圓的剖面圖，圖12（B）為表示固定於支撐基板之晶圓的剖面圖。 圖13中，圖13（A）為表示透過液柱而照射雷射光束之晶圓的剖面圖，圖13（B）為表示固定於支撐基板之晶圓的剖面圖。 圖14中，圖14（A）為表示形成有遮罩層之晶圓的剖面圖，圖14（B）為表示實施電漿蝕刻之晶圓的剖面圖，圖14（C）為表示電漿蝕刻後的晶圓的剖面圖。 圖15中，圖15（A）為表示元件晶片的準備用的晶圓的立體圖，圖15（B）為表示被分割成多個元件晶片之晶圓的立體圖。 圖16為表示嵌入步驟中之晶圓的立體圖。 圖17中，圖17（A）為表示嵌入有元件晶片之晶圓的剖面圖，圖17（B）為表示貫通孔的俯視圖。 圖18中，圖18（A）為表示對接著層實施電漿蝕刻時的晶圓的剖面圖，圖18（B）為表示已去除局部接著層之狀態的晶圓的剖面圖，圖18（C）為表示已嵌入附著有接著層之元件晶片之晶圓的剖面圖。 圖19中，圖19（A）為表示樹脂填充步驟中之晶圓的剖面圖，圖19（B）為表示樹脂研削步驟中之晶圓的剖面圖。 圖20為表示層積晶圓的剖面圖。 圖21中，圖21（A）為表示分割步驟中之層積晶圓的剖面圖，圖21（B）為表示被分割成多個層積元件晶片之層積晶圓的剖面圖。 圖22中，圖22（A）為表示藉由噴砂加工而形成槽之晶圓的剖面圖，圖22（B）為表示藉由水刀加工而形成槽之晶圓的剖面圖，圖22（C）為表示藉由鑽孔加工而形成槽之晶圓的剖面圖。 圖23中，圖23（A）為表示固定於支撐基板之晶圓的剖面圖，圖23（B）為表示研削後的晶圓的剖面圖。 圖24中，圖24（A）為表示藉由噴砂加工而形成貫通孔之晶圓的剖面圖，圖24（B）為表示藉由水刀加工而形成貫通孔之晶圓的剖面圖，圖24（C）為表示藉由鑽孔加工而形成貫通孔之晶圓的剖面圖。 圖25為表示固定於支撐基板之晶圓的剖面圖。 圖26為表示實施電漿蝕刻之晶圓的剖面圖。 圖27中，圖27（A）為表示藉由噴砂加工或水刀加工所加工而成之區域的俯視圖，圖27（B）為表示藉由鑽孔加工所加工而成之區域的俯視圖。 圖28中，圖28（A）為表示照射雷射光束之晶圓的剖面圖，圖28（B）為表示形成有槽之晶圓的剖面圖。 圖29為表示掃描雷射光束之路徑的俯視圖。 圖30中，圖30（A）為表示固定於支撐基板之晶圓的剖面圖，圖30（B）為表示研削後的晶圓的剖面圖。 圖31中，圖31（A）為表示照射雷射光束之晶圓的剖面圖，圖31（B）為表示固定於支撐基板之晶圓的剖面圖。 圖32為表示被保持台保持之晶圓的剖面圖。 圖33中，圖33（A）為表示藉由噴砂加工而去除不良元件區域之晶圓的剖面圖，圖33（B）為表示藉由水刀加工而去除不良元件區域之晶圓的剖面圖，圖33（C）為表示藉由鑽孔加工而去除不良元件區域之晶圓的剖面圖。 圖34中，圖34（A）為表示固定於支撐基板之晶圓的剖面圖，圖34（B）為表示研削後的晶圓的剖面圖。 圖35中，圖35（A）為表示藉由噴砂加工而形成貫通孔之晶圓的剖面圖，圖35（B）為表示藉由水刀加工而形成貫通孔之晶圓的剖面圖，圖35（C）為表示藉由鑽孔加工而形成貫通孔之晶圓的剖面圖。 圖36為表示固定於支撐基板之晶圓的剖面圖。 圖37中，圖37（A）為表示藉由噴砂加工或水刀加工所加工而成之區域的俯視圖，圖37（B）為表示藉由鑽孔加工所加工而成之區域的俯視圖。
11:晶圓
11a:正面(第一面)
11b:背面(第二面)
11c:不良元件區域
11d:貫通孔(去除區域)
13:切割道(分割預定線)
15:半導體元件
15a:不良元件
19:電極(貫孔電極、貫通電極)

Claims (8)

  1. 一種晶圓之製造方法，其特徵在於，具備： 晶圓準備步驟，其準備在藉由互相交叉之多條切割道所劃分之多個區域分別形成有半導體元件之晶圓； 去除步驟，其從該晶圓去除不良元件區域，該不良元件區域包含在形成於該晶圓之多個該半導體元件中被判別為不良品之該半導體元件；以及 嵌入步驟，其將具備良品的半導體元件之能嵌入藉由從該晶圓分離該不良元件區域所形成之去除區域的尺寸之元件晶片嵌入該去除區域，其中該良品的半導體元件具有與被判別為不良品之該半導體元件相同的功能， 在該去除步驟中，藉由對該不良元件區域施加破碎加工而破壞該不良元件區域。
  2. 如請求項1之晶圓之製造方法，其中，該破碎加工係噴砂加工、水刀加工或鑽孔加工。
  3. 如請求項1或2之晶圓之製造方法，其中，進一步具備： 研削步驟，其在實施該去除步驟前，在該晶圓之形成有該半導體元件的第一面側黏貼保護構件，並研削該晶圓之與該第一面為相反側的第二面側，而將該晶圓薄化至預定的厚度為止。
  4. 如請求項1或2之晶圓之製造方法，其中，在該去除步驟中，藉由研削該晶圓之與形成有該半導體元件的第一面側為相反側的第二面側，而使該去除區域在該晶圓的該第二面側露出。
  5. 如請求項1或2之晶圓之製造方法，其中，在該去除步驟中，將蝕刻液供給至該去除區域。
  6. 如請求項1或2之晶圓之製造方法，其中，在該去除步驟中，將經電漿化之氣體供給至該去除區域。
  7. 如請求項1或2之晶圓之製造方法，其中，進一步具備： 樹脂填充步驟，其在實施該嵌入步驟後，在該元件晶片與該晶圓之間隙填充樹脂；以及 樹脂研削步驟，其在實施該樹脂填充步驟後，將形成於該間隙的外側之該樹脂進行研削。
  8. 一種層積元件晶片之製造方法，其特徵在於，具備： 晶圓準備步驟，其準備在藉由互相交叉之多條切割道所劃分之多個區域分別形成有半導體元件之第一晶圓及第二晶圓； 去除步驟，其從該第一晶圓去除不良元件區域，該不良元件區域包含在形成於該第一晶圓之多個該半導體元件中被判別為不良品之該半導體元件； 嵌入步驟，其將具備良品的半導體元件之能嵌入藉由從該第一晶圓分離該不良元件區域所形成之去除區域的尺寸之元件晶片嵌入該去除區域，其中該良品的半導體元件具有與被判別為不良品之該半導體元件相同的功能； 晶圓層積步驟，其藉由在該第一晶圓上層積該第二晶圓而形成層積晶圓；以及 分割步驟，其藉由沿著該切割道分割該層積晶圓，而形成具備經層積之多個該半導體元件之層積元件晶片， 在該去除步驟中，藉由對該不良元件區域施加破碎加工而破壞該不良元件區域。
TW110142453A 2020-11-18 2021-11-15 晶圓之製造方法以及層積元件晶片之製造方法 TW202236405A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-191856 2020-11-18
JP2020191856A JP2022080656A (ja) 2020-11-18 2020-11-18 ウェーハの製造方法及び積層デバイスチップの製造方法

Publications (1)

Publication Number Publication Date
TW202236405A true TW202236405A (zh) 2022-09-16

Family

ID=81586869

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110142453A TW202236405A (zh) 2020-11-18 2021-11-15 晶圓之製造方法以及層積元件晶片之製造方法

Country Status (5)

Country Link
US (1) US20220157660A1 (zh)
JP (1) JP2022080656A (zh)
KR (1) KR20220068140A (zh)
CN (1) CN114520165A (zh)
TW (1) TW202236405A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022080654A (ja) * 2020-11-18 2022-05-30 株式会社ディスコ ウェーハの製造方法及び積層デバイスチップの製造方法
JP2022137808A (ja) 2021-03-09 2022-09-22 株式会社ディスコ ウェーハの製造方法及び積層デバイスチップの製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012134334A (ja) 2010-12-22 2012-07-12 Disco Abrasive Syst Ltd 積層デバイスの製造方法
US20170186730A1 (en) * 2015-12-26 2017-06-29 Invensas Corporation System and method for providing 3d wafer assembly with known-good-dies
JP7083573B2 (ja) * 2018-04-09 2022-06-13 株式会社ディスコ ウェーハの加工方法
DE102019119289B4 (de) * 2018-08-24 2023-11-30 Infineon Technologies Ag Träger, laminat und verfahren zum herstellen von halbleitervorrichtungen

Also Published As

Publication number Publication date
JP2022080656A (ja) 2022-05-30
KR20220068140A (ko) 2022-05-25
US20220157660A1 (en) 2022-05-19
CN114520165A (zh) 2022-05-20

Similar Documents

Publication Publication Date Title
TW202236405A (zh) 晶圓之製造方法以及層積元件晶片之製造方法
TW202221782A (zh) 晶圓之製造方法以及層積元件晶片之製造方法
CN110911288B (zh) 工件的加工方法
TWI826692B (zh) 晶圓之製造方法以及層積元件晶片之製造方法
TW202236404A (zh) 晶圓之製造方法以及層積元件晶片之製造方法
TW202236366A (zh) 晶圓之製造方法以及層積元件晶片之製造方法
JP2011009562A (ja) 半導体ウエーハの加工方法
TW202221786A (zh) 晶圓之製造方法以及層積元件晶片之製造方法
TW202221780A (zh) 晶圓之製造方法以及層積元件晶片之製造方法
US12087589B2 (en) Method of manufacturing wafer and method of manufacturing stacked device chip
JP2020027889A (ja) 被加工物の加工方法
JP7358011B2 (ja) 複数のデバイスチップの製造方法
TW202032640A (zh) 裝置晶片的製造方法