TW202233512A - 微機電系統(mems)突片移除製程 - Google Patents

微機電系統(mems)突片移除製程 Download PDF

Info

Publication number
TW202233512A
TW202233512A TW110146362A TW110146362A TW202233512A TW 202233512 A TW202233512 A TW 202233512A TW 110146362 A TW110146362 A TW 110146362A TW 110146362 A TW110146362 A TW 110146362A TW 202233512 A TW202233512 A TW 202233512A
Authority
TW
Taiwan
Prior art keywords
tab
region
layer
cmos
die
Prior art date
Application number
TW110146362A
Other languages
English (en)
Other versions
TWI841892B (zh
Inventor
李大成
艾倫 庫士柏森
Original Assignee
美商伊凡聖斯股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商伊凡聖斯股份有限公司 filed Critical 美商伊凡聖斯股份有限公司
Publication of TW202233512A publication Critical patent/TW202233512A/zh
Application granted granted Critical
Publication of TWI841892B publication Critical patent/TWI841892B/zh

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00865Multistep processes for the separation of wafers into individual elements
    • B81C1/00896Temporary protection during separation into individual elements
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00238Joining a substrate with an electronic processing unit and a substrate with a micromechanical structure
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261Processes for packaging MEMS devices
    • B81C1/00301Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00Forming microstructural systems
    • B81C2203/07Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0785Transfer and j oin technology, i.e. forming the electronic processing unit and the micromechanical structure on separate substrates and joining the substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dicing (AREA)
  • Pressure Sensors (AREA)
  • Micromachines (AREA)

Abstract

一種方法,包括對設置在第一晶粒和第二晶粒之間的突片區的一區進行突片切割。突片區在結構上將第一晶粒連接至第二晶粒,第一晶粒與第二晶粒各包括與CMOS裝置共晶接合的MEMS裝置。突片區包括設置在熔合氧化物層上的處理晶圓層,該熔合氧化物層設置在ACT層上。突片區定位於CMOS突片區上方,CMOS突片區與第一和第二晶粒其中形成有空腔。突片切割穿過處理晶圓層,並在處理晶圓層下方留下熔合氧化物層的一部分,以在突片區內形成氧化物繫繩。氧化物繫繩將突片區維持在適當的位置並位於CMOS突片區上方。在突片切割第一區之後,移除突片區。

Description

微機電系統(MEMS)突片移除製程
本申請案相關於一種微機電系統(MEMS)的突片移除製程。 相關申請案
本申請案是非臨時申請案並主張於2020年12月15日提交的臨時申請號63/199,240的權益和優先權,該申請案的全部內容併入本文中。
MEMS(micro-electro-mechanical systems,「微機電系統」)是一種使用類似半導體的製程製造並具有機械特性的裝置。例如,MEMS裝置可以包括移動或變形的能力。在許多情況下,但並非總是如此,MEMS與電訊號相互作用。MEMS裝置可以指被實作為微機電系統的半導體裝置。MEMS裝置包括機械元件並且可以可選地包括電子設備(例如,用於感測的電子設備)。MEMS裝置包括但不限於例如陀螺儀、加速計、磁力計、壓力感測器等。一些MEMS裝置可以藉由將MEMS晶圓鍵合到互補金屬-氧化物-半導體(CMOS)晶圓而形成,其中,MEMS晶圓可以包括處理晶圓和裝置層,並且其中CMOS晶圓可以包括感測電極和其他電路。MEMS晶圓通常與CMOS晶圓分離,並且在移除突片(tab)期間,處理和裝置層(或其一部分)被移除以暴露CMOS晶圓上的電路。
不幸的是,當前的突片移除製程是透過切割製程進行的,這不僅在本質上是手動的,而且會導致高產量損失和差品質之問題。例如,在當前的突片移除處理中,例如使用高壓氮氣,將MEMS晶圓鋸開並且將邊緣修整以釋放突片。當移除突片時,可能會損壞其周圍的表面,例如MEMS碎屑、CMOS鈍化層等。有些方法使用昂貴的製程蝕刻整個突片,例如使用深度反應離子蝕刻(deep reactive ion etching,DRIE)。
因此,需要使用一個或多個繫繩,例如氧化物繫繩、致動器層(actuator layer,ACT)繫繩、共晶接合繫繩等,以防止突片被釋放以及損壞當周圍區域。在突片切割製程之後,例如鋸切之後,突片被繫在晶粒上。換言之,在突片切割製程中,使用繫繩將突片保持在適當的位置,但直到一根或多根繫繩斷裂後才將其移除。在可以是基於帶或真空拾取的突片移除製程期間,繫繩可能會斷裂,從而將突片與晶粒分離。
從閱讀以下詳細描述可見,這些和其他特徵和優點將變得顯而易見。
在更詳細地描述各種實施例之前,應當理解這些實施例不是限制性的,因為這些實施例中的元件可以變化。同樣應當理解,本文實施例描述及/或圖示的特定實施例具有可以容易地與特定實施例分離並且可選地與若干其他實施例中的任一個實施例組合或替代本文描述的若干其他實施例中的任一個中的元素的元件。
還應當理解,這裡使用的術語是為了描述某些概念,而不是為了限制。除非另外界定,否則本文所使用之所有技術及科學術語具有與本發明所屬技術領域一般理解的相同含意。
除非另有說明,否則序號(例如,第一,第二,第三等)用於區分或標識一組元件或步驟中的不同元件或步驟,並且不對該實施例之元件或步驟提供序列或數字限制。例如,「第一」、「第二」和「第三」元件或步驟不必一定按該順序出現,並且其實施例不必限於三個元素或步驟。還應當理解,除非另有說明,「左」、「右」、「前」、「後」、「頂」、「中」、「底」、「旁邊」、「前」、「反向」、「覆蓋」、「底層」、「向上」、「向下」或其他類似術語,例如「上部」、「下部」、「上方」、「下方」、「之下」、「介於」、「之上」、「垂直」、「水平」、「近端」、「遠端」等是為了方便而使用,並不意在暗示例如任何特定的固定位置、定向或方向。相反地,此類標記用於反映例如相對位置、定向或方向。應當理解,單數術語「一(a)」、「一(an)」、及「該(the)」可包括複數指稱物,除非上下文有另行清楚規定為否。
諸如「上方」、「覆蓋」、「之上」、「之下」等的術語被理解為指代可能直接接觸或可能具有介於其間的其他元素的元件。例如,兩層可以覆蓋接觸,其中一層在另一層之上並且兩層物理接觸。在另一個實例中,兩層可以由一個或多個層分開,其中第一層在第二層之上並且一個或多個中間層在第一層和第二層之間,使得第一層和第二層不會物理接觸。
一種MEMS裝置可以包括例如共晶接合到CMOS晶圓的MEMS晶圓。MEMS裝置可以是加速計、陀螺儀等。MEMS晶圓可以包括處理晶圓(handle wafer)和也稱為致動器層(ACT)層的MEMS裝置層。CMOS晶圓可包括感測電極、接合電極、接合墊及/或其他電路。MEMS晶圓與CMOS晶圓(垂直)分離,以允許MEMS裝置的ACT層與CMOS裝置上的接合墊分離。
包括與CMOS晶圓接合之MEMS晶圓的MEMS裝置是與另一MEMS裝置分離,該另一MEMS裝置包括透過突片區和透過CMOS突片區以與CMOS晶圓接合的MEMS晶圓,該突片區與該CMOS突片區基本上在CMOS晶圓之平面中。移除突片區或其一部分以暴露CMOS晶圓及/或CMOS突片區上的一或多個電路及/或接合墊。如上述,需要使用一個或多個繫繩,例如氧化物繫繩、致動器層(actuator layer,ACT)繫繩、共晶接合繫繩等,以防止(與CMOS晶圓接合的MEMS晶圓之)突片區被釋放以及損壞當周圍區域。在突片切割製程之後,例如鋸切之後,突片被繫在晶粒(例如,MEMS晶圓(晶粒)及/或CMOS晶圓(晶粒))上。換言之,在突片切割製程中,使用繫繩將突片區保持在適當的位置,並且直到一根或多根繫繩斷裂後才將其移除。在可以是基於帶或真空拾取的突片移除製程期間,繫繩可能會斷裂,從而將突片區與晶粒分離。
圖1示出根據本實施例的一態樣的晶粒100,其包括與CMOS 192晶圓接合的MEMS 190晶圓。MEMS 190晶圓包括處理晶圓110(例如矽),其具有形成在其中的空腔(即,MEMS空腔134)。熔合氧化層120沉積在耦合到ACT層130的處理晶圓110上。在ACT層130中形成(例如,經由深反應離子蝕刻(DRIE)製程蝕刻)各種MEMS特徵,例如檢測質量(proof mass)132、彈簧133等。MEMS 190晶圓可以可選地包括在MEMS蓋102上的金屬層,該金屬層背對CMOS 192晶圓。應理解,MEMS空腔134使得各種MEMS特徵(例如檢測質量132)能夠移動。
CMOS 192晶圓可以包括具有各種電路的CMOS 140,例如感測電極142、屏蔽電極144、接合電極(未示出)、接合墊(圖2A中示出)等。鈍化層141可以沉積在CMOS 140上方並且它可以包括多個層,例如鈍化氮化物層和鈍化氧化物層。
在一些實施例中,MEMS 190晶圓經由形成在MEMS 190晶圓的支座(standoff)135上的共晶接合層136以耦合到CMOS 192晶圓。在一些實施例中,共晶接合層136可以包括鋁和鍺。MEMS 190晶圓與CMOS 192晶圓的耦合可在兩者之間形成空腔。一旦將MEMS 190晶圓接合到CMOS 192,就對兩個晶圓進行退火並在兩側減薄。應當理解,在退火製程之後,可以沉積在MEMS蓋102上的金屬以實現MEMS蓋接點。突片切割和突片移除在後續圖式中討論。
圖2A-2D示出MEMS裝置的習知突片移除製程。參考圖2A,第一晶粒100(在左側)通過在其間的突片區連接到第二晶粒100(在右側)。應理解,圖2A的突片區類似於圖1,不同之處在於MEMS裝置的突片區可以不包括MEMS特徵,例如檢測質量、彈簧等,而CMOS突片區可以不包括感測電極而包括接合墊145、密封環146以及作為位於劃線中的測試結構的製程控制監控器(PCM)147。在一些實施例中,密封環146可以形成在晶圓上每個晶粒的劃線和積體電路之間,以阻止從劃線到在切割製程(即,晶圓切割製程)期間產生的積體電路的意外應力裂紋。應當理解,在一些習知製程中,第一預切割212和第二預切割214形成在ACT層130內,其對應於一旦被切割而釋放突片區的第一和第二突片切割區。例如,如圖2B所示,第一突片切割220可以切割(例如,使用刀片鋸切)穿過處理晶圓110和熔合氧化物層120以到達第一預切割212。相似的,如圖2C所示,第二突片切割222可以切割穿過處理晶圓110和熔合氧化物層120以到達第二預切割214,其釋放突片區,如圖2D所示。如圖所示,該突片區一旦釋放可能會損壞240各種結構,例如使ACT層碎裂、損壞CMOS鈍化層、損壞處理晶圓等。
圖3A-3F示出根據本實施例的一態樣的使用ACT層繫繩的MEMS裝置的突片移除製程。圖3A與圖2A相似,不同之處在於晶圓300A包括兩個預切割,只有一個預切割214形成在突片區的ACT層130中。可以理解,突片區定位於CMOS突片區上方,CMOS突片區與兩側的兩個晶粒100皆其中形成有空腔。突片區可以包括處理晶圓110層和定位於兩個晶粒100之間的ACT層130。應理解,在一些實施例中,CMOS突片區包括在突片切割製程之前定位於共晶接合密封環外部的接合墊。
可以理解,預先切割的ACT層是在MEMS晶圓製程期間形成的。現在參考圖3B,示出晶圓300B,其中執行切開MEMS晶圓的一區(例如,處理層110以及熔合氧化物層120)以到達預切割214的突片切割322。應理解,可以透過刀片鋸切、電漿蝕刻、DRIE製程等來突片切割322。應當理解,用於突片切割的電漿蝕刻製程可以是序列性電漿蝕刻,例如,諸如AlCu蝕刻的金屬、使用DRIE的處理晶圓層蝕刻(矽)和熔合氧化物蝕刻,以降低(與刀片鋸切相比之)突片切割的寬度。現在參考圖3C,示出晶圓300C,其中執行切開MEMS晶圓的一區(例如,處理晶圓110以及熔合氧化物層120)的突片切割324。在一些實施例中,突片切割324還部分地切穿ACT層130。然而,應當理解,保留在突片切割324下方的ACT層130形成將突片區繫到晶粒100上的ACT層繫繩340。因此,與習知製程不同的是,不會釋放突片,因此將對周圍區域的損壞最小化。此外,ACT層繫繩340較弱地將突片區保持在適當位置,使得當ACT層繫繩340斷裂時,突片區被釋放而不會如同習知製程那般損壞周圍區域。
現在參考圖3D,示出包括共晶接合繫繩350的晶圓300D。共晶接合繫繩350可以在結構上將突片區的ACT層130連接到CMOS突片區,例如連接到PCM 147。因此,除了ACT層繫繩340之外,共晶接合繫繩350在突片切割322和324之後將突片區保持在適當的位置並位於CMOS突片區上方。換言之,在切割後不釋放突片區,從而防止突片區損壞周圍的結構。
現在參考圖3E,示出其中形成氧化物繫繩360的晶圓300E。例如,在一些實施例中,突片切割324切穿處理晶圓110但不切穿熔合氧化物層120,從而將氧化物繫繩360留在適當位置(在本實例中定位於ACT層繫繩340上方)。應理解,為了說明的目的,藉由在ACT層繫繩340上方形成氧化物繫繩360來描述實施例,並且不應被解釋為限制實施例的範圍。例如,在一些實施例中,氧化物繫繩360可以形成在預切割214區上方。因此,在突片切割322和324之後,可透過DRIE製程形成氧化物繫繩360並將突片區保持在適當的位置並位於CMOS突片區上方。
現在參考圖3F,示出包括根據若干實施例之三種繫繩的組合的晶圓300F。例如,可以使用氧化物繫繩360、ACT層繫繩340和共晶接合繫繩350。應理解,在形成繫繩之後,可以移除突片區,例如移除帶、真空拾取等。應理解,真空拾取可以是使用真空抽吸機拾取突片的製程。換句話說,一或多繫繩可以在結構上將突片區繫在晶粒上,並且藉由斷開一或多繫繩來移除該突片區。
應理解,圖3A-3F描述了熔合氧化物120塗覆該處理晶圓110層。可以理解的是,在一些實施例中,處理晶圓110層可以具有一個或多個空腔,例如圖5A的空腔502和504,例如對應於預切割214作為實例,對應於ACT層繫繩340之位置,對應於氧化物繫繩360等。在一些實施例中,處理晶圓110中的空腔可以與ACT層130中的一或多個預切割組合形成。根據一個非限制性實例,在突片切割製程期間,由於處理晶圓110內的空腔的緣故,處理晶圓110被切穿(不是整個厚度)以及切穿熔合氧化物層120。換言之,在處理晶圓110在其中具有空腔的位置處進行切割導致在這些位置處進行切割,而切割不穿過處理晶圓110其他地方的整個厚度。在一些實施例中,突片切割可以切割處理晶圓110穿過但不完全穿過熔合氧化層120,其中有處理晶圓110內的空腔,從而形成氧化物繫繩360。相反地,如果熔合氧化物層120被切割穿過而ACT層130未被切割穿過,則ACT層繫繩340形成在處理晶圓110內的空腔所在的位置處。換言之,熔合氧化物層120在突片切割該突片區的第二區之前在ACT層繫繩340上方形成封閉空腔。
圖4A-4F示出根據本實施例的一態樣的使用氧化物繫繩的MEMS裝置的突片移除製程。圖4A-4F與上述圖3A-3F的相似,以及與圖4A-4F中描述的結構實施例相似,為了清楚起見不重複對這些結構的描述。圖4A包括類似於圖2A揭露的晶圓400A。應理解,如上述,CMOS突片區包括在突片切割製程之前定位於共晶接合密封環外部的接合墊。應理解的是,為了說明的目的,用兩個預切割來描述該實施例,不應將其解釋為限制實施例的範圍。例如,可以使用任意數量的預切割。現在參考圖4B,示出在對應於預切割212區的突片切割324之後的晶圓400B。突片切割324可以類似於如上所述之該突片切割。突片切割324切穿處理晶圓110,但保留形成氧化物繫繩410的全部或部分的熔合氧化物層120。現在參考圖4C,示出在對應於預切割區214的突片切割322之後的晶圓400C。突片切割322可以類似於如上所述之該突片切割。突片切割322切穿處理晶圓110,但保留形成氧化物繫繩412的全部或部分的熔合氧化物層120。現在參考圖4D,示出可包括一個預切割214(而非兩個)之晶圓400D。因此,ACT層繫繩420可以形成在氧化物繫繩410之下。現在參考圖4E,示出與圖4C揭露晶圓相似的晶圓400E,但也形成如上所述之共晶接合繫繩430。現在參考圖4F,示出顯示ACT層繫繩420、氧化物繫繩410及共晶接合繫繩430的組合之晶圓400F。應當理解,在突片切割製程之後,多個繫繩或其任何組合將突片區保持並將其保持在適當位置,從而防止將突片區移除時損壞到結構區域。應當理解,如關於圖3A-3F所描述般,突片區隨後被移除。可以理解的是,如上述,處理晶圓110層可以具有一個或多個空腔,例如圖5A的空腔502和504。因此,圖4A-4F的實施例同樣適用於其中包括空腔的處理晶圓110,並且如上文中關於圖4A-4F所述方式形成繫繩。
圖5A-5F示出根據本實施例的一態樣的使用氧化物繫繩的MEMS裝置的另一突片移除製程。圖5A-5F與上述圖3A-3F的相似,以及與圖5A-5F中描述的結構實施例相似,為了清楚起見不重複對這些結構的描述。圖5A包括類似於圖2A揭露的晶圓500A,不同之處在於處理晶圓110包括空腔502與504,該等空腔分別對應預切割212與214。如圖所示,空腔502和504塗覆有熔合氧化物層120。現在參考圖5B,示出在切開對應於空腔502的處理晶圓110部分的突片切割324製程之後的晶圓500B。應瞭解,突片切割324留下形成氧化物繫繩510的至少一部分的熔合氧化物層120。如上所述,形成的繫繩將突片部分繫在晶粒100上並且即使在突片切割製程之後也將其保持在CMOS突片部分上方,直到突片被移除,例如移除帶、真空拾取等。現在參考圖5C,示出晶圓500C,其中在突片切割322製程之後氧化物繫繩512被形成在處理晶圓110內的空腔504上。如上所述,氧化物繫繩512與氧化物繫繩510的基本相似。現在參考圖5D,示出與圖500C揭露晶圓相似的晶圓500D,不同之處在於在本實施例中也形成共晶接合繫繩520,該共晶接合繫繩在結構上將突片區連接至CMOS突片區。在一非限定性實例中,共晶接合繫繩520將突片區的ACT層130連接至CMOS突片區的PCM 147。圖5E的晶圓500E與圖5C的晶圓相似,不同之處在於本實施例並非具有兩個預切割,而是使用一個預切割。例如,存在預切割214,並且取代預切割212形成ACT層繫繩530,該ACT層繫繩設置在封閉空腔506底部處且在氧化物繫繩510下方。現在參考圖5F,示出與圖5E揭露晶圓相似的晶圓500F,不同之處在於也形成附加的繫繩(例如,共晶接合繫繩520),該共晶接合繫繩在結構上將突片區連接至CMOS突片區。應當理解,如關於圖3A-3F所描述般,突片區隨後被移除。
圖6A-6E示出根據本實施例的一態樣的使用共晶接合繫繩的突片移除製程。圖6A-6E與上述圖3A-3F的相似,以及與圖6A-6E中描述的結構實施例相似,為了清楚起見不重複對這些結構的描述。參考圖6A,示出具有兩個預切割212與214的晶圓600A。與如上所述的其他共晶接合繫繩類似,也形成共晶接合繫繩610以在結構上將突片區連接至CMOS突片區並用以防止突片區在突片切割製程期間被移除,如上所述。例如,如圖6B所示,晶圓600B包括共晶接合繫繩610,其在突片切割322製程之後將突片區保持與晶粒100連接。現在參考圖6C,示出在突片切割324之後的晶圓600C,以及其中僅使用共晶接合繫繩610將突片區固定在適當的位置上。現在參考圖6D,示出晶圓600D,其中除了共晶接合繫繩610之外,還形成氧化物繫繩620和ACT層繫繩630,如上所述。現在參考圖6E,示出晶圓600E,其在突片切割製程後,使用兩個繫繩將突片區固定在適當的位置上並連接至晶粒100。例如,共晶接合繫繩610和ACT層繫繩630的組合可用於在突片切割322和324製程之後將突片區保持在適當位置。如上所述,突片區可以隨後被移除。
圖7A-7B示出根據本實施例的一態樣的用於MEMS裝置之突片切割。參考圖7A,是MEMS裝置的頂視圖,其包括突片區760。如圖所示,MEMS裝置的每個晶粒區域710可包括複數個ACT層預切割(這裡是水平方向和不連續的)並且包括接合的密封環720。如上所述,複數個ACT層預切割可以在晶粒之間形成複數個ACT層繫繩750。在一些實施例中,一或多個共晶接合繫繩740也可以形成在突片區760內,如上所述。此外,如上所述,接合墊730是CMOS之突片區中的CMOS的接合墊。如圖7B中所示,預切割區域經歷突片切割製程,該結果導致使用一或多個繫繩將突片區保持在適當位置,如上所述,直到突片區隨後被移除。應理解,也可以使用額外的繫繩,例如,如上所述但未在圖7A-7B中示出的氧化物繫繩。
圖8A-8B示出根據本實施例的一態樣的用於MEMS裝置之另一突片切割。圖8A-8B與圖7A-7B的相似,除了還進行了垂直方向上的附加ACT層預切割810。在圖8B中,與圖7B類似,包括垂直切割在內的預切割區域經歷突片切割製程。
圖9A-9B示出根據本實施例的一態樣的用於MEMS裝置之又另一突片切割。圖9A-9B與圖8A-8B揭露相似,除了在該說明性實例中,在晶粒區域710之間進行兩個垂直切割並且在該兩個垂直切割之間形成一或多個共晶接合繫繩740。
圖10示出根據本實施例的一態樣的用於MEMS裝置之突片移除的流程圖。在步驟1010,在突片區中形成預切割,如上文圖3A-6D中所述。在步驟1020,突片區的第一區經歷突片切割製程,其中該第一區對應於預切割,並且它切穿處理晶圓、熔合氧化物層和ACT層以暴露CMOS突片區,如上所述。在步驟1030,突片區的第二區經歷突片切割穿過處理晶圓層,並在下方留下ACT層的一部分以形成ACT繫繩,如上所述。在步驟1040,可選地形成共晶接合繫繩,如上所述。此外,在步驟1050,可選地形成氧化物繫繩,如上所述。在步驟1060,在突片切割製程之後,移除突片區,如上所述。
圖11示出根據本實施例的一態樣的用於MEMS裝置之突片移除的另一流程圖。在步驟1110,突片區的第一區經歷突片切割穿過處理晶圓層,並在處理晶圓層下方留下熔合氧化物層的一部分,其被切割以形成氧化物繫繩,如上所述。在步驟1120,如上所述,可以可選地在突片區中形成預切割。在步驟1130,可以可選地形成共晶接合繫繩,如上所述。在步驟1140,可以可選地形成ACT層繫繩,如上所述。在步驟1150,在突片切割製程之後,移除突片區,如上所述。
圖12示出根據本實施例的一態樣的用於MEMS裝置之突片移除的又另一流程圖。在步驟1210,形成共晶接合繫繩,如上所述。在步驟1220,如上所述,可以可選地在突片區中形成預切割。在步驟1230,可以可選地形成氧化物層繫繩,如上所述。在步驟1240,可以可選地形成ACT層繫繩,如上所述。此外,在步驟1250,如上文所述一般,突片區的第一區經歷突片切割穿過處理晶圓層和熔合氧化物層以及ACT層。在步驟1260,在突片切割製程之後,移除突片區,如上所述。
如圖所示,一或多個繫繩用於在突片切割製程之後將突片區保持在適當位置處並將其連接至晶粒100。因此,在可能損壞一個或多個結構區域的突片切割製程期間不移除該突片區。隨後藉由斷開繫繩(例如去除帶、真空拾取等)移除突片區,而不會對突片區附近的結構區域造成損壞。
雖然已經透過特定實例描述及/或圖示了實施例,並且雖然已經相當詳細地描述了這些實施例及/或實例,但申請人的意圖不是限制或以任何方式限制本發明的範圍實施例到此等細節。實施例的附加修改及/或調整可以容易地出現,並且在其更廣泛的方面,實施例可以包含這些修改及/或調整。因此,在不脫離本文描述的概念的範圍的情況下,可以對前述實施例及/或實例進行偏離。上述實施方式和其他實施方式在所附申請專利範圍的範圍內。
100:晶粒 102:MEMS蓋 110:處理晶圓 120:熔合氧化層 130:ACT層 132:檢測質量 133:彈簧 134:MEMS空腔 135:支座 136:共晶接合層 140:CMOS 141:鈍化層 142:感測電極 144:屏蔽電極 145:接合墊 146:密封環 147:製程控制監控器(PCM) 190:MEMS 192:CMOS 200:晶圓 212:預切割 214:預切割 220:突片切割 222:突片切割 240:損壞 300A:晶圓 300B:晶圓 300C:晶圓 300D:晶圓 300E:晶圓 300F:晶圓 322:突片切割 324:突片切割 340:ACT層繫繩 350:共晶接合繫繩 360:氧化物繫繩 400A:晶圓 400B:晶圓 400C:晶圓 400D:晶圓 400E:晶圓 400F:晶圓 410:氧化物繫繩 412:氧化物繫繩 420:ACT層繫繩 430:共晶接合繫繩 500A:晶圓 500B:晶圓 500C:晶圓 500D:晶圓 500E:晶圓 500F:晶圓 502:空腔 504:空腔 506:空腔 510:氧化物繫繩 512:氧化物繫繩 520:共晶接合繫繩 530:ACT層繫繩 600A:晶圓 600B:晶圓 600C:晶圓 600D:晶圓 600E:晶圓 610:共晶接合繫繩 620:氧化物繫繩 630:ACT層繫繩 710:晶粒區域 720:接合的密封環 730:接合墊 740:共晶接合繫繩 750:ACT層繫繩 760:突片區 810:ACT層預切割 1010:步驟 1020:步驟 1030:步驟 1040:步驟 1050:步驟 1060:步驟 1110:步驟 1120:步驟 1130:步驟 1140:步驟 1150:步驟 1210:步驟 1220:步驟 1230:步驟 1240:步驟 1250:步驟 1260:步驟
[圖1]示出根據本實施例的一態樣的與CMOS晶圓接合的MEMS晶圓。
[圖2A-2D]示出MEMS裝置的習知突片移除製程。
[圖3A-3F]示出根據本實施例的一態樣的使用ACT層繫繩的MEMS裝置的突片移除製程。
[圖4A-4F]示出根據本實施例的一態樣的使用氧化物繫繩的MEMS裝置的突片移除製程。
[圖5A-5F]示出根據本實施例的一態樣的使用氧化物繫繩的MEMS裝置的另一突片移除製程。
[圖6A-6E]示出根據本實施例的一態樣的使用共晶接合繫繩的突片移除製程。
[圖7A-7B]示出根據本實施例的一態樣的用於MEMS裝置之突片切割。
[圖8A-8B]示出根據本實施例的一態樣的用於MEMS裝置之另一突片切割。
[圖9A-9B]示出根據本實施例的一態樣的用於MEMS裝置之又另一突片切割。
[圖10]示出根據本實施例的一態樣的用於MEMS裝置之突片移除的流程圖。
[圖11]示出根據本實施例的一態樣的用於MEMS裝置之突片移除的另一流程圖。
[圖12]示出根據本實施例的一態樣的用於MEMS裝置之突片移除的又另一流程圖。
100:晶粒
102:MEMS蓋
110:處理晶圓
120:熔合氧化層
130:ACT層
135:支座
136:共晶接合層
140:CMOS
141:鈍化層
145:接合墊
146:密封環
147:製程控制監控器(PCM)
190:MEMS
192:CMOS
214:預切割
300F:晶圓
322:突片切割
324:突片切割
340:ACT層繫繩
350:共晶接合繫繩
360:氧化物繫繩

Claims (29)

  1. 一種方法,包含: 在設置在第一晶粒和第二晶粒之間的突片區中形成預切割,其中該突片區在結構上將該第一晶粒連接至該第二晶粒,其中該第一晶粒包含與第一互補金屬氧化物半導體(CMOS)裝置共晶接合的第一微機電系統(MEMS)裝置,以及其中該第二晶粒包含與第二CMOS裝置共晶接合的第二MEMS裝置,其中該突片區包括設置在熔合氧化物層上的處理晶圓層,該熔合氧化物層是設置在致動器(ACT)層上,其中該突片區定位於CMOS突片區上方,以及其中該突片區、該第一晶粒、該第二晶粒以及該CMOS突片區其中形成空腔; 將該突片區的第一區進行突片切割,其對應於切割穿過該處理晶圓層、該熔合氧化物層、以及該ACT層的預切割,以暴露該CMOS突片區; 將該突片區的第二區進行突片切割,該切割穿過該處理晶圓層,以及在下方留下該ACT層的一部分以形成ACT繫繩,其中該ACT繫繩將該突片區結構上維持在適當的位置並位於該CMOS突片區上方;以及 在該突片切割該第一區和該第二區之後,移除該突片區。
  2. 如請求項1之方法,其中該突片切割是經由刀片鋸切、電漿蝕刻或深反應離子蝕刻(DRIE)中的一者進行。
  3. 如請求項1之方法,其中該移除是透過帶移除或真空拾取中的一者進行。
  4. 如請求項1之方法,更包含形成共晶接合繫繩,在該突片切割該第一區和該第二區之後,該共晶接合繫繩將該突片區的該ACT層結構上連接至該CMOS突片區,以及將該突片區維持在適當的位置並位於該CMOS突片區上方。
  5. 如請求項1之方法,更包含在該熔合氧化物層內形成氧化物繫繩,其中該氧化物繫繩是定位於該ACT層繫繩上方,其中在該突片切割該第一區和該第二區之後,該氧化物繫繩將該突片區維持在適當的位置並位於該CMOS突片區上方。
  6. 如請求項5之方法,其中該氧化物繫繩是使用深反應離子蝕刻(DRIE)形成。
  7. 如請求項1之方法,其中該處理晶圓包含矽。
  8. 如請求項1之方法,其中該CMOS突片區包括定位於共晶結合密封環外部的接合墊。
  9. 如請求項1之方法,其中,該突片區中的該預切割是部分切入該ACT層中並在MEMS晶圓製程期間形成。
  10. 如請求項1之方法,其中該熔合氧化物層在該突片切割該突片區的第二區之前在該ACT層繫繩上方形成封閉空腔。
  11. 一種方法,包含: 對設置在第一晶粒和第二晶粒之間的突片區的第一區進行突片切割,其中該突片區在結構上將該第一晶粒連接至該第二晶粒,其中該第一晶粒包含與第一互補金屬氧化物半導體(CMOS)裝置共晶接合的第一微機電系統(MEMS)裝置,以及其中該第二晶粒包含與第二CMOS裝置共晶接合的第二MEMS裝置,其中該突片區包括設置在熔合氧化物層上的處理晶圓層,該熔合氧化物層是設置在致動器(ACT)層上,其中該突片區定位於CMOS突片區上方,以及其中該突片區、該第一晶粒、該第二晶粒以及該CMOS突片區其中形成空腔,以及其中該突片切割穿過該處理晶圓層,並在該處理晶圓層下方切割處留下該熔合氧化物層的一部分,以在該突片區的該熔合氧化物層內形成氧化物繫繩,其中該氧化物繫繩維持該突片區在適當位置並在該CMOS突片區上方;以及 在該突片切割該第一區之後,移除該突片區。
  12. 如請求項11之方法,其中該突片切割是經由刀片鋸切、電漿蝕刻或深反應離子蝕刻(DRIE)中的一者進行。
  13. 如請求項11之方法,其中該移除是透過帶移除或真空拾取中的一者進行。
  14. 如請求項11之方法,更包含形成共晶接合繫繩,在該突片切割該第一區之後,該共晶接合繫繩將該突片區的該ACT層結構上連接至該CMOS突片區,以及將該突片區維持在適當的位置並位於該CMOS突片區上方。
  15. 如請求項14之方法,更包含在該突片區的該ACT層內形成ACT層繫繩,其中在該突片切割該第一區之後,該ACT層繫繩在該氧化物繫繩下方,以及將該突片區維持在適當的位置並位於該CMOS突片區上方。
  16. 如請求項15之方法,其中在該移除製程之前,該氧化物繫繩與該熔合氧化物層以及該ACT層繫繩其中形成有封閉空腔。
  17. 如請求項11之方法,其中該處理晶圓包含矽。
  18. 如請求項11之方法,其中該CMOS突片區包括定位於共晶結合密封環外部的接合墊。
  19. 如請求項11之方法,更包含在該突片區中形成預切割,其中該預切割至少部分切割穿過該ACT層並且定位於該氧化物繫繩下方。
  20. 如請求項19之方法,其中該處理晶圓層包括塗覆有該熔合氧化物層的空腔,其中該空腔定位於該預切割上方,其中定位於該預切割上方的該熔合氧化物層形成該氧化物繫繩。
  21. 一種方法,包含: 形成共晶接合繫繩,該共晶接合繫繩將突片區結構上連接至互補金屬氧化物半導體(CMOS)突片區,其中該突片區將該第一晶粒結構上連接至第二晶粒,其中該第一晶粒包含與第一CMOS裝置共晶接合的第一微機電系統(MEMS)裝置,以及其中該第二晶粒包含與第二CMOS裝置共晶接合的第二MEMS裝置,其中該突片區包括設置在熔合氧化物層上的處理晶圓層,該熔合氧化物層是設置在致動器(ACT)層上,其中該突片區定位於CMOS突片區上方,以及其中在突片切割製程後該共晶接合繫繩該突片區維持在適當位置,以及其中該突片區、該第一晶粒、該第二晶粒以及該CMOS突片區其中形成空腔; 突片切割設置在該第一晶粒該第二晶粒之間該突片區的第一區,穿過該處理晶圓層和該熔合氧化物層以及該ACT層;以及 在該突片切割該第一區之後,移除該突片區。
  22. 如請求項21之方法,其中該突片切割是經由刀片鋸切、電漿蝕刻或深反應離子蝕刻(DRIE)中的一者進行。
  23. 如請求項21之方法,其中該移除是透過帶移除或真空拾取中的一者進行。
  24. 如請求項21之方法,更包含透過突片切割形成氧化物層繫繩,該突片切割穿過該處理晶圓層,並在該處理晶圓層下方切割處留下該熔合氧化物層的一部分,其中在該突片切割該突片區的該第一區之後,該氧化物繫繩維持該突片區在適當位置並在該CMOS突片區上方。
  25. 如請求項21之方法,更包含在該突片區的該ACT層內形成ACT層繫繩並且在該突片切割該突片區的該第一區之後,將該突片區維持在適當的位置並位於該CMOS突片區上方。
  26. 如請求項21之方法,其中該處理晶圓包含矽。
  27. 如請求項21之方法,其中該CMOS突片區包括定位於共晶結合密封環外部的接合墊。
  28. 如請求項21之方法,更包含在該突片區中形成預切割,其中該預切割至少部分切割穿過該ACT層。
  29. 如請求項21之方法,其中該處理晶圓層包括塗覆有該熔合氧化物層的空腔,其中該空腔定位於該ACT層上方。
TW110146362A 2020-12-15 2021-12-10 用於微機電系統(mems)突片移除製程的方法 TWI841892B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202063199240P 2020-12-15 2020-12-15
US63/199,240 2020-12-15

Publications (2)

Publication Number Publication Date
TW202233512A true TW202233512A (zh) 2022-09-01
TWI841892B TWI841892B (zh) 2024-05-11

Family

ID=

Also Published As

Publication number Publication date
WO2022132574A1 (en) 2022-06-23
US20220185662A1 (en) 2022-06-16
US11905170B2 (en) 2024-02-20
CN116601107B (zh) 2024-04-26
EP4244177A1 (en) 2023-09-20
CN116601107A (zh) 2023-08-15

Similar Documents

Publication Publication Date Title
TWI511190B (zh) 製造及封裝微電機系統之晶圓級結構及方法
US9650243B2 (en) Method and apparatus for a seal ring structure
TWI571428B (zh) 積體電路與感測裝置之積體電路的形成方法
TWI594943B (zh) 製造混合整合構件的方法以及這種混合整合構件
CN102815659B (zh) 具有可移动部件的半导体器件及其制造方法
US7288464B2 (en) MEMS packaging structure and methods
US8791540B2 (en) Thin semiconductor device having embedded die support and methods of making the same
JP2008509820A (ja) Memsデバイス、及び介在物、並びにmemsデバイス、及び介在物を統合するための方法
WO2009144619A2 (en) Mems devices
JP2020516082A (ja) マイクロ電気機械システムの製造方法
TWI841892B (zh) 用於微機電系統(mems)突片移除製程的方法
TW202233512A (zh) 微機電系統(mems)突片移除製程
TWI652728B (zh) 用於面外間隔體界定電極的磊晶式多晶矽蝕刻停止
TWI356038B (en) Manufacturing method of microstructure for an inte
CN108117034A (zh) Mems组件及其制造方法
WO2012120694A1 (ja) ウエハレベルパッケージの製造方法、及びウエハレベルパッケージ
US7531424B1 (en) Vacuum wafer-level packaging for SOI-MEMS devices
EP2848586A1 (en) Wafer level encapsulation structure and fabrication method thereof
US20160325984A1 (en) Chip scale package
US20200140263A1 (en) Reduced mems cavity gap
US10023459B2 (en) MEMS and method for forming the same
US9061897B2 (en) Methods for embedding conducting material and devices resulting from said methods
EP1411025A2 (en) Metal wiring method for an undercut
EP2147893A2 (en) MEMS die to bump alignment
JP2012236271A (ja) Memsセンサ及びその製造方法