TW202232783A - 氮化物半導體發光元件 - Google Patents
氮化物半導體發光元件 Download PDFInfo
- Publication number
- TW202232783A TW202232783A TW110148192A TW110148192A TW202232783A TW 202232783 A TW202232783 A TW 202232783A TW 110148192 A TW110148192 A TW 110148192A TW 110148192 A TW110148192 A TW 110148192A TW 202232783 A TW202232783 A TW 202232783A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- well
- nitride semiconductor
- well layer
- barrier
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
- H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/0004—Devices characterised by their operation
- H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
- H01L33/0012—Devices characterised by their operation having p-n or hi-lo junctions p-i-n devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
- H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
- H01L33/325—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen characterised by the doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
Abstract
本發明提供一種高發光效率之氮化物半導體發光元件。
本發明之氮化物半導體發光元件包含n側氮化物半導體層、p側氮化物半導體層、及設於n側氮化物半導體層與p側氮化物半導體層之間且具有由井層及障壁層構成之複數個積層部5bw之活性層5,複數個井層從n側氮化物半導體層側起依序包含第1井層5w1、第2井層5w2、及複數個井層中最靠近p側氮化物半導體層之第3井層5w3,第2井層5w2之膜厚厚於第1井層5w1之膜厚,第3井層5w3之膜厚厚於第2井層5w2之膜厚,複數個障壁層中位於第3井層5w3與p側氮化物半導體層之間之第1障壁層5b1中摻雜有p型雜質。
Description
本發明之發明係關於一種氮化物半導體發光元件。
先前以來,已知有具備井層與障壁層交替積層而成之多重量子井構造之活性層的氮化物發光元件。尤其是,專利文獻1至3中揭示有複數個井層之膜厚彼此不同之層構造。而且,專利文獻4(尤其是段落[0078])中記載有:因p型氮化物半導體層沈積時之熱擴散,可能導致多重量子井發光層之所有障壁層摻雜p型雜質。
[先前技術文獻]
[專利文獻]
[專利文獻1]特開2017-037873號公報
[專利文獻2]特開2014-165498號公報
[專利文獻3]特開2008-103711號公報
[專利文獻4]國際公開第2014/061692號
[發明所欲解決之問題]
上述之氮化物發光元件之發光效率並不充分,故要求進一步提高發光效率。因此,本發明之目的在於提供一種進一步提高了發光效率之氮化物半導體發光元件。
[解決問題之技術手段]
為了達成以上目的,本發明之氮化物半導體發光元件係,
包含n側氮化物半導體層、p側氮化物半導體層、及設於n側氮化物半導體層與p側氮化物半導體層之間且具有由井層及障壁層構成之複數個積層部之活性層,
複數個上述井層從上述n側氮化物半導體層側起依序包含第1井層、第2井層、及複數個上述井層中最靠近上述p側氮化物半導體層之第3井層,
上述第2井層之膜厚厚於上述第1井層之膜厚,
上述第3井層之膜厚厚於上述第2井層之膜厚,
複數個上述障壁層中位於上述第3井層與上述p側氮化物半導體層之間之第1障壁層摻雜有p型雜質。
[發明之效果]
根據以上述方式構成之本發明之氮化物半導體發光元件,能提高發光效率。
一般而言,於包含井層與障壁層交替積層而成之多重量子井構造之活性層的半導體發光元件中,能藉由使複數個井層全體高效地發光而提高發光效率。然而,電子係由n側氮化物半導體層供給,電洞係由p側氮化物半導體層供給,故而未必容易對複數個井層全部均勻地供給電子或電洞。尤其是,於包含氮化物半導體層之氮化物半導體發光元件中,不容易從p側氮化物半導體層向活性層所包含之所有井層高效地供給電洞,容易偏向於位於p側氮化物半導體層側之井層供給電洞。藉此,尤其於氮化物半導體發光元件中,不易向位於n側氮化物半導體層側之井層供給電洞,難以提高位於n側氮化物半導體層側之井層之發光效率。
本發明之發明係基於上述見解進行悉心研究後而完成,其並非旨在使活性層所含之所有井層發光,而是旨在提高活性層整體之發光效率。
具體而言,複數個井層中位於n側氮化物半導體層側之第1井層難以被供給電洞從而幾乎無助於發光,因而較佳為抑制第1井層之發光而向p側氮化物半導體層側之井層供給更多電子。因此,藉由使第1井層之膜厚薄於位於p側氮化物半導體層側之井層之膜厚,從而較第1井層更容易向位於p側氮化物半導體層側之井層供給電子。如此,第1井層有助於使較第1井層更靠p側氮化物半導體層側之井層高效地發光,結果,可提供低順向電壓的氮化物半導體發光元件。
而且,最靠近p側氮化物半導體層側之第3井層容易由p側氮化物半導體層供給電洞,經由第1井層供給之電子會與由p側氮化物半導體層供給之電洞再結合,且係複數個井層中主要有助於發光之井層。因此,使第3井層之膜厚厚於包含第1井層之其它井層之膜厚,以使第3井層中更高效地進行發光再結合。
第2井層係膜厚厚於第1井層但薄於第3井層,且有助於發光並且用於減少結晶性之惡化之層。若不設置第2井層,而從較第2井層薄之第1井層之膜厚改變為較第2井層厚之第3井層之膜厚而沈積井層,則井層之結晶性會惡化。基於本發明者之見解,藉由在第1井層與第3井層之間設置膜厚厚於第1井層且薄於第3井層之第2井層能減少第3井層之結晶性之惡化。
而且,複數個障壁層中位於第3井層與p側氮化物半導體層之間之第1障壁層中摻雜有p型雜質,以向第3井層或第2井層高效地注入電洞。
以上述方式構成之氮化物半導體發光元件中,如上文所述,藉由使活性層中所含之第1井層、第2井層、及第3井層之膜厚不同,且使複數個障壁層中位於第3井層與p側氮化物半導體層之間之第1障壁層中摻雜p型雜質,能提高發光效率。
以下,將更詳細地說明具體形態。再者,後述之本實施方式之氮化物半導體發光元件中,作為氮化物半導體,可列舉III-V族氮化物半導體(In
XAl
YGa
1-X-YN(0≦X,0≦Y,X+Y≦1))。再者,可於III族元素之一部分使用B,亦可為將V族元素之N之一部分以P、As、Sb取代而得之混晶。該等氮化物半導體層例如可藉由有機金屬氣相沈積法(MOCVD)、氫化物氣相沈積法(HVPE)、分子束磊晶沈積法(MBE)等方法形成。
而且,作為本實施方式之氮化物半導體發光元件,係以活性層中具有含有較多In之井層之發光峰值波長為500 nm以上的氮化物半導體發光元件為例示進行說明。氮化物半導體發光元件例如包含由In
aGa
1-aN構成且In組成比a為20~28之井層,並發出綠色光。再者,發光峰值波長並不限於上述波長。而且,本說明書中,當使用數字記載為A~B時,數字為A之情形及數字為B之情形亦包含在內。而且,本說明書中,未摻雜之半導體層係指未使用用於摻雜控制導電性之雜質之原料氣體(例如包含Si、Mg之氣體)而形成的層,存在包含製程上不可避免地混入之雜質之情形。未摻雜之半導體層之n型雜質濃度例如為1×10
17/cm
3以下。
<<第1實施方式>>
以下,參照圖1及圖2說明本發明之第1實施方式之氮化物半導體發光元件。本實施方式之氮化物半導體發光元件100包含基板1、設於基板1上之n側氮化物半導體層10、p側氮化物半導體層20、及位於n側氮化物半導體層10與p側氮化物半導體層20之間之活性層5。首先,說明本發明之氮化物半導體發光元件中之活性層5,之後,依序詳細說明基板1、n側氮化物半導體層10及p側氮化物半導體層20。
(活性層5)
活性層5包含具有井層及障壁層之複數個積層部5bw。圖2之形態中,例示出具備3個積層部5bw之積層構造,該積層部5bw從n側氮化物半導體層10側起依序積層有障壁層及井層。
井層例如可使用含有In之氮化物半導體,藉由適當設定In組成比能發出藍色或綠色之光。例如,當使用In
XAl
YGa
1-X-YN(0≦X,0≦Y,X+Y≦1)時,藉由使In組成比x為所需之值,能使氮化物半導體發光元件之發光峰值波長處於430 nm~570 nm之範圍,較佳為500 nm~570 nm之範圍。
如圖2所示,活性層5中之井層從n側氮化物半導體層10側起依序包含第1井層5w1、第2井層5w2、及複數個井層中最靠近p側氮化物半導體層20之第3井層5w3。再者,為了減少第1井層5w1、第2井層5w2及第3井層5w3中使用之InGaN之分解,亦可於各井層之上積層第1中間層5c。第1中間層5c中可使用例如未摻雜之GaN層。
如上文所述,第1井層5w1之膜厚薄於較第1井層5w1更靠p側氮化物半導體層20側之井層。藉由如此構成,能向p側氮化物半導體層20側之井層供給更多電子,能提供低順向電壓的氮化物半導體發光元件。第1井層5w1之膜厚可處於例如0.5 nm~4.0 nm之範圍,較佳為1.0 nm~2.5 nm之範圍,更佳為1.2 nm~1.9 nm之範圍。第1井層5w1之膜厚係考慮到與其它井層之關係,具體而言為與第2井層5w2及第3井層5w3之關係而設定。
第2井層5w2係膜厚厚於第1井層5w1但薄於第3井層5w3,且有助於發光並且用於減少結晶性之惡化之層。第2井層5w2之膜厚可處於例如1.5 nm~5.0 nm之範圍,較佳為2.0 nm~3.5 nm之範圍,更佳為2.5 nm~3.2 nm之範圍。第2井層5w2之膜厚可考慮到與其它井層之關係,具體而言為與第1井層5w1及第3井層5w3之關係而設定。
第3井層5w3容易由p側氮化物半導體層20供給電洞,且係複數個井層中主要有助於發光之井層。因此,使第3井層5w3之膜厚厚於包含第1井層5w1在內之其它井層,以使第3井層5w3中高效地進行發光再結合。第3井層5w3之膜厚可處於例如2.0 nm~5.5 nm之範圍,較佳為2.5 nm~4.0 nm之範圍,更佳為2.8 nm~3.5 nm之範圍。第3井層5w3之膜厚係考慮到與其它井層之關係,具體而言為與第1井層5w1及第2井層5w2之關係而設定。
作為各井層之膜厚之一例,可將第1井層5w1之膜厚設為1.5 nm,將第2井層5w2之膜厚設為2.8 nm,將第3井層5w3之膜厚設為3.2 nm。藉由設為此種層構造,能減少幾乎無助於發光之第1井層5w1中電子之封閉效果,使得容易向第2井層5w2及第3井層5w3供給電子及電洞。因此,能提高氮化物半導體發光元件之發光效率。進而,藉由在第1井層5w1與第3井層5w3之間設置第2井層5w2,能減小第1井層5w1之膜厚與第3井層5w3之膜厚之差,從而抑制第3井層5w3之結晶性之惡化。
活性層5中之障壁層係由可將載子封閉於井層之材料形成。例如,障壁層可由帶隙能大於井層之GaN、InGaN或AlGaN等形成。
障壁層包含最靠近p側氮化物半導體層20側之第1障壁層5b1、最靠近n側氮化物半導體層10之第2障壁層5b2、及位於第1障壁層5b1與第2障壁層5b2之間之第3障壁層5b3。
第1障壁層5b1位於p側氮化物半導體層20與第3井層5w3之間。第1障壁層5b1中摻雜有p型雜質,以向第3井層5w3或第2井層5w2高效地注入電洞。p型雜質可為Mg等。第1障壁層5b1之膜厚可設定為例如3 nm~30 nm之範圍,較佳為8 nm~18 nm之範圍,更佳為12 nm~14 nm之範圍。藉由將第1障壁層5b1之膜厚設為3 nm以上,能減少載子之注入效率之惡化。藉由將第1障壁層5b1之膜厚設為30 nm以下,能提高第1障壁層5b1之結晶性。
第2障壁層5b2及第3障壁層5b3亦可摻雜有n型雜質,以降低順向電壓。例如,可使第1障壁層5b1中摻雜p型雜質,使第2障壁層5b2及第3障壁層5b3中摻雜n型雜質。於摻雜n型雜質時,較佳為使第3障壁層5b3之n型雜質濃度低於第2障壁層5b2之n型雜質濃度。再者,n型雜質可為Si等。第2障壁層5b2之膜厚可設定為例如2 nm~15 nm之範圍,較佳為5 nm~12 nm之範圍,更佳為6 nm~9 nm之範圍。第3障壁層5b3之膜厚可設定為例如5 nm~30 nm之範圍,較佳為6 nm~25 nm之範圍,更佳為8 nm~18 nm之範圍。藉由將第2障壁層5b2之膜厚設為2 nm以上,能減少載子不足的情況。藉由將第2障壁層5b2之膜厚設為15 nm以下,能減少因n型雜質增加引起之結晶性惡化。藉由將第3障壁層5b3之膜厚設為5 nm以上,能提高第3障壁層5b3之結晶性。藉由將第3障壁層5b3之膜厚設為30 nm以下,能減少因第3障壁層5b3之膜厚增厚引起之活性層5內載子分佈之惡化。
第3障壁層5b3亦可包含n型雜質濃度不同的2個半導體層。例如,亦可包含位於n側氮化物半導體層10側之第1n型雜質濃度之半導體層、及位於p側氮化物半導體層20側之低於第1n型雜質濃度之第2n型雜質濃度的半導體層。
而且,關於第2障壁層5b2及第3障壁層5b3,為了向第2井層5w2及第3井層5w3高效地供給載子,可使第2障壁層5b2之n型雜質濃度高於第3障壁層5b3之n型雜質濃度。藉此,能向第3井層5w3供給更多電子。第2障壁層5b2之n型雜質濃度可設定為例如1×10
17/cm
3~3×10
19/cm
3之範圍,較佳為2×10
17/cm
3~1×10
19/cm
3之範圍,更佳為3×10
17/cm
3~8×10
18/cm
3之範圍。第3障壁層5b3之n型雜質濃度可設定為例如1×10
17/cm
3~1×10
19/cm
3之範圍,較佳為2×10
17/cm
3~5×10
18/cm
3之範圍,更佳為3×10
17/cm
3~2×10
18/cm
3之範圍。
以上述方式構成之氮化物半導體發光元件中,藉由使井層具有各自不同的功能且向最靠近p側氮化物半導體層20側之第1障壁層5b1中摻雜p型雜質,能提高發光效率。
繼而,以下將詳細說明本發明之實施方式中之活性層之構成。
作為井層之更佳之態樣,第1井層5w1、第2井層5w2、及第3井層5w3可含有In,且可使第1井層5w1之In組成比、第2井層5w2之In組成比及第3井層5w3之In組成比相等。藉由如此使In組成比相等,能提高載子向井層之供給效率。例如,藉由使各井層中之In組成比均相對較高為20%~28%,能使井層發出綠色光。此處,In組成比相等包括1個井層之In組成比與其它井層之In組成比存在±1%範圍之差異的情況。
而且,作為井層之更佳之態樣,亦可使第2井層5w2發出之光之發光峰值波長與第3井層5w3發出之光之發光峰值波長相等。藉由使各井層之發光峰值波長相等,能發出更多相同波長峰值波長之光。例如,氮化物半導體發光元件100之發光峰值波長可為1個。此處,發光峰值波長相等包括1個井層發出之光之發光峰值波長與其它井層發出之光之發光峰值波長存在±3%範圍之差異的情況。
作為障壁層之更佳之態樣,可於第1障壁層5b1與第3井層5w3之間,設置包含未摻雜之半導體層構成之第2中間層5i。如此,藉由在摻雜有p型雜質之第1障壁層5b1與第3井層5w3之間介有第2中間層5i,能減少因第1障壁層5b1中所含之p型雜質擴散至第2井層5w2及第3井層5w3引起之可靠性之惡化。藉由減少可靠性之惡化,例如能減少氮化物半導體發光元件100之輸出隨著時間經過而降低的情況。
作為障壁層之更佳之態樣,第3井層5w3之膜厚可為第1井層5w1之膜厚之2倍以上。藉由如此設定膜厚,第3井層5w3之體積會增加,故而第3井層5w3中電子與電洞之發光再結合機率提高,從而能提高發光效率。
作為本實施方式之更佳之態樣,第1障壁層5b1之p型雜質濃度可低於p型障壁層6之p型雜質濃度。本實施方式中,第1障壁層5b1之p型雜質濃度為1×10
20/cm
3,相對於此,p型障壁層6之p型雜質濃度設定為第1障壁層5b1之p型雜質濃度之2倍~3倍左右。藉由如此設定p型雜質濃度,能減少因提高p型雜質濃度引起之結晶性之惡化,且能從第1障壁層5b1向第2井層5w2及第3井層5w3供給電洞,從而能提高發光效率。
繼而,說明本發明之氮化物半導體發光元件中之活性層5以外之構成。
(基板1)
基板1(參照圖1)可使用例如以C面、R面、及A面之任一面作為主面的藍寶石、尖晶石(MgA1
2O
4)之類的絕緣性基板。其中,當氮化物半導體發光元件100採用氮化物半導體時,較佳為使用以C面作為主面之藍寶石基板。而且,作為基板1,亦可使用SiC(包含6H、4H、3C)、ZnS、ZnO、GaAs、Si等。亦可最終並不設置基板1。
(n側氮化物半導體層10)
如圖1所示,n側氮化物半導體層10從基板1側起依序包含基底層2、n側接觸層3及n側超晶格層4。n側氮化物半導體層10包含含有n型雜質之至少1個n型半導體層。n型雜質可為例如Si、Ge等。
基底層2設於基板1與n側接觸層3之間。藉由設置基底層2,能於基底層2之上表面形成高結晶性之n側接觸層3。基底層2亦可為例如AlGaN、GaN。再者,可於基底層2與基板1之間形成緩衝層。緩衝層係用於減少基板1與基底層2之間之晶格失配的層,可使用例如未摻雜之AlGaN、GaN。
n側接觸層3設於基底層2之上表面,且至少一部分含有n型雜質。如圖1所示,於n側接觸層3之上表面形成有n電極8。n側接觸層3較佳為摻雜有濃度相對較高之n型雜質,以從n電極8向活性層5供給電子。n側接觸層3之n型雜質濃度可設為例如6×10
18/cm
3~1×10
19/cm
3。n側接觸層3較佳為由GaN、AlGaN、AlN、或InGaN構成。n側接觸層3亦可為積層構造,例如,可將未摻雜之GaN與摻雜有n型雜質之GaN交替積層。n側接觸層3之膜厚可為例如5 μm~20 μm。
n側超晶格層4設於n側接觸層3之上表面。藉由設置n側超晶格層4,能減少n側接觸層3與活性層5之間之晶格鬆弛,從而改善活性層5之結晶性。n側超晶格層4具有晶格常數不同的半導體層交替積層而成之構造。n側超晶格層4例如包含n對單對,每一單對包含1個未摻雜之InGaN層及1個未摻雜之GaN層。n側超晶格層4之對數n可設定為例如10個~40個之範圍,較佳為15個~35個之範圍,更佳為25個~35個之範圍。
(p側氮化物半導體層20)
如圖1所示,p側氮化物半導體層20從活性層5側起依序包含p型障壁層6及p側接觸層7。p側氮化物半導體層20包含含有p型雜質之至少1個p型半導體層。p型雜質可使用例如Mg等。
p型障壁層6在p側氮化物半導體層20中位於最靠近活性層5的位置。p型障壁層6係為了封閉電子而設的層,可由例如含有Mg等p型雜質之GaN、AlGaN等構成。p型障壁層6之帶隙能大於活性層5之第1障壁層5b1之帶隙能。作為p型障壁層6之膜厚之一例,可設為例如10 nm~50 nm。p型障壁層6之p型雜質濃度可設為例如2×10
20/cm
3~6×10
20/cm
3。
p側接觸層7係上表面上形成有p電極9之層。p側接觸層7可由例如含有Mg等p型雜質之GaN、AlGaN等構成。作為p側接觸層7之膜厚之一例,可設為例如10 nm~150 nm之厚度。
如以上說明所述,根據本實施方式之氮化物半導體發光元件100,使活性層中所含之第1井層5w1、第2井層5w2、及第3井層5w3之膜厚不同。而且,藉由使第1障壁層5b1中摻雜p型雜質,能提高電洞向活性層5中所含之複數個井層中最靠近p側氮化物半導體層20之第3井層5w3之供給效率,從而能提高發光效率。
<<第2實施方式>>
繼而,參照圖3說明本發明之第2實施方式。再者,省略與第1實施方式相同的構成之說明。上述第1實施方式中,係對於第1井層5w1、第2井層5w2及第3井層5w3分別設有1個之情況進行例示說明,而第2實施方式中,係以第1井層5w1及第2井層5w2設有複數個、第3井層5w3設有1個之形態進行例示說明。
第2實施方式之活性層5可構成為,例如如圖3所示,第1井層5w1為2個、第2井層5w2為3個、第3井層5w3為1個。亦如第1實施方式之說明所述,第1井層5w1係不易被供給電洞、幾乎無助於發光之層,而第2井層5w2及第3井層5w3有助於發光層。再者,第2實施方式中亦如第1實施方式中之說明所述,使第1井層5w1之膜厚薄於第2井層5w2,使第2井層5w2之膜厚厚於第1井層5w1之膜厚,使第3井層5w3之膜厚厚於第2井層5w2之膜厚。作為膜厚之一例,可將第1井層5w1之膜厚設為1.5 nm,將第2井層5w2之膜厚設為2.8 nm,將第3井層5w3之膜厚設為3.2 nm。
本實施方式中,活性層5包含複數個第1井層5w1及複數個第2井層5w2。藉由設置複數個第1井層5w1,能形成結晶性更高的第2井層5w2。而且,藉由設置複數個有助於發光層即第2井層5w2,能進一步提高發光效率。
進而,作為井層之較佳之態樣,可使第2井層5w2之數量多於第1井層5w1之數量。作為一例,圖3中,表示出第2井層5w2之數量為3個、第1井層5w1之數量為2個之態樣。再者,第2井層5w2及第1井層5w1之數量並不限於上述數量,亦可為例如,第2井層5w2之數量為7個,第1井層5w1之數量為5個。藉由使第2井層5w2之數量多於第1井層5w1之數量,能抑制電洞向第1井層5w1之供給,能向第2井層5w2及第3井層5w3供給更多電洞,故而能提高發光效率。
進而,作為井層之較佳之態樣,第3井層5w3之數量可為1個。第3井層5w3之膜厚厚於其它井層,而且接近p型障壁層6,故而能被供給更多電洞。因此,能提高氮化物半導體發光元件100之發光效率。而且,與設置複數個第3井層5w3之情形相比,能減少結晶性之惡化。
本發明之氮化物半導體發光元件之製造方法具備n側氮化物半導體層形成步驟、活性層形成步驟、p側氮化物半導體層形成步驟及電極形成步驟。n側氮化物半導體層形成步驟具備基底層形成步驟、n側接觸層形成步驟及n側超晶格層形成步驟。p側氮化物半導體層形成步驟具備p型障壁層形成步驟及p側接觸層形成步驟。以下,對本發明之氮化物半導體發光元件之製造方法之步驟依序進行說明。
(基底層形成步驟)
首先,例如,於包含藍寶石之基板1之C面上,利用有機金屬氣相沈積法(MOCVD)形成基底層2。亦可於形成基底層2之前,在基板1之上形成緩衝層,並介隔緩衝層形成基底層2。此處,緩衝層係藉由例如將沈積溫度設為600℃以下,使用TMA(三甲基鋁)、TMG(三甲基鎵)、氨等作為原料氣體,於基板1上沈積AlGaN而形成。而且,基底層2係藉由例如使用TMG、氨作為原料氣體,於緩衝層之上沈積GaN層而形成。
(n側接觸層形成步驟)
n側接觸層形成步驟中,藉由將摻雜有n型雜質之GaN層積層而形成n側接觸層3。當沈積摻雜有n型雜質之GaN層時,使用TMG、氨作為原料氣體,使用甲矽烷n型雜質氣體。n側接觸層3之沈積溫度可設為例如1150℃。
(n側超晶格層形成步驟)
n側超晶格層形成步驟中,藉由將未摻雜之GaN層與未摻雜之InGaN層交替積層而形成n側超晶格層4。n側超晶格層4之沈積溫度較佳為低於n側接觸層3之沈積溫度,例如,可將沈積溫度設為910℃左右。當沈積未摻雜之GaN層時,使用TEG(三乙基鎵)、氨等作為原料氣體。而且,當沈積未摻雜之InGaN層時,使用TEG、TMI(三甲基銦)、氨等作為原料氣體。再者,當沈積未摻雜之GaN層時,亦可使用含H
2之氣體作為載子氣體。藉由使用此種氣體作為載子氣體,能減少GaN層之表面之V坑。此處,V坑係指因半導體層上形成之錯位而導致半導體層之表面產生的凹狀之坑。
(活性層形成步驟)
活性層形成步驟具備障壁層形成步驟及井層形成步驟。障壁層形成步驟中,使用TEG、氨作為原料氣體,例如,將沈積溫度設為950℃而沈積GaN,從而形成障壁層。而且,於井層形成步驟中,使用TEG、TMI、氨等作為原料氣體,例如,將沈積溫度設為800℃而沈積InGaN,從而形成井層。藉由交替實施複數次障壁層形成步驟與井層形成步驟而形成包含複數個障壁層及複數個井層之活性層。再者,為了減少井層中使用之InGaN之分解,亦可於使第1中間層5c積層於井層之上表面之後,於第1中間層5c之上表面形成障壁層。第1中間層5c可使用TEG、氨作為原料氣體而沈積未摻雜之GaN層。
本實施方式中,如圖2或圖3所示,沈積包含第2障壁層5b2及第1井層5w1之積層部5bw、包含第3障壁層5b3及第1井層5w1之積層部5bw、包含第3障壁層5b3及第2井層5w2之積層部5bw、包含第3障壁層5b3及第2井層5w2之積層部5bw、包含第3障壁層5b3及第2井層5w2之積層部5bw、包含第3障壁層5b3及第3井層5w3之積層部5bw。即,沈積2個第1井層5w1、3個第2井層5w2、1個第3井層5w3。而且,以從薄到厚之順序依序形成第1井層5w1之膜厚、第2井層5w2之膜厚、第3井層5w3之膜厚。
作為更佳之形態,當沈積第3障壁層5b3時,可使用甲矽烷作為n型雜質氣體,沈積摻雜有n型雜質之GaN層。
進而,可於第3井層5w3之上表面沈積未摻雜之GaN層作為第2中間層5i,,以減少p型雜質擴散至井層側而使可靠性惡化的情況。而且,可於第2中間層5i之上表面沈積摻雜有p型雜質之GaN層作為第1障壁層5b1,以提高電洞向第2井層5w2及第3井層5w3之供給效率。作為p型雜質氣體,可使用Cp
2Mg(雙環戊二烯基鎂)。Mg之雜質濃度較佳為p型障壁層6之p型雜質濃度之1/2~1/3左右。再者,Mg之雜質濃度之控制可藉由控制雜質氣體之流量等而實現。
(p型障壁層形成步驟)
於p型障壁層形成步驟中,例如,使用TEG、TMA、氨作為原料氣體,使用Cp
2Mg(雙環戊二烯基鎂)作為p型雜質氣體,形成含有p型雜質之AlGaN層作為p型障壁層6。
(p側接觸層形成步驟)
於p側接觸層形成步驟中,例如,使用TMG、TMA、氨作為原料氣體,沈積未摻雜之包含GaN之層。之後,於該未摻雜之包含GaN之層上,使用TMG、TMA、氨作為原料氣體,使用Cp
2Mg(雙環戊二烯基鎂)作為p型雜質氣體,沈積含有p型雜質之GaN層,藉此形成p側接觸層7。p側接觸層7之雜質濃度較佳為高於p型障壁層6。
藉由上述步驟沈積各半導體層之後,於氮環境中,在反應容器內例如以700℃左右之溫度對晶圓進行退火。
(電極形成步驟)
退火後,除去p側氮化物半導體層20之一部分、活性層5、n側氮化物半導體層10之一部分,使n側接觸層3之表面之一部分露出。
之後,於p側接觸層7之表面之一部分形成p電極9,於露出之n側接觸層3之表面之一部分形成n電極8。經過以上步驟,製作出氮化物半導體發光元件100。
如以上說明所述,根據本實施方式之氮化物半導體發光元件之製造方法,使活性層中所含之第1井層5w1、第2井層5w2、及第3井層5w3之膜厚不同,且於第1障壁層5b1中摻雜p型雜質,藉此可製造出能提高發光效率之氮化物半導體發光元件。
[實施例]
以下將對表示本發明之較佳之一實施例之氮化物半導體發光元件進行說明。基板1係使用藍寶石基板。
於基板1之上表面形成包含未摻雜之AlGaN層之緩衝層。於該緩衝層上形成包含GaN之基底層2。
繼而,於基底層2之上表面形成n側接觸層3。n側接觸層3係摻雜有作為n型雜質之Si之GaN層。n側接觸層3之膜厚設為約8 μm。
繼而,於n側接觸層3之上表面形成n側超晶格層4。n側超晶格層4係以包含以下複數個半導體層之方式形成。首先,形成膜厚約80 nm之摻Si之GaN層。繼而,以膜厚約3 nm之未摻雜之GaN層與膜厚約1.5 nm之未摻雜之InGaN層作為一對,形成有27對。繼而,以膜厚約3 nm之未摻雜之GaN層與膜厚約1.5 nm且摻Si之InGaN層作為一對,形成有3對。最後,以膜厚約10 nm且摻Si之AlGaN層與膜厚約1 nm且摻Si之InGaN層作為一對,形成有6對。
繼而,於n側超晶格層4之上表面形成活性層5。活性層5係以包含以下之複數個井層及複數個障壁層之方式形成。
首先,作為第2障壁層5b2,形成膜厚約6 nm之摻Si之InGaN層、膜厚約2.3 nm之未摻雜之GaN層、及膜厚約0.6 nm之未摻雜之GaN層。而且,作為第1井層5w1,形成膜厚約1.6 nm之未摻雜之InGaN層,作為第1中間層5c,形成膜厚約1.6 nm之未摻雜之GaN層。
繼而,作為第3障壁層5b3,形成膜厚約16.3 nm之摻Si之GaN層;作為第1井層5w1,形成膜厚約1.6 nm之未摻雜之InGaN層;作為第1中間層5c,形成膜厚約1.6 nm之未摻雜之GaN層。將該等第3障壁層5b3、第1井層5w1、及第1中間層5c之形成步驟反覆實施4次。
繼而,作為第3障壁層5b3,形成膜厚約16.3 nm之摻Si之GaN層;作為第2井層5w2,形成膜厚約3.0 nm之未摻雜之InGaN層;作為第1中間層5c,形成膜厚約1.6 nm之未摻雜之GaN層。將該等第3障壁層5b3、第2井層5w2、及第1中間層5c之形成步驟反覆實施3次。
繼而,作為第3障壁層5b3,形成膜厚約10 nm之摻Si之GaN層;作為第2井層5w2,形成膜厚約3.0 nm之未摻雜之InGaN層;作為第1中間層5c,形成膜厚約1.6 nm之未摻雜之GaN層。反覆實施上述操作4次。
繼而,作為第3障壁層5b3,形成膜厚約10 nm之摻Si之GaN層;作為第3井層5w3,形成膜厚約3.4 nm之未摻雜之InGaN層;作為第1中間層5c,形成膜厚約1.6 nm之未摻雜之GaN層;作為第2中間層5i,形成膜厚約5.3 nm之未摻雜之GaN層。
繼而,作為第1障壁層5b1,形成膜厚約13.1 nm之摻Mg之GaN層。此時,第1障壁層5b1之p型雜質濃度形成為約1.3×10
19/cm
3。
藉由形成以上之半導體層而形成包含複數個井層及複數個障壁層之活性層5。本實施例之活性層5具有5個第1井層5w1、7個第2井層5w2及1個第3井層5w3。而且,形成為第1井層5w1、第2井層5w2、及第3井層5w3之InGaN層之In組成比分別為25%。
於活性層5之上表面形成膜厚約11 nm之p型障壁層6。p型障壁層6係含有作為p型雜質之Mg之AlGaN層。該p型障壁層6中,Al之比率設為約12.5%。p型障壁層6之p型雜質濃度形成為約4×10
20/cm
3。
於p型障壁層6之上表面形成p側接觸層7。p側接觸層7係藉由形成膜厚約80 nm之未摻雜之GaN層,之後形成膜厚約20 nm之摻Mg之GaN層而形成。
如上所述沈積各半導體層後,於氮環境中,在反應爐內以約700℃對晶圓進行熱處理。
熱處理後,除去p側氮化物半導體層20之一部分、活性層5、n側氮化物半導體層10之一部分,使n側接觸層3之表面之一部分露出。
之後,於p側接觸層7之表面之一部分形成p電極9,於露出之n側接觸層3之表面之一部分形成n電極8。
以上所說明之本實施例中,流通有100 mA之電流時氮化物半導體發光元件之發光效率為43.9%。
再者,本次揭示之實施方式於所有方面均為例示,並非為限定性解釋之根據。因此,本發明之技術範圍並非僅由上文所述之實施態樣解釋,而是基於專利申請範圍之記載而界定。而且,本發明之技術範圍中包含與專利申請範圍同等之含義及範圍內之所有變更。
1:基板
2:基底層
3:n側接觸層
4:n側超晶格層
5:活性層
5b1:第1障壁層
5b2:第2障壁層
5b3:第3障壁層
5bw:積層部
5c:第1中間層
5i:第2中間層
5w1:第1井層
5w2:第2井層
5w3:第3井層
6:p型障壁層
7:p側接觸層
8:n電極
9:p電極
10:n側氮化物半導體層
20:p側氮化物半導體層
100:氮化物半導體發光元件
圖1係表示本發明之氮化物半導體發光元件之構成之剖視圖。
圖2係表示本發明之第1實施方式之氮化物半導體發光元件之活性層之構成之模式圖。
圖3係表示本發明之第2實施方式之氮化物半導體發光元件之活性層之構成之模式圖。
1:基板
2:基底層
3:n側接觸層
4:n側超晶格層
5:活性層
6:p型障壁層
7:p側接觸層
8:n電極
9:p電極
10:n側氮化物半導體層
20:p側氮化物半導體層
100:氮化物半導體發光元件
Claims (10)
- 一種氮化物半導體發光元件,其包含:n側氮化物半導體層、p側氮化物半導體層、及設於n側氮化物半導體層與p側氮化物半導體層之間且具有由井層與障壁層構成之複數個積層部之活性層, 複數個上述井層從上述n側氮化物半導體層側起依序包含第1井層、第2井層、及複數個上述井層中最靠近上述p側氮化物半導體層之第3井層, 上述第2井層之膜厚厚於上述第1井層之膜厚, 上述第3井層之膜厚厚於上述第2井層之膜厚, 複數個上述障壁層中位於上述第3井層與上述p側氮化物半導體層之間之第1障壁層中摻雜有p型雜質。
- 如請求項1之氮化物半導體發光元件,其中上述複數個障壁層進而包含位於最靠近上述n側氮化物半導體層之第2障壁層、及位於上述第1障壁層與上述第2障壁層之間之第3障壁層, 上述第3障壁層中摻雜有n型雜質。
- 如請求項1或2之氮化物半導體發光元件,其中於上述第1障壁層與上述第3井層之間,設有包含未摻雜之半導體層之中間層。
- 如請求項1至3中任一項之氮化物半導體發光元件,其中上述活性層包含複數個上述第1井層及複數個上述第2井層。
- 如請求項4之氮化物半導體發光元件,其中上述第2井層之數量多於上述第1井層之數量。
- 如請求項4或5之氮化物半導體發光元件,其中上述第3井層之數量為1個。
- 如請求項1至6中任一項之氮化物半導體發光元件,其中上述第3井層之膜厚為上述第1井層之膜厚之2倍以上。
- 如請求項1至7中任一項之氮化物半導體發光元件,其中上述p側氮化物半導體層具備位於最靠近上述活性層且含有p型雜質之p型障壁層, 上述第1障壁層之p型雜質濃度低於上述p型障壁層之p型雜質濃度。
- 如請求項1至8中任一項之氮化物半導體發光元件,其中上述第1井層、上述第2井層、及上述第3井層含有In, 上述第1井層之In組成比、上述第2井層之In組成比及上述第3井層之In組成比相等。
- 如請求項1至9中任一項之氮化物半導體發光元件,其中上述第2井層發出之光之發光峰值波長與上述第3井層發出之光之發光峰值波長相等。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020-214049 | 2020-12-23 | ||
JP2020214049 | 2020-12-23 | ||
JP2021-141352 | 2021-08-31 | ||
JP2021141352A JP7319559B2 (ja) | 2020-12-23 | 2021-08-31 | 窒化物半導体発光素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW202232783A true TW202232783A (zh) | 2022-08-16 |
Family
ID=82022553
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW110148192A TW202232783A (zh) | 2020-12-23 | 2021-12-22 | 氮化物半導體發光元件 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20220199855A1 (zh) |
CN (1) | CN114664985A (zh) |
TW (1) | TW202232783A (zh) |
-
2021
- 2021-12-21 US US17/557,221 patent/US20220199855A1/en active Pending
- 2021-12-22 CN CN202111577686.7A patent/CN114664985A/zh active Pending
- 2021-12-22 TW TW110148192A patent/TW202232783A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
CN114664985A (zh) | 2022-06-24 |
US20220199855A1 (en) | 2022-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6589987B2 (ja) | 窒化物半導体発光素子 | |
JP5953447B1 (ja) | Iii族窒化物半導体発光素子およびその製造方法 | |
US7629619B2 (en) | Group III nitride-based compound semiconductor light-emitting device and method for producing the same | |
US8716048B2 (en) | Light emitting device and method for manufacturing the same | |
WO2011111606A1 (ja) | 窒化物系半導体発光素子 | |
JP2010080955A (ja) | 半導体装置 | |
US9318645B2 (en) | Nitride semiconductor light-emitting element | |
US20210328099A1 (en) | Method of manufacturing nitride semiconductor light-emitting element | |
JP2008118049A (ja) | GaN系半導体発光素子 | |
JP7323783B2 (ja) | 発光装置の製造方法及び発光装置 | |
JP2012248763A (ja) | Iii族窒化物半導体発光素子の製造方法 | |
JPH11354843A (ja) | Iii族窒化物系量子ドット構造の製造方法およびその用途 | |
JP2004014587A (ja) | 窒化物系化合物半導体エピタキシャルウエハ及び発光素子 | |
TW200832758A (en) | GaN semiconductor light emitting element | |
JP7319559B2 (ja) | 窒化物半導体発光素子 | |
TW202232783A (zh) | 氮化物半導體發光元件 | |
CN110050330B (zh) | Iii族氮化物半导体 | |
JP3605907B2 (ja) | コンタクト抵抗低減層を有する半導体装置 | |
JP7260807B2 (ja) | 窒化物半導体発光素子およびその製造方法 | |
TWI807552B (zh) | 氮化物半導體發光元件及其製造方法 | |
JP2008227103A (ja) | GaN系半導体発光素子 | |
US20230411553A1 (en) | Nitride semiconductor light-emitting element | |
JP7385138B2 (ja) | 発光素子の製造方法 | |
US10038118B2 (en) | Light emitting element | |
CN117015860A (zh) | 发光元件 |