TW202227843A

TW202227843A - 一種利用數位測試通道測量電容量的方法

Info

Publication number: TW202227843A
Application number: TW110128047A
Authority: TW
Inventors: 津魏; 經祥張; 胡雪原
Original assignee: 大陸商勝達克半導體科技（上海）有限公司
Priority date: 2021-01-08
Filing date: 2021-07-30
Publication date: 2022-07-16
Also published as: TWI777706B; CN112834826A; CN112834826B

Abstract

一種利用數位測試通道測量電容量的方法，包含：（S1）數位測試通道通電，根據被測晶片的預估電容範圍選擇可調採樣電阻檔位；（S2）設置參數測量DAC的電壓為0V；（S3）設置電壓鉗位元DAC及高低閾值電壓；（S4）設置PPMU單元為強制恆流輸出；（S5）建立PPMU單元輸出連接，切斷邏輯電路連接；（S6）重置計數器開始測量；（S7）設置參數測量DAC的電壓為正電壓範圍的50%；（S8）讀取測量結果；（S9）讀取測試時間；（S10）設置參數測量DAC的電壓為0V；（S11）計算電容值並輸出。同現有技術相比，利用數位測試通道直接測量晶片引腳附加的電容，方便快捷。

Description

一種利用數位測試通道測量電容量的方法

本發明是關於半導體技術領域，具體地說是一種利用數位測試通道測量電容量的方法。

通常數位晶片IC的功能引腳（非電源引腳）是避免附加電容的，因為電容會降低訊號的速率，相當於降低了晶片處理速度。因此目前的測試機台的數位測試通道也不會具備電容測量功能。

但是有些特殊引腳需要附加電容，例如晶片AT89S51外接時脈晶體的引腳，如圖6所示，又例如晶片MAX232x有引腳用作充電幫浦，如圖7所示。而目前測試機台的數位測試通道不具備電容測量的功能。

本發明為克服現有技術的不足，提供一種利用數位測試通道測量電容量的方法，在數位測試通道內增加PPMU單元、TMU單元、高比較器、低比較器，利用數位測試通道直接測量晶片引腳附加的電容，方便快捷。

為實現上述目的，設計一種利用數位測試通道測量電容量的方法，包括如下步驟：

（S1）使數位測試通道通電，根據被測晶片的預估電容範圍選擇可調採樣電阻檔位；

（S2）設置參數測量DAC（數位至類比轉換器）的電壓為0V；

（S3）設置電壓鉗位元DAC、高閾值電壓、低閾值電壓的參數；

（S4）設置PPMU（pin parametric measurement unit；引腳參數測量）單元的工作模式為強制恆流輸出；

（S5）建立PPMU單元輸出連接，切斷邏輯電路連接；

（S6）重置TMU（time measurement unit；時間測量）單元計數器，開始TMU單元測量；

（S7）設置參數測量DAC的電壓為正電壓範圍的50%；

（S8）TMU單元測量完成，讀取TMU單元測量結果；

（S9）讀取測試時間，若測試時間小於100μs（微秒），則降低可調採樣電阻檔位或降低參數測量DAC的電壓的設定值，若測試時間大於10ms（厘秒），則提高可調採樣電阻檔位或提高參數測量DAC的電壓的設定值，重複步驟（S6）-（S8）直至測試時間大於100μs，並且小於10ms，以進行步驟（S10）；

（S10）設置參數測量DAC的電壓為0V；

（S11）計算電容值並輸出。

數位測試通道具體包括被測晶片、PPMU單元、數位邏輯控制單元以及TMU單元，被測晶片的至少一引腳分別連接PPMU單元、第一電阻的一端、高比較器的二號埠以及低比較器的一號埠，第一電阻的另一端分別連接數位邏輯控制單元的邏輯驅動埠及邏輯採集埠，高比較器的一號埠連接高閾值電壓，高比較器的三號埠連接TMU單元的一端，TMU單元的另一端連接低比較器的三號埠，TMU單元的二號埠連接低閾值電壓。

PPMU單元內設有第一測量電路，第一測量電路包括可調採樣電阻、參數測量DAC、電壓鉗位元DAC、強制放大器、電流放大器、電壓放大器以及測量埠，被測晶片的引腳分別連接可調採樣電阻的一端、電流放大器的二號埠以及電壓放大器的一端，可調採樣電阻的另一端分別第一連接開關的一端以及電流放大器的一號埠，第一連接開關的另一端連接強制放大器的四號埠，強制放大器的三號埠連接電壓鉗位元DAC，強制放大器的一號埠連接參數測量DAC，強制放大器的二號埠連接測量埠一端、強制模式選擇開關的一號埠、強制模式選擇開關的二號埠以及電流放大器的三號埠，強制模式選擇開關的三號埠分別連接電壓放大器的另一端以及測量埠的另一端。

所述的TMU單元內設有第二測量電路，第二測量電路包括高比較器以及低比較器，高比較器一端連接第一時間採樣模組的一號埠，第一時間採樣模組的二號埠連接時間差模組一端，時間差模組另一端連接第二時間採樣模組的二號埠，第二時間採樣模組的一號埠連接低比較器一端，時脈訊號分別饋入各第一時間採樣模組以及第二時間採樣模組的三號埠。

用以執行步驟（S1）至步驟（S11）的測量原理電路包括被測晶片、可調採樣電阻、參數測量DAC、電壓鉗位元DAC、強制放大器、電流放大器、高比較器以及低比較器，被測晶片的至少一引腳分別連接電容的一端、可調採樣電阻的一端、電流放大器的二號埠、高比較器的二號埠以及低比較器的一號埠，電容的另一端連接系統公共接地端，可調採樣電阻的另一端分別連接強制放大器的四號埠以及電流放大器的一號埠，強制放大器的三號埠連接電壓鉗位元DAC，強制放大器的一號埠連接參數測量DAC，強制放大器的二號埠連接電流放大器的三號埠，高比較器的一號埠連接高閾值電壓，高比較器的三號埠連接TMU單元的一端，TMU單元的另一端連接低比較器的三號埠，低比較器的二號埠連接低閾值電壓。

所述的步驟（S3）中設置電壓鉗位元DAC為被測晶片被測引腳的高電位電壓規格，設置高閾值電壓為電壓鉗位元DAC數值的90%，設置低閾值電壓為電壓鉗位元DAC數值的10%。

所述的步驟（S11）中計算電容值的公式為C= (I*ΔT)/ΔV；其中I是PPMU單元的強制恆流，ΔT是TMU單元測試到的高比較器與低比較器的訊號時間間隔，ΔV是高比較器與低比較器的閾值電壓之差。

本發明同現有技術相比，在數位測試通道內增加PPMU單元、TMU單元、高比較器、低比較器，利用數位測試通道直接測量晶片引腳附加的電容，方便快捷。

有關本案的特徵、實作與功效，茲配合圖式作較佳實施例詳細說明如下。

下面根據附圖對本發明做進一步的說明。

實施例1：

請同時參照圖1A及圖1B。圖1A為本發明一實施例中，一種利用數位測試通道測量電容量的方法100的流程圖。圖1B為本發明一實施例中，執行上述方法100的數位測試通道200的結構示意圖。

本實施例預估被測晶片引腳的附帶電容的範圍是500pF~5nF之間。

選用的電流放大器的增益Gm為5，為固定值。

本實施例利用數位測試通道測量電容量的方法，具體包括如下步驟：

（S1）使數位測試通道PE通電，根據被測晶片U的預估電容範圍選擇可調採樣電阻Rs檔位為Range D，電阻值為50KΩ；

（S2）設置參數測量DAC（在圖2標示為PDAC）的電壓為0V；

（S3）設置電壓鉗位元DAC（在圖2標示為VDAC）、高閾值電壓VOH、低閾值電壓VOL的參數，更詳細的說是根據被測晶片U的被測引腳的高電位電壓規格設置電壓鉗位元DAC，被測晶片U的被測引腳高電位是3.3V的，則電壓鉗位元DAC設置為3.3V；設置高閾值電壓VOH為電壓鉗位元DAC的90%，即 3.0V；設置低閾值電壓VOL為電壓鉗位元DAC的10%，即 0.3V；

（S4）使強制模式選擇開關SS2的一號埠與二號埠相連，設置PPMU單元PPMU的工作模式為強制恆流輸出；

（S5）建立PPMU單元PPMU輸出連接，切斷邏輯電路連接；

（S6）重置TMU單元的計數器，開始TMU單元TMU的測量；

（S7）設置參數測量DAC的電壓為正電壓範圍的50%，例如為2.5V；

（S8）TMU單元TMU測量完成，讀取TMU單元TMU的測量結果；

（S9）讀取測試時間，若測試時間小於100μs（微秒），則降低可調採樣電阻Rs檔位或降低參數測量DAC的電壓的設定值，若測試時間大於10ms（厘秒），則提高可調採樣電阻Rs檔位或提高參數測量DAC的電壓的設定值，重複步驟（S6）-（S8）直至測試時間大於100μs，並且小於10ms，以進行步驟（S10）。若測試時間大於100μs，並且小於10ms，進行步驟（S10）；

（S10）設置參數測量DAC的電壓為0V；

（S11）計算電容值並輸出。

輸出電流為 I=V_dac/Rs/Gm=2.5V/50KΩ/5=10μA，V_dac為步驟（S7）中參數測量DAC的電壓值。

當t0=30μs時，電容電壓升至0.3V。當t1=300μs時，電容電壓升至3.0V。測得電容C= (I*ΔT)/ΔV=（10μA*270μs）/2.7V=1nF。

本發明的可調採樣電阻Rs有5檔檔位，分別對應於5檔電流。根據被測晶片U的預估電容範圍選擇可調採樣電阻Rs檔位的關係如下表：

被測晶片U的預估電容範圍	可調採樣電阻Rs檔位	可調採樣電阻Rs阻值	參數測量DAC電壓範圍	電流範圍
＜500pF	Range E	250kΩ	±5V	±4μA
500pF ~ 5nF	Range D	50kΩ	±5V	±20μA
5nF ~ 50nF	Range C	5kΩ	±5V	±200μA
50nF ~ 500nF	Range B	500Ω	±5V	±2mA
＞500nF	Range A	12.5Ω	±5V	±80mA

本發明的數位測試通道PE的結構如圖1B所示。數位測試通道PE具體包括被測晶片U、PPMU單元PPMU、數位邏輯控制單元CU以及TMU單元TMU，被測晶片U的至少一引腳分別連接PPMU單元PPMU、第一電阻R1的一端、高比較器CMPH的二號埠以及低比較器CMPL的一號埠，第一電阻R1的另一端分別連接數位邏輯控制單元CU的邏輯驅動埠LD及邏輯採集埠LA，高比較器CMPH的一號埠連接高閾值電壓VOH，高比較器CMPH的三號埠連接TMU單元TMU的一端，TMU單元TMU的另一端連接低比較器CMPL的三號埠，TMU單元TMU的二號埠連接低閾值電壓VOL。

該電路除了邏輯控制的相關電路之外，還配置了低比較器CMPL、高比較器CMPH、參數測量單元即PPMU單元以及時間測量單元即TMU單元。

如圖2所示，PPMU單元PPMU是設置在數位測試通道PE內的電壓/電流參數測量功能。PPMU單元PPMU內設有第一測量電路，第一測量電路包括可調採樣電阻Rs、參數測量DAC、電壓鉗位元DAC、強制放大器FA、電流放大器IA、電壓放大器VA以及測量埠TP，被測晶片U引腳分別連接可調採樣電阻Rs的一端、電流放大器IA的二號埠以及電壓放大器UA的一端，可調採樣電阻Rs的另一端分別第一連接開關SS1的一端以及電流放大器IA的一號埠，第一連接開關SS1的另一端連接強制放大器FA的四號埠，強制放大器FA的三號埠連接電壓鉗位元DAC，強制放大器FA的一號埠連接參數測量DAC，強制放大器FA的二號埠連接測量埠TP一端、強制模式選擇開關SS2的一號埠、強制模式選擇開關SS2的二號埠以及電流放大器IA的三號埠，強制模式選擇開關SS2的三號埠分別連接電壓放大器UA的另一端以及測量埠TP的另一端。該電路除了測量功能外，還有強制恆流輸出的功能。

如圖3所示，TMU單元是設置在數位測試通道PE內的時間測量功能。TMU單元TMU內設有第二測量電路，第二測量電路包括高比較器CMPH以及低比較器CMPL，所述高比較器CMPH一端連接第一時間採樣模組T1的一號埠，第一時間採樣模組T1的二號埠連接時間差模組TD一端，時間差模組TD另一端連接第二時間採樣模組T2的二號埠，第二時間採樣模組T2的一號埠連接低比較器CMPL一端，時脈訊號CL分別饋入各第一時間採樣模組T1以及時間採樣模組T2的三號埠。

本發明測量原理的電路圖如圖4所示。測量原理電路包括被測晶片U、可調採樣電阻Rs、參數測量DAC（在圖4標示為PDAC）、電壓鉗位元DAC（在圖4標示為VDAC）、強制放大器FA、電流放大器IA、高比較器CMPH以及低比較器CMPL，被測晶片U引的至少一腳分別連接電容C的一端、可調採樣電阻Rs的一端、電流放大器IA的二號埠、高比較器CPMH的二號埠以及低比較器CPML的一號埠，電容C的另一端連接系統公共接地端GND，可調採樣電阻Rs的另一端分別連接強制放大器FA的四號埠以及電流放大器IA的一號埠，強制放大器FA的三號埠連接電壓鉗位元DAC，強制放大器FA的一號埠連接參數測量DAC，強制放大器FA的二號埠連接電流放大器IA的三號埠，高比較器CMPH的一號埠連接高閾值電壓VOH、高比較器CPMH的三號埠連接TMU單元TMU的一端，TMU單元TMU的另一端連接低比較器CPML的三號埠，低比較器CPML的二號埠連接低閾值電壓VOL。

測量原理的電壓曲線圖如圖5所示。當PPMU單元開始工作處於強制輸出恆流模式，輸出恒定電流給電容充電，則電容的電壓開始升高。當電壓升高到低比較器CMPL的閾值，則低比較器CMPL反轉訊號送給TMU單元，當電壓升高到高比較器CMPH的閾值，則高比較器CMPH反轉訊號送給TMU單元，TMU單元得到兩個反轉訊號之間的時間差ΔT。

計算電容量的公式為：C= (I*ΔT)/ΔV。

其中I是PPMU單元的強制恆流，ΔT是TMU單元TMU測試到的高比較器CMPH與低比較器CMPL的訊號時間間隔，ΔV是高比較器CMPH與低比較器CMPL的閾值電壓之差。

由於TMU單元TMU的解析度很高，所以可以滿足測量精度的要求。

本發明的強制放大器FA為ADATE318BCPZ晶片內置FA，電流放大器IA為ADATE318BCPZ晶片內置IA，電壓放大器VA為ADATE318BCPZ晶片內置VA，高比較器CMPH為ADATE318BCPZ晶片內置CMPH，低比較器CMPL為ADATE318BCPZ晶片內置CMPL，參數測量DAC為ADATE318BCPZ晶片內置PPMU_VIN，電壓鉗位元DAC為ADATE318BCPZ晶片內置VCH，可調採樣電阻Rs為ADATE318BCPZ晶片內置RPPMU，PPMU單元為ADATE318BCPZ晶片內置PPMU，TMU單元為數位通道卡ST20-55003集成的TMU。

需測量電容量時，要切斷數位邏輯電路的連接，建立PPMU單元的連接，PPMU設置為強制輸出恆流模式，此時的等效電路如圖4所示。

電壓鉗位元DAC給強制放大器的電源端供電，所以電壓鉗位元DAC的輸出電壓就是強制放大器的最高輸出電壓，即Vlimit。

可調採樣電阻Rs有5個阻值可選，對應於5個電流擋位：4uA，20uA，200uA，2mA，80mA。

電流I經過採樣電阻Rs，採樣電阻兩端的壓降是I*Rs，經過電流放大器的增益Gm後作為負反饋送到強制放大器。

當參數測量DAC輸出一個電壓V，在PPMU電流採樣電路的閉環控制下，強制放大器的輸出恒定電流I，和V的關係為：V=I*Rs*Gm或者I=V/Rs/Gm。

在強制放大器的輸出電壓未達到Vlimit之前，強制輸出的電流主要流入被測晶片引腳附帶的電容。其他方向的電流可忽略不計。恒定的電流使電容器的電壓勻速升高，電壓變化曲線如圖5所示。

在電壓爬升過程中，在t0時刻跨過VOL，在t1時刻跨過VOH。在到達Vlimit之前已完成測量。

當電壓爬升至Vlimit後，無法再升高，會維持在Vlimit。此時電流會降至接近0，不再給電容器充電。

雖然以上描述了本發明的具體實施方式，但是本領域的技術人員應該理解，這些僅是舉例說明，在不違背本發明的原理和實質的前提下，可以對這些實施方式做出多種變更或修改。

100:方法 S1~S11:步驟 200:數位測試通道 CMPH:高比較器 CMPL:低比較器 CU:數位邏輯控制單元 FA:強制放大器 GND:系統公共接地端 IA:電流放大器 LA:邏輯採集埠 LD:邏輯驅動埠 PDAC:參數測量DAC PE:數位測試通道 PPMU:PPMU單元 R1:第一電阻 Rs:可調採樣電阻 SS1:第一連接開關 SS2:強制模式選擇開關 T1:第一時間採樣模組 T2:第二時間採樣模組 TMU:TMU單元 TP:測量埠 U:被測晶片 VA:電壓放大器 VDAC:電壓鉗位元DAC Vlimit:最高輸出電壓 VOH:高閾值電壓 VOL:低閾值電壓

［圖1A］為本發明一實施例中，一種利用數位測試通道測量電容量的方法的流程圖；［圖1B］為本發明一實施例中，執行上述方法的數位測試通道的結構示意圖；［圖2］為本發明一實施例中，PPMU單元的電路圖；［圖3］為本發明一實施例中，TMU單元的電路圖；［圖4］為本發明一實施例中，測量原理的電路圖；［圖5］為本發明一實施例中，測量原理的電壓曲線圖。［圖6］為晶片AT89S51外接時脈晶體的引腳示意圖；以及［圖7］為晶片MAX232x用作充電泵的引腳示意圖。

100:方法

S1~S11:步驟

Claims

一種利用數位測試通道測量電容量的方法，包括如下步驟：（S1）使一數位測試通道通電，根據一被測晶片的一預估電容範圍選擇一可調採樣電阻檔位；（S2）設置一參數測量DAC（數位至類比轉換器）的一電壓為0V；（S3）設置一電壓鉗位元DAC、一高閾值電壓、一低閾值電壓的參數；（S4）設置一PPMU（pin parametric measurement unit；引腳參數測量）單元的工作模式為強制恆流輸出；（S5）建立一PPMU單元輸出連接，切斷一邏輯電路連接；（S6）重置一TMU（time measurement unit；時間測量）單元計數器，開始一TMU單元測量；（S7）設置該參數測量DAC的該電壓為一正電壓範圍的50%；（S8）使該TMU單元測量完成，讀取一TMU單元測量結果；（S9）讀取一測試時間，若該測試時間小於100μs（微秒），則降低該可調採樣電阻檔位或降低該參數測量DAC的該電壓的一設定值，若該測試時間大於10ms（厘秒），則提高該可調採樣電阻檔位或提高該參數測量DAC的該電壓的該設定值，重複步驟（S6）-（S8）直至測試時間大於100μs，並且小於10ms，以進行步驟（S10）；（S10）設置該參數測量DAC的該電壓為0V；（S11）計算一電容值並輸出。
如請求項1所述的一種利用數位測試通道測量電容量的方法，更包含：該數位測試通道具體包括該被測晶片、該PPMU單元、一數位邏輯控制單元以及該TMU單元，該被測晶片的至少一引腳分別連接該PPMU單元、一第一電阻的一端、一高比較器的一二號埠以及一低比較器的一一號埠，該第一電阻的另一端分別連接該數位邏輯控制單元的一邏輯驅動埠及一邏輯採集埠，該高比較器的一一號埠連接一高閾值電壓，該高比較器的三號埠連接該TMU單元的一端，該TMU單元的另一端連接該低比較器的一三號埠，該TMU單元的一二號埠連接一低閾值電壓。
如請求項2所述的一種利用數位測試通道測量電容量的方法，更包含：該PPMU單元內設有第一測量電路，第一測量電路包括一可調採樣電阻、該參數測量DAC、該電壓鉗位元DAC、一強制放大器、一電流放大器、一電壓放大器以及一測量埠，該被測晶片的該引腳分別連接該可調採樣電阻的一端、該電流放大器的一二號埠以及該電壓放大器的一端，該可調採樣電阻的另一端分別一第一連接開關的一端以及電流放大器的一號埠，該第一連接開關的另一端連接該強制放大器的一四號埠，該強制放大器的一三號埠連接該電壓鉗位元DAC，該強制放大器的一一號埠連接該參數測量DAC，該強制放大器的一二號埠連接該測量埠一端、一強制模式選擇開關的一一號埠、該強制模式選擇開關的一二號埠以及該電流放大器的一三號埠，該強制模式選擇開關的一三號埠分別連接該電壓放大器的另一端以及該測量埠的另一端。
如請求項2所述的一種利用數位測試通道測量電容量的方法，更包含：該TMU單元內設有第二測量電路，該第二測量電路包括該高比較器以及該低比較器，該高比較器一端連接一第一時間採樣模組的一一號埠，該第一時間採樣模組的一二號埠連接一時間差模組一端，該時間差模組另一端連接一第二時間採樣模組的一二號埠，該第二時間採樣模組的一一號埠連接該低比較器一端，一時脈訊號分別饋入各該第一時間採樣模組以及該第二時間採樣模組的一三號埠。
如請求項1所述的一種利用數位測試通道測量電容量的方法，更包含：用以執行步驟（S1）至步驟（S11）的一測量原理電路包括該被測晶片、該可調採樣電阻、該參數測量DAC、該電壓鉗位元DAC、一強制放大器、一電流放大器、一高比較器以及一低比較器，該被測晶片的至少一引腳分別連接一電容的一端、一可調採樣電阻的一端、該電流放大器的一二號埠、該高比較器的一二號埠、該低比較器的一號埠，該電容的另一端連接系統公共接地端，該可調採樣電阻的另一端分別連接該強制放大器的一四號埠以及該電流放大器的一一號埠，該強制放大器的一三號埠連接該電壓鉗位元DAC，該強制放大器的一一號埠連接該參數測量DAC，該強制放大器的一二號埠連接該電流放大器的一三號埠，該高比較器的一一號埠連接一高閾值電壓，該高比較器的一三號埠連接該TMU單元的一端，該TMU單元的另一端連接該低比較器的一三號埠，該低比較器的一二號埠連接一低閾值電壓。
如請求項1所述的一種利用數位測試通道測量電容量的方法，更包含：步驟（S3）中設置該電壓鉗位元DAC為該被測晶片一被測引腳的一高電位電壓規格，設置該高閾值電壓為該電壓鉗位元DAC數值的90%，設置該低閾值電壓為該電壓鉗位元DAC數值的10%。
如請求項1所述的一種利用數位測試通道測量電容量的方法，更包含：所述的步驟（S11）中計算該電容值的公式為C= (I*ΔT)/ΔV；其中I是該PPMU單元的一強制恆流，ΔT是該TMU單元測試到的一高比較器與一低比較器的一訊號時間間隔，ΔV是該高比較器與該低比較器的一閾值電壓之差。